CN113097064A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113097064A
CN113097064A CN202010018857.1A CN202010018857A CN113097064A CN 113097064 A CN113097064 A CN 113097064A CN 202010018857 A CN202010018857 A CN 202010018857A CN 113097064 A CN113097064 A CN 113097064A
Authority
CN
China
Prior art keywords
layer
hard mask
forming
material layer
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010018857.1A
Other languages
English (en)
Other versions
CN113097064B (zh
Inventor
时贺光
郝静安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010018857.1A priority Critical patent/CN113097064B/zh
Publication of CN113097064A publication Critical patent/CN113097064A/zh
Application granted granted Critical
Publication of CN113097064B publication Critical patent/CN113097064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成硬掩膜材料层；在硬掩膜材料层上形成分立的阻挡层，阻挡层的材料为含金属的聚合物；以阻挡层为掩膜，对硬掩膜材料层进行离子掺杂处理，适于增大硬掩膜材料层的耐刻蚀度，掺杂有离子的硬掩膜材料层用于作为硬掩膜层，未掺杂有离子的硬掩膜材料层用于作为牺牲层；去除阻挡层；在相邻牺牲层之间形成贯穿硬掩膜层的第一凹槽，第一凹槽与牺牲层相隔离；形成第一凹槽后，去除牺牲层，形成第二凹槽；以硬掩膜层为掩膜，刻蚀第一凹槽和第二凹槽底部的基底，形成目标图形。本发明实施例有利于提高图形转移的精度。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高图形转移的精度。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成硬掩膜材料层；在所述硬掩膜材料层上形成分立的阻挡层，所述阻挡层的材料为含金属的聚合物；以所述阻挡层为掩膜，对所述硬掩膜材料层进行离子掺杂处理，适于增大所述硬掩膜材料层的耐刻蚀度，掺杂有离子的硬掩膜材料层用于作为硬掩膜层，未掺杂有离子的硬掩膜材料层用于作为牺牲层；去除所述阻挡层；去除所述阻挡层后，在相邻所述牺牲层之间形成贯穿所述硬掩膜层的第一凹槽，所述第一凹槽与所述牺牲层相隔离；形成所述第一凹槽后，去除所述牺牲层，形成第二凹槽；以所述硬掩膜层为掩膜，刻蚀所述第一凹槽和第二凹槽底部的所述基底，形成目标图形。
可选的，形成所述阻挡层的步骤包括：在所述硬掩膜材料层上形成平坦层，所述平坦层中形成有贯穿平坦层的开口；在所述开口中填充阻挡层；在形成所述阻挡层后，且在对所述硬掩膜材料层进行离子掺杂处理之前，所述半导体结构的形成方法还包括：去除所述平坦层。
可选的，形成所述平坦层的步骤包括：在所述硬掩膜材料层上形成平坦材料层；在所述平坦材料层上形成第一图形层，所述第一图形层中形成有贯穿第一图形层的图形开口；以所述第一图形层为掩膜，图形化所述平坦材料层，形成所述开口，剩余的平坦材料层作为所述平坦层；去除所述第一图形层。
可选的，所述第一图形层的材料包括光刻胶；形成所述第一图形层的步骤包括：在所述平坦材料层上形成光刻胶层；对所述光刻胶层进行负显影处理，形成所述图形开口和所述第一图形层。
可选的，在所述开口中填充所述阻挡层的步骤包括：在所述平坦层上形成填充所述开口的阻挡材料层；去除高于所述平坦层的阻挡材料层，位于所述开口中的剩余阻挡材料层作为所述阻挡层。
可选的，形成所述阻挡材料层的工艺包括旋涂工艺。
可选的，去除高于所述平坦层的阻挡材料层的工艺包括干法刻蚀工艺。
可选的，所述含金属的聚合物包括金属配合物基团，所述金属配合物基团含有的金属离子包括Zn2+、Cd2+、Co2+或Hg2+。
可选的，所述含金属的聚合物包括苯酚结构的极性基团。
可选的，形成所述阻挡层的工艺包括旋涂工艺，所述旋涂工艺采用的溶剂包括CH3CH(OCOCH3)CH2OCH3。
可选的，去除所述平坦层的步骤中，所述平坦层和所述阻挡层的刻蚀选择比大于或等于5:1。
可选的，去除所述平坦层的工艺包括灰化工艺。
可选的，采用离子注入工艺，进行所述离子掺杂处理。
可选的，去除所述阻挡层的工艺包括湿法刻蚀工艺。
可选的，所述湿法刻蚀工艺的刻蚀溶液包括SC1溶液或SC2溶液。
相应的，本发明实施例还提供一种半导体结构，包括：基底；硬掩膜材料层，位于所述基底上；阻挡层，分立于所述硬掩膜材料层上，所述阻挡层的材料为含金属的聚合物。
可选的，所述半导体结构还包括：平坦层，位于所述硬掩膜材料层上且填充于相邻的所述阻挡层之间。
可选的，所述含金属的聚合物包括金属配合物基团，所述金属配合物基团含有的金属离子包括Zn2+、Cd2+、Co2+或Hg2+。
可选的，所述含金属的聚合物包括苯酚结构的极性基团。
可选的，所述平坦层的材料包括旋涂碳或ODL材料。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法中，在所述硬掩膜材料层上形成分立的阻挡层，所述阻挡层的材料为含金属的聚合物，所述阻挡层用于作为对硬掩膜材料层进行离子掺杂处理的掩膜，与含碳的有机材料相比，含金属的聚合物的硬度更高，因此通过选用含金属的聚合物作为阻挡层的材料，有利于提高所述阻挡层的阻挡能力，进而保证所述阻挡层能够在所述离子掺杂处理的过程中起到相应的掩膜作用，相应提高了采用离子掺杂处理的方式以对硬掩膜材料层实现图形化的图形转移精度。
可选方案中，形成所述阻挡层的步骤包括：在所述硬掩膜材料层上形成平坦层，所述平坦层中形成有贯穿平坦层的开口；在所述开口中填充所述阻挡层；通过填充的方式在开口中形成阻挡层，且阻挡层的材料为含金属的聚合物，阻挡层易于通过旋涂的方式填充于开口中，从而有利于提高所述阻挡层在开口中的填充能力，进而有利于降低阻挡层的形成难度，并降低阻挡层中产生空洞等缺陷的概率，提高阻挡层在开口中的填充质量，相应有利于提高阻挡层的图形精度。
可选方案中，本发明实施例在形成所述开口时，采用负显影工艺形成用于作为形成开口的刻蚀掩膜，与正显影工艺相比，负显影工艺的对比度更高，有利于提高所述开口的图形质量和图形转移精度，进而提高所述阻挡层的图形质量，相应提高以阻挡层为掩膜对所述硬掩膜材料层进行离子掺杂处理，以形成所述硬掩膜层和牺牲层的图形转移精度。
附图说明
图1至图7是一种半导体结构的形成方法中各步骤对应的结构示意图；
图8至图19是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图20至图22是本发明阻挡层的材料一实施例的化学结构示意图。
具体实施方式
由背景技术可知，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。具体地，目前图形化工艺的图形转移精度较低。现结合一种半导体结构的形成方法分析图形转移精度较低的原因。
参考图1至图7，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底1；在所述基底1上形成硬掩膜材料层2。
结合参考图1至图2，在所述硬掩膜材料层3上形成平坦层3。
参考图3，以所述平坦层3为掩膜，对所述硬掩膜材料层2进行离子注入，适于增大所述硬掩膜材料层2的耐刻蚀度，注入有离子的硬掩膜材料层2用于作为硬掩膜层4，未注入有离子的硬掩膜材料层2用于作为牺牲层5。
参考图4，去除所述平坦层4。
参考图5，去除所述平坦层4后，在相邻牺牲层5之间形成贯穿所述硬掩膜层4的第一凹槽6，所述第一凹槽6与所述牺牲层5相隔离。
参考图6，形成所述第一凹槽6后，去除所述牺牲层5，形成第二凹槽7，第二凹槽7与第一凹槽6之间被硬掩膜层4隔离。
参考图7，以所述硬掩膜层4为掩膜，刻蚀所述第一凹槽6和第二凹槽7底部的所述基底1，在基底1形成多个互连沟槽8。其中，互连沟槽8用于为形成互连线提供空间位置。
发明人发现，采用上述形成方法形成的互连线的图形质量较差。
经过发明人的进一步研究发现，在上述形成方法中，所述平坦层3的材料通常为含碳的有机材料，例如：旋涂碳(Spin On Carbon，SOC)，所述平坦层3的材料的材质较软，所述平坦层3用于阻挡离子注入的阻挡能力较差，在进行离子注入时，所述平坦层3的材料容易发生收缩，难以保证所述平坦层3用于作为离子注入掩膜的作用，进而容易导致进行离子注入后的硬掩膜层4和牺牲层5的图形难以达到设计的要求，图形转移的精度较差，进而导致形成的互连沟槽8的图形质量较差，在互连沟槽8中形成的互连线的图形也难以满足设计的要求。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成硬掩膜材料层；在所述硬掩膜材料层上形成分立的阻挡层，所述阻挡层的材料为含金属的聚合物；以所述阻挡层为掩膜，对所述硬掩膜材料层进行离子掺杂处理，适于增大所述硬掩膜材料层的耐刻蚀度，掺杂有离子的硬掩膜材料层用于作为硬掩膜层，未掺杂有离子的硬掩膜材料层用于作为牺牲层；去除所述阻挡层；去除所述阻挡层后，在相邻所述牺牲层之间形成贯穿所述硬掩膜层的第一凹槽，所述第一凹槽与所述牺牲层相隔离；形成所述第一凹槽后，去除所述牺牲层，形成第二凹槽；以所述硬掩膜层为掩膜，刻蚀所述第一凹槽和第二凹槽底部的所述基底，形成目标图形。
本发明实施例提供的半导体结构的形成方法中，在所述硬掩膜材料层上形成分立的阻挡层，所述阻挡层的材料为含金属的聚合物，所述阻挡层用于作为对硬掩膜材料层进行离子掺杂处理的掩膜，与含碳的有机材料相比，含金属的聚合物的硬度更高，因此通过选用含金属的聚合物作为阻挡层的材料，有利于提高所述阻挡层的阻挡能力，进而保证所述阻挡层能够在所述离子掺杂处理的过程中起到相应的掩膜作用，相应提高了采用离子掺杂处理的方式以对硬掩膜材料层实现图形化的图形转移精度。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图8至图19是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图8，提供基底100。
所述基底100用于为后续工艺制程提供工艺平台。
本实施例中，所述基底100中可以形成有晶体管、电容器等半导体器件，所述基底100中还可以形成有电阻结构、导电结构等功能结构。
本实施例中，所述基底100还包括介质层(未标示)，所述介质层用于作为后续需进行图形化以形成目标图形的膜层。
本实施例中，所述介质层为金属层间介质层(IMD)，金属层间介质层用于实现后段(Back end of line，BEOL)制程中互连线之间的电隔离。
为此，介质层的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。
本实施例中，介质层的材料为超低k介质材料，从而降低后段互连线之间的寄生电容，进而减小后段RC延迟。具体地，超低k介质材料可以为SiOCH。
继续参考图8，在所述基底100上形成硬掩膜材料层110。
所述硬掩膜材料层110用于作为待图形化的膜层。后续对硬掩膜材料层110进行离子掺杂处理，形成硬掩膜层和牺牲层，在形成贯穿硬掩膜层的第一凹槽后，去除牺牲层形成第二凹槽，剩余的硬掩膜层用于作为图形化基底100的掩膜。
本实施例中，所述硬掩膜材料层110的材料为无定形硅。在其他实施例中，所述硬掩膜材料层的材料还可以为氧化硅、氮化硅、氮氧化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽、氮化硼、氮化铜、氮化铝或氮化钨等材料。
作为一种示例，本实施例中，所述硬掩膜材料层110为单层结构。在其他实施例中，所述硬掩膜材料层还可以为叠层结构，例如：所述硬掩膜材料层可以包括底部硬掩膜材料层和位于底部硬掩膜材料层上的顶部硬掩膜材料层，其中，顶部硬掩膜材料层可以用于作为刻蚀停止层，有利于提高图形化工艺的稳定性和工艺效果。
结合参考图8至图12，在所述硬掩膜材料层110上形成分立的阻挡层140，所述阻挡层140的材料为含金属的聚合物(Metal content polymer，MCP)。
本发明实施例提供的半导体结构的形成方法中，在所述硬掩膜材料层110上形成分立的阻挡层140，所述阻挡层140的材料为含金属的聚合物，阻挡层140用于作为后续对硬掩膜材料层110进行离子掺杂处理的掩膜，与含碳的有机材料相比，含金属的聚合物材料的硬度更高，因此通过选用含金属的聚合物作为阻挡层140的材料，有利于提高所述阻挡层140的阻挡能力，进而保证所述阻挡层140能够在离子掺杂处理的过程中起到相应的掩膜作用，相应提高了采用离子掺杂处理的方式以对硬掩膜材料层110实现图形化的图形转移精度。
本实施例中，所述阻挡层140的材料为含金属的聚合物。如图20所示，示出了本发明实施例的阻挡层140的材料的化学结构示意图，具体地，所述含金属的聚合物为嵌段聚合物，所述含金属的聚合物包括R1官能团和R2官能团。
如图22所示，本实施例中，所述含金属的聚合物包括R2官能团，所述R2官能团为金属配合物基团(Metal chelated group)，所述金属配合物基团用于提高所述阻挡层140的硬度和耐刻蚀度，进而有利于提高阻挡层140的阻挡能力。
本实施例中，所述金属配合物基团含有的金属离子包括Zn2+、Cd2+、Co2+或Hg2+。
如图21所示，所述含金属的聚合物还包括R1官能团，具体地，所述R1官能团为极性基团。本实施例中，所述R1官能团为苯酚结构的极性基团(Polar group)。所述极性基团用于提高所述阻挡层140的材料在溶剂中的溶解度，从而使得所述阻挡层140能够通过旋涂的方式形成，有利于降低形成所述阻挡层140的形成难度，而且，本实施例中，形成阻挡层140的过程包括在开口中填充阻挡层140的步骤，通过使阻挡层140能够通过旋涂的方式形成，还有利于提高所述阻挡层140在开口中的填充能力。
以下结合附图对本发明实施例形成所述阻挡层140的步骤进行详细说明。
如图8至图9所示，在所述硬掩膜材料层110上形成平坦层130，所述平坦层130中形成有贯穿平坦层130的开口10。
所述开口10用于为形成阻挡层提供空间位置。
所述平坦层130用于为形成阻挡层提供支撑作用。本实施例中，所述平坦层130为第一平坦层130。
作为一种示例，所述第一平坦层130的材料为含碳的有机材料。本实施例中，所述第一平坦层130的材料为旋涂碳(Spin on carbon，SOC)。在其他实施例中，所述第一平坦层的材料还可以为ODL(organic dielectric layer，有机介电层)材料等其他含碳的有机材料。
具体地，本实施例中，形成所述第一平坦层130的步骤包括：
如图8所示，在所述硬掩膜材料层110上形成第一平坦材料层120。
所述第一平坦材料层120用于形成第一平坦层。所述第一平坦材料层120还用于为后续形成第一图形层提供平坦的表面，从而提高所述第一图形层的图形精度，使得后续第一图形层的形貌、尺寸以及形成位置满足工艺要求。
本实施例中，在形成所述第一平坦材料层120后，形成所述第一图形层之前，所述半导体结构的形成方法还包括：在所述第一平坦材料层120上形成第一抗反射涂层102。
第一抗反射涂层102用于减小曝光时的反射效应，从而提高图形的转移精度。本实施例中，所述第一抗反射涂层102为Si-ARC层(含硅的抗反射涂层)，Si-ARC层有利于增加光刻工艺过程中的曝光景深(DOF)，有利于提高曝光均匀性，而且，Si-ARC层中富含硅，因此还有利于提高所述第一抗反射涂层102的硬度，从而有利于进一步提高图形的转移精度。
在其他实施例中，所述第一抗反射涂层还可以为其他合适的抗反射材料，例如：BARC(Bottom Anti-reflective coating，底部抗反射涂层)材料。
如图8所示，在所述第一平坦材料层120上形成第一图形层101，所述第一图形层101中形成有贯穿第一图形层101的图形开口(未标示)。
所述第一图形层101用于作为图形化所述第一平坦材料层120的掩膜。
本实施例中，所述第一图形层101的材料包括光刻胶。
本实施例中，形成所述第一图形层101的步骤包括：在所述第一平坦材料层上形成光刻胶层(图未示)；对所述光刻胶层进行负显影处理，形成所述图形开口和所述第一图形层101。
与正显影(Positive tone develop，PTD)工艺相比，负显影(Negative tonedevelop，NTD)工艺的对比度更高，通过对所述光刻胶层进行负显影处理，形成所述图形开口和所述第一图形层101，有利于提高所述图形开口的图形质量和图形转移精度，相应提高后续图形化所述第一平坦材料层120形成的开口的图形质量和图形转移精度，进而提高所述后续填充于所述开口10中的阻挡层的图形质量，相应提高后续以阻挡层为掩膜对硬掩膜材料层110进行离子掺杂处理的图形转移精度。
其中，与正性显影技术(Positive tone develop，PTD)采用显影液(例如：TMAH)溶解掉光刻胶的曝光区域的技术方案不同，负性显影技术(negative tone develop，NTD)是一种采用有机溶剂溶解掉光刻胶的未曝光区域的技术方案，也就是说，感光区域的光刻胶发生极性转换，使感光区域的光刻胶由非亲水性变成亲水性从而不溶于显影液而保留，未感光区域的光刻胶在负显影工艺中被去除，与正显影工艺相比，负性显影技术(NTD)有利于提高小间距图形的分辨率，以及提高对比度。
如图9所示，以所述第一图形层101为掩膜，图形化所述第一平坦材料层120，形成所述开口10，剩余的第一平坦材料层120作为所述第一平坦层130。
本实施例中，以所述第一图形层101为掩膜，采用干法刻蚀工艺，例如：各向异性的干法刻蚀工艺，图形化所述第一平坦材料层120。干法刻蚀工艺具有较高的刻蚀剖面控制性，有利于提高所述开口10的剖面形貌质量和图形精度。
本实施例中，沿着所述图形开口，依次刻蚀所述第一抗反射涂层102和所述第一平坦材料层120。
如图9所示，去除所述第一图形层101。
本实施例中，在图形化所述第一平坦材料层120的步骤中，所述第一图形层101和所述第一抗反射涂层102逐渐被消耗，因此，在形成所述第一平坦层130后，所述第一图形层101和第一抗反射涂层102已经被去除。
在其他实施例中，当图形化所述第一平坦材料层以形成第一平坦层后，所述第一平坦层上还保留有部分的第一抗反射涂层和第一图形层时，还可以通过灰化工艺去除所述第一图形层和第一抗反射涂层。
结合参考图10至图11，在所述开口10中填充阻挡层140。
本实施例中，通过先在所述硬掩膜材料层110上形成平坦层130，所述平坦层130中形成有贯穿平坦层130的开口10；在所述开口10中填充所述阻挡层140；通过填充的方式在开口10中形成阻挡层140，且阻挡层140的材料为含金属的聚合物，阻挡层140易于通过旋涂的方式填充于开口10中，从而有利于提高所述阻挡层140在开口10中的填充能力，进而有利于降低阻挡层140的形成难度，并降低阻挡层140中产生空洞等缺陷的概率，提高阻挡层140在开口10中的填充质量，相应有利于提高阻挡层140的图形精度。
本实施例中，在所述开口10中填充所述阻挡层140的步骤包括：如图10所示，在所述第一平坦层130上形成填充所述开口10的阻挡材料层135；如图11所示，去除高于所述第一平坦层130的阻挡材料层135，位于所述开口10中的剩余阻挡材料层135作为所述阻挡层140。
所述阻挡材料层135用于形成阻挡层。
本实施例中，形成所述阻挡材料层135的工艺包括旋涂工艺。通过采用旋涂工艺形成所述阻挡材料层135，有利于降低形成阻挡材料层135的难度，且使得所述阻挡材料层135的流动性强，有利于提高所述阻挡材料层135在所述开口10中的填充能力，进而降低填充于开口10中的阻挡材料层135中产生空洞等缺陷的概率，相应提高阻挡层的图形质量。
本实施例中，形成所述阻挡材料层135的工艺包括旋涂工艺，所述旋涂工艺采用的溶剂包括CH3CH(OCOCH3)CH2OCH3。
本实施例中，去除高于所述第一平坦层130的阻挡材料层135的工艺包括干法刻蚀工艺。通过采用干法刻蚀工艺，有利于实现较高的刻蚀选择比，从而在去除高于第一平坦层130的阻挡材料层135的步骤中，使得所述干法刻蚀工艺能够停止在所述第一平坦层130上，进而有利于精确控制所述阻挡层140的高度，有利于保证所述阻挡层140用于作为后续离子掺杂处理的掩膜的作用。
需要说明的是，本实施例以先形成所述开口10，随后在开口10中填充所述阻挡层140作为一种示例。在其他实施例中，根据实际的工艺，还可以通过先在硬掩膜材料层上形成阻挡材料层、随后刻蚀所述阻挡材料层的方式形成所述阻挡层。
结合参考图12，本实施例中，在形成所述阻挡层140后，且在对所述硬掩膜材料层110进行离子掺杂处理之前，所述半导体结构的形成方法还包括：去除所述第一平坦层130。
通过去除所述第一平坦层130，从而暴露出所述第一平坦层130底部的所述硬掩膜材料层110，为后续以所述阻挡层140为掩膜图形化所述基底100做准备。本实施例中，去除所述第一平坦层130的工艺包括灰化工艺(asher)。
去除所述第一平坦层130的步骤中，所述第一平坦层130和阻挡层140的刻蚀选择比不宜过小，否则容易增加对所述阻挡层140造成误刻蚀的风险，进而容易降低所述阻挡层140用于作为后续离子掺杂处理的掩膜的作用。为此，本实施例中，去除所述第一平坦层130的步骤中，所述第一平坦层130和所述阻挡层140的刻蚀选择比大于或等于5:1。
参考图13，以所述阻挡层140为掩膜，对所述硬掩膜材料层110进行离子掺杂处理，适于增大所述硬掩膜材料层110的耐刻蚀度，掺杂有离子的硬掩膜材料层110用于作为硬掩膜层150，未掺杂有离子的硬掩膜材料层110用于作为牺牲层160。
本实施例中，所述阻挡层140的材料为含金属的聚合物，所述阻挡层140硬度和耐刻蚀度较高，所述阻挡层140用于阻挡离子掺杂处理的能力较强，进而保证所述阻挡层140能够在离子掺杂处理的过程中起到相应的掩膜作用，相应提高了采用离子掺杂处理的方式以对硬掩膜材料层110实现图形化的图形转移精度。
而且，本发明实施例通过负显影的方式形成第一图形层，第一图形层用于作为形成所述开口10的掩膜，与正显影工艺相比，负显影的对比度更高，有利于提高所述开口10的分辨率，进而提高阻挡层140的图形质量，相应提高所述硬掩膜层150和牺牲层160的图形精度。
本实施例中，所述离子掺杂处理的掺杂深度为硬掩膜材料层110的整个厚度。
通过对所述硬掩膜材料层110进行离子掺杂处理，适于增大所述硬掩膜材料层110的耐刻蚀度，从而使得所述硬掩膜层150的耐刻蚀度大于所述牺牲层160的耐刻蚀度，进而在后续去除牺牲层160的步骤中，牺牲层160和硬掩膜层150具有较高的刻蚀选择比，去除牺牲层160的工艺对硬掩膜层150的刻蚀速率低，使得所述硬掩膜层150能够在后续去除牺牲层160的过程中被保留。
具体地，本实施例中，采用离子注入工艺，进行所述离子掺杂处理。在进行所述离子注入的过程中，将离子源产生的离子经加速后高速射向硬掩膜材料层110的表面，所述离子具有较高的能量，本实施例中形成的阻挡层140的硬度较高，从而能够对具有较高速度和能量的离子具有较好的阻挡能力，相应提高所述离子注入的精度，进而提高通过离子掺杂处理的方式实现对硬掩膜材料层110的图形化的图形转移精度。
所述离子注入工艺的注入离子包括硼离子、磷离子或氩离子。本实施例中，所述离子注入工艺的注入离子为硼离子。
因此，本实施例中，所述硬掩膜层150的材料为掺杂有硼离子的无定形硅，所述牺牲层160的材料为无定形硅。
参考图14，去除所述阻挡层140。
去除所述阻挡层140，从而为后续在相邻所述牺牲层160之间形成贯穿所述硬掩膜层150的第一凹槽做准备。
本实施例中，去除所述阻挡层140的工艺包括湿法刻蚀工艺。
本实施例中，所述阻挡层140的材料为含金属的聚合物材料，去除所述阻挡层140的湿法刻蚀工艺的刻蚀溶液包括SC1溶液或SC2溶液。其中，SC1溶液指的是NH4OH和H2O2的混合溶液，SC2溶液指的是HCl和H2O2的混合溶液。
参考图15至图17，去除所述阻挡层140后，在相邻所述牺牲层160之间形成贯穿所述硬掩膜层150的第一凹槽20，所述第一凹槽20与所述牺牲层160相隔离。
通过在相邻牺牲层160之间形成贯穿硬掩膜层150的第一凹槽20，且使第一凹槽20与牺牲层60相隔离，从而在后续去除所述牺牲层160形成第二凹槽后，第二凹槽与第一凹槽20相隔离。
本实施例中，形成所述第一凹槽20的步骤包括：
如图15所示，形成覆盖所述牺牲层160和硬掩膜层150的第二平坦材料层123；在所述第二平坦材料层123上形成第二图形层121。
所述第二平坦材料层123用于形成第二平坦层，第二平坦材料层123还用于为形成第二图形层121提供平坦的表面，从而提高第二图形层121的图形精度，使得后续第二图形层121的形貌、尺寸以及形成位置满足工艺要求。
本实施例中，所述第二平坦材料层123的材料为旋涂碳。
所述第二图形层121用于作为图形化第二平坦材料层123的掩膜。
本实施例中，所述第二图形层121的材料包括光刻胶。
本实施例中，形成所述第二图形层121的步骤包括：在所述第二平坦材料层上形成光刻胶层(图未示)；对所述光刻胶层进行负显影处理，形成所述图形开口和所述第二图形层121。
负显影工艺的对比度较高，通过对所述光刻胶层进行负显影处理，形成所述第二图形层121，有利于提高所述第二图形层121的图形质量和图形转移精度，相应提高后续图形化所述第二平坦材料层123以形成第二平坦层的图形质量和图形转移精度。
本实施例中，在形成所述第二平坦材料层123后，形成所述第二图形层121之前，所述半导体结构的形成方法还包括：在所述第二平坦材料层123上形成第二抗反射涂层122。
第二抗反射涂层122用于减小曝光时的反射效应，从而提高图形的转移精度。本实施例中，所述第二抗反射涂层122为Si-ARC层(含硅的抗反射涂层)。
如图16所示，以所述第二图形层121为掩膜，图形化所述第二平坦材料层123，形成第二平坦层170。
所述第二平坦层170用于作为后续刻蚀所述硬掩膜层150的掩膜。
本实施例中，所述第二平坦层170露出相邻牺牲层160之间的硬掩膜层150，从而为后续在相邻所述牺牲层160之间形成贯穿所述硬掩膜层150的第一凹槽做准备。
本实施例中，以所述第二图形层121为掩膜，采用干法刻蚀工艺，图形化所述第二平坦材料层123。
本实施例中，在图形化第二平坦材料层123的过程中，所述第二图形层121和第二抗反射涂层122逐渐被消耗，从而在形成所述第二平坦层170后，所述第二图形层121和第二抗反射涂层122已经被去除。
如图17所示，以所述第二平坦层170为掩膜，刻蚀所述硬掩膜层150，形成贯穿所述硬掩膜层150的第一凹槽20。
本实施例中，以所述第二平坦层170为掩膜，采用干法刻蚀工艺，刻蚀所述硬掩膜层150。
本实施例中，在形成所述第一凹槽20后，所述半导体结构的形成方法还包括：去除所述第二平坦层170。具体地，可以通过灰化工艺或湿法去胶工艺去除所述第二平坦层170。
参考图18，形成所述第一凹槽20后，去除所述牺牲层160，形成第二凹槽30。
去除牺牲层160后，剩余的硬掩膜层150用于作为刻蚀所述基底100的掩膜。
本发明实施例中，通过先采用离子掺杂处理的方式形成牺牲层160和硬掩膜层150，随后通过刻蚀硬掩膜层150的方式先形成第一凹槽20，之后通过去除牺牲层160形成第二凹槽30，本发明实施例通过分别在不同步骤中形成第一凹槽20和第二凹槽30，有利于降低形成第一凹槽20和第二凹槽30的难度、以及增大形成第一凹槽20和第二凹槽30的工艺窗口，使得第一凹槽20和第二凹槽30的图形精度得到保障，相应地，后续刻蚀第一凹槽20和第二凹槽30底部的基底100形成目标图形后，目标图形的图形精度也得到了提高。
本实施例中，所述牺牲层160和硬掩膜层150的图形精度高，因此，去除牺牲层160后，形成的第二凹槽30的图形精度也较高。
本实施例中，去除牺牲层160的工艺包括湿法刻蚀工艺。具体地，本实施例中，硬掩膜层150的材料中掺杂有离子，所述离子用于增大硬掩膜层150的耐刻蚀度，因此，湿法刻蚀工艺对牺牲层160和硬掩膜层150具有较大的刻蚀选择比，从而在去除牺牲层160的过程中，硬掩膜层150能够被保留。
本实施例中，去除牺牲层160的过程中，湿法刻蚀工艺的刻蚀溶液包括SPM溶液。其中，SPM溶液是指：浓硫酸和双氧水的混合溶液。
参考图19，以所述硬掩膜层150为掩膜，刻蚀所述第一凹槽20和第二凹槽30底部的所述基底100，形成目标图形。
本实施例中，所述第一凹槽20和第二凹槽30的图形精度较高，因此，将第一凹槽20和第二凹槽30的图形传递到所述基底100后，形成的目标图形的精度也较高，相应提高了图形传递的精度。
具体地，本实施例中，以所述第一凹槽20和第二凹槽30为掩膜，刻蚀所述基底100中的介质层，在介质层中形成多个互连沟槽40。所述互连沟槽40用于为形成互连线提供空间位置。
因此，所述互连沟槽40的图形精度高，后续形成的互连线的图形精度也较高，从而有利于提高半导体结构的电连接性能。
本实施例中，采用干法刻蚀工艺，例如：各向异性的干法刻蚀工艺，以所述硬掩膜层150为掩膜，刻蚀所述第一凹槽20和第二凹槽30底部的基底100。通过采用干法刻蚀工艺，有利于进一步提高图形传递的精度。
后续步骤还包括：在互连沟槽40中形成互连线。关于后续的工艺步骤，本发明实施例在此不再赘述。
相应的，本发明还提供一种半导体结构。参考图11，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：基底100；硬掩膜材料层110，位于所述基底100上；阻挡层140，分立于所述硬掩膜材料层110上，所述阻挡层140的材料为含金属的聚合物。
后续步骤还包括：以所述阻挡层140为掩膜，对所述硬掩膜材料层110进行离子掺杂处理，适于增大所述硬掩膜材料层110的耐刻蚀度，掺杂有离子的硬掩膜材料层110用于作为硬掩膜层，未掺杂有离子的硬掩膜材料层110用于作为牺牲层。
本发明实施例提供的半导体结构中，通过使所述阻挡层140的材料为含金属的聚合物，与含碳的有机材料相比，含金属的聚合物的硬度更高，因此通过选用含金属的聚合物作为阻挡层140的材料，有利于提高所述阻挡层140的阻挡能力，进而保证所述阻挡层140能够在所述离子掺杂处理的过程中起到相应的掩膜作用，相应提高了采用离子掺杂处理的方式以对硬掩膜材料层110实现图形化的图形转移精度。
所述基底100用于为工艺制程提供工艺平台。
本实施例中，所述基底100中可以形成有晶体管、电容器等半导体器件，所述基底100中还可以形成有电阻结构、导电结构等功能结构。
本实施例中，所述基底100还包括介质层(未标示)，所述介质层用于作为后续需进行图形化以形成目标图形的膜层。
本实施例中，所述介质层为金属层间介质层(IMD)，金属层间介质层用于实现后段(Back end of line，BEOL)制程中互连线之间的电隔离。
为此，介质层的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。
本实施例中，介质层的材料为超低k介质材料，从而降低后段互连线之间的寄生电容，进而减小后段RC延迟。具体地，超低k介质材料可以为SiOCH。
所述硬掩膜材料层110用于作为待图形化的膜层。后续以阻挡层140为掩膜，对硬掩膜材料层110进行离子掺杂处理，形成硬掩膜层和牺牲层，并形成贯穿硬掩膜层的第一凹槽，之后，去除牺牲层形成第二凹槽，剩余的硬掩膜层用于作为图形化基底100的掩膜。
本实施例中，所述硬掩膜材料层110的材料为无定形硅。在其他实施例中，所述硬掩膜材料层的材料还可以为氧化硅、氮化硅、氮氧化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽、氮化硼、氮化铜、氮化铝或氮化钨等材料。
作为一种示例，本实施例中，所述硬掩膜材料层110为单层结构。在其他实施例中，所述硬掩膜材料层还可以为叠层结构，例如：所述硬掩膜材料层可以包括底部硬掩膜材料层和位于底部硬掩膜材料层上的顶部硬掩膜材料层，其中，顶部硬掩膜材料层可以用于作为刻蚀停止层，有利于提高图形化工艺的稳定性和工艺效果。
本实施例中，所述半导体结构还包括：平坦层130，位于所述硬掩膜材料层110上且填充于相邻的所述阻挡层140之间。
所述平坦层130用于为阻挡层140的形成提供支撑作用。
具体地，本实施例中，相邻的所述平坦层130与所述硬掩膜材料层110围成开口10(如图9所示)，所述开口10用于为阻挡层140的形成提供空间位置。
相应地，所述阻挡层140填充于10开口10中。
所述平坦层130的材料为含碳的有机材料。本实施例中，所述平坦层130的材料为旋涂碳(Spin on carbon，SOC)。在其他实施例中，所述平坦层的材料还可以为ODL(organicdielectric layer，有机介电层)材料等其他含碳的有机材料。
所述阻挡层140用于作为后续对硬掩膜材料层110进行离子掺杂处理的掩膜。
本实施例中，所述阻挡层140的材料为含金属的聚合物。如图20所示，示出了本发明实施例的阻挡层140的材料的化学结构示意图，具体地，所述含金属的聚合物为嵌段聚合物，所述含金属的聚合物包括R1官能团和R2官能团。
如图22所示，本实施例中，所述含金属的聚合物包括R2官能团，所述R2官能团为金属配合物基团(Metal chelated group)，所述金属配合物基团用于提高所述阻挡层140的阻挡能力和耐刻蚀度。
本实施例中，所述金属配合物基团含有的金属离子包括Zn2+、Cd2+、Co2+或Hg2+。
如图21所示，所述含金属的聚合物还包括R1官能团，具体地，所述R1官能团为极性基团。本实施例中，所述R1官能团为苯酚结构的极性基团(Polar group)。所述极性基团用于提高所述阻挡层140的材料在溶剂中的溶解度，从而使得所述阻挡层140能够通过旋涂的方式形成，有利于降低形成所述阻挡层140的形成难度、提高所述阻挡层140在所述开口10中的填充能力。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成硬掩膜材料层；
在所述硬掩膜材料层上形成分立的阻挡层，所述阻挡层的材料为含金属的聚合物；
以所述阻挡层为掩膜，对所述硬掩膜材料层进行离子掺杂处理，适于增大所述硬掩膜材料层的耐刻蚀度，掺杂有离子的硬掩膜材料层用于作为硬掩膜层，未掺杂有离子的硬掩膜材料层用于作为牺牲层；
去除所述阻挡层；
去除所述阻挡层后，在相邻所述牺牲层之间形成贯穿所述硬掩膜层的第一凹槽，所述第一凹槽与所述牺牲层相隔离；
形成所述第一凹槽后，去除所述牺牲层，形成第二凹槽；
以所述硬掩膜层为掩膜，刻蚀所述第一凹槽和第二凹槽底部的所述基底，形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述阻挡层的步骤包括：在所述硬掩膜材料层上形成平坦层，所述平坦层中形成有贯穿平坦层的开口；在所述开口中填充阻挡层；
在形成所述阻挡层后，且在对所述硬掩膜材料层进行离子掺杂处理之前，所述半导体结构的形成方法还包括：去除所述平坦层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述平坦层的步骤包括：在所述硬掩膜材料层上形成平坦材料层；
在所述平坦材料层上形成第一图形层，所述第一图形层中形成有贯穿第一图形层的图形开口；
以所述第一图形层为掩膜，图形化所述平坦材料层，形成所述开口，剩余的平坦材料层作为所述平坦层；
去除所述第一图形层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一图形层的材料包括光刻胶；
形成所述第一图形层的步骤包括：在所述平坦材料层上形成光刻胶层；对所述光刻胶层进行负显影处理，形成所述图形开口和所述第一图形层。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述开口中填充所述阻挡层的步骤包括：在所述平坦层上形成填充所述开口的阻挡材料层；
去除高于所述平坦层的阻挡材料层，位于所述开口中的剩余阻挡材料层作为所述阻挡层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述阻挡材料层的工艺包括旋涂工艺。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，去除高于所述平坦层的阻挡材料层的工艺包括干法刻蚀工艺。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述含金属的聚合物包括金属配合物基团，所述金属配合物基团含有的金属离子包括Zn2+、Cd2+、Co2+或Hg2+。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述含金属的聚合物包括苯酚结构的极性基团。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述阻挡层的工艺包括旋涂工艺，所述旋涂工艺采用的溶剂包括CH3CH(OCOCH3)CH2OCH3。
11.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述平坦层的步骤中，所述平坦层和所述阻挡层的刻蚀选择比大于或等于5:1。
12.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述平坦层的工艺包括灰化工艺。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，采用离子注入工艺，进行所述离子掺杂处理。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述阻挡层的工艺包括湿法刻蚀工艺。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀溶液包括SC1溶液或SC2溶液。
16.一种半导体结构，其特征在于，包括：
基底；
硬掩膜材料层，位于所述基底上；
阻挡层，分立于所述硬掩膜材料层上，所述阻挡层的材料为含金属的聚合物。
17.如权利要求16所述的半导体结构，其特征在于，所述半导体结构还包括：平坦层，位于所述硬掩膜材料层上且填充于相邻的所述阻挡层之间。
18.如权利要求16所述的半导体结构，其特征在于，所述含金属的聚合物包括金属配合物基团，所述金属配合物基团含有的金属离子包括Zn2+、Cd2+、Co2+或Hg2+。
19.如权利要求16所述的半导体结构，其特征在于，所述含金属的聚合物包括苯酚结构的极性基团。
20.如权利要求17所述的半导体结构，其特征在于，所述平坦层的材料包括旋涂碳或ODL材料。
CN202010018857.1A 2020-01-08 2020-01-08 半导体结构及其形成方法 Active CN113097064B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010018857.1A CN113097064B (zh) 2020-01-08 2020-01-08 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010018857.1A CN113097064B (zh) 2020-01-08 2020-01-08 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113097064A true CN113097064A (zh) 2021-07-09
CN113097064B CN113097064B (zh) 2022-11-11

Family

ID=76664118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010018857.1A Active CN113097064B (zh) 2020-01-08 2020-01-08 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113097064B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113937062A (zh) * 2020-07-14 2022-01-14 长鑫存储技术有限公司 半导体结构制作方法
CN114093755A (zh) * 2021-11-15 2022-02-25 长鑫存储技术有限公司 半导体结构及其形成方法
CN113937062B (zh) * 2020-07-14 2024-09-24 长鑫存储技术有限公司 半导体结构制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625960A (zh) * 2008-07-07 2010-01-13 旺宏电子股份有限公司 图案化的方法
CN102148337A (zh) * 2009-12-31 2011-08-10 三星移动显示器株式会社 阻挡膜复合材料、显示装置及制造显示装置的方法
CN103094091A (zh) * 2011-11-02 2013-05-08 中芯国际集成电路制造(上海)有限公司 半导体器件的刻蚀方法
CN104064450A (zh) * 2013-03-19 2014-09-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105470353A (zh) * 2014-09-09 2016-04-06 北京北方微电子基地设备工艺研究中心有限责任公司 图形化衬底的制备方法
CN105719956A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107591323A (zh) * 2016-07-08 2018-01-16 中芯国际集成电路制造(上海)有限公司 隔离结构的形成方法
CN109801839A (zh) * 2017-11-17 2019-05-24 台湾积体电路制造股份有限公司 半导体结构的形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625960A (zh) * 2008-07-07 2010-01-13 旺宏电子股份有限公司 图案化的方法
CN102148337A (zh) * 2009-12-31 2011-08-10 三星移动显示器株式会社 阻挡膜复合材料、显示装置及制造显示装置的方法
CN103094091A (zh) * 2011-11-02 2013-05-08 中芯国际集成电路制造(上海)有限公司 半导体器件的刻蚀方法
CN104064450A (zh) * 2013-03-19 2014-09-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105470353A (zh) * 2014-09-09 2016-04-06 北京北方微电子基地设备工艺研究中心有限责任公司 图形化衬底的制备方法
CN105719956A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107591323A (zh) * 2016-07-08 2018-01-16 中芯国际集成电路制造(上海)有限公司 隔离结构的形成方法
CN109801839A (zh) * 2017-11-17 2019-05-24 台湾积体电路制造股份有限公司 半导体结构的形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113937062A (zh) * 2020-07-14 2022-01-14 长鑫存储技术有限公司 半导体结构制作方法
CN113937062B (zh) * 2020-07-14 2024-09-24 长鑫存储技术有限公司 半导体结构制作方法
CN114093755A (zh) * 2021-11-15 2022-02-25 长鑫存储技术有限公司 半导体结构及其形成方法
CN114093755B (zh) * 2021-11-15 2024-05-03 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN113097064B (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
US11289332B2 (en) Directional processing to remove a layer or a material formed over a substrate
CN111524794A (zh) 半导体结构及其形成方法
CN111524855B (zh) 半导体结构及其形成方法
CN112713087B (zh) 半导体结构及其形成方法
US10714344B2 (en) Mask formation by selectively removing portions of a layer that have not been implanted
CN112017946B (zh) 半导体结构的形成方法、晶体管
US8089153B2 (en) Method for eliminating loading effect using a via plug
TWI660071B (zh) 半導體裝置的形成方法及化學溶液
CN113097064B (zh) 半导体结构及其形成方法
CN113097065B (zh) 半导体结构及其形成方法
US7642184B2 (en) Method for dual damascene process
CN113782486B (zh) 半导体结构及其形成方法
US11309184B2 (en) Semiconductor structure and formation method thereof
CN114639604A (zh) 半导体结构的形成方法
CN114334804A (zh) 用于半导体器件的互连结构
CN114373713A (zh) 半导体结构及其形成方法
CN113823591A (zh) 半导体结构及其形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN113097060B (zh) 半导体结构及其形成方法
TWI840706B (zh) 製造半導體裝置和圖案化半導體結構的方法
US12087578B2 (en) Semiconductor structure and method of forming the same
CN111383920B (zh) 半导体结构及其形成方法
CN114639603A (zh) 半导体结构的形成方法
CN114496738A (zh) 半导体结构的形成方法
CN115346913A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant