JP2012114377A - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP2012114377A JP2012114377A JP2010264266A JP2010264266A JP2012114377A JP 2012114377 A JP2012114377 A JP 2012114377A JP 2010264266 A JP2010264266 A JP 2010264266A JP 2010264266 A JP2010264266 A JP 2010264266A JP 2012114377 A JP2012114377 A JP 2012114377A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- region
- light emitting
- semiconductor light
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
【課題】半導体発光素子の光取り出し効率を向上させる。
【解決手段】非極性面又は半極性面を結晶成長面とする基板上に半導体層が形成された半導体発光素子であって、半導体層は、第1の側面と第2の側面とを有し、第2の側面の平均勾配は、第1の側面の平均勾配よりも大きい。
【選択図】図15
【解決手段】非極性面又は半極性面を結晶成長面とする基板上に半導体層が形成された半導体発光素子であって、半導体層は、第1の側面と第2の側面とを有し、第2の側面の平均勾配は、第1の側面の平均勾配よりも大きい。
【選択図】図15
Description
本発明は、半導体発光素子に関する。
従来から、III−V族化合物半導体からなる半導体発光素子が知られており、V族元素として窒素を有する窒化物半導体発光素子が市販されるに至っている。GaN系化合物半導体発光素子は、そのGaN系材料が高い屈折率を有するために、光出力向上のため、発光素子自体に凹凸形状を付与したり、GaN系材料と空気の屈折率段差を緩和するために樹脂によって発光素子を封止したりしている。このGaN系化合物半導体発光素子は、通常サファイア基板上にエピタキシャル成長によりGaN系化合物半導体層を層状に成長させることにより製造する。近年、HVPE法等によって製造された高品質なGaN基板が市場で入手できるようになり、サファイア基板よりも結晶欠陥が少ない高品質な発光素子を形成することが可能となっている。
特に、非極性面又は半極性面を結晶成長面として有するGaN基板上に結晶成長させることによって得られた半導体発光素子は、活性層のヘテロ接合によるピエゾ電界由来の発光効率低下が、極性面を結晶成長面に有するGaN基板上に結晶成長させることによって得られた半導体発光素子に比べて少ない上、活性層構造設計の自由度が高いため、ハイパワーデバイス用途として開発が行われている。
しかしながら、非極性面又は半極性面を結晶成長面として有するGaN基板上に結晶成長させることによって得られた半導体発光素子の場合、主たる光取り出し面となる非極性面又は半極性面は、極性面と比して、化学的に安定している。従って、光取り出しに適した凹凸形状を形成することが困難であった。
また、GaN基板はa軸方向にへき開する性質を有する。このへき開性から、非極性面又は半極性面を結晶成長面として有するGaN基板上に結晶成長させることによって得られる半導体発光素子は、チップ化、即ちチップを安定的に所望の形状に切り出すことが困難であった。このことは歩留まり低下を引き起こすと共に、チップ外形によっては、出力低下要因となりうる。同様に、光取り出し効率を向上させるために、極性面上に結晶成長させることによって得られる半導体発光素子に対しては適用されうる種々の外形加工を適用することも、容易ではなかった。
一方、半導体発光素子の分野においては、発光効率をさらに高めることが求められている。特に、結晶成長面に対して水平な面や垂直な表面によって構成されている従来の半導体発光素子では、素子内部で光が全反射を繰り返す可能性が高いので、発光効率の低下を招いていた。
本発明は、特に上述のような非極性面又は半極性面を結晶成長面とする基板上に形成する半導体発光素子の光取り出し効率を向上させることを目的とする。
本発明者は、鋭意検討の結果、非極性面又は半極性面を結晶成長面とする基板上発光素子において、側壁形状がGaN系半導体材料の面方位によって異なる特定形状の半導体発光素子を安定的に製造でき、この側壁形状が光取り出しに効果的であることを見出した。また、この形状を有する側壁を長手方向に配し、または短手方向に配した発光素子はそれぞれ光出力特性を向上させることを見出した。
即ち、本発明の要旨は以下の通りである。
[1]非極性面又は半極性面を結晶成長面とする基板上に半導体層が形成された半導体発光素子であって、前記半導体層は、第1の側面と第2の側面とを有し、前記第2の側面の平均勾配は、前記第1の側面の平均勾配よりも大きいことを特徴とする半導体発光素子。
[2]前記第1の側面が凸形状を有することを特徴とする、[1]に記載の半導体発光素子。
[3]前記第1の側面と前記第2の側面との間の最小間隔が、平面視における前記第1の側面の長さよりも大きいことを特徴とする、[1]又は[2]に記載の半導体発光素子。
[4]前記第1の側面と前記第2の側面との間の最小間隔が、平面視における前記第1の側面の長さよりも小さいことを特徴とする、[1]又は[2]に記載の半導体発光素子。
[5]前記第1の側面と同じ側に存在する前記基板側面の少なくとも一部が凹凸形状を有することを特徴とする、[1]乃至[4]の何れかに半導体発光素子。
[6]前記基板がGaN系半導体からなることを特徴とする、[1]乃至[5]の何れかに記載の半導体発光素子。
[7]前記半導体層がGaN系半導体からなることを特徴とする、[1]乃至[6]の何れかに記載の半導体発光素子。
[a1]非極性面又は半極性面を結晶成長面とする基板上に半導体層が形成された半導体発光素子であって、前記半導体発光素子は、第1の領域を有する第1の側面と、第2の領域を有する第2の側面とを有し、前記第1の領域と、前記第2の領域と、前記第1の領域及び前記第2の領域と交差し前記結晶成長面に平行な2つの面と、によって囲まれる立体において、前記第2の領域と前記2つの面のうち前記基板に近い面とがなす内角は、前記第1の領域と前記2つの面のうち前記基板に近い面とがなす内角よりも大きいことを特徴とする半導体発光素子。
[a2]前記第1の側面は第3の領域を有し、前記半導体層の結晶構造の単位格子における極性面に対する前記第3の領域の傾きは10°以内であることを特徴とする、[a1]に記載の半導体発光素子。
[a3]前記半導体層の結晶構造の単位格子における極性面に対する前記第2の領域の傾きは10°以内であることを特徴とする、[a1]又は[a2]に記載の半導体発光素子。
[a4]前記第2の領域と前記2つの面のうち前記基板に近い面とがなす前記内角は、80°以上100°以下であることを特徴とする、[a1]乃至[a3]の何れかに記載の半導体発光素子。
[a5]前記第1の側面と前記第2の側面との間の最小間隔が、平面視における前記第1の側面の長さよりも大きいことを特徴とする、[a1]乃至[a4]の何れかに記載の半導体発光素子。
[a6]前記第1の側面と前記第2の側面との間の最小間隔が、平面視における前記第1の側面の長さよりも小さいことを特徴とする、[a1]乃至[a4]の何れかに記載の半導体発光素子。
[a7]前記第1の側面と同じ側に存在する前記基板側面の少なくとも一部が凹凸形状を有することを特徴とする、[a1]乃至[a6]の何れかに記載の半導体発光素子。
[a8]前記基板がGaN系半導体からなることを特徴とする、[a1]乃至[a7]の何れかに記載の半導体発光素子。
[a9]前記半導体層がGaN系半導体からなることを特徴とする、[a1]乃至[a8]の何れかに記載の半導体発光素子。
[1]非極性面又は半極性面を結晶成長面とする基板上に半導体層が形成された半導体発光素子であって、前記半導体層は、第1の側面と第2の側面とを有し、前記第2の側面の平均勾配は、前記第1の側面の平均勾配よりも大きいことを特徴とする半導体発光素子。
[2]前記第1の側面が凸形状を有することを特徴とする、[1]に記載の半導体発光素子。
[3]前記第1の側面と前記第2の側面との間の最小間隔が、平面視における前記第1の側面の長さよりも大きいことを特徴とする、[1]又は[2]に記載の半導体発光素子。
[4]前記第1の側面と前記第2の側面との間の最小間隔が、平面視における前記第1の側面の長さよりも小さいことを特徴とする、[1]又は[2]に記載の半導体発光素子。
[5]前記第1の側面と同じ側に存在する前記基板側面の少なくとも一部が凹凸形状を有することを特徴とする、[1]乃至[4]の何れかに半導体発光素子。
[6]前記基板がGaN系半導体からなることを特徴とする、[1]乃至[5]の何れかに記載の半導体発光素子。
[7]前記半導体層がGaN系半導体からなることを特徴とする、[1]乃至[6]の何れかに記載の半導体発光素子。
[a1]非極性面又は半極性面を結晶成長面とする基板上に半導体層が形成された半導体発光素子であって、前記半導体発光素子は、第1の領域を有する第1の側面と、第2の領域を有する第2の側面とを有し、前記第1の領域と、前記第2の領域と、前記第1の領域及び前記第2の領域と交差し前記結晶成長面に平行な2つの面と、によって囲まれる立体において、前記第2の領域と前記2つの面のうち前記基板に近い面とがなす内角は、前記第1の領域と前記2つの面のうち前記基板に近い面とがなす内角よりも大きいことを特徴とする半導体発光素子。
[a2]前記第1の側面は第3の領域を有し、前記半導体層の結晶構造の単位格子における極性面に対する前記第3の領域の傾きは10°以内であることを特徴とする、[a1]に記載の半導体発光素子。
[a3]前記半導体層の結晶構造の単位格子における極性面に対する前記第2の領域の傾きは10°以内であることを特徴とする、[a1]又は[a2]に記載の半導体発光素子。
[a4]前記第2の領域と前記2つの面のうち前記基板に近い面とがなす前記内角は、80°以上100°以下であることを特徴とする、[a1]乃至[a3]の何れかに記載の半導体発光素子。
[a5]前記第1の側面と前記第2の側面との間の最小間隔が、平面視における前記第1の側面の長さよりも大きいことを特徴とする、[a1]乃至[a4]の何れかに記載の半導体発光素子。
[a6]前記第1の側面と前記第2の側面との間の最小間隔が、平面視における前記第1の側面の長さよりも小さいことを特徴とする、[a1]乃至[a4]の何れかに記載の半導体発光素子。
[a7]前記第1の側面と同じ側に存在する前記基板側面の少なくとも一部が凹凸形状を有することを特徴とする、[a1]乃至[a6]の何れかに記載の半導体発光素子。
[a8]前記基板がGaN系半導体からなることを特徴とする、[a1]乃至[a7]の何れかに記載の半導体発光素子。
[a9]前記半導体層がGaN系半導体からなることを特徴とする、[a1]乃至[a8]の何れかに記載の半導体発光素子。
本発明によれば、非極性面又は半極性面を結晶成長面とする基板上に形成された半導体発光素子において、光取り出し効率が向上された半導体発光素子を簡便に、かつ安定的に得ることが出来る。
以下に実施例を挙げて本発明の特徴を更に具体的に説明する。以下の実施例に示す材料、使用量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。従って、本発明の範囲は、以下に示す具体例により限定的に解釈されるべきものではない。
図1は、本発明に係る半導体発光素子10の一実施例を示す。図1の半導体発光素子10は、基板1上に、半導体層の積層構造20を有する。積層構造20は、例えば第一導電型半導体層3と、活性層4と、第二導電型半導体層5とから構成され、これらを順に積層することにより形成される。半導体層の積層方法としては、例えばMOCVD法(有機金属気相成長法)を含むエピタキシャル法を用いることができる。
本実施例に係る半導体発光素子10は、例えば第一導電型半導体層3及び第二導電型半導体層5の上の電極を有しうるが、図1においては省略されている。本実施例において、第一導電型半導体層3の電極が形成される面を電極形成面p3と呼ぶ。また、第二導電型半導体層5の電極が形成される面を電極形成面p5と呼ぶ。電極の材料としては、例えばアルミニウム、クロム、インジウム、金、白金、ニッケル、モリブデン、ジルコニウム、錫、タングステン及びチタンから選択される1以上の金属、これらの金属のうちの1以上を有する合金、またはこれらの金属の酸化物を用いることができる。さらに、本実施例に係る半導体発光素子10は、通常積層構造20の一部表面に絶縁膜を有する場合があるが、図1においては省略されている。例えば、積層構造20が露出している部分を絶縁膜で被覆することができる。絶縁膜の材料としては、例えば、SiOx、SiNx、SiOxNy、アルミナなどを用いることができる。
基板1は、非極性面又は半極性面を結晶成長面p1とする基板である。積層構造20は、結晶成長面p1上に結晶を成長させることによって形成される。基板1は、例えばサファイア(Al2O3)、SiC、GaN、GaAs、LiGaO2、LiAlO3、ZnO、ScAlMgO4、MgAl2O4、NdGaO3、およびMgOなどから選ばれることが望ましい。GaN系半導体層を成長させる際の結晶性、および加工性の観点からは、特にGaNが好ましい。
基板1は特に、c面(極性面)を結晶成長面p1とするGaN基板ではないことが好ましい。例えば基板1は、m面(非極性面)を結晶成長面p1とするGaN基板でありうる。また基板1は、いわゆる面指数によって完全に確定されるジャスト基板だけではなく、薄膜結晶成長の際の結晶性を制御する観点から、m面に対してオフ角を有する面を結晶成長面p1とする基板(miss oriented substrate)であることが好ましい。
本明細書における「極性面」、「非極性面」および「半極性面」について、以下の通り六方晶系結晶構造(ウルツ鋼型結晶構造)を挙げて説明する。
「極性面」とは、六方晶系結晶構造における(0001)面(c+面)や、(000−1)面(c−面)をいう。III族窒化物結晶では、「c+面」はIII族面(窒化ガリウムではGa面)であり、「c−面」はN面である。
「非極性面」とは、例えば六方晶系結晶構造における{1−100}面と等価な面(m面)、{11−20}面と等価な面(a面)が挙げられる。{1−100}面と等価な面は、(1−100)面、(−1100)面、(01−10)面、(0−110)面、(10−10)面、(−1010)面である。また、{11−20}面と等価な面は、(11−20)面、(−1−120)面、(1−210)面、(−12−10)面、(−2110)面、(2−1−10)面である。
半極性面は、極性面と非極性面との間の面であり、極性面でもなく非極性面でもない面は、半極性面である。
このような半極性面として、例えば六方晶系結晶構造(ウルツ鋼型結晶構造)における{11−22}面と等価な面や、{20−21}面と等価な面や、{10−11}面と等価な面を挙げることができる。{11−22}面と等価な面は、(11−22)面、(−1−122)面、(1−212)面、(−12−12)面、(−2112)面、(2−1−12)面を挙げることができる。{20−21}面と等価な面は、(20−21)面、(2−201)面、(02−21)面、(0−221)面、(−2201)面、(−2021)面を挙げることができる。
また本明細書において、結晶成長面p1に対して垂直な軸を結晶成長軸と呼び、基板1の結晶成長面p1の、m面に対する傾きは、±45°以内が好ましく、±30°以内がさらに好ましく、±10°以内がさらに好ましく、±5°以内がさらに好ましい。
現在、基板の極性面(c面)上に結晶を成長させることによって作成された半導体発光素子(c−GaN基板上発光素子)がよく用いられている。非極性面又は半極性面を結晶成長面として作製された半導体発光素子は、これとは異なる特性を有することが期待される。例えば、m面GaN基板上に半導体層を積層することによって作成された半導体発光素子(m−GaN基板上発光素子)は、活性層のヘテロ接合によるピエゾ電界由来の発光効率低下が、c−GaN基板上発光素子に比べて少ない。またm−GaN基板上発光素子は、活性層構造設計の自由度が高いため、ハイパワーデバイスに適している。
本実施例に係る半導体発光素子10は、第1の領域a1を有する第1の側面Aと、第2の領域b1を有する第2の側面Bとを有する。具体的には、本実施例に係る半導体発光素子10において、半導体層の積層構造20は、第1の側面Aと第2の側面Bとを有する。また、第2の側面Bの平均勾配は、第1の側面Aの平均勾配よりも大きい。
本実施例において側面の平均勾配とは、結晶成長面p1に対する勾配である。より具体的には、第1の側面Aと第2の側面Bとを通りかつ結晶成長面p1に垂直な切断面において、結晶成長面に対して垂直な方向の側面の長さを、結晶成長面に対して平行な方向の側面の長さで除した値である。この切断面は半導体発光素子10の長手方向又は短手方向の断面であることが好ましい。
図16には、本実施例に係る半導体発光素子10の切断面の模式図を示す。図16に示されるように、この切断面は第1の側面Aと第2の側面Bとを通り、かつ結晶成長面p1に垂直である。また、この切断面は半導体発光素子10の長手方向の断面である。この場合、第1の側面Aの平均勾配は、結晶成長面に対して垂直な方向の長さ(y)を、結晶成長面に対して平行な方向の長さ(x)で除することによって得られる。図16において、結晶成長面に対して平行な長さ(x)が短い側面Bの方が、側面Aと比べて側面の平均勾配が大きいことがわかる。
また、図1に示されるように、第1の領域a1と、第2の領域b1と、領域a1及び領域b1と交差し結晶成長面p1に平行な第1の面c1及び第2の面c2とによって、一部が囲まれた立体を定義することができる。この立体において、第2の側面Bの第2の領域b1と、第2の面c2よりも基板に近い第1の面c1とがなす内角(θb)は、第1の側面Aの第1の領域a1と第1の面c1とがなす内角(θa)よりも大きくてもよい。
本実施例に係る半導体発光素子10においては、第1の側面A及び第2の側面Bは、積層構造20の側面を構成する。第1の側面Aは、電極形成面p3と電極形成面p5とを接続する1つの側面になりうる。第2の側面Bも、電極形成面p3と電極形成面p5とを接続する1つの側面になりうる。第1の領域a1は、積層構造20の側面を構成するが、図示されている様に、例えば第一導電型半導体層3の側面によって構成されてもよいし、第1の側面A全体によって構成されてもよい。第2の領域b1もまた、積層構造20の側面を構成するが、図示されている様に、例えば第一導電型半導体層3の側面によって構成されてもよいし、第2の側面B全体によって構成されてもよい。
本実施例に係る半導体発光素子10において、第1の領域a1の法線ベクトルと、基板1の積層構造側への法線ベクトルとがなす角は、10°以上80°未満であることが好ましい。また、第2の領域b1の法線ベクトルと、基板1の積層構造側への法線ベクトルとがなす角は、0°以上90°未満であることが好ましい。
上面視における、第1の側面Aと電極形成面p5とを接続する辺A5の極性面に対する傾きは、任意であってよいが、±80°以内が好ましく、±50°以内がさらに好ましく、±30°以内がさらに好ましく、±20°以内がさらに好ましく、±10°以内がさらに好ましく、±5°以内がさらに好ましい。さらに、上面視における、第1の側面Aと電極形成面p3とを接続する辺A3の極性面に対する傾きも任意であってよいが、±80°以内が好ましく、±50°以内がさらに好ましく、±30°以内がさらに好ましく、±20°以内がさらに好ましく、±10°以内がさらに好ましく、±5°以内がさらに好ましい。
本実施例に係る半導体発光素子10において、第1の領域a1及び第2の領域b1は、積層構造20をエッチングすることによって生成された面でありうる。第1の領域a1及び第2の領域b1は例えば、ICP(Inductively coupled plasma, 誘導結合型プラズマ)によるRIE(Reactive Ion Etching, 反応性イオンエッチング)法を含む異方性エッチング方法によって積層構造20をエッチングすることによって生成された面でありうる。
本実施例に係る半導体発光素子10は、第2の側面Bの第2の領域b1と、第2の面c2よりも基板に近い第1の面c1とがなす内角(θb)が、第1の側面Aの第1の領域a1と第1の面c1とがなす内角(θa)よりも大きいような、第1の領域a1及び第2の領域b1を有しうる。例えば本実施例に係る半導体発光素子10は、結晶成長面p1に対して垂直でない第1の領域a1と、結晶成長面p1に対して略垂直な第2の領域b1とを有する。すなわち第1の領域a1と第2の領域b1とは平行ではない。また、θa<θbの関係が成り立つことが好ましいのであって、必ずしも領域b1は、結晶成長面p1に対して垂直である必要は無い。
一方で従来の半導体発光素子は、このような第1の領域a1及び第2の領域b1を有さない。例えば従来の半導体発光素子においては、通常、第1の領域a1と第2の領域b1とはともに結晶成長面に対してほぼ垂直である。従って、活性層4からの光は、第1の領域a1と第2領域b1との間で光の全反射・積層構造での吸収が繰り返され、半導体発光素子内で発生した光が外部に放出されない確率が高まる。このことは、発光効率の低下につながると考えられる。
本実施例に係る半導体発光素子10においては、第1の領域a1と第2の領域b1とが平行ではないため、第2の領域b1で全反射される光であっても第1の領域a1を通って外に放出されることができる確率が高まる。また、第1の領域a1と結晶成長面p1とが平行ではないため、結晶成長面p1に対して略平行である電極形成面p5及び基板裏面で全反射される光であっても、第1の領域a1を通って外に放出されることができる確率が高まる。さらに、面p5には電極が形成されるために光が透過する部分は狭くなる一方、領域a1は半導体発光素子の表面積を増大させることができる。このように、本実施例に係る半導体発光素子10は、従来と比較して発光効率が高い。
また、従来の半導体発光素子の中には、第1の領域a1と第2の領域b1が平行ではないが、θb=θaとなる台形型の層構造を有するものもある。しかしながら、本発明はかかる台形型の層構造を有する半導体発光素子よりも光取り出しに有利と考えられる。その理由としては、台形型のように比較的対称性の高い形状では、その対称性に起因した平面的な滞在光が発光素子内部に容易に発生し、発光素子内で吸収されてしまうのに対し、本発明のような対称性の低い形状には、このような滞在光は発生しにくいことが挙げられる。
第1の領域a1は、ステップ状の面ではなく、連続した面であることが好ましい。第1の領域a1と第1の面c1とがなす内角(θa)は、0°よりも大きいことが好ましく、10°よりも大きいことがさらに好ましく、20°よりも大きいことがさらに好ましい。また、第1の領域a1と第1の面c1とがなす内角(θa)は、90°よりも小さいことが好ましく、80°よりも小さいことがさらに好ましく、65°よりも小さいことがさらに好ましい。
第一導電型半導体層3は、n型半導体層でありうる。第一導電型半導体層3はGaN系半導体であることが好ましく、例えばドーパントがドープされたGaNで構成されうる。例えば第一導電型半導体層3は、SiドープされたGaNで構成されるn型半導体層でありうる。本実施例に係る半導体発光素子10は、第一導電型半導体層3と基板1の間に、バッファ層2をさらに有してもよい。バッファ層2はGaN系半導体であることが好ましく、例えばアンドープGaNで構成されうる。
活性層4は、GaN系半導体であることが好ましく、例えばInGaNで構成されうる。さらに活性層4は、量子井戸層とバリア層とを交互に重ね合わせた量子井戸構造を有してもよい。この量子井戸層はGaN系半導体であることが好ましく、例えばアンドープInGaNで構成されうる。またバリア層もGaN系半導体であることが好ましく、例えばアンドープGaNで構成されうる。また、Alを含むAlInGaNから構成される、量子井戸層であってもより。
第二導電型半導体層5は、p型半導体層でありうる。第二導電型半導体層5はGaN系半導体であることが好ましく、例えばドーパントがドープされたAlGaNで構成されうる。例えば第二導電型半導体層5は、MgドープされたAlGaNで構成されたp型半導体層でありうる。また、第二導電型半導体層5が、元素構成の異なる2つ以上の層で構成されていてもよい。
第1の側面Aは、第1の領域a1の他に、第3の領域a2を有してもよい。第3の領域a2は積層構造20の側面を構成し、例えば第一導電型半導体層3、活性層4、第二導電型半導体層5のうちの少なくとも1つの側面を構成しうる。第3の領域a2の法線ベクトルと、基板1又は積層構造20の法線ベクトルがなす角は、0°以上90°未満であることが好ましい。
第3の領域a2は、極性面であることが好ましい。例えば第3の領域a2は、N原子終端された極性面でありうる。また第3の領域a2は、極性面に対して適度に傾いた面(オフ面)であってもよい。極性面に対する第3の領域a2の傾きは任意であってよいが、領域a2の法線ベクトルと基板1の法線ベクトルのなす角度は、0°以上が好ましく10°以上がさらに好ましく、±20°以上がさらに好ましい。第1の側面Aは、第1の領域a1及び第3の領域a2以外の領域を有してもよく、この領域が積層構造20を構成してもよい。また、第1の側面Aは、第3の領域a2を有さず、第1の領域a1のみで構成されていてもよい。
第2の領域b1は、極性面でありうる。例えば第2の領域b1は、Ga原子等の金属原子によって終端された極性面でありうる。また第2の領域b1は、極性面に対して傾いた面(オフ面)であってもよい。
第2の側面Bもまた、第2の領域b1以外の領域を有してもよく、この領域が積層構造20を構成してもよい。また、第2の領域b1は結晶成長面p1に対して略垂直であることが好ましい。例えば、第2の領域b1と第1の面c1とがなす内角(θb)は、65°以上が好ましく、80°以上がより好ましい。また、115°以下が好ましく、100°以下がより好ましい。しかしながら、θa<θbの関係が成り立つのであれば、第2の領域b1はかならずしも結晶成長面p1に対して略垂直でなくともよい。
本実施例に係る半導体発光素子10は、目的に応じて様々な形状をとることができる。例えば、第1の側面Aと第2の側面Bとの間の最小間隔Wが、平面視における第1の側面Aの長さLよりも大きくなるように、半導体発光素子10を設計することができる。平面視における第1の側面Aの長さLとは、結晶成長面p1に水平な方向の、第1の側面Aの長さでありうる。このように半導体発光素子10を設計することにより、光が放出される領域a1をより小さくすることができる。この結果、第1の半導体発光素子10からの発光の均一性を向上させることができる。第1の側面Aと第2の側面Bとの間の最小間隔Wが、結晶成長面p1に水平な方向の第1の領域a1の長さLよりも大きくなるように、半導体発光素子10を設計してもよい。
半導体発光素子10の発光効率を向上させるという、別の観点から考えることもできる。すなわち、第1の側面Aと第2の側面Bとの間の最小間隔Wが、平面視における第1の側面Aの長さLよりも小さくなるように、半導体発光素子10を設計してもよい。このように半導体発光素子10を設計することにより、光が放出される領域a1をより大きくすることができる。第1の側面Aと第2の側面Bとの間の最小間隔Wが、結晶成長面p1に水平な方向の第1の領域a1の長さLよりも小さくなるように、半導体発光素子10を設計してもよい。
第1の側面Aと同じ側に存在する前記基板側面A’の少なくとも一部は、凹凸形状を有しうる。凹凸形状のパターンは任意のものでよく、例えば縞状でもドット状でも格子状でもよい。凹凸形状の繰り返し間隔は任意のものでよいが、20μm以下であることが好ましく、10μm以下であることがさらに好ましく、5μm以下であることがさらに好ましい。また、100nm以上であることが好ましく、200nm以上であることがさらに好ましく、400nm以上であることがさらに好ましい。また、凹凸形状がランダムに付けられていてもよい。
凹凸形状の深さは任意でよいが、50μm以下であることが好ましく、10μm以下であることがさらに好ましく、5μm以下であることがさらに好ましく、2μm以下であることがさらに好ましい。また、100nm以上であることが好ましく、200nm以上であることがさらに好ましく、400nm以上であることがさらに好ましい。
凹凸形状を有する側面においては、光の全反射が抑制され、凹凸形状を有する側面を通して光を外部に放出することが容易となる。このように、第1の側面A’の少なくとも一部が凹凸形状を有すると、光取り出し効率が向上する。特に、第1の領域a1が凹凸形状を有することが好ましい。第1の側面Aと第2の側面Bとの間の最小間隔が、第1の側面Aに沿った方向の第1の側面Aの長さよりも小さくなるように半導体発光素子10が設計されている場合に、第1の側面A’が凹凸形状を有することは特に好ましい。このような凹凸形状は、例えばPEC(フォトエレクトロ・ケミカル・エッチング)法を用いることにより作成することができるし、ドライエッチング手法を用いても良い。
従来のc−GaN基板上発光素子においては、極性面であるN終端面側に凹凸形状を付与することが行われてきた。しかしながら、非極性面又は半極性面に凹凸形状を付与することは、極性面に凹凸形状を付与するのと比べ困難である。例えば、m−GaN基板上発光素子において主たる光取り出し面となるm面は、c面と比べて化学的に安定しているため、光取り出しのための凹凸形状を形成することが困難であった。このように、非極性面又は半極性面を結晶成長面とする基板上に半導体層の積層構造が形成された半導体発光素子に対しては、第1の側面A’の様に極性面に凹凸形状を形成することが有利である。
本実施例に係る半導体発光素子10は例えば、非極性面又は半極性面を結晶成長面p1とする基板1上に形成された積層構造20に対し、エッチングを行うことにより得ることができる。エッチング法としては、例えばRIE法を用いることができ、ICP法を用いることもできる。
本実施例に係る半導体発光素子10の作成方法の一例を以下に説明する。非極性面又は半極性面を結晶成長面p1とする基板上に、第一導電型半導体層3と、活性層4と、第二導電型半導体層5とを積層させる。積層は例えばエピタキシャル法によって行うことができる。その後、第一導電型半導体層3を露出させる部分に対してエッチングを行う。
エッチング方法としては、例えばフォトリソグラフィー法を行うことができる。例えば、まず積層構造20上に保護膜30を成膜する。保護膜30としては例えば、SiNx、SiOx、SrF2等を用いることができる。次に、エッチングを行う部分の保護膜30を除去する。保護膜30の除去には、例えばSF6プラズマを用いたRIE法を用いることができる。その後、例えばCl2ガスを用いたICPエッチングにより、第一導電型半導体層3を露出させることができる。
第1の側面Aは、凸形状を有することが好ましい。すなわち第1の側面Aは、凸形状の領域を含むことが好ましい。例えば、第1の側面Aが有する第1の領域a1は、凸形状を有しうる。もちろん、第2の側面Bが凸形状を有してもよい。本明細書において第1の側面が含みうる凸形状の領域とは、外部に突出するように湾曲している、積層構造20の表面でありうる。
このような凸形状の領域は、例えば、フォトリソグラフィー法によってエッチングを行う際に、保護膜30(マスク)としてレジストマスクを用いることにより、形成されうる。特に、レジストマスクの端部が曲面を有することが好ましい。特に、例えば図1に示される半導体発光素子10を作製する場合、レジストマスクは通常、境界A5と境界B5との間に被覆される。このような場合、境界A5、すなわち電極形成面p5と第1の側面Aとを接続する辺に近い部分のレジストマスクの端部が、曲面を有することが好ましい。もちろん、境界B5に近い部分のレジストマスクの端部が曲面を有することもまた好ましい。具体的には、レジストマスクの塗布後に加熱(ポストべーク)を行うことにより、端部に曲面を有するレジストマスクを形成しうる。
N終端面側の極性面(c−面)と、Ga終端面側の極性面(c+面)との間の特性の違いを利用することにより、本実施例に係る特有な形状の半導体発光素子を得ることができる。はっきりとした要因は不明であるが、エッチングされることで露出される結晶面の極性によって電子の局在が異なり、第1の側面Aと第2の側面Bとが異なる側面形状を示すものと考えられる。つまりは、側面形状が異なる様な、結晶面を成長面として選択することが重要である。
本実施例に係る半導体発光素子10を作成する際には、通常は積層構造20上に電極を形成する必要がある。例えば、第一導電型半導体層3上、及び第二導電型半導体層5上に、電極が形成される。本実施例に係る半導体発光素子10における電極の形成方法は、公知の半導体発光素子の電極形成方法あるいはこれを適宜改良した方法を用いることが出来る。
本実施例に係る半導体発光素子10を作成する際、通常はウェハーを基板1として用いる。この場合、ウェハー上に積層構造20を形成し、さらに電極を形成した後に、ウェハーを分割することにより半導体発光素子10を作製する。図10に、ウェハー上に形成された積層構造20の模式図を示す。図10において電極は省略されている。ウェハー上に図10に示される繰り返し構造を形成した後に、図10に示される一点鎖線Vを分断面としてウェハーを分割することにより、半導体発光素子10を得ることができる。
[実施例1]
[半導体発光素子の製造方法]
本実施例に係る半導体発光素子は、以下の第一工程から第五工程を順に行うことにより作製された。
[半導体発光素子の製造方法]
本実施例に係る半導体発光素子は、以下の第一工程から第五工程を順に行うことにより作製された。
〔第一工程〕
第一工程では、GaN基板1に対して半導体層を積層することにより、図2に示されるウェハー12を作製した。以下に具体的な方法を説明する。
第一工程では、GaN基板1に対して半導体層を積層することにより、図2に示されるウェハー12を作製した。以下に具体的な方法を説明する。
(10−10)面(m面)配向した厚さ400μmのウェハーであるGaN基板1を用意した。このGaN基板1の(10−10)面(m面)上に、MOCVD法を用いて、成長温度1070℃で、厚さ20nmのアンドープGaN層(バッファ層2)を形成した。
次に、バッファ層2上に、成長温度1070℃で、厚さ6.5μmのSiドープ(Si濃度1×1018cm−3)GaN層(第一導電型半導体層3)を形成した。
次に、第一導電型半導体層3上に、活性層4を形成した。活性層4は、厚さ13nmのアンドープGaN層(バリア層)と、厚さ13nmのアンドープIn0.08Ga0.92N層(量子井戸層)とを、交互に成長温度740℃で成膜することにより形成した。活性層は8層の量子井戸層を含み、活性層の最下層はバリア層である。また、最上層のバリア層として、成長温度740℃で厚さ19nmのアンドープGaN層を成膜した。
更に、活性層4上に、第二導電型半導体層5として、MgドープAl0.09Ga0.91N層及びMgドープAl0.03Ga0.97N層を形成した。具体的には、成長温度1070℃で、厚さ0.13μmのMgドープAl0.09Ga0.91N層を形成した。さらにその上に、成長温度1070℃で、厚さ0.02μmのMgドープAl0.03Ga0.97N層を形成した。
この後、MOCVD成長炉の中で徐々に温度を下げて、半導体層を積層したウェハー12を取り出した。
〔第二工程〕
第二工程では、半導体層を積層したウェハー12に対して、第二導電型半導体層側の第一電極6を形成することにより、図3に示されるウェハー14を作製した。以下に具体的な方法を説明する。まず、フォトリソグラフィー法を用いて、第二導電型半導体層5の表面p5にレジストパターンを形成した。次に、レジストパターンが形成された表面p5上に、Pt層を真空蒸着法によって形成した。そしてリフトオフ法によって、アセトン中でレジストパターン及び不要なPtを除去した。その後熱処理を実施することにより、電極6を完成させた。
第二工程では、半導体層を積層したウェハー12に対して、第二導電型半導体層側の第一電極6を形成することにより、図3に示されるウェハー14を作製した。以下に具体的な方法を説明する。まず、フォトリソグラフィー法を用いて、第二導電型半導体層5の表面p5にレジストパターンを形成した。次に、レジストパターンが形成された表面p5上に、Pt層を真空蒸着法によって形成した。そしてリフトオフ法によって、アセトン中でレジストパターン及び不要なPtを除去した。その後熱処理を実施することにより、電極6を完成させた。
〔第三工程〕
第三工程では、第二工程で得られたウェハー14の第二導電型半導体層5、活性層4、及び第一導電型半導体層3(積層構造20)をエッチングし、絶縁膜7を被覆することにより、図6に示されるウェハー17を作製した。以下に具体的な方法を説明する。
第三工程では、第二工程で得られたウェハー14の第二導電型半導体層5、活性層4、及び第一導電型半導体層3(積層構造20)をエッチングし、絶縁膜7を被覆することにより、図6に示されるウェハー17を作製した。以下に具体的な方法を説明する。
最初に、ウェハー14のうち積層構造20をエッチングしない部分に対し、SiNx膜30を被覆し、図4に示されるウェハー15を作製した。具体的には、まずp−CVD法を用いて、成膜温度400℃で、ウェハー14の全面に厚さ0.4μmのSiNx膜30を成膜した。次に、フォトリソグラフィーを用いて、不要なSiNx膜30をエッチングした。より詳細には、積層構造20に対するエッチングを行う部分についてはSiNx膜を除去し、積層構造20に対するエッチングを行わない部分についてはSiNx膜を残した。不要なSiNx膜のエッチングは、SF6プラズマを用いたRIE法により行った。
ウェハー15の上面図を図8に示す。図8には極性面に対して垂直な方向L1が破線で示されており、c+と記されている方がc+面側であり、c−と記されている方がc−面側である。本実施例においては、SiNx膜30が被覆されている部分と、SiNx膜30が被覆されていない部分との境界A5,B5が、方向L1に対して垂直となるように、SiNx膜を形成した。
次に、SiNx膜30をマスクとしてウェハー15をエッチングし、図5に示されるウェハー16を作製した。具体的には、Cl2ガスを用いたICPエッチングを用いて積層構造20をエッチングし、第一導電型半導体層3をウェハー上に露出させた。エッチング条件は、パワー330W、圧力0.5Pa、Cl2ガス流量50sccmであった。この処理によって、積層構造20の側面を構成する領域a1、a2、及びb1が形成された。
図8に示される境界A5は、ウェハー16における第1の側面A(領域a2)と、第二導電型半導体層5の電極が形成される面p5とを接続する辺A5に対応する。また境界B5は、ウェハー16における第2の側面B(領域b1)と、第二導電型半導体層5の電極が形成される面p5とを接続する辺B5に対応する。本実施例においては、領域a1は第一導電型半導体層3、及び活性層4の側面を構成する。もっとも別の実施例においては、領域a1は第一導電型半導体層3、活性層4、及び第二導電型半導体層5のうち少なくとも1つの側面を構成しうる。また、本実施例においては、領域a2は活性層4及び第二導電型半導体層5の側面を構成し、領域b1は第一導電型半導体層3、活性層4、及び第二導電型半導体層5の側面を構成する。もっとも別の実施例においては、領域a2及び領域b1は第一導電型半導体層3、活性層4、及び第二導電型半導体層5のうち少なくとも1つの側面を構成しうる。
続けて、ウェハー16の表面に対して絶縁膜7を被覆し、図6に示されるウェハー17を作製した。具体的には、まずウェハー16に残っているSiNx膜30を除去した。次に、p−CVD法を用いることにより、成膜温度400℃で、厚さ55nmのSiNx膜7をウェハー全面に成膜した。そして、フォトリソグラフィーを用いて、SiNx膜7の不要部分をエッチングした。こうして、絶縁膜7が形成された。
〔第四工程〕
第四工程では、第三工程で得られたウェハー17に対して第一導電型半導体側第一電極8を形成することにより、図7に示されるウェハー18を作製した。以下に具体的な方法を説明する。まず、第三工程で得られたウェハー17に対してフォトリソグラフィー法を用いてレジストパターンを形成した。次に、電極材料としてAlを用いて真空蒸着を行い、Al層をウェハー17の全面に形成した。そしてリフトオフ法によって、不要なAl及びレジストパターンをアセトン中で除去した。その後、熱処理を施すことにより、電極8を完成させた。
第四工程では、第三工程で得られたウェハー17に対して第一導電型半導体側第一電極8を形成することにより、図7に示されるウェハー18を作製した。以下に具体的な方法を説明する。まず、第三工程で得られたウェハー17に対してフォトリソグラフィー法を用いてレジストパターンを形成した。次に、電極材料としてAlを用いて真空蒸着を行い、Al層をウェハー17の全面に形成した。そしてリフトオフ法によって、不要なAl及びレジストパターンをアセトン中で除去した。その後、熱処理を施すことにより、電極8を完成させた。
〔第五工程〕
第五工程では、第一導電型半導体側第二電極9A及び第二導電型半導体側第二電極9Bを形成した。以下に具体的な方法を説明する。まず、第四工程で得られたウェハー18に対してフォトリソグラフィー法を用いてレジストパターンを形成した。次に、電極材料としてMo、Ti、及びAuを用いて真空蒸着を行い、Mo層、Ti層、及びAu層をこの順にウェハー18の全面に形成した。そしてリフトオフ法によって、不要なMo、Ti、Au及びレジストパターンをアセトン中で除去した。こうして、電極9A及び電極9B(不図示)が完成した。その後、従来の方法を用いてウェハーを分割することにより、本実施例に係る半導体発光素子が完成した。
第五工程では、第一導電型半導体側第二電極9A及び第二導電型半導体側第二電極9Bを形成した。以下に具体的な方法を説明する。まず、第四工程で得られたウェハー18に対してフォトリソグラフィー法を用いてレジストパターンを形成した。次に、電極材料としてMo、Ti、及びAuを用いて真空蒸着を行い、Mo層、Ti層、及びAu層をこの順にウェハー18の全面に形成した。そしてリフトオフ法によって、不要なMo、Ti、Au及びレジストパターンをアセトン中で除去した。こうして、電極9A及び電極9B(不図示)が完成した。その後、従来の方法を用いてウェハーを分割することにより、本実施例に係る半導体発光素子が完成した。
[断面形状の評価]
得られた発光素子のうち、ICPエッチングで削り取られた部分の側面形状を、SEMを用いて観察した。得られた画像を図11に示す。本実施例ではc軸に垂直な境界を有するマスクを用いてICPエッチングを行ったために、c+面側の側面と、c−側の側面とが存在する。
得られた発光素子のうち、ICPエッチングで削り取られた部分の側面形状を、SEMを用いて観察した。得られた画像を図11に示す。本実施例ではc軸に垂直な境界を有するマスクを用いてICPエッチングを行ったために、c+面側の側面と、c−側の側面とが存在する。
図11から分かるように、c+面側の側面Bは結晶成長面p1に対して略垂直であり、c+面側の側面Bの平均勾配は、c−面側の側面Aの平均勾配よりも大きい。また、図11のように、c+面側の側面Bは、結晶成長面p1に対して略垂直な形状の領域b1を有する。一方で、c−面側の側面Aは傾斜部分を有する。より詳細には、領域a1は結晶成長面p1に対して傾斜しており、領域a2は結晶成長面p1に対して略垂直である。また、領域a1と、領域b1と、領域a1及び領域b1と交差し結晶成長面p1に平行な第1の面c1及び第2の面c2と、によって囲まれる立体において、領域b1と、第2の面c2よりも基板に近い第1の面c1とがなす内角(θb)は、領域a1と第1の面c1とがなす内角(θa)よりも大きい。
[実施例2]
[実施例2]
本実施例に係る発光素子は、実施例1と同様に作成されるが、同一形状のチップを形成し、上面視した際に、c軸に対する傾きが異なる。本実施例に係るウェハー15の上面図を図9に示す。図9には極性面に対して垂直な方向L1が破線で示されており、c+と記されている方がc+側であり、c−と記されている方がc−面側である。さらに図9には、方向L1に対して60°傾いた方向L2が一点鎖線で示されている。本実施例においては、境界A5,B5が、方向L2に対して垂直となるように形成した。
得られた発光素子のうち、ICPエッチングで削り取られた部分の側面形状を、SEMを用いて観察した。得られた画像を図12に示す。図12から分かるように、c+面側の側面Bの平均勾配は、c−面側の側面Aの平均勾配よりも大きい。また、図12のように、c+面から60°傾いた側面Bは領域b1を有する。さらに、c−面から60°傾いた側面Aは領域a1及びa2を有する。図12から分かるように、領域b1と領域a1とは、結晶成長面p1に対する傾斜角が異なる。また、領域a1と、領域b1と、領域a1及び領域b1と交差し結晶成長面p1に平行な第1の面c1及び第2の面c2と、によって囲まれる立体において、領域b1と、第2の面c2よりも基板に近い第1の面c1とがなす内角(θb)は、領域a1と第1の面c1とがなす内角(θa)よりも大きい。
[実施例3]
本実施例に係る発光素子は、実施例1と同様に作成されたが、以下の点で作成方法が異なる。まず、ウェハー15に対してドライエッチングを実施する際に、マスクとしてSiNx膜30の代わりにレジストマスク32を用いた。また、図14の断面図に示されるように、レジストマスクの端部が、特に境界A5に近い部分のレジストマスクの端部が、曲面を有するようにレジストマスク32を形成した。具体的には、レジストマスク32の材料としてロームアンドハース社製レジスト「S1830」を塗布し、その後120℃/90秒のポストベークを行うことにより、端部に曲面を有するレジストマスク32を形成した。
本実施例に係る発光素子は、実施例1と同様に作成されたが、以下の点で作成方法が異なる。まず、ウェハー15に対してドライエッチングを実施する際に、マスクとしてSiNx膜30の代わりにレジストマスク32を用いた。また、図14の断面図に示されるように、レジストマスクの端部が、特に境界A5に近い部分のレジストマスクの端部が、曲面を有するようにレジストマスク32を形成した。具体的には、レジストマスク32の材料としてロームアンドハース社製レジスト「S1830」を塗布し、その後120℃/90秒のポストベークを行うことにより、端部に曲面を有するレジストマスク32を形成した。
得られた発光素子のうち、ICPエッチングで削り取られた部分の側面形状を、SEMを用いて観察した。得られた画像を図15に示す。図15から分かるように、c+面側の側面Bの平均勾配は、c−面側の側面Aの平均勾配よりも大きい。また、図15のように、c+面側の側面Bは領域b1を有する。また、c−面の側面Aは領域a1を有する。図15から分かるように、領域b1と領域a1とは、結晶成長面p1に対する傾斜角が異なる。また、領域a1と、領域b1と、領域a1及び領域b1と交差し結晶成長面p1に平行な第1の面c1及び第2の面c2と、によって囲まれる立体において、領域b1と、第2の面c2よりも基板に近い第1の面c1とがなす内角(θb)は、領域a1と第1の面c1とがなす内角(θa)よりも大きい。
また、この発光素子を上面視したときの、側面A及び側面Bの長さはそれぞれ1.59μm及び1.26μmであり、側面Aの方が側面Bの方が長いことが確認された。さらに本実施例に係る発光素子は、図15で観察されるように側面A及びBが曲面であった。特に、切断面において、半導体層が凸状になるような曲面を、側面a1及び側面b1は呈していた。このように側面A及びBが曲面である形状は、素子内部から出射される光を効率よく取り出すことが出来る点で好ましい。
[比較例1]
[比較例1]
本比較例に係る発光素子は、実施例1と同様に作成されるが、GaN基板1として(0001)面(c面)配向した厚さ400μmのウェハーが用いられる。また、本比較例においては量子井戸層の厚さは3nmである。それ以外は実施例1と同様の方法で、本比較例の発光素子は作成された。
得られた発光素子のうち、ICPエッチングで削り取られた部分について、その側面形状をSEMを用いて観察した。本比較例においては、側面が向いている面方位に関係なく、側面は結晶成長面p1に対して略垂直であった。すなわち、c+面側の側面Bの平均勾配は、c−面側の側面Aの平均勾配と同等であった。また、領域a1と、領域b1と、領域a1及び領域b1と交差し結晶成長面p1に平行な第1の面c1及び第2の面c2と、によって囲まれる立体において、領域b1と、第2の面c2よりも基板に近い第1の面c1とがなす内角(θb)は、領域a1と第1の面c1とがなす内角(θa)と同等であった。
本比較例に関連して、(0001)面(c+面)を結晶成長面とする厚さ400μmのウェハーをGaN基板1として用い、実施例1と同様の半導体構造を積層し、ICPエッチングを行って得られる積層構造20についてのSEM画像を図13に示す。図13には、ICPエッチングで削り取られた部分のうち、m面側の側面形状が示されている。実施例1の第一導電型半導体層3とは異なり、断面は略垂直となっていることがわかる。
Claims (7)
- 非極性面又は半極性面を結晶成長面とする基板上に半導体層が形成された半導体発光素子であって、
前記半導体層は、第1の側面と第2の側面とを有し、
前記第2の側面の平均勾配は、前記第1の側面の平均勾配よりも大きいことを特徴とする半導体発光素子。 - 前記第1の側面が凸形状を有することを特徴とする、請求項1に記載の半導体発光素子。
- 前記第1の側面と前記第2の側面との間の最小間隔が、平面視における前記第1の側面の長さよりも大きいことを特徴とする、請求項1又は2に記載の半導体発光素子。
- 前記第1の側面と前記第2の側面との間の最小間隔が、平面視における前記第1の側面の長さよりも小さいことを特徴とする、請求項1又は2に記載の半導体発光素子。
- 前記第1の側面と同じ側に存在する前記基板側面の少なくとも一部が凹凸形状を有することを特徴とする、請求項1乃至4の何れか1項に記載の半導体発光素子。
- 前記基板がGaN系半導体からなることを特徴とする、請求項1乃至5の何れか1項に記載の半導体発光素子。
- 前記半導体層がGaN系半導体からなることを特徴とする、請求項1乃至6の何れか1項に記載の半導体発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010264266A JP2012114377A (ja) | 2010-11-26 | 2010-11-26 | 半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010264266A JP2012114377A (ja) | 2010-11-26 | 2010-11-26 | 半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012114377A true JP2012114377A (ja) | 2012-06-14 |
Family
ID=46498237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010264266A Pending JP2012114377A (ja) | 2010-11-26 | 2010-11-26 | 半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012114377A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113690349A (zh) * | 2021-06-30 | 2021-11-23 | 华灿光电(浙江)有限公司 | 防断裂发光二极管芯片及其制造方法 |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08195505A (ja) * | 1995-01-17 | 1996-07-30 | Toshiba Corp | 半導体発光素子及びその製造方法 |
JPH11214749A (ja) * | 1998-01-29 | 1999-08-06 | Sanyo Electric Co Ltd | 半導体発光装置 |
JP2002353504A (ja) * | 2001-05-09 | 2002-12-06 | Lumileds Lighting Us Llc | メサ上に高反射誘電被覆が施された半導体ledフリップチップ |
JP2003046139A (ja) * | 2001-07-12 | 2003-02-14 | Renyu Kagi Kofun Yugenkoshi | 発光半導体装置 |
JP2003110136A (ja) * | 2001-09-28 | 2003-04-11 | Toyoda Gosei Co Ltd | 発光素子 |
JP2005197473A (ja) * | 2004-01-07 | 2005-07-21 | Rohm Co Ltd | 半導体発光素子 |
JP2006148067A (ja) * | 2004-11-23 | 2006-06-08 | Samsung Electro Mech Co Ltd | GaN系化合物半導体の発光素子 |
JP2006191068A (ja) * | 2004-12-31 | 2006-07-20 | Lg Electron Inc | 高出力発光ダイオード及びその製造方法 |
JP2006196694A (ja) * | 2005-01-13 | 2006-07-27 | Sony Corp | 半導体発光素子 |
JP2006525669A (ja) * | 2003-05-02 | 2006-11-09 | ユニバーシティ・カレッジ・コークーナショナル・ユニバーシティ・オブ・アイルランド,コーク | 発光ダイオード及びその製造方法 |
WO2007099855A1 (ja) * | 2006-02-28 | 2007-09-07 | Rohm Co., Ltd. | 半導体発光素子 |
JP2007299934A (ja) * | 2006-04-28 | 2007-11-15 | Showa Denko Kk | 窒化物系半導体発光素子及びその製造方法、並びにランプ |
JP2008544540A (ja) * | 2005-06-22 | 2008-12-04 | ソウル オプト デバイス カンパニー リミテッド | 発光素子及びその製造方法 |
JP2009152502A (ja) * | 2007-12-21 | 2009-07-09 | Sanyo Electric Co Ltd | 窒化物系半導体発光ダイオードおよびその製造方法 |
JP2010080719A (ja) * | 2008-09-26 | 2010-04-08 | Yamaguchi Univ | 半導体発光素子及びその製造方法 |
WO2010100699A1 (ja) * | 2009-03-06 | 2010-09-10 | パナソニック株式会社 | 窒化物半導体の結晶成長方法および半導体装置の製造方法 |
-
2010
- 2010-11-26 JP JP2010264266A patent/JP2012114377A/ja active Pending
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08195505A (ja) * | 1995-01-17 | 1996-07-30 | Toshiba Corp | 半導体発光素子及びその製造方法 |
JPH11214749A (ja) * | 1998-01-29 | 1999-08-06 | Sanyo Electric Co Ltd | 半導体発光装置 |
JP2002353504A (ja) * | 2001-05-09 | 2002-12-06 | Lumileds Lighting Us Llc | メサ上に高反射誘電被覆が施された半導体ledフリップチップ |
JP2003046139A (ja) * | 2001-07-12 | 2003-02-14 | Renyu Kagi Kofun Yugenkoshi | 発光半導体装置 |
JP2003110136A (ja) * | 2001-09-28 | 2003-04-11 | Toyoda Gosei Co Ltd | 発光素子 |
JP2006525669A (ja) * | 2003-05-02 | 2006-11-09 | ユニバーシティ・カレッジ・コークーナショナル・ユニバーシティ・オブ・アイルランド,コーク | 発光ダイオード及びその製造方法 |
JP2005197473A (ja) * | 2004-01-07 | 2005-07-21 | Rohm Co Ltd | 半導体発光素子 |
JP2006148067A (ja) * | 2004-11-23 | 2006-06-08 | Samsung Electro Mech Co Ltd | GaN系化合物半導体の発光素子 |
JP2006191068A (ja) * | 2004-12-31 | 2006-07-20 | Lg Electron Inc | 高出力発光ダイオード及びその製造方法 |
JP2006196694A (ja) * | 2005-01-13 | 2006-07-27 | Sony Corp | 半導体発光素子 |
JP2008544540A (ja) * | 2005-06-22 | 2008-12-04 | ソウル オプト デバイス カンパニー リミテッド | 発光素子及びその製造方法 |
WO2007099855A1 (ja) * | 2006-02-28 | 2007-09-07 | Rohm Co., Ltd. | 半導体発光素子 |
JP2007299934A (ja) * | 2006-04-28 | 2007-11-15 | Showa Denko Kk | 窒化物系半導体発光素子及びその製造方法、並びにランプ |
JP2009152502A (ja) * | 2007-12-21 | 2009-07-09 | Sanyo Electric Co Ltd | 窒化物系半導体発光ダイオードおよびその製造方法 |
JP2010080719A (ja) * | 2008-09-26 | 2010-04-08 | Yamaguchi Univ | 半導体発光素子及びその製造方法 |
WO2010100699A1 (ja) * | 2009-03-06 | 2010-09-10 | パナソニック株式会社 | 窒化物半導体の結晶成長方法および半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113690349A (zh) * | 2021-06-30 | 2021-11-23 | 华灿光电(浙江)有限公司 | 防断裂发光二极管芯片及其制造方法 |
CN113690349B (zh) * | 2021-06-30 | 2024-03-29 | 华灿光电(浙江)有限公司 | 防断裂发光二极管芯片及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4571476B2 (ja) | 半導体装置の製造方法 | |
CN102403428B (zh) | Ⅲ族氮化物纳米棒发光装置及其制造方法 | |
JP4637781B2 (ja) | GaN系半導体発光素子の製造方法 | |
JP5229270B2 (ja) | Iii族窒化物半導体発光素子の製造方法 | |
US20090001407A1 (en) | Semiconductor light-emitting device, manufacturing method thereof, and lamp | |
US20090008672A1 (en) | Light-emitting device, manufacturing method thereof, and lamp | |
WO2004084318A1 (ja) | 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 | |
JP2007116097A (ja) | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系iii−v族化合物半導体の成長方法ならびに窒化物系iii−v族化合物半導体成長用基板ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法 | |
US8298842B2 (en) | Method for manufacturing semiconductor light-emitting device | |
JP2006036561A (ja) | 半導体結晶の結晶成長方法、光半導体素子、及び結晶成長基板 | |
JP2006303417A (ja) | 窒化ガリウム系化合物半導体素子 | |
JP2013229581A (ja) | サファイア基板及びその製造方法並びに窒化物半導体発光素子 | |
US9935428B2 (en) | Semiconductor light-emitting element and method for manufacturing the same | |
JP2008153286A (ja) | 窒化物半導体積層構造および窒化物半導体装置、ならびに窒化物半導体積層構造の製造方法 | |
CN109728144B (zh) | 模板衬底及其制造方法以及发光器件 | |
KR101368687B1 (ko) | 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법 | |
KR20120039324A (ko) | 질화갈륨계 반도체 발광소자 및 그 제조방법 | |
US8124992B2 (en) | Light-emitting device, manufacturing method thereof, and lamp | |
KR102140741B1 (ko) | 무분극 이종 기판 및 그 제조방법, 이를 이용한 질화물 반도체 발광 소자 | |
KR102070209B1 (ko) | 성장기판 및 그를 포함하는 발광소자 | |
JP4936653B2 (ja) | サファイア基板とそれを用いた発光装置 | |
JP2012114377A (ja) | 半導体発光素子 | |
KR100943092B1 (ko) | 질화물 반도체 발광다이오드 및 이의 제조방법 | |
JP2008028385A (ja) | 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法 | |
US8541772B2 (en) | Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141014 |