JP6924836B2 - 光電子半導体チップ - Google Patents

光電子半導体チップ Download PDF

Info

Publication number
JP6924836B2
JP6924836B2 JP2019537265A JP2019537265A JP6924836B2 JP 6924836 B2 JP6924836 B2 JP 6924836B2 JP 2019537265 A JP2019537265 A JP 2019537265A JP 2019537265 A JP2019537265 A JP 2019537265A JP 6924836 B2 JP6924836 B2 JP 6924836B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor chip
optoelectronic semiconductor
contact
current diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019537265A
Other languages
English (en)
Other versions
JP2020506536A (ja
Inventor
シュエ ワン
シュエ ワン
マルクス ブロエル
マルクス ブロエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2020506536A publication Critical patent/JP2020506536A/ja
Application granted granted Critical
Publication of JP6924836B2 publication Critical patent/JP6924836B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041Making n- or p-doped regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

本発明は、光電子半導体チップ、特にリン化物化合物半導体材料をベースとする光電子半導体チップに関する。
本特許出願は、独国特許出願公開第102017101637.6号明細書の優先権を主張し、その開示内容は、参照により本明細書に組み込まれる。
発光ダイオードチップ等の光電子半導体チップでは、活性層を通る可能な限り均一な電流の流れを達成するために、通常、良好な電気伝導性を有する半導体材料の比較的厚い電流拡散層が、電気接点と発光半導体積層体との間に配設される。
発光領域がリン化物化合物半導体をベースとする光電子半導体チップは、米国特許第6,426,518号明細書から知られており、ここでは、例えば、p−AlGaAsで構成される電流拡散層が、電気接点と発光領域との間に配設されている。電流拡散層の厚さは、1μm〜10μmの間である。
AlGaAsの比較的厚い電流拡散層は良好な電流拡散を達成し得るが、また一方で、かなりの割合の放出放射が吸収されることが判明している。特に放出放射が短波である場合、および/または電流拡散層中のアルミニウム含量が低い場合は、厚い電流拡散層の吸収は無視できない。また、電流拡散層中のアルミニウム含量が増加すると、水分に対する光電子半導体チップの感受性が増加することも判明している。
本発明は、低い光吸収と共に低い水分感受性を特徴とする光電子半導体チップを特定するという課題に基づくものである。
この課題は、請求項1に記載の光電子半導体チップにより解決される。本発明の有利な構成およびさらなる発展型は、従属請求項の発明である。
少なくとも1つの実施形態によれば、光電子半導体チップは、リン化物化合物半導体材料をベースとする半導体積層体を含む。本文脈において、「リン化物化合物半導体材料をベースとする」とは、半導体積層体の1つまたは複数の層が、III族リン化物化合物半導体材料、好ましくはInGaAl1−x−yP(式中、0≦x≦1、0≦y≦1およびx+y≦1である)を含むことを意味する。この材料は、必ずしも上記式で表される数学的に厳密な組成を有さなければならないわけではない。むしろ、1種または複数種のドーパントおよび追加的な構成成分を含有してもよい。しかしながら、単純化のため、上記式は、少量の他の物質により部分的に置き換えられ得るとしても、当該化合物は結晶格子の必須成分(In、Al、Ga、P)のみを含む。特に、半導体積層体は、InGaAl1−x−yP(式中、0≦x≦1、0≦y≦1およびx+y≦1である)のいくつかの層を備える。
半導体積層体は、特に、p型半導体領域、n型半導体領域、およびp型半導体領域とn半導体領域との間に配設された、電磁放射の放出のための活性層を備える。
活性層は、例えば、pn接合部、ダブルヘテロ構造、単一量子井戸構造または複数量子井戸構造の形態であってもよい。量子井戸構造という用語は、電荷キャリアが閉じ込めによりそのエネルギー状態の量子化を受ける任意の構造を包含する。特に、量子井戸構造という用語は、量子化の次元に関する情報を含まない。この用語は、量子井戸、量子細線または量子ドット、およびこれらの構造の任意の組合せを含む。
少なくとも1つの実施形態によれば、光電子半導体チップは、p型半導体領域に隣接する透明導電性酸化物を含む電流拡散層と、少なくとも局所的に電流拡散層と接触する金属p接続層とを含む。p接続層は、金属または金属合金を含み、電流拡散層の、半導体積層体から離れた面上に位置する。金属p接続層は、特に、電流拡散層を通してp型半導体領域内に電流を供給するように機能するが、これはまた同時にミラー層の機能も有し得る。
光電子半導体チップの少なくとも1つの実施形態によれば、p型半導体領域は、電流拡散層に隣接したpコンタクト層を有し、pコンタクト層は、炭素(C)ドープしたリン化ガリウム(GaP)を含む。pコンタクト層は、高ドープ層である方が有利であり、pコンタクト層中の炭素のドーパント濃度は、少なくとも1×1019cm−3、好ましくは少なくとも5×1019cm−3である。さらに、pコンタクト層は比較的薄い層であり、その厚さは、好ましくは100nm未満である。
本明細書に記載の光電子半導体チップにおいて、CドープGaPは、高い導電性を伴う良好な電気接触を達成するために使用することができるため、CドープGaPで作製したpコンタクト層は、非常に薄くなり得るという利点がある。特に、GaPは、比較的高いドーパント濃度となるCを用いて生成され得る。さらに、pコンタクト層は、電流拡散の機能を実行する必要がないため、比較的薄くすることができる。むしろ、本明細書に記載の発光ダイオードチップにおける電流拡散は、本質的には、pコンタクト層と金属p接続層との間に配設された、透明導電性酸化物で形成された電流拡散層によってもたらされる。
pコンタクト層としてのCがドープされた薄いGaP層、および透明導電性酸化物で形成された電流拡散層を有する光電子半導体チップは、特に低い吸収および改善された耐湿性を特徴とする。
pコンタクト層中の好ましいCドーパント濃度は、5×1019cm−3超である。特に、Cドーパント濃度は、5×1019cm−3と1×1022cm−3との間の値、例えば約5×1020cm−3となり得る。このように、p型半導体領域と電流拡散層との間に、特に良好な電気接触が確立される。
好ましい構成において、pコンタクト層の厚さは、1nm〜100nmの間である。pコンタクト層のそのように厚さが薄いことは、pコンタクト層における吸収を特に低くするいという利点を有する。好ましい構成において、pコンタクト層の厚さは、50nm未満または35nm未満であってもよい。
さらに、厚さの薄いpコンタクト層は緩和されないか、少なくとも部分的に緩和されないことが可能である。下層の半導体層(特にInGaAlP層)の上に設けられたCドープGaPで形成されたpコンタクト層のエピタキシャル成長の間、層は、典型的には、緩和するまで(すなわち、特に転位の形成によってその材料組成に対応する格子定数が出現するまで)は、初めは下層の半導体層の格子定数で数ナノメートルの厚さ範囲までは成長する。1nm〜100nmの厚さ範囲内では、pコンタクト層は、有利なことに、まだ緩和していないか、または少なくとも大部分がまだ緩和していない。したがって、この領域では、欠陥密度および表面粗度は特に低い。電流拡散層との界面におけるpコンタクト層のrms表面粗度は、有利には2nm未満である。
光電子半導体チップの一実施形態によれば、電流拡散層とコンタクト層との接触は、局所的に中断されている。これは、光電子半導体チップの一部を通る電流の流れを低減する上で有利である。このように、特に金属接続層における吸収を低減することができる。特に、光電子半導体チップは、n接続層、電流拡散層、およびn接続層に対向するエリアで接触が中断されたpコンタクト層を有してもよい。こうすることで、吸収性n接続層の下で生成される放射がより少なくなり、したがって吸収損失が低減される。
光電子半導体チップの一実施形態によれば、pドープInGaAlP層を、pコンタクト層の、電流拡散層から離れる方向を向いた面上に配設する。特に、pドープInGaAlP層のインジウム含量は約0.5でもよく、例えば、In0.5Ga0.22Al0.28Pの組成を有してもよい。InGaAlP層は、特に、マグネシウムがpドープされてもよく、好ましくは厚さ50nm超である。
光電子半導体チップの電流拡散層は、少なくとも1つの構成において、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)または酸化亜鉛(ZnO)を含む。これらの材料は、透明であることが有利であり、良好な電気伝導性を示す。電流拡散層の厚さは、好ましくは、10nm〜300nmの間、例えば約60nmである。この厚さ範囲内では、電流拡散層における吸収が有利に低い。
光電子半導体チップの好ましい実施形態において、n型半導体領域は、光電子半導体チップの放射出口表面に面し、p型半導体領域は、光電子半導体チップのキャリア基板に面する。好ましくは、光電子半導体チップは、いわゆる薄膜発光ダイオードチップであり、半導体積層体を成長させるために使用する成長基板は、特に光電子半導体チップから取り外すことができる。元の成長基板とは反対側のp型半導体領域の面では、光電子半導体チップは、好ましくは、例えばはんだ接続によりキャリアに接続される。この場合、キャリアは、半導体積層体の成長基板とは異なり、例えば、ケイ素、モリブデン、ゲルマニウムまたはセラミックを含む。通常はn型半導体領域が基板に面し、p型半導体領域が放射出口表面に面する、従来のLEDとは対照的に、薄膜LEDチップの形態の光電子半導体チップは、キャリアに面するp型半導体領域と、放射出口表面に面するn型半導体領域とを有する。
光電子半導体チップの少なくとも1つの実施形態によれば、p接続層は、金または銀を含有する。金および銀は、高い電気伝導性および高い反射率を特徴とする。p型半導体領域が光電子半導体チップのキャリアに面している場合に、p接続層の高い反射率が特に有利に働く。この場合、p接続層は、活性層からキャリアの方向に放出された放射を光電子半導体チップの放射出口表面へと偏向させることができる。接着を改善するために、p接続層が薄い接着促進層、例えばITOまたはTiの薄層を有することが可能である。
以下の例示的実施形態において、図1〜5に関連して本発明をより詳細に説明する。
第1の例示的実施形態に係る光電子半導体チップの概略断面図である。 第2の例示的実施形態に係る光電子半導体チップの概略断面図である。 第3の例示的実施形態に係る光電子半導体チップの概略断面図である。 第4の例示的実施形態に係る光電子半導体チップの概略断面図である。 第5の例示的実施形態に係る光電子半導体チップの概略断面図である。
図中、同一の、または同様に機能する要素は、同じ参照記号で示されている。個々の要素のサイズおよび要素同士の比率は、縮尺通りとみなされるべきではない。
図1に示した光電子半導体チップ20は、n型半導体領域2およびp型半導体領域4を有する半導体積層体10を備える。n型半導体領域2とp型半導体領域4との間には、活性層3が配設される。
半導体積層体10は、リン化物化合物半導体をベースとしている、すなわち、半導体積層体10内に含まれる1つまたは複数の半導体層が、特にInGaAl1−x−yP(0≦x≦1、0≦y≦1およびx+y≦1である)を有する。特に、n型半導体領域2、活性層3およびp型半導体領域4の1つまたは複数の層が、リン化物化合物半導体材料から形成される。しかしながら、半導体積層体10が、1種または複数種のヒ化物化合物半導体層等の、別のIII−V族化合物半導体材料を含む1つまたは複数の層を含むことも除外しない。
半導体積層体10は、例えば、成長基板1上にエピタキシャル成長している。成長基板10は、例えば、GaP基板またはGaAs基板である。
活性層3は、特に、放射放出層であってもよい。特に、活性層3は、pn接合部または好ましくは単一もしくは多重の量子井戸構造を含んでもよい。例えば、光電子半導体チップ20は、LEDチップまたは半導体レーザである。代替として、活性層3が放射受容層であり、光電子半導体チップが検出器であることも可能である。
p型半導体領域4は、いくつかのpドープ半導体層5、6、7を含んでもよい。しかしながら、p型半導体領域4が1つまたは複数の非ドープ層を含むことも除外しない。それに応じて、n型半導体領域2は、1つまたは複数のnドープ層を含んでもよく、該当する場合には、1つまたは複数の非ドープ層を含んでもよい。
p型半導体領域4は、電流拡散層8に隣接したpコンタクト層7を有する。pコンタクト層7は、光電子半導体チップ20のp側の最外半導体層である。
電流拡散層8は、透明導電性酸化物、例えばITOを含む。代替として、透明導電性酸化物は、ZnOまたはIZOであってもよい。電流拡散層8は、金属または金属合金で形成されたp接続層12に隣接している。p接続層12は、半導体積層体10に電流を伝導させるための電気接触を確立するのに使用する。例えば、電気伝導性基板1を使用する場合、n側からの電気接触のためのn接続層11は、基板1の裏側に位置してもよい。代替として、n接続層11の他の配設もまた可能であり、例えば、n接続層11は、n型半導体領域2の露出エリア上に配設されてもよい(図示せず)。
透明導電性酸化物で形成された電流拡散層8は、その高い透明性のために、pコンタクト層7全体に適用して、大きな吸収損失なしに良好な電流拡散をもたらすことができるという、際だった利点を有する。電流拡散層8の厚さは、好ましくは、10nm〜300nmの間、例えば約60nmである。
電流拡散層8が半導体積層体10に接続されるpコンタクト層7はCドープGaP層であることが有利である。GaPのCドーピングにより、高いドーパント濃度を有利に達成することができる。pコンタクト層7中のドーパント濃度は、例えば、1×1019cm−3〜1×1022cm−3の範囲内であってもよい。pコンタクト層7中の好ましいドーパント濃度は、5×1019cm−3超、例えば約5×1020cm−3である。pコンタクト層7の高ドーピングにより、電流拡散層8への良好な電気接続が達成される。
pコンタクト層7の厚さは、薄層であることが有利であり、僅か100nm未満であり、好ましくは1nm〜35nmである。pコンタクト層7の厚さをこのように薄くすることが可能になるのは、特に、透明導電性酸化物を含む、隣接する電流拡散層8において既に電流拡散が始まっているときである。したがって、CドープGaPから形成されたpコンタクト層7を、電流拡散に使用する必要はない。1つまたは複数の、比較的厚いp型半導体層を通常は電流拡散に使用する、従来の発光ダイオードチップとは対照的に、非常に薄いpコンタクト層7は、吸収がごく僅かであるという点が有利である。
さらに、CドープGaPを含む薄いpコンタクト層7は、低粗度であるという点が有利である。電流拡散層8に対する界面におけるpコンタクト層7のrms表面粗度は、2nm未満が有利である。特に、低粗度は、とりわけ約1nm〜35nmの好ましい厚さ範囲内の薄い厚さによって可能となるが、これは、pコンタクト層7が、そのような薄い層厚では本質的にまだ完全に緩和していないためである。換言すれば、pコンタクト層7は、特にpドープInGaAlP層6である下層の半導体層6上に歪んで成長している。GaP半導体材料の格子定数への遷移は、転位の形成によってより大きい層厚でのみ生じる。InGaAlP層6中のGa含量は、老化を低減するために特に有利である。
さらに、pコンタクト層7がアルミニウムを含まないことが有利である。pコンタクト層7中の高いアルミニウム含量自体は、高いアルミニウム含量によりもたらされる大きい電子バンドギャップにより吸収が低いという利点を有する。一方で、高いアルミニウム含量を有する半導体層は、比較的水分に敏感であることが判明している。本明細書に記載のpコンタクト層7の吸収は、薄い層厚故にごく僅かであるため、pコンタクト層7の半導体材料には、pコンタクト層7内で大きな吸収が生じることなく、アルミニウム不含とすることができるという利点がある。
pコンタクト層7への炭素のドーピングはまた、従来使用されているドーパントであるマグネシウムに見られる、下層である半導体層(特に活性層3)への拡散が生じないという利点を有する。拡散の問題は、ドーパントとしてマグネシウムを使用した場合よりも炭素を使用した場合の方が少ない。
図2に示した光電子半導体チップ20のさらなる例は、半導体積層体10が元の成長基板から取り外されている、いわゆる薄膜LEDである。元の成長基板は、n型半導体領域2からは取り外されており、n型半導体領域2は、この例では、光電子半導体チップ20の放射出口側に位置する。元の成長基板の反対側では、光電子半導体チップ20は、少なくとも1つの接続層13、例えばはんだ層により、キャリア基板14に適用されている。活性層3から見ると、pコンタクト層7を有するp型半導体エリア4はキャリア基板14に面している。キャリア基板14は、半導体積層体10のエピタキシャル成長に使用される成長基板と同じではない。キャリア基板14は、例えば、ケイ素、ゲルマニウムもしくはモリブデンまたはセラミック等の半導体材料を含んでもよい。
上記の例のように、pコンタクト層7は、CがドープされたGaPを含み、ITO等の透明導電性酸化物を含む電流拡散層8と接触する。電流拡散層8は、p接続層12と局所的に直接接する。p接続層12は、好ましくは、活性ゾーン5からキャリア基板14の方向に放出された放射を、n型半導体領域2の表面の反対の放射出口表面へと反射する反射層である。反射p接続層12は、特に、銀または金を含んでもよく、またはそれらからなってもよい。銀および金は、高い反射率を特徴とする。
ここで示す例においては、電流拡散層8とp接続層12との間のいくつかのエリアに誘電体層9が配設され、誘電体層9は、特に酸化ケイ素層であってもよい。誘電体層9の誘電材料(例えばSiO)の比較的低い屈折率により、誘電体層9は、キャリア基板14の方向に放出された放射の一部を、放射出口表面に向かって全反射させることができる。したがって、金属p接続層12の反射効果には、誘電体層9によってさらに向上するという利点がある。誘電体層9は電気伝導性ではないため、p接続層12は、誘電体層9における1つまたは複数の開口部を通して電流拡散層8に接続される。
第2の例のさらなる有利な構成および得られる利点は、第1の例に対応するものであることから、詳細には説明しない。
図3に示す光電子半導体チップ20の第3の例は、pコンタクト層7および電流拡散層8がn接続層11に対向するエリアで中断されているという点で、図2に示す光電子半導体チップ20とは異なる。この目的のために、例えば、光電子半導体チップの製造において、誘電体層9およびp接続層12を適用する前に、電流拡散層8およびpコンタクト層7に陥凹部を形成する。この構造化は、特に成長基板が取り外される前、および光電子半導体チップがキャリア14に接続される前に行う。n接続層11に対向する領域での電流拡散層8およびpコンタクト層7の部分的除去には、この領域での活性層3を通る電流の流れが低減されるという特定の利点がある。このように、吸収性n接続層11の下で生成される放射はより少なく、したがって吸収損失が低減される。
他の点において、図3の例示は、その機能性および他の有利な構成に関して、図2に示す例示に対応する。
図4は、光電子半導体チップ20の別の例を示す。この例は、電流拡散層8から離れる方向を向いたpコンタクト層7の一方の面上に中間層15が配設されるという点で、図1の例示とは異なる。中間層15は、特に、電流拡散層8から離れる方向を向いたpコンタクト層7の面に直接接触する。中間層15の厚さは、例えば、10nm〜200nmの間である。
中間層15は、好ましくは、pコンタクト層7のようにCがドープされたGaPを含み、中間層15は、pコンタクト層7よりも低いドーパント濃度を有する。好ましくは、pコンタクト層7は、少なくとも1×1022cm−3のCドーパント濃度を有する。この場合、中間層15は、1×1022cm−3未満のドーパント濃度を有する。中間層15中の好ましいドーパント濃度は、1×1019cm−3超、特に1×1019cm−3〜1×1022cm−3の間である。中間層15の利点は、より高濃度にドープされたpコンタクト層7からの欠陥の拡散を低減させるという点にある。他の点において、図4の例示は、その機能性および他の有利な構成に関して、図1の例示に対応する。
図5は、光電子半導体チップ20の別の例を示す。この例は、交互に存在する第1の層16aおよび第2の層16bを含む超格子16a、16bが、電流拡散層8から離れたpコンタクト層7の面上に配設されているという点で、図1の例示とは異なる。特に、超格子16a、16bは、電流拡散層8から離れる方向を向いたpコンタクト層7の面に直接隣接する。特に、超格子16a、16bは、それぞれ第1の層16aおよび第2の層16bを有するN個の周期を含む周期的積層体である。超格子の周期の数Nは、好ましくは3超、例えば約20である。超格子16a、16bは、特に、Cがドープされたpコンタクト層7からの欠陥の伝播を低減させるという利点を有する。また、pコンタクト層7の下に、先の例示のGaP:Cで形成された、よりドープされていない中間層と、超格子16a、16bとの両方を配設することも可能である。
超格子16a、16bは、好ましくは、組成In0.5GaAl0.5−xPを有する第1の層16aおよび組成In0.5GaAl0.5−yPを有する第2の層16bを含む。ここで、好ましくは(x−y)/x>0.05が成立する。例えば、x=0.25およびy=0である。異なる材料組成によって、第1の層16aおよび第2の層16bは、例えば±3000ppmまでの範囲内で互いに対して歪んでいてもよい。例えば、超格子の第1の層16aおよび第2の層16bの厚さは、5nm〜200nmの間である。
他の全ての点において、図5の例は、その機能性および他の有利な構成に関して図1の例示に対応する。当然ながら、図4および図5の例示の特徴を、図2および図3に示すような逆の極性を有する光電子半導体チップに適用することも企図される。
本発明は、例の説明により限定されない。むしろ、本発明は、それぞれの新しい特徴および特徴のそれぞれの組合せを含み、特に、その特徴または特徴の組合せが特許請求の範囲または例において明示的に言及されていない場合であっても、特許請求の範囲内の特徴のそれぞれの組合せを含む。
1 成長基板
2 n型半導体領域
3 活性層
4 p型半導体領域
5 p型半導体層
6 p−InGaAlP層
7 pコンタクト層
8 電流拡散層
9 誘電体層
10 半導体積層体
11 n接続層
12 p接続層
13 接続層
14 キャリア
15 中間層
16a 第1の層
16b 第2の層
20 光電子半導体チップ

Claims (19)

  1. リン化物化合物半導体材料を含む半導体積層体(10)であって、p型半導体領域(4)、n型半導体領域(2)、および前記p型半導体領域(4)と前記n型半導体領域(2)との間に配置された活性層(3)を含む、半導体積層体(10)と、
    前記p型半導体領域(4)と接触する透明導電性酸化物を含む電流拡散層(8)と、
    少なくとも局所的に前記電流拡散層(8)と接触するp接続層(12)と
    炭素(C)ドープしたリン化ガリウム(GaP)を含む中間層(15)と
    を備える、光電子半導体チップ(20)であって、
    前記p型半導体領域(4)は、前記電流拡散層(8)に接触するpコンタクト層(7)を備え、
    前記pコンタクト層(7)は、CがドープされたGaPを含み、
    前記pコンタクト層(7)中のCドーパント濃度は、少なくとも5×1019cm−3であり、
    前記pコンタクト層(7)の厚さは、100nm未満であり、
    前記中間層(15)は、前記電流拡散層(8)から離れる方向を向いた前記pコンタクト層(7)の一方の面上に配設され、且つ前記pコンタクト層(7)よりも低いCドーパント濃度を有する、
    光電子半導体チップ(20)。
  2. 前記pコンタクト層(7)中の前記Cドーパント濃度が、少なくとも1×1020cm−3である、
    請求項1に記載の光電子半導体チップ。
  3. 前記pコンタクト層(7)の厚さが、1nm〜100nmの間である、
    請求項1または2に記載の光電子半導体チップ。
  4. 前記pコンタクト層(7)の厚さが、50nm未満である、
    請求項1〜3のいずれか一項に記載の光電子半導体チップ。
  5. 前記pコンタクト層(7)の厚さが、35nm未満である、
    請求項1〜4のいずれか一項に記載の光電子半導体チップ。
  6. 前記電流拡散層(8)と前記pコンタクト層(7)との接触が、局所的に中断されている、
    請求項1〜5のいずれか一項に記載の光電子半導体チップ。
  7. 前記光電子半導体チップが、n接続層(11)をさらに有し、前記電流拡散層(8)と前記pコンタクト層(7)との接触が、前記n接続層(11)に対向する領域で中断されている、
    請求項6に記載の光電子半導体チップ。
  8. 前記pコンタクト層(7)のrms表面粗度が、2nm未満である、
    請求項1〜7のいずれか一項に記載の光電子半導体チップ。
  9. 前記pコンタクト層(7)の、前記電流拡散層(8)から離れた面上に配設された、pドープInAlGaP層(6)をさらに含む、
    請求項1〜8のいずれか一項に記載の光電子半導体チップ。
  10. 前記電流拡散層(8)が、ITO、ZnOまたはIZOを含む、
    請求項1〜9のいずれか一項に記載の光電子半導体チップ。
  11. 前記電流拡散層(8)の厚さが、10nm〜300nmである、
    請求項1〜10のいずれか一項に記載の光電子半導体チップ。
  12. キャリア基板(14)をさらに含み、
    前記n型半導体領域(2)が、前記光電子半導体チップ(20)の放射出口表面に面し、前記p型半導体領域(4)が、前記光電子半導体チップ(20)の前記キャリア基板(14)に面する、
    請求項1〜11のいずれか一項に記載の光電子半導体チップ。
  13. 前記p接続層(12)が、金または銀を含む、
    請求項1〜12のいずれか一項に記載の光電子半導体チップ。
  14. 前記中間層(15)のCドーパント濃度が、1×1019cm−3超である、
    請求項1〜13のいずれか一項に記載の光電子半導体チップ。
  15. 前記中間層(15)の厚さが、10nm〜200nmの間である、
    請求項1〜14のいずれか一項に記載の光電子半導体チップ。
  16. 交互に存在する第1の層(16a)および第2の層(16b)を含む超格子をさらに含み、
    前記超格子が、前記電流拡散層(8)から離れる方向を向いた前記pコンタクト層(7)の面に直接隣接する、
    請求項1〜15のいずれか一項に記載の光電子半導体チップ。
  17. 前記超格子がN個の周期を含む周期的積層体であり、前記周期の数Nが3超である、
    請求項16に記載の光電子半導体チップ。
  18. 前記超格子の第1の層(16a)および第2の層(16b)の厚さが、5nm〜200nmの間である、
    請求項16または17に記載の光電子半導体チップ。
  19. 前記電流拡散層(8)と前記p接続層(12)との間のいくつかのエリアに配設された誘電体層(をさらに含み、
    前記p接続層(12)が、前記誘電体層(9)における1つまたは複数の開口部を通して前記電流拡散層(8)に接続される、
    請求項1〜18のいずれか一項に記載の光電子半導体チップ。

JP2019537265A 2017-01-27 2018-01-23 光電子半導体チップ Active JP6924836B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017101637.6A DE102017101637A1 (de) 2017-01-27 2017-01-27 Optoelektronischer Halbleiterchip
DE102017101637.6 2017-01-27
PCT/EP2018/051572 WO2018138081A1 (de) 2017-01-27 2018-01-23 Optoelektronischer halbleiterchip

Publications (2)

Publication Number Publication Date
JP2020506536A JP2020506536A (ja) 2020-02-27
JP6924836B2 true JP6924836B2 (ja) 2021-08-25

Family

ID=61024776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019537265A Active JP6924836B2 (ja) 2017-01-27 2018-01-23 光電子半導体チップ

Country Status (5)

Country Link
US (1) US11502222B2 (ja)
JP (1) JP6924836B2 (ja)
CN (1) CN110235258B (ja)
DE (2) DE102017101637A1 (ja)
WO (1) WO2018138081A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017104719A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper und Halbleiterchip
DE102017123542A1 (de) 2017-10-10 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US11799058B2 (en) 2018-03-15 2023-10-24 Osram Oled Gmbh Optoelectronic semiconductor chip
DE102018107673A1 (de) 2018-03-15 2019-09-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Herstellungsverfahren für einen optoelektronischen Halbleiterchip
DE102019126026A1 (de) * 2019-09-26 2021-04-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3763667B2 (ja) 1998-04-23 2006-04-05 株式会社東芝 半導体発光素子
JP3881470B2 (ja) 1999-01-05 2007-02-14 ローム株式会社 半導体発光素子の製法
JP4039187B2 (ja) 2002-09-06 2008-01-30 日立電線株式会社 半導体発光素子
JP4601950B2 (ja) 2003-12-26 2010-12-22 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子
TWI285970B (en) * 2005-08-26 2007-08-21 Arima Optoelectronics Corp Window interface layer structure of LED
JP4367393B2 (ja) * 2005-09-30 2009-11-18 日立電線株式会社 透明導電膜を備えた半導体発光素子
JP5408487B2 (ja) 2009-08-07 2014-02-05 ソニー株式会社 半導体発光素子
DE102010014667A1 (de) 2010-04-12 2011-10-13 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit Stromaufweitungsschicht
JP2012104677A (ja) 2010-11-11 2012-05-31 Toshiba Corp 半導体発光素子の製造方法
JP5095848B1 (ja) * 2011-05-18 2012-12-12 株式会社東芝 半導体発光素子
JP6077201B2 (ja) * 2011-08-11 2017-02-08 昭和電工株式会社 発光ダイオードおよびその製造方法
US20130049034A1 (en) 2011-08-31 2013-02-28 Yi Chieh Lin Light-emitting device
JP2013243202A (ja) 2012-05-18 2013-12-05 Stanley Electric Co Ltd 半導体発光素子の製造方法
JP2014103242A (ja) 2012-11-20 2014-06-05 Stanley Electric Co Ltd 半導体発光素子
JP6321919B2 (ja) 2013-04-30 2018-05-09 ローム株式会社 半導体発光素子
US9419181B2 (en) 2013-05-13 2016-08-16 Infineon Technologies Dresden Gmbh Electrode, an electronic device, and a method for manufacturing an optoelectronic device
WO2015076110A1 (ja) * 2013-11-19 2015-05-28 ソニー株式会社 半導体レーザ素子
EP2903027B1 (de) 2014-01-30 2018-08-22 AZUR SPACE Solar Power GmbH LED-Halbleiterbauelement
CN106463578B (zh) * 2014-05-08 2019-11-22 Lg伊诺特有限公司 发光器件
JP6595801B2 (ja) * 2014-05-30 2019-10-23 エルジー イノテック カンパニー リミテッド 発光素子

Also Published As

Publication number Publication date
DE112018000553B4 (de) 2023-12-14
DE112018000553A5 (de) 2019-10-10
US20190386174A1 (en) 2019-12-19
US11502222B2 (en) 2022-11-15
JP2020506536A (ja) 2020-02-27
CN110235258A (zh) 2019-09-13
CN110235258B (zh) 2023-02-28
WO2018138081A1 (de) 2018-08-02
DE102017101637A1 (de) 2018-08-02

Similar Documents

Publication Publication Date Title
JP6924836B2 (ja) 光電子半導体チップ
JP6896708B2 (ja) 2次元正孔ガスを組み込んだ紫外線発光デバイス
US9853188B2 (en) Light-emitting diode chip with current spreading layer
US20110037049A1 (en) Nitride semiconductor light-emitting device
KR101296959B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
JP2012038950A (ja) 半導体発光素子及びその製造方法
TWI795364B (zh) 發光器件及其形成之方法
US8907359B2 (en) Optoelectronic semiconductor component
TW202046515A (zh) 紅外線led元件
JP4212413B2 (ja) 酸化物半導体発光素子
JP5514819B2 (ja) オプトエレクトロニクス半導体チップ
JP5353809B2 (ja) 半導体発光素子及び発光装置
JP2004221112A (ja) 酸化物半導体発光素子
KR102038730B1 (ko) 광전자 소자를 위한 반사형 콘택층 시스템 및 이의 제조를 위한 방법
US10263143B2 (en) Semiconductor chip
JP2002185037A (ja) 発光装置
JP7413599B1 (ja) Iii-v族化合物半導体発光素子及びiii-v族化合物半導体発光素子の製造方法
KR20120133632A (ko) 발광 다이오드
JP2024106499A (ja) 赤外led素子
JP2004247681A (ja) 酸化物半導体発光素子
JP2004228212A (ja) 酸化物半導体発光素子
JP5826693B2 (ja) 半導体発光素子の製造方法
JP2019523556A (ja) 超格子を用いたiii−p発光デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190820

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210802

R150 Certificate of patent or registration of utility model

Ref document number: 6924836

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250