CN110235258B - 光电子半导体芯片 - Google Patents
光电子半导体芯片 Download PDFInfo
- Publication number
- CN110235258B CN110235258B CN201880008951.XA CN201880008951A CN110235258B CN 110235258 B CN110235258 B CN 110235258B CN 201880008951 A CN201880008951 A CN 201880008951A CN 110235258 B CN110235258 B CN 110235258B
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- semiconductor chip
- current spreading
- optoelectronic semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/305—Materials of the light emitting region containing only elements of group III and group V of the periodic system characterised by the doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/041—Making n- or p-doped regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
描述一种光电子半导体芯片(20),所述光电子半导体芯片包括半导体层序列(10),所述半导体层序列具有磷化物化合物半导体材料,其中半导体层序列(10)包含p型半导体区域(4)、n型半导体区域(2)、和设置在p型半导体区域(4)和n型半导体区域(2)之间的有源层(3)。此外,光电子半导体芯片包括:邻接于p型半导体区域(4)的电流扩展层(8),所述电流扩展层具有透明导电氧化物;和金属的p型连接层(12),所述p型连接层至少局部地邻接于电流扩展层(8)。p型的半导体区域(4)具有p型接触层(7),所述p型接触层邻接于电流扩展层(8)。p型接触层(7)具有掺杂有C的GaP,其中C掺杂物浓度至少为5*1019cm‑3,并且其中p型接触层(7)的厚度小于100nm。
Description
技术领域
本发明涉及一种光电子半导体芯片,尤其基于磷化物化合物半导体材料的光电子半导体芯片。
本申请要求德国专利申请10 2017 101 637.6的优先权,其公开内容通过参引结合于此。
背景技术
在光电子半导体芯片、如例如发光二极管芯片中,通常在电接触部和发光半导体层序列之间设置有由具有良好的导电性的半导体材料构成的相对厚的电流扩展层,以便实现穿过有源层的尽可能均匀的电通流。
例如,从出版物US 6,426,518 B1中已知一种光电子半导体芯片,其中发光区域基于磷化物化合物半导体,其中在电接触部和发光区域之间设置有由p型AlGaAs构成的电流扩展层。电流扩展层具有在1μm和10μm之间的厚度。
已经证实的是,借助由AlGaAs构成的相对厚的电流扩展层能够实现良好的电流扩展,然而另一方面发射的辐射的显著的份额也被吸收。如果发射的辐射是短波的和/或在电流扩展层中的铝份额是小的,那么厚的电流扩展层的吸收尤其是不可忽视的。此外,已经证实的是,在电流扩展层中的铝份额的提高使光电子半导体芯片相对于湿气的敏感度提高。
发明内容
本发明基于的目的是,提出一种光电子半导体芯片,所述光电子半导体芯片具有小的光学吸收并且同时具有相对于湿气的小的敏感度。
所述目的通过一种光电子半导体芯片来实现。本发明的有利的设计方案和改进方案是下面描述的主题。
根据至少一个实施方式,光电子半导体芯片包含半导体层序列,所述半导体层序列基于磷化物化合物半导体材料。“基于磷化物化合物半导体材料”在该情况下意味着,半导体层序列的一个或多个层包括III族磷化物化合物半导体材料,优选InxAlyGa1-x-yP,其中0≤x≤1,0≤y≤1并且x+y≤1。在此,所述材料不必强制性地具有根据上式的数学方面精确的组成。更确切地说,所述材料可以具有一种或多种掺杂物以及附加的组成部分。然而,为了简单性,上式仅包含晶格的主要组成部分(In、Al、Ga、P),即使所述主要组成部分可以部分地由少量其他物质代替。尤其,半导体层序列包括多个由InxGayAl1-x-yP构成的半导体层序列,其中0≤x≤1,0≤y≤1并且x+y≤1。
半导体层序列尤其包含p型半导体区域、n型半导体区域和设置在p型半导体区域和n型半导体区域之间的用于发射电磁辐射的有源层。
有源层例如可以构成为pn结,构成为双异质结构,构成为单量子阱结构或多量子阱结构。术语量子阱结构在此包括如下结构,在所述结构中,载流子通过约束(confinement,限域)经受其能态的量子化。尤其,术语量子阱结构不包含关于量子化的维度的说明。因此,量子阱结构还包括量子阱、量子线或量子点和这些结构的任意组合。
根据至少一个实施方式,光电子半导体芯片包含:邻接于p型半导体区域的电流扩展层,所述电流扩展层具有透明导电氧化物;金属的p型连接层,所述p型连接层至少局部地邻接于电流扩展层。p型连接层具有金属或金属合金并且设置在电流扩展层的背离半导体层序列的侧上。金属的p型连接层尤其用于通过电流扩展层将电流输送到p型半导体区域中,所述p型连接层然而也可以同时具有镜层的功能。
根据光电子半导体芯片的至少一个实施方式,p型半导体区域具有p型接触层,所述p型接触层邻接于电流扩展层,其中p型接触层具有掺杂有碳(C)的磷化镓(GaP)。p型接触层有利地是高掺杂的层,其中在p型接触层中的碳的掺杂物浓度至少为1*1019cm-3,优选至少为5*1019cm-3。此外,p型接触层是相对薄的层,所述层的厚度优选小于100nm。
在这里所描述的光电子半导体芯片中,由C掺杂的GaP构成的p型接触层有利地可以是非常薄的,因为借助C掺杂的GaP能够实现具有高的导电性的良好的电接触。尤其,可制造具有相对高的C的掺杂物浓度的GaP。此外,p型接触层有利地可以是相对薄的,因为其不必满足电流扩展的功能。更确切地说,电流扩展在这里所描述的发光二极管芯片中基本上通过由透明导电氧化物构成的电流扩展层进行,所述电流扩展层设置在p型接触层和金属的p型连接层之间。
具有作为p型接触层的薄的掺杂有C的GaP层和由透明导电氧化物构成的电流扩展层的光电子半导体芯片的特征尤其在于,特别小的吸收和改善的耐湿性。
优选地,在p型接触层中的C掺杂物浓度为大于5*1019cm-3。尤其,C掺杂物浓度具有在5*1019cm-3和1*1022cm-3之间的值,例如大约为5*1020cm-3。以这种方式在p型半导体区域和电流扩展层之间的特别良好的电接触。
在一个优选的设计方案中,p型接触层的厚度在1nm和100nm之间。p型接触层的如此小的厚度尤其具有如下优点,在p型接触层中的吸收是特别小的。在优选的设计方案中,p型接触层尤其可以为小于50nm或小于35nm厚。
此外,尤其在p型接触层具有小的厚度的情况下可行的是,所述p型接触层不松弛或至少部分地不松弛。在由C掺杂的GaP构成的p型接触层外延生长在位于其下方的半导体层、尤其InGaAlP层上时,所述p型接触层在直至几纳米的厚度范围中典型地首先以位于其下方的半导体层的晶格常数生长,直至其松弛,也就是说尤其通过构成错位来产生对应于其材料成分的晶格常数。在1nm至100nm的厚度范围内,p型接触层有利地还不松弛或至少大部分地还不松弛。缺陷密度和表面粗糙度因此在该区域中有利地是特别小的。p型接触层在与电流扩展层的边界面处的rms表面粗糙度有利地小于2nm。
根据光电子半导体芯片的一个实施方式,电流扩展层和p型接触层局部地中断。这可能是有利的,以便有针对性地减少通过光电子半导体芯片的子区域的电通流。以这种方式尤其可以减少在金属的连接层中的吸收。光电子半导体芯片尤其可以具有n型连接层,其中电流扩展层和p型接触层在与n型连接层相对置的区域中是中断的。以这种方式实现,在吸收性的n型连接层下方产生少量辐射进而减少吸收损失。
根据光电子半导体芯片的一个实施方式,在p型接触层的背离电流扩展层的侧上设置有p型掺杂的InGaAlP层。p型掺杂的InGaAlP层尤其可以具有大约0.5的铟份额,例如组成为In0.5Ga0.22Al0.28P。InGaAlP层尤其可以是由镁p型掺杂的并且优选厚度为大于50nm。
根据至少一个设计方案,光电子半导体芯片的电流扩展层具有铟锡氧化物(ITO)、铟锌氧化物(IZO)或氧化锌(ZnO)。所述材料有利地是透明的并且具有良好的导电性。电流扩展层的厚度优选在10nm和300nm之间,例如大约为60nm。在该厚度范围内,在电流扩展层中的吸收有利地是小的。
在光电子半导体芯片的一个优选的设计方案中,n型半导体区域朝向光电子半导体芯片的辐射出射面,并且p型半导体区域朝向光电子半导体芯片的载体衬底。优选地,光电子半导体芯片是所谓的薄膜发光二极管芯片,其中用于半导体层序列的生长的生长衬底从光电子半导体芯片剥离。初始的生长衬底尤其可以与半导体层序列的n型半导体区域剥离。在与初始的生长衬底相对置的p型半导体区域的侧上,光电子半导体芯片优选与载体连接,例如借助于焊接连接。载体在此情况下与半导体层序列的生长衬底不同并且例如具有硅、钼、镓或陶瓷。在常规的LED中通常n型半导体区域朝向衬底并且p型半导体区域朝向辐射出射面,与所述常规的LED不同,在光电子半导体芯片中在作为薄膜发光二极管芯片的设计方案中,p型半导体区域朝向载体并且n型半导体区域朝向辐射出射面。
根据光电子半导体芯片的至少一个设计方案,p型连接层具有金或银。金或银的特征在于高的导电性和高的反射率。如果p型半导体区域朝向光电子半导体芯片的载体,那么p型连接层的高的反射率尤其是有利的。在此情况下,p型连接层可以将从有源层朝载体发射的辐射朝向光电子半导体芯片的辐射出射面偏转。可能的是,p型连接层为了改善附着而具有薄的粘附剂层,例如由ITO或Ti构成的薄层。
附图说明
下面,根据实施例,结合图1至5详细阐述本发明。
附图示出:
图1示出贯穿根据第一实施例的光电子半导体芯片的横截面的示意图;
图2示出贯穿根据第二实施例的光电子半导体芯片的横截面的示意图;以及
图3示出贯穿根据第三实施例的光电子半导体芯片的横截面的示意图;
图4示出贯穿根据第三实施例的光电子半导体芯片的横截面的示意图;以及
图5示出贯穿根据第三实施例的光电子半导体芯片的横截面的示意图。
相同的或起相同作用的元件在附图中设有相同的附图标记。各个元件的大小以及元件彼此间的大小关系不视为是符合比例的。
具体实施方式
在图1中示出的光电子半导体芯片20包含半导体层序列10,所述半导体层序列具有n型半导体区域2和p型半导体区域4。在n型半导体区域2和p型半导体区域4之间设置有有源层3。
半导体层序列10基于磷化物化合物半导体,也就是说一个或多个包含在半导体层序列10中的半导体层尤其具有InxGayAl1-x-yP,其中0≤x≤1,0≤y≤1并且x+y≤1。尤其,n型半导体区域2、有源层3和p型半导体区域4的一个或多个层由磷化物化合物半导体材料形成。然而不排除,半导体层序列10包含其他III-V族化合物半导体材料的一个或多个层,例如一个或多个砷化物化合物半导体层。
半导体层序列10例如外延地生长到生长衬底1上。生长衬底10例如是GaP衬底或GaAs衬底。
有源层3尤其可以是发射辐射的层。尤其,有源层3可以包括pn结或优选单量子阱结构或多量子阱结构。例如,光电子半导体芯片20是LED芯片或半导体激光器。替选地也可能的是,有源层3是接收辐射的层并且光电子半导体芯片是检测器。
p型半导体区域4可以包含多个p型掺杂的半导体层5、6、7。然而不排除,p型半导体区域4包含一个或多个未掺杂的层。相应地,n型半导体区域2包含一个或多个n型掺杂的层并且必要时也包含一个或多个未掺杂的层。
p型半导体区域4具有p型接触层7,所述p型接触层邻接于电流扩展层8。p型接触层7是在光电子半导体芯片20的p型侧上的最靠外的半导体层。
电流扩展层8包含透明导电氧化物,例如ITO。替选地,透明导电氧化物例如可以是ZnO或IZO。电流扩展层8邻接于由金属和金属合金构成的p型连接层12。p型连接层12用于建立电接触,以便将电流传导到半导体层序列10中。如果使用导电衬底1,那么用于从n型侧电接触的n型连接层11例如可以设置在衬底1的后侧上。替选地,然而n型连接层11的其他设置方式也是可能的,例如可以将n型连接层11设置在n型半导体区域2的露出的区域上(未示出)。
由透明导电氧化物构成的电流扩展层8尤其具有如下优点,所述电流扩展层由于其高的透明度可以施加到整个p型接触层7上,由此进行良好的电流扩展,而没有明显的吸收损失。电流扩展层8的厚度优选在10nm和300nm之间,例如大约为60nm。
电流扩展层8在p型接触层7上连接于半导体层序列10,所述p型接触层有利地是C掺杂的GaP层。在GaP的C掺杂的情况下,有利地能够达到高的掺杂物浓度。在p型接触层7中的掺杂物浓度例如可以位于在1*1019cm-3和1*1022cm-3之间的范围内。优选地,在p型接触层7中的掺杂物浓度大于5*1019cm-3,例如大约为5*1020cm-3。由于p型接触层7的高掺杂实现到电流扩展层8的良好的电连接。
p型接触层7有利地是薄层,所述薄层仅小于100nm厚,优选1nm至35nm厚。因此,p型接触层7的这样小的厚度尤其是可能的,因为已经在由透明导电氧化物构成的邻接的电流扩展层8中进行电流扩展。因此,由C掺杂的GaP构成的p型接触层不必用于电流扩展。在常规的发光二极管芯片中通常将一个或多个相对厚的p型半导体层用于电流扩展,与所述常规的发光二极管芯片不同,非常薄的p型接触层7具有如下优点:吸收仅是非常小的。
此外,由C掺杂的GaP构成的薄的p型接触层7的特征有利地在于小的粗糙度。p型接触层7在与电流扩展层8的边界面上的rms表面粗糙度有利地小于2nm。小的粗糙度尤其通过小的厚度、尤其在大约1nm至35nm的优选的厚度范围内的厚度实现,因为p型接触层7在层厚度这样小的情况下基本上还未完全地松弛。换言之,p型接触层7张紧地在位于其下方的半导体层6上生长,这尤其为p型掺杂的InGaAlP层6。到GaP半导体材料的晶格常数的过渡在层厚度较大时才通过构成错位而出现。在InGaAlP层6中的Ga含量对于减少老化是尤其有利的。
此外,有利的是,p型接触层7不具有铝。在p型接触层7中的高的铝含量本身虽然可以具有如下优点:由于通过高的铝含量引起的大的电子带隙,吸收是小的。另一方面已经证实的是,具有高的铝含量的半导体层相对于湿气是相对敏感的。因为在这里所描述的p型接触层7中,由于小的层厚度,吸收已经仅是非常小的,所以p型接触层7的半导体材料可以有利地不具有铝,而在p型接触层7中不会出现明显的吸收。
用碳对p型接触层7的掺杂还具有如下优点,不出现常规使用的掺杂物镁到更深的半导体层、尤其有源层3中的扩散。扩散的问题在将碳用作为掺杂物的情况下与使用镁的情况相比更小。
光电子半导体芯片20的在图2中示出的另外的实施例为所谓的薄膜LED,其中半导体层序列10与其初始的生长衬底剥离。初始的生长衬底与n型半导体区域2剥离,所述n型半导体区域在本实施例中设置在光电子半导体芯片20的辐射出射侧上。在与初始的生长衬底相对置的侧上,光电子半导体芯片20借助至少一个接合层13、如例如焊料层施加到载体衬底14上。因此,从有源层3起观察,具有p型接触层7的p型半导体区域4朝向载体衬底14。载体衬底14不同于用于半导体层序列10的外延生长的生长衬底。载体衬底14例如可以具有半导体材料,如例如硅、镓或钼或陶瓷。
如在之前所描述的实施例中,p型接触层7包含C掺杂的GaP并且邻接于电流扩展层8,所述电流扩展层包含透明导电氧化物,如例如ITO。电流扩展层8局部地邻接于p型连接层12。p型连接层12优选是反射层,以便将由有源区5朝载体衬底14发射的辐射朝向在n型半导体区域2的表面上的相对置的辐射出射面反射。反射性的p型连接层12尤其可以具有银或金或者由其构成。银或金的特征在于高的反射率。
在这里示出的实施例中,在电流扩展层8和p型连接层12之间局部地设置有介电层9,所述介电层尤其可以是氧化硅层。由于介电层9的介电材料、例如SiO2的相对小的折射率,介电层9可以引起朝载体衬底14发射的辐射的一部分朝向辐射出射面的全反射。因此,金属的p型连接层12的反射作用通过介电层9有利地进一步增强。因为介电层9是不导电的,所以p型连接层12通过在介电层9中的一个或多个切口连接于电流扩展层8。
第二实施例的其他有利的设计方案和由此得出的优点对应于第一实施例进而不再详细阐述。
光电子半导体芯片20的在图3中示出的第三实施例与在图2中示出的光电子半导体芯片的区别在于,p型接触层7和电流扩展层8在与n型连接层11相对置的区域中中断。为此,例如在制造光电子半导体芯片时在施加介电层9和p型连接层12之前在电流扩展层8和p型接触层7中产生留空部。所述结构化尤其在剥离生长衬底之前和在将光电子半导体芯片与载体14连接之前进行。在与n型连接层11相对置的区域中将电流扩展层8和p型接触层7部分地移除,这尤其具有如下优点,在该区域中减少穿过有源层3的电通流。以这种方式实现,在吸收性的n型连接层11下方产生少量辐射进而减少吸收损失。
此外,图3的实施例在其工作方式和其他有利的设计方案方面对应于在图2中示出的实施例。
在图4中示出光电子半导体芯片20的另一实施例。所述实施例与图1的实施例的区别在于,在p型接触层7的背离电流扩展层8的侧上设置有中间层15。中间层15尤其直接邻接于p型接触层7的背离电流扩展层8的侧。中间层15的厚度例如在10nm和200nm之间。
中间层15优选如同p型接触层7那样具有C掺杂的GaP,其中中间层15具有比p型接触层7更小的掺杂物浓度。优选地,p型接触层7具有至少1*1022cm-3的C掺杂物浓度。中间层15在此情况下具有小于1*1022cm-3的掺杂物浓度。优选地,在中间层15中的掺杂物浓度大于1*1019cm-3,尤其在1*1019cm-3和1*1022cm-3之间。中间层15尤其具有如下优点,减少较高掺杂的p型接触层7中的缺陷传播。此外,图4的实施例在其功能和其他有利的设计方案方面对应于在图1中示出的实施例。
在图5中还示出光电子半导体芯片20的另一实施例。所述实施例与图1的实施例的区别在于,在p型接触层7的背离电流扩展层8的侧上设置有由交替的第一层16a和第二层16b构成的超晶格16a、16b。超晶格16a、16b尤其直接邻接于p型接触层7的背离电流扩展层8的侧。超晶格16a、16b尤其是周期性的层序列,所述层序列具有N个周期,所述周期分别包括第一层16a和第二层16b。超晶格的周期N的数量优选大于3,例如大约为20。超晶格16a、16b尤其具有如下优点,减少C掺杂的p型接触层7中的缺陷的传播。也可能的是,在p型接触层7下方不仅设置由前面的实施例的GaP:C构成的低掺杂的中间层,而且设置超晶格16a、16b。
超晶格16a、16b优选具有第一层16a和第二层16b,所述第一层具有组成In0.5GaxAl0.5-xP并且所述第二层具有组成In0.5GayAl0.5-yP。在此优选适用(x-y)/x>0.05。例如x=0.25并且y=0。由于材料组成不同,第一层16a和第二层16b可以相对于彼此张紧,例如在直至±3000ppm的范围内。超晶格的第一层16a和第二层16b的厚度例如在5nm和200nm之间。
此外,图5的实施例在其功能和其他有利的设计方案方面对应于在图1中示出的实施例。当然也可考虑的是,在具有与在图2和3中所示出的极性相反的极性的光电子半导体芯片中应用图4和5的实施例的特征。
本发明不局限于根据实施例的描述。更确切地说,本发明包括任意新特征以及特征的任意组合,这尤其包含实施例中的特征的任意组合,即使所述特征或所述组合本身并未详尽地在实施例中说明时也如此。
附图标记列表
1 生长衬底
2 n型半导体区域
3 有源层
4 p型半导体区域
5 p型半导体层
6 p型InGaAlP层
7 p型接触层
8 电流扩展层
9 介电层
10 半导体层序列
11 n型连接层
12 p型连接层
13 连接层
14 载体
15 中间层
16a 第一层
16b 第二层
20 光电子半导体芯片
Claims (16)
1.一种光电子半导体芯片(20),所述光电子半导体芯片具有:
-半导体层序列(10),所述半导体层序列具有磷化物化合物半导体材料,其中所述半导体层序列(10)包含p型半导体区域(4)、n型半导体区域(2)和设置在所述p型半导体区域(4)和所述n型半导体区域(2)之间的有源层(3);
-邻接于所述p型半导体区域(4)的电流扩展层(8),所述电流扩展层具有透明导电氧化物;和
-金属的p型连接层(12),所述p型连接层至少局部地邻接于所述电流扩展层(8),
其中
-所述p型半导体区域(4)具有p型接触层(7),所述p型接触层邻接于所述电流扩展层(8),
-所述p型接触层(7)具有C掺杂的GaP,
-在所述p型接触层(7)中的C掺杂物浓度至少为5*1019cm-3,
-所述p型接触层(7)的厚度小于35nm,并且
-在所述p型接触层(7)的背离所述电流扩展层(8)的侧上设置有中间层(15),所述中间层具有C掺杂的GaP,其中所述中间层(15)具有比所述p型接触层(7)更小的掺杂物浓度。
2.根据权利要求1所述的光电子半导体芯片,
其中在所述p型接触层(7)中的C掺杂物浓度至少为1*1020cm-3。
3.根据权利要求1或2所述的光电子半导体芯片,
其中所述电流扩展层(8)和所述p型接触层(7)局部地中断。
4.根据权利要求3所述的光电子半导体芯片,
其中所述光电子半导体芯片具有n型连接层(11),并且其中所述电流扩展层(8)和所述p型接触层(7)在与所述n型连接层(11)相对置的区域中中断。
5.根据上权利要求1或2所述的光电子半导体芯片,
其中所述p型接触层(7)具有小于2nm的rms表面粗糙度。
6.根据权利要求1或2所述的光电子半导体芯片,
其中在所述p型接触层(7)的背离所述电流扩展层(8)的侧上设置有p型掺杂的InAlGaP层(6),其中所述中间层(15)设置在所述p型接触层(7)和所述p型掺杂的InAlGaP层(6)之间。
7.根据权利要求1或2所述的光电子半导体芯片,
其中所述电流扩展层(8)具有ITO、ZnO或IZO。
8.根据权利要求1或2所述的光电子半导体芯片,
其中所述电流扩展层(8)具有在10nm和300nm之间的厚度。
9.根据权利要求1或2所述的光电子半导体芯片,
其中所述n型半导体区域(2)朝向所述光电子半导体芯片(20)的辐射出射面,并且所述p型半导体区域(4)朝向所述光电子半导体芯片(20)的载体衬底(14)。
10.根据权利要求1或2所述的光电子半导体芯片(20),
其中所述p型连接层(12)具有金或银。
11.根据权利要求1或2所述的光电子半导体芯片(20),
其中所述中间层(15)具有大于1*1019cm-3的掺杂物浓度。
12.根据权利要求1或2所述的光电子半导体芯片(20),
其中所述中间层(15)的厚度在10nm和200nm之间。
13.根据权利要求1或2所述的光电子半导体芯片(20),
其中在所述p型接触层(7)的背离所述电流扩展层(8)的侧上设置有由交替的第一层(16a)和第二层(16b)构成的超晶格,并且其中所述中间层直接邻接于所述p型接触层的背离所述电流扩展层的侧。
14.根据权利要求13所述的光电子半导体芯片(20),
其中所述超晶格是周期性的层序列,所述层序列具有大于三个周期。
15.根据权利要求13所述的光电子半导体芯片(20),
其中所述超晶格的所述第一层(16a)和所述第二层(16b)的厚度在5nm和200nm之间。
16.根据权利要求1或2所述的光电子半导体芯片(20),
其中在所述电流扩展层(8)和所述p型连接层(12)之间局部地设置有介电层(9),并且其中所述p型连接层(12)通过在所述介电层(9)中的一个或多个切口连接于所述电流扩展层(8)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102017101637.6A DE102017101637A1 (de) | 2017-01-27 | 2017-01-27 | Optoelektronischer Halbleiterchip |
DE102017101637.6 | 2017-01-27 | ||
PCT/EP2018/051572 WO2018138081A1 (de) | 2017-01-27 | 2018-01-23 | Optoelektronischer halbleiterchip |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110235258A CN110235258A (zh) | 2019-09-13 |
CN110235258B true CN110235258B (zh) | 2023-02-28 |
Family
ID=61024776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880008951.XA Active CN110235258B (zh) | 2017-01-27 | 2018-01-23 | 光电子半导体芯片 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11502222B2 (zh) |
JP (1) | JP6924836B2 (zh) |
CN (1) | CN110235258B (zh) |
DE (2) | DE102017101637A1 (zh) |
WO (1) | WO2018138081A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017104719A1 (de) * | 2017-03-07 | 2018-09-13 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterkörper und Halbleiterchip |
DE102017123542A1 (de) | 2017-10-10 | 2019-04-11 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
DE102018107673A1 (de) | 2018-03-15 | 2019-09-19 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Herstellungsverfahren für einen optoelektronischen Halbleiterchip |
US11799058B2 (en) | 2018-03-15 | 2023-10-24 | Osram Oled Gmbh | Optoelectronic semiconductor chip |
DE102019126026A1 (de) * | 2019-09-26 | 2021-04-01 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierender halbleiterchip |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6350997B1 (en) * | 1998-04-23 | 2002-02-26 | Kabushiki Kaisha Toshiba | Semiconductor light emitting element |
JP2014103242A (ja) * | 2012-11-20 | 2014-06-05 | Stanley Electric Co Ltd | 半導体発光素子 |
EP2903027A1 (de) * | 2014-01-30 | 2015-08-05 | AZUR SPACE Solar Power GmbH | LED-Halbleiterbauelement |
CN105280771A (zh) * | 2014-05-30 | 2016-01-27 | Lg伊诺特有限公司 | 发光器件 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3881470B2 (ja) | 1999-01-05 | 2007-02-14 | ローム株式会社 | 半導体発光素子の製法 |
JP4039187B2 (ja) | 2002-09-06 | 2008-01-30 | 日立電線株式会社 | 半導体発光素子 |
JP4601950B2 (ja) | 2003-12-26 | 2010-12-22 | 豊田合成株式会社 | Iii族窒化物系化合物半導体発光素子 |
TWI285970B (en) * | 2005-08-26 | 2007-08-21 | Arima Optoelectronics Corp | Window interface layer structure of LED |
JP4367393B2 (ja) * | 2005-09-30 | 2009-11-18 | 日立電線株式会社 | 透明導電膜を備えた半導体発光素子 |
JP5408487B2 (ja) | 2009-08-07 | 2014-02-05 | ソニー株式会社 | 半導体発光素子 |
DE102010014667A1 (de) | 2010-04-12 | 2011-10-13 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip mit Stromaufweitungsschicht |
JP2012104677A (ja) | 2010-11-11 | 2012-05-31 | Toshiba Corp | 半導体発光素子の製造方法 |
JP5095848B1 (ja) * | 2011-05-18 | 2012-12-12 | 株式会社東芝 | 半導体発光素子 |
JP6077201B2 (ja) * | 2011-08-11 | 2017-02-08 | 昭和電工株式会社 | 発光ダイオードおよびその製造方法 |
US20130049034A1 (en) | 2011-08-31 | 2013-02-28 | Yi Chieh Lin | Light-emitting device |
JP2013243202A (ja) | 2012-05-18 | 2013-12-05 | Stanley Electric Co Ltd | 半導体発光素子の製造方法 |
JP6321919B2 (ja) | 2013-04-30 | 2018-05-09 | ローム株式会社 | 半導体発光素子 |
US9419181B2 (en) | 2013-05-13 | 2016-08-16 | Infineon Technologies Dresden Gmbh | Electrode, an electronic device, and a method for manufacturing an optoelectronic device |
EP3073587B1 (en) * | 2013-11-19 | 2020-08-12 | Sony Corporation | Semiconductor laser element |
WO2015170848A1 (ko) * | 2014-05-08 | 2015-11-12 | 엘지이노텍 주식회사 | 발광소자 |
-
2017
- 2017-01-27 DE DE102017101637.6A patent/DE102017101637A1/de not_active Withdrawn
-
2018
- 2018-01-23 JP JP2019537265A patent/JP6924836B2/ja active Active
- 2018-01-23 CN CN201880008951.XA patent/CN110235258B/zh active Active
- 2018-01-23 WO PCT/EP2018/051572 patent/WO2018138081A1/de active Application Filing
- 2018-01-23 US US16/480,111 patent/US11502222B2/en active Active
- 2018-01-23 DE DE112018000553.4T patent/DE112018000553B4/de active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6350997B1 (en) * | 1998-04-23 | 2002-02-26 | Kabushiki Kaisha Toshiba | Semiconductor light emitting element |
JP2014103242A (ja) * | 2012-11-20 | 2014-06-05 | Stanley Electric Co Ltd | 半導体発光素子 |
EP2903027A1 (de) * | 2014-01-30 | 2015-08-05 | AZUR SPACE Solar Power GmbH | LED-Halbleiterbauelement |
CN105280771A (zh) * | 2014-05-30 | 2016-01-27 | Lg伊诺特有限公司 | 发光器件 |
Also Published As
Publication number | Publication date |
---|---|
CN110235258A (zh) | 2019-09-13 |
JP2020506536A (ja) | 2020-02-27 |
DE102017101637A1 (de) | 2018-08-02 |
US11502222B2 (en) | 2022-11-15 |
DE112018000553A5 (de) | 2019-10-10 |
US20190386174A1 (en) | 2019-12-19 |
WO2018138081A1 (de) | 2018-08-02 |
JP6924836B2 (ja) | 2021-08-25 |
DE112018000553B4 (de) | 2023-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10700237B2 (en) | Ultraviolet light-emitting devices incorporating graded layers and compositional offsets | |
CN110235258B (zh) | 光电子半导体芯片 | |
US10388828B2 (en) | Light-emitting semiconductor chip | |
US8368092B2 (en) | Thin film LED comprising a current-dispersing structure | |
US9853188B2 (en) | Light-emitting diode chip with current spreading layer | |
KR101327106B1 (ko) | 반도체 발광소자 | |
US9252331B2 (en) | Thin-film LED having a mirror layer and method for the production thereof | |
KR20150103291A (ko) | 고성능 헤테로구조 발광 소자 및 방법 | |
US20150236211A1 (en) | Semiconductor light emitting device | |
US20130234178A1 (en) | Semiconductor light emitting device and method for manufacturing the same | |
KR100601992B1 (ko) | 반사전극 및 이를 구비하는 화합물 반도체 발광소자 | |
CN102187484B (zh) | 光电子半导体器件 | |
US7242025B2 (en) | Radiation emitting semiconductor component having a nitride compound semiconductor body and a contact metallization layer on its surface | |
US20150270437A1 (en) | Reflective Contact Layer System for an Optoelectronic Component and Method for Producing Same | |
US10263143B2 (en) | Semiconductor chip | |
TWI659548B (zh) | 發光裝置及其製造方法 | |
KR20160117979A (ko) | 발광소자 및 발광소자 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |