JP5408487B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP5408487B2
JP5408487B2 JP2009184673A JP2009184673A JP5408487B2 JP 5408487 B2 JP5408487 B2 JP 5408487B2 JP 2009184673 A JP2009184673 A JP 2009184673A JP 2009184673 A JP2009184673 A JP 2009184673A JP 5408487 B2 JP5408487 B2 JP 5408487B2
Authority
JP
Japan
Prior art keywords
layer
thickness
type cladding
light emitting
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009184673A
Other languages
English (en)
Other versions
JP2011040477A (ja
Inventor
剛 長竹
重吾 御友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009184673A priority Critical patent/JP5408487B2/ja
Priority to US12/805,086 priority patent/US8344414B2/en
Publication of JP2011040477A publication Critical patent/JP2011040477A/ja
Application granted granted Critical
Publication of JP5408487B2 publication Critical patent/JP5408487B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、p型クラッド層とコンタクト層との間に中間層を有する半導体発光素子に関する。
従来、緑色から赤色の波長帯を発光する発光ダイオード(LED;Light Emitting Diode)などの半導体発光素子として、AlGaInP系のものが知られている。このようなAlGaInP系の半導体発光素子は、例えば、GaAs基板上に、n型クラッド層、活性層、p型クラッド層およびコンタクト層をこの順に備えている。
ところが、AlGaInP系の半導体発光素子では、例えば、AlGaInPを含むp型クラッド層と、GaPを含むコンタクト層との間のヘテロ接合部分において、電圧降下が大きく、素子を駆動するための電圧(駆動電圧)が高くなりやすい。また、その接合部分において、格子不整合により格子欠陥やクロスハッチ構造が生じやすくなり、これにより駆動電圧が上昇し、素子が劣化しやすくなり、信頼性の低下を引き起こす。
そこで、AlGaInP系の半導体発光素子では、これらの問題を改善するために、AlGaInPあるいはGaInPを含む中間層をp型クラッド層とコンタクト層との間に設ける技術が知られている(例えば、特許文献1)。具体的には、p型のAlGaInPあるいはGaInPからなる中間層を、GaAs基板に対する格子整合率Δa/aが例えば−2.5%になるように設けている。
特開2001−267631号公報
しかしながら、上記した特許文献1では、中間層を構成するAlGaInPあるいはGaInPのインジウム組成比が非常に小さく設定されており、GaAs基板との格子不整合による格子欠陥やクロスハッチの発生を十分に抑えることが難しいものと考えられる。従って、中間層を設ける場合には、格子欠陥等の発生を抑制するために中間層のインジウム組成比を大きく設定する必要があるが、インジウム組成比が大きくなると、中間層のバンドギャップが狭く(小さく)なり、活性層からの発光を吸収し、発光出力が低くなるという問題が生じる。これらのことから、駆動電圧が低く、発光出力および信頼性が高い半導体発光素子が望まれている。
本発明はかかる問題点に鑑みてなされたもので、その目的は、駆動電圧を低く抑え、発光出力および信頼性を向上させることが可能な半導体発光素子を提供することにある。
本発明の第1の半導体発光素子は、n型クラッド層、活性層、AlGaInPを含むp型クラッド層、中間層およびGaPを含むコンタクト層をこの順で備えたものである。中間層は、Ga1-a Ina P(0.357≦a≦0.382)を含むと共に10nm以上20nm以下の厚さを有している。
本発明の第2の半導体発光素子は、n型クラッド層、活性層、AlGaInPを含むp型クラッド層、中間層およびGaPを含むコンタクト層をこの順で備えたものである。中間層は、Ga1-b Inb P(0.357≦b≦0.382)を含有する第1半導体層と、(Alc Ga1-c 1-d Ind P(0.4≦c≦1,0<d<1)を含有する第2半導体層とを含む超格子構造を有している。超格子構造中における第1半導体層の合計厚さは、10nm以上20nm以下である。
本発明の第1の半導体発光素子では、AlGaInPを含むp型クラッド層とGaPを含むコンタクト層との間に、上記したGa1-a Ina Pを含むと共に10nm以上20nm以下の厚さを有する中間層を備えている。これにより、p型クラッド層とコンタクト層との間の電圧降下が抑制される上、中間層における格子整合性が良好となるため、格子欠陥やクロスハッチ構造が生じにくくなり、その結果、素子が劣化しにくくなる。加えて、中間層のバンドギャップも十分に確保されるため、活性層からの発光光の吸収も抑制される。
本発明の第2の半導体発光素子では、p型クラッド層とコンタクト層との間の中間層が、上記したGa1-b Inb Pを含有する第1半導体層と、(Alc Ga1-c 1-d Ind Pを含有する第2半導体層とを含む超格子構造を有している。この中間層に含まれる第1半導体層が、上記したGa1-a Ina Pと同様の組成を有するGa1-b Inb Pを含むと共に所定の合計厚さを有することから、p型クラッド層とコンタクト層との間の電圧降下が抑制される上、素子の劣化および活性層からの発光光の吸収が抑制される。さらに、中間層が第1半導体層と第2半導体層とを含む超格子構造を有することから、中間層における実効的なバンドギャップがさらに広がるため、活性層からの発光光の吸収がより抑制される。
本発明の第1および第2の半導体発光素子によれば、p型クラッド層およびコンタクト層の間に設けられた中間層が、上記したGa1-a Ina Pを含むと共に所定の厚さを有する、あるいはGa1-b Inb Pを含有する第1半導体層を所定の合計厚さで有している。これにより、駆動電圧を低く抑え、発光出力および信頼性を向上させることができる。特に、本発明の第2の半導体素子によれば、中間層が上記した第1半導体層と第2半導体層とを含む超格子構造を有するので、発光出力をさらに向上させることができる。
本発明の第1の実施の形態に係る半導体発光素子の断面構成を表す模式図である。 図1に示した積層構造の各層におけるエネルギーバンドを表す模式図である。 変形例に係るエネルギーバンドを表す模式図である。 本発明の第2の実施の形態に係る半導体発光素子の断面構成(図4(A))および平面構成(図4(B))を表す模式図である。 実験例におけるキャップ層の表面モホロジを表す光学顕微鏡写真(図5(A);実験例1、図5(B);実験例5、図5(C);実験例6)である。 実験例における中間層中のIn組成比と光出力との関係を表す特性図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明する順序は以下の通りである。
1.第1の実施の形態(p型クラッド層とp側コンタクト層との間に中間層を有する半導体発光素子の一例)
2.変形例(他の中間層の例)
3.第2の実施の形態(他の半導体発光素子の一例)
<1.第1の実施の形態>
図1は本発明の第1の実施の形態に係る半導体発光素子の断面構成を模式的に表している。図2は図1に示した積層構造20を構成する各層におけるエネルギーバンドの伝導帯下端の準位を模式的に表している。本実施の形態における半導体発光素子1は、基板10の上に、活性層14を有する積層構造20を備え、積層構造20の上にはp側電極21、基板10の裏面側にはn側電極22がそれぞれ設けられている。この半導体発光素子1は、活性層14から光が発せられるものであり、例えば、発光ダイオードとして用いられるものである。
積層構造20は、基板10側から順に、バッファ層11、n側コンタクト層12、n型クラッド層13、活性層14、p型クラッド層15、中間層16およびp側コンタクト層17を有している。積層構造20のうち、バッファ層11およびn側コンタクト層12を除く各層は、AlGaInP(アルミニウム・ガリウム・インジウム・リン)系半導体によりそれぞれ構成されている。なお、AlGaInP系半導体とは、長周期型周期表における13族元素のアルミニウム(Al),ガリウム(Ga)およびインジウム(In)から選択される元素と、15族元素のリン(P)とを含む化合物半導体のことをいう。
基板10は、結晶成長用基板として用いられているものであり、ガリウム・ヒ素(GaAs)基板などである。なお、ここでの基板10は、GaAs基板とする。
バッファ層11は、n側コンタクト層12からp側コンタクト層17までの各半導体層の結晶成長性を良好にするために基板10の表面に形成されたものである。バッファ層11は、例えば、n型不純物(n型ドーパント)を含むGaAsにより形成されている。n型ドーパントとしては、例えばSeが挙げられる。バッファ層11中におけるn型ドーパントの濃度(ドーピング濃度)は、例えば5×1018cm-3である。バッファ層11の厚さは、例えば200nmである。また、バッファ層11は、図1および図2では1層よりなっているが、2層構造であってもよく、その場合、例えば、基板10側から順に、Seドープのn型GaAs層およびSeドープのn型GaInP層を有している。この場合のn型GaAs層では、その厚さが、例えば200nmであり、Seのドーピング濃度は、例えば5×1018cm-3である。また、n型GaInP層では、例えば、Ga0.506 In0.494 Pを含み、その厚さが200nmであり、Seのドーピング濃度は2×1018cm-3である。このように形成されたn型GaInP層の基板10に対する格子整合率Δa/aは0.075%となる。なお、バッファ層11の構成材料は、上記したものに限られず、他の成分を含んでいてもよい。このことは、後述する各層についても同様である。
n側コンタクト層12は、例えばn型ドーパントを含むGaAsにより形成されている。n側コンタクト層12中におけるn型ドーパントの濃度は、例えば2×1018cm-3である。n側コンタクト層12の厚さは、例えば100nmである。
n型クラッド層13は、そのバンドギャップが活性層14のバンドギャップよりも大きく、かつ屈折率が活性層14の屈折率よりも小さいものである。n型クラッド層13は、n型ドーパントを含み、例えばn型(Alx1Ga1-x11-x2Inx2P(0<x1≦1,0<x2<1)により形成されている。このn型クラッド層13では、伝導帯下端が活性層14の伝導帯下端よりも高くなっている。このようなn型クラッド層13の一例としては、5×1018cm-3の濃度でSeドープされた厚さ900nmのn型Al0.506 In0.494 P層が挙げられる。この場合のn型クラッド層13の基板10に対する格子整合率Δa/aは、例えば0.075%となる。
活性層14は、所定の発光波長(例えば赤色帯)に対応したバンドギャップを有し、例えばその中心領域に発光領域を備えている。この活性層14は、例えば、量子井戸層と障壁層とを交互に積層してなる多重量子井戸構造を備えている。例えば、アンドープInx3Ga1-x3P(0<x3<1)からなる量子井戸層とアンドープ(Alx4Ga1-x41-x5Inx5P(0<x4≦1,0<x5<1)からなる障壁層とを一組として、それが複数積層されている。上記した活性層14のIn組成比x3,x5およびAl組成比x4は、発光波長や発光波長幅、光密度などを勘案して決定される。このような活性層14の一例としては、Ga0.506 In0.494 Pからなる量子井戸層と(Al0.6 Ga0.4 0.506 In0.494 Pからなる障壁層との組が39.5組積層されたものが挙げられる。この場合の活性層14の基板10に対する格子整合率Δa/aは、例えば0.075%となる。なお、活性層14は、多重量子井戸構造以外の構造、例えば単一量子井戸構造やバルク構造を有するものであってもよく、その他に何らかの層を含んでいてもよい。
p型クラッド層15は、AlGaInPを主に含み、そのバンドギャップが活性層14のバンドギャップよりも大きく、かつ屈折率が活性層14の屈折率よりも小さくなっている。このp型クラッド層15は、p型不純物(p型ドーパント)を含むAlGaInPとして、例えばp型(Alx6Ga1-x61-x7Inx7P(0<x6≦1,0<x7<1)により形成されている。このp型クラッド層15では、伝導帯下端が活性層14の伝導帯下端よりも高く、n型クラッド層13の伝導帯下端よりも低くなっている。p型ドーパントとしては、例えば、マグネシウム(Mg)が挙げられる。このようなp型クラッド層15の一例としては、1×1018cm-3の濃度でMgドープされた厚さ955nmのp型(Al0.7 Ga0.3 0.506 In0.494 P層が挙げられる。この場合のp型クラッド層15の基板10に対する格子整合率Δa/aは、例えば0.075%となる。なお、ここでの「主に含む」とは、層を構成する材料の主成分の1つであることを意味し、その他にも主となる成分(他の主成分)を含むことや、主成分に対して組成比が少ない微量成分を含むことを否定するものではない。
中間層16は、p型クラッド層15とp側コンタクト層17との間の電圧降下を抑制するものであり、Ga1-a Ina P(0.357≦a≦0.408)を含むと共に、10nm以上20nm以下の厚さを有している。すなわち、ここでの中間層16は単層構造になっている。これにより、中間層16を設けない場合と比較して駆動電圧を低く抑えることができる。この中間層16は、例えばp型ドーパントを含んでいてもよい。中間層16のIn組成比aが0.357以上0.408以下であるのは、この範囲内であれば、素子の劣化および活性層14からの発光光の吸収が抑制されるからである。具体的には、In組成比aが0.357未満であると、基板10との格子整合率の絶対値が大きくなり、格子欠陥およびクロスハッチ構造がより多く発生することになり、その結果、素子が劣化しやすくなり、信頼性が低下する。一方、In組成比aが0.408超になると、中間層16のバンドギャップが狭くなり、活性層14からの発光光が吸収されやすくなり、発光出力が低下する。中でも、中間層16のIn組成比aは0.357以上0.382以下であることが好ましい。発光出力がより向上するからである。また、中間層16の総厚が10nm以上20nm以下であるのは、その範囲内であれば、駆動電圧が低く抑えられ、活性層14からの発光光の吸収が抑制されるからである。具体的には、中間層16の総厚が10nmより薄いと、駆動電圧が高くなりやすくなり、その上、p側コンタクト層17に含まれるp型ドーパントが活性層14に流れ込みやすくなるため、駆動電圧の上昇および素子の劣化が生じ、信頼性が低下する。一方、中間層16の総厚が20nmより厚いと、Ga1-a Ina PのIn組成比aが上記の範囲内であっても、発光光の吸収が生じやすくなり、さらにGa1-a Ina Pの臨界膜厚が20nmであるため、格子不整合が生じる。すなわち、このように中間層16において、上記したIn組成比aを有するGa1-a Ina Pを含むと共に、所定の総厚を有することにより、駆動電圧が低く抑えられ、発光出力および信頼性が向上する。
このような中間層16の一例としては、例えば、厚さ15nmのMgドープされたp型Ga0.680 In0.392 P層が挙げられる。この場合の中間層16の基板10に対する格子整合率Δa/aは、例えば−0.676%となる。
p側コンタクト層17は、GaP(ガリウム・リン)を主に含み、中間層16側から順に、Mg拡散抑制層17A、相互拡散抑制スペーサ層17Bおよびキャップ層17Cを有している。
Mg拡散抑制層17Aは、p型クラッド層15および中間層16中に含まれるMg(p型ドーパント)のキャップ層17Cへの拡散を抑制するためのものであり、p型ドーパントであるMgを、p型クラッド層15中のMgよりも高濃度で含み、p型GaPにより形成されている。Mg拡散抑制層17Aの一例としては、例えば、1.2×1019cm-3の濃度でMgドープされた厚さ450nmのGaP層が挙げられる。
相互拡散抑制スペーサ層17Bは、Mg拡散抑制層17A側からキャップ層17CへのMgの拡散と、キャップ層17C中に含まれるp型ドーパントである亜鉛(Zn)のMg拡散抑制層17A側への拡散とを抑制するためのものである。この相互拡散抑制スペーサ層17Bは、例えばアンドープGaPにより形成されている。相互拡散抑制スペーサ層17Bの一例としては、厚さ100nmのアンドープGaP層が挙げられる。
キャップ層17Cは、例えばp型ドーパントとしてZnがドープされたGaPにより形成され、p側電極21と電気的に接続されている。キャップ層17Cの一例としては、1.5×1019cm-3の濃度でZnドープされた厚さ50nmのGaP層が挙げられる。
p側電極21は、例えば、チタン(Ti)層、白金(Pt)層および金(Au)層をp側コンタクト層17のキャップ層17Cの表面にこの順に積層した構造を有しており、p側コンタクト層17と電気的に接続されている。n側電極22は、例えば、金(Au)とゲルマニウム(Ge)との合金層,ニッケル(Ni)層および金(Au)層とをこの順に積層した構造を有しており、基板10と電気的に接続されている。
この半導体発光素子1は、例えば、次のようにして製造することができる。
まず、例えばGaAsからなる基板10上に、MOCVD(Metal Organic Chemical Vapor Deposition ;有機金属化学気相成長)法により積層構造20を形成する。この際、原料としては、例えば、トリメチルアルミニウム(TMA)、トリメチルガリウム(TMG)、トリメチルインジウム(TMIn)、アルシン(AsH3 )、ホスフィン(PH3 )を用い、ドナー不純物の原料としては、例えばセレン化水素(H2 Se)を用い、アクセプタ不純物の原料としては、例えばジスペンタジエニルマグネシウムあるいはジメチル亜鉛(DMZn)を用いる。
具体的には、基板10上に、バッファ層11、n側コンタクト層12、n型クラッド層13、活性層14、p型クラッド層15、中間層16、Mg拡散抑制層17A、相互拡散抑制スペーサ層17Bおよびキャップ層17Cをこの順に積層させる。
最後に、例えば真空蒸着法により、キャップ層17C上にp側電極21を、基板10の裏面にn側電極22をそれぞれ形成する。これにより、図1に示した半導体発光素子1が完成する。
この半導体発光素子1では、p側電極21とn側電極22との間に所定の電圧が印加されると、n側電極22から電子が、p側電極21から正孔がそれぞれ活性層14へ注入される。この活性層14に注入された電子と正孔が再結合することにより発光領域から光子が発生し、その結果、発光光となって外部に射出される。
本実施の形態の半導体発光素子では、p型クラッド層15とp側コンタクト層17との間に、中間層16を備えている。中間層16は、Ga1-a Ina P(0.357≦a≦0.408)を含むと共に、10nm以上20nm以下の厚さを有している。これにより、p型クラッド層15とp側コンタクト層17との間の電圧降下が抑制される上、中間層16における格子整合性が良好になるため、格子欠陥やクロスハッチ構造が生じにくくなり、素子が劣化しにくくなる。加えて、中間層16のバンドギャップも十分に確保されるため、活性層14からの発光光の吸収も抑制される。よって、本実施の形態の半導体発光素子によれば、駆動電圧を低く抑え、発光出力および信頼性を向上させることができる。この場合、特に、中間層16のIn組成比aが0.357以上0.382以下であれば、発光出力をより向上させることができる。
<2.変形例(他の半導体素子の一例)>
図3は図1に示した半導体発光素子1の変形例に係るエネルギーバンドの伝導帯下端の準位を模式的に表している。本変形例の半導体発光素子は、中間層16の構成を除き、図1に示した半導体発光素子1と同様の構成を有している。
ここでの中間層16も、Ga1-a Ina P(0.357≦a≦0.408)を含んでいる。ただし、この中間層16では、井戸層16A(第1半導体層)と障壁層16B(第2半導体層)とを交互に積層してなる超格子構造を備えている。井戸層16AはGa1-b Inb P(0.357≦b≦0.408)により形成され、超格子構造中における井戸層16Aの合計厚さは、10nm以上20nm以下になっている。障壁層16Bは(Alc Ga1-c 1-d Ind P(0.4≦c≦1,0<d<1)により形成されている。これにより、中間層16をGa1-a Ina P(0.357≦a≦0.408)を含む単層構造とした場合と比較して、中間層16における実効的なバンドギャップが大きくなる。この場合においても、井戸層16AのIn組成比bは0.357以上0.382以下であることが好ましい。発光出力がより向上するからである。
井戸層16Aおよび障壁層16Bは、p型ドーパントを含んでいてもよい。井戸層16Aの1層あたりの厚さは、2nm以上10nm以下であることが好ましい。障壁層16Bの1層当たりの厚さは、2nm以上10nm以下であることが好ましい。この中間層16の一例としては、厚さ4nmのMgドープされたp型Ga0.680 In0.392 Pを含む井戸層16Aと、厚さ4nmからなるMgドープされたp型(Al0.7 Ga0.3 0.52 In0.48 Pを含む障壁層16Bとの組を2.5組有するものなどが挙げられる。なお、図3では、中間層16が、井戸層16Aと障壁層16Bとの組を2.5組有する場合について示している。また、中間層16は、井戸層16Aおよび障壁層16Bの他に何らかの層を含んでいてもよい。
本変形例に係る半導体発光素子では、中間層16が、井戸層16Aと障壁層16Bとを含む超格子構造を有し、井戸層16Aの超格子構造中における合計厚さが10nm以上20nm以下になっている。これにより、駆動電圧の上昇および素子の劣化が抑制されるうえ、活性層14からの発光光の吸収がさらに抑制される。よって、本変形例の半導体発光素子によれば、駆動電圧を低く抑え、信頼性を向上させることができ、特に、発光出力を向上させることができる。この他の作用効果は、上記した第1の実施の形態と同様である。
.第2の実施の形態>
図4は本発明の第2の実施の形態に係る半導体発光素子2の構成を表すものであり、図4(A)は図4(B)中のII(A)−II(A)線に沿った断面構成を表し、図4(B)は図4(A)のn側電極52の側からみた平面構成を表している。
この半導体発光素子2は、n側電極52、保護層53、活性層33を含む積層構造30、多層反射膜40、基板50およびp側電極51をこの順で備えている。この半導体発光素子2では、活性層33からの発光光は多層反射膜40により反射され、n側電極52の側から取り出される。
積層構造30は、n側電極52の側から順に、n側コンタクト層31、n型クラッド層32、活性層33、p型クラッド層34、中間層35およびp側コンタクト層36を有している。p側コンタクト層36は、中間層35の側から順に、Mg拡散抑制層36A、相互拡散抑制スペーサ層36Bおよびキャップ層36Cを有している。この積層構造30は、上記した半導体発光素子1において基板10の上に設けられた積層構造20と同様に作製されたのち、基板10と積層構造20のバッファ層11と、n側コンタクト層12の一部とを取り除いたものである。すなわち、n側コンタクト層31、n型クラッド層32、活性層33、p型クラッド層34、中間層35およびp側コンタクト層36は、n側コンタクト層31の平面形状を除き、上記した第1の実施の形態および変形例におけるn側コンタクト層12、n型クラッド層13、活性層14、p型クラッド層15、中間層16、およびp側コンタクト層17とそれぞれ同様の構成を有している。従って、積層構造30を構成する各層のバンドラインナップは、図2あるいは図3に示したものと同様になっている。
n側コンタクト層31は、n型クラッド層32の一面上に2つの矩形状の領域に分かれて設けられている。これらn側コンタクト層31の2つの領域の間のn型クラッド層32の一面上には、例えば窒化シリコンからなる保護層53が設けられている。
多層反射膜40は、活性層33からの発光光をn側電極52に反射するためのものであり、積層構造30の側から順に、コンタクト部41、第1多層反射膜42および第2多層反射膜43を有している。なお、多層反射膜40は、積層構造30のp側コンタクト層36上にコンタクト部41および第1多層反射膜42を形成すると共に、基板50上に第2多層反射膜43を形成したのちに、第1多層反射膜42と第2多層反射膜43とを接合することにより作製されるものである。
コンタクト部41は、積層構造30のp側コンタクト層36の表面上の一方向に向かって平行して設けられた一対の矩形状の導電部41Aと、一対の導電部41Aの間およびそれらの外側のp側コンタクト層36の表面上に設けられた絶縁部41Bとを有している。導電部41Aは、例えば、p側コンタクト層36側から順に、厚さ10nmのチタン(Ti)層および厚さ100nmの金と亜鉛との合金(AuZn)層が積層された構造を有している。絶縁部41Bは、例えば、厚さ110nmの酸化シリコンからなる。
第1多層反射膜42および第2多層反射膜43は、例えば金属からなる層を複数積層したものである。第1多層反射膜42は、例えば、コンタクト部41の側から順に、厚さ10nmのAl層、厚さ400nmのAu層、厚さ50nmのTi層、厚さ100nmのPt層および厚さ500nmのAu層を積層した構造を有している。第2多層反射膜は、例えば、第1多層反射膜42の側から順に、厚さ500nmのAu層、厚さ100nmのPt層、厚さ50nmのTi層、厚さ400nmのAu層、厚さ45nmのNi層および厚さ160nmのAuGe層を積層した構造を有している。
基板50は、第2多層反射膜43の形成用基板として用いられるものであり、例えばGaAs基板などである。
p側電極51は、例えば、Ti層、Pt層およびAu層を基板50の表面にこの順に積層した構造を有しており、基板50と電気的に接続されている。n側電極52は、n側コンタクト層31の表面上および保護層53の表面の一部に設けられており、例えば、AuGe層,Ni層およびAu層とをこの順に積層した構造を有しており、n側コンタクト層31と電気的に接続されている。
この半導体発光素子2は、例えば、次のようにして製造することができる。
まず、例えばGaAsからなる基板上に、上記した積層構造20を形成する場合と同様に、積層構造を形成する。こののち、エッチング法を用いて、GaAsからなる基板およびバッファ層を取り除くと共に、n側コンタクト層の一部を取り除くことにより、積層構造30が形成される。
続いて、積層構造30のキャップ層36C上に導電部41Aおよび絶縁部41Bをパターニングすることにより、コンタクト部41を形成したのち、コンタクト部41上に、真空蒸着法により、第1多層反射膜42を形成する。また、一方、GaAsからなる基板50の一面上に第2多層反射膜43を形成すると共に、その反対面上にp側電極51を形成する。次いで、第1多層反射膜42と、基板50に形成された第2多層反射膜43とを対向させて接続する。
最後に、積層構造30のn側コンタクト層31の間のn型クラッド層32の表面に保護層53を形成すると共に、n側コンタクト層31の表面上および保護層53の一部の表面上に例えば真空蒸着法により、n側電極52を形成する。以上により、図4に示した半導体発光素子2が完成する。
この半導体発光素子2では、p側電極51とn側電極52との間に所定の電圧が印加されると、n側電極52から電子が、p側電極51から正孔がそれぞれ活性層33へ注入される。この活性層33に注入された電子と正孔とが再結合することにより発光領域から光子が発生し、その結果、発光光となり、多層反射膜40によりn側電極52の側から外部に射出される。
本実施の形態の半導体発光素子2においても、p型クラッド層34とp側コンタクト層36との間に、中間層35を備えている。中間層35は、上記した第1の実施の形態あるいは変形例における中間層16と同様の構成を有している。よって、第1の実施の形態の半導体発光素子1あるいは変形例に係る半導体発光素子と同様に作用し、駆動電圧を低く抑え、発光出力および信頼性を向上させることができる。
本発明の具体的な実施例について詳細に説明する。
(実験例1〜5)
図4に示した半導体発光素子2を以下の手順により作製した。
まず、MOCVD法により積層構造30を形成した。この際、原料としては、トリメチルアルミニウム(TMA)、トリメチルガリウム(TMG)、トリメチルインジウム(TMIn)、アルシン(AsH3 )、ホスフィン(PH3 )を用い、ドナー不純物の原料としては、セレン化水素(H2 Se)を用い、アクセプタ不純物の原料としては、ジスペンタジエニルマグネシウムあるいはジメチル亜鉛(DMZn)を用いた。
具体的には、まず、GaAs基板上に、n型GaAsからなるバッファ層(厚さ200nm;Seドープ濃度5×1018cm-3)、n型GaAsからなるn側コンタクト層(厚さ100nm;Seドープ濃度2×1018cm-3)、およびn型Al0.506 In0.494 Pからなるn型クラッド層32(厚さ900nm;Seドープ濃度5×1018cm-3)をこの順に積層した。続いて、n型クラッド層32の上に、Ga0.506 In0.494 Pからなる量子井戸層(厚さ5nm)と(Al0.6 Ga0.4 0.506 In0.494 Pからなる障壁層(厚さ7.1nm)との組を39.5組積層された活性層33を形成した。続いて、活性層33上に、p型(Al0.7 Ga0.3 0.506 In0.494 Pからなるp型クラッド層34(厚さ955nm;Mgドープ濃度1×1018cm-3)と、Mgドープされたp型Ga1-a Ina Pからなる厚さ20nmの中間層35をこの順で形成した。この際、実験例1〜5において、中間層35中におけるIn組成比aは表1に示したようにした。この中間層35の上に、p型GaPからなるMg拡散抑制層36A(厚さ450nm;Mgドープ濃度1.2×1019cm-3)、アンドープGaPからなる相互拡散抑制スペーサ層36B(厚さ100nm)およびp型GaPからなるキャップ層36C(厚さ50nm;Znドープ濃度1.5×1019cm-3)をこの順で積層した。
ここで、キャップ層36Cの表面モホロジを光学顕微鏡(ノマルスキ微分干渉計)により観察した。実験例1〜5を代表して実験例1,5についての結果を図5に示す。図5(A)は実験例1における表面モホロジの写真であり、図5(B)は実験例5における表面モホロジ写真である。
こののち、フォトグラフィ法およびエッチング法を用いて、GaAsからなる基板およびバッファ層を取り除くと共に、n側コンタクト層の一部を取り除くことにより、積層構造30を形成した。
続いて、積層構造30のキャップ層36C上に、Ti層(厚さ10nm)および金と亜鉛との合金(AuZn)層(厚さ100nm)をこの順に形成したのち、AuZn層上にフォトリソグラフィ法によりマスクパターンを形成した。このマスクパターンを用いて、導電部41Aをパターニングしたのち、蒸着法により酸化シリコンからなる絶縁部41Bを形成した。続いて、コンタクト部41の上に、真空蒸着法により、厚さ10nmのAl層、厚さ400nmのAu層、厚さ50nmのTi層、厚さ100nmのPt層および厚さ500nmのAu層をこの順に積層することにより、第1多層反射膜42を形成した。
また、一方、n型GaAsからなる基板50の一面上に、AuGe層(厚さ160nm)、Ni層(厚さ45nm)、Au層(厚さ400nm)、Ti層(厚さ50nm)、Pt層(厚さ100nm)およびAu層(厚さ500nm)をこの順に積層して第2多層反射膜43を形成すると共に、基板50の反対面上にp側電極51を形成した。次いで、第1多層反射膜42と、基板50に形成された第2多層反射膜43とを対向させて接続した。
最後に、積層構造30のn側コンタクト層31の間のn型クラッド層32の表面に窒化シリコンからなる保護層53(厚さ85nm)を形成すると共に、n側コンタクト層31の表面上および保護層53の一部の表面上に真空蒸着法により、n側電極52を形成した。以上により、図4に示した半導体発光素子2が完成した。
(実験例6)
中間層35を形成する際にIn組成比aを0.340にしたことを除き、実験例1〜5と同様の手順を経た。なお、実験例6についてもキャップ層36Cの表面モホロジを実験例1〜5と同様に観察したところ、図5(C)に示した結果が得られた。
これらの実験例1〜6の半導体発光素子について、40mAの電流を印加して駆動電圧(mV)および光出力(mW)を測定したところ、表1および図6に示した結果が得られた。また、各実験例の中間層35における、積層構造30の結晶成長用基板として用いたGaAs基板に対する格子整合率を算出した。その結果も表1に併せて示す。
Figure 0005408487
図5に示したように、中間層35のIn組成比aが0.357あるいは0.408である実験例1,5では、そのIn組成比aが0.340である実験例6のようなクロスハッチ構造(図5(C)中の筋状のもの)はほとんど観察されなかった。特に、実験例5では、実験例1よりも表面の凹凸が少ないことがわかった。これらの結果は、表1に示したように、GaAs基板に対する格子整合率の結果と対応しており、中間層35のIn組成比aが大きくなると、格子整合率の絶対値が小さくなった。これらの結果から、中間層35に含まれるp型Ga1-a Ina PのIn組成比aが0.357以上0.408以下であれば、クロスハッチ構造などの格子不整合が発生しにくくなるため、駆動電圧の上昇および素子の劣化が抑制されるものと考えられる。
また、表1および図6に示したように、中間層35のIn組成比aが大きくなると光出力が低下する傾向がみられたが、In組成比a=0.408以下の範囲では、駆動電圧が低く抑えられ、光出力が0.25mW以上となり良好であった。この場合、特に、In組成比aが0.382以下では、0.280mW以上の光出力が得られた。この結果は、中間層35に含まれるp型Ga1-a Ina PのIn組成比aが0.357以上0.408以下であれば、中間層35による光吸収が十分に抑制されることを表している。
なお、ここでは20nmの厚さを有する中間層35を設けた場合の結果を示したが、その厚さを10nm以上20nm未満の範囲内にした場合においても同様の結果が得られた。
これらのことから、半導体発光素子2では、以下のことが確認された。すなわち、p型クラッド層34とp側コンタクト層36との間に、Ga1-a Ina P(0.357≦a≦0.408)を含むと共に、10nm以上20nm以下の厚さを有する中間層35を備えることにより、p型クラッド層34とp側コンタクト層36との間の電圧降下が抑制される上、中間層35における格子整合性が良好となるため、格子欠陥やクロスハッチ構造が生じにくくなり、素子の劣化が抑制される。加えて、上記のIn組成比aの範囲内であれば、中間層35のバンドギャップも十分に確保されるため、活性層33からの発光光の吸収も抑制される。よって、駆動電圧を低く抑え、発光出力および信頼性を向上させることができる。
なお、本実施例では、AlGaInPを含むp型クラッド層とGaPを含むp側コンタクト層との間の中間層が単層構造の場合の結果を示したが、その中間層が超格子構造を有する場合の結果については示していない。しかしながら、中間層がGa1-b Inb P(0.357≦b≦0.408)を含有する井戸層と、(Alc Ga1-c 1-d Ind P(0.4≦c≦1,0<d<1)を含有する障壁層とを含む超格子構造を有し、その超格子構造中における井戸層の合計厚さが10nm以上20nm以下であれば、上記した単層構造の中間層と同じ機能を果たすため、その超格子構造を有する中間層を設けた場合においても、単層構造の中間層を設けた場合と同様の結果が得られることは明らかである。
以上、実施の形態およびその変形例ならびに実施例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形可能である。例えば、本発明の半導体発光素子は、半導体レーザとして用いることができる。
また、上記実施の形態等では、半導体発光素子に含まれる積層構造がバッファ層等を積層したものとして説明したが、その「積層」は、積層構造がバッファ層等以外の層を含む可能性を否定したものではない。すなわち、積層構造はバッファ層等の他に、他の層を含んでいてもよい。例えば、n側コンタクト層とn型クラッド層との間に、p型クラッド層に含まれるAlGaInPよりもAl組成比が高いn型AlGaInPを含む電流拡散層を有していてもよい。また、例えば、活性層と、n型クラッド層あるいはp型クラッド層との間に、p型およびn型のドーパントを含まないクラッド層を有していてもよい。この積層の意味するところは、積層構造以外の、例えば活性層などの積層した構造を有するものについても同様である。
さらに、上記した実施の形態等では、中間層の厚さや、中間層に含まれる材料のIn組成比あるいはAl組成比などについて、適正な数値範囲を説明しているが、その説明は、中間層の厚さ等が上記した範囲外となる可能性を完全に否定するものではない。すなわち、上記した適正範囲は、あくまで本発明の効果を得る上で特に好ましい範囲であり、本発明の効果が得られるのであれば、中間層の厚さ等が上記した範囲から多少外れてもよい。
10,50…基板、11…バッファ層、12,31…n側コンタクト層、13,32…n型クラッド層、14,33…活性層、15,34…p型クラッド層、16,35…中間層、16A…井戸層、16B…障壁層、17,36…p側コンタクト層、17A,36A…Mg拡散抑制層、17B,36B…相互拡散抑制スペーサ層、17C,36C…キャップ層、20,30…積層構造、21,51…p側電極、22,52…n側電極、40…多層反射膜、41…コンタクト部、41A…導電部、41B…絶縁部、42…第1多層反射膜、43…第2多層反射膜。

Claims (4)

  1. n型クラッド層、活性層、AlGaInPを含むp型クラッド層、中間層およびGaPを含むコンタクト層をこの順で備え、
    前記中間層は、Ga1-a Ina P(0.357≦a≦0.382)を含むと共に10nm以上20nm以下の厚さを有する
    半導体発光素子。
  2. 前記n型クラッド層、前記活性層、前記AlGaInPを含むp型クラッド層、前記中間層および前記GaPを含むコンタクト層はGaAs基板上に設けられた
    請求項1記載の半導体発光素子。
  3. n型クラッド層、活性層、AlGaInPを含むp型クラッド層、中間層およびGaPを含むコンタクト層をこの順で備え、
    前記中間層は、Ga1-b Inb P(0.357≦b≦0.382)を含有する第1半導体層と、(Alc Ga1-c 1-d Ind P(0.4≦c≦1,0<d<1)を含有する第2半導体層とを含む超格子構造を有し、
    前記超格子構造中における前記第1半導体層の合計厚さが10nm以上20nm以下である
    半導体発光素子。
  4. 前記n型クラッド層、前記活性層、前記AlGaInPを含むp型クラッド層、前記中間層および前記GaPを含むコンタクト層はGaAs基板上に設けられた
    請求項記載の半導体発光素子。
JP2009184673A 2009-08-07 2009-08-07 半導体発光素子 Expired - Fee Related JP5408487B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009184673A JP5408487B2 (ja) 2009-08-07 2009-08-07 半導体発光素子
US12/805,086 US8344414B2 (en) 2009-08-07 2010-07-12 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009184673A JP5408487B2 (ja) 2009-08-07 2009-08-07 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2011040477A JP2011040477A (ja) 2011-02-24
JP5408487B2 true JP5408487B2 (ja) 2014-02-05

Family

ID=43534160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009184673A Expired - Fee Related JP5408487B2 (ja) 2009-08-07 2009-08-07 半導体発光素子

Country Status (2)

Country Link
US (1) US8344414B2 (ja)
JP (1) JP5408487B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269870B2 (en) * 2011-03-17 2016-02-23 Epistar Corporation Light-emitting device with intermediate layer
US9130107B2 (en) * 2011-08-31 2015-09-08 Epistar Corporation Light emitting device
DE102017101637A1 (de) 2017-01-27 2018-08-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635757B2 (ja) * 1995-12-28 2005-04-06 昭和電工株式会社 AlGaInP発光ダイオード
GB2344458B (en) * 1998-12-02 2000-12-27 Arima Optoelectronics Corp Light-emitting diodes
JP2000307148A (ja) * 1999-04-16 2000-11-02 Hitachi Cable Ltd 発光素子用エピタキシャルウエハおよび発光素子
JP3986703B2 (ja) * 1999-04-27 2007-10-03 日立電線株式会社 AlGaInP系発光素子用エピタキシャルウェハ及び発光素子
JP2001015801A (ja) * 1999-06-29 2001-01-19 Hitachi Cable Ltd AlGaInP系発光素子及び発光素子用エピタキシャルウェハ
JP2001267631A (ja) * 2000-01-11 2001-09-28 Sharp Corp 半導体発光素子

Also Published As

Publication number Publication date
JP2011040477A (ja) 2011-02-24
US8344414B2 (en) 2013-01-01
US20110031528A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
JP4328366B2 (ja) 半導体素子
JP5044692B2 (ja) 窒化物半導体発光素子
JP5963004B2 (ja) 窒化物半導体発光素子
JP2006270028A (ja) 半導体発光素子
JP2013038394A (ja) 半導体レーザ素子
JP4694342B2 (ja) 半導体レーザ装置およびその製造方法
JP2008251641A (ja) Iii族窒化物半導体素子およびiii族窒化物半導体素子の製造方法
JP2007214221A (ja) 窒化物半導体レーザ素子
JP5408487B2 (ja) 半導体発光素子
JP2002124737A (ja) 窒化物系半導体レーザ素子
JP5380516B2 (ja) 窒化物半導体発光素子
JP2016066670A (ja) 半導体レーザ
CN111446621B (zh) 半导体激光元件及其制造方法
JP2010034267A (ja) ブロードエリア型半導体レーザ素子、ブロードエリア型半導体レーザアレイ、レーザディスプレイおよびレーザ照射装置
JP2007150075A (ja) 窒化物半導体発光素子
JP4771142B2 (ja) 垂直共振器型発光ダイオード
JP2019041102A (ja) レーザダイオード
JP6158591B2 (ja) 半導体レーザ
JP6158590B2 (ja) 半導体レーザ
JP6103241B2 (ja) 発光素子
JP6197614B2 (ja) 半導体レーザ素子
JP2018049862A (ja) 窒化物半導体発光素子
JP2007273901A (ja) 半導体発光素子
JP5304428B2 (ja) 半導体レーザ
JP2005327907A (ja) 半導体レーザ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131023

R151 Written notification of patent or utility model registration

Ref document number: 5408487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees