KR101296959B1 - 발광 다이오드, 발광 다이오드 램프 및 조명 장치 - Google Patents

발광 다이오드, 발광 다이오드 램프 및 조명 장치 Download PDF

Info

Publication number
KR101296959B1
KR101296959B1 KR1020117029340A KR20117029340A KR101296959B1 KR 101296959 B1 KR101296959 B1 KR 101296959B1 KR 1020117029340 A KR1020117029340 A KR 1020117029340A KR 20117029340 A KR20117029340 A KR 20117029340A KR 101296959 B1 KR101296959 B1 KR 101296959B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting diode
ohmic electrode
protective film
Prior art date
Application number
KR1020117029340A
Other languages
English (en)
Other versions
KR20120041173A (ko
Inventor
와따루 나베꾸라
료오이찌 다께우찌
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20120041173A publication Critical patent/KR20120041173A/ko
Application granted granted Critical
Publication of KR101296959B1 publication Critical patent/KR101296959B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/305—Materials of the light emitting region containing only elements of group III and group V of the periodic system characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Abstract

본 발명은 고출력·고효율이며, 고습 환경 하에서 수명이 긴 발광 다이오드를 제공한다. 발광부(7)를 갖는 화합물 반도체층(2)과, 화합물 반도체층(2)의 주된 광 취출면에 설치된 오믹 전극(4, 5)과, 오믹 전극(4, 5)을 보호하기 위한 전극 보호층(6)을 구비한 발광 다이오드(1)이며, 주된 광 취출면을 포함하는 화합물 반도체층(2)의 표면(2a, 2b)의 Al 농도가 20% 이하, 또한 As 농도가 1% 미만이고, 전극 보호층(6)이 오믹 전극(4, 5)을 덮도록 설치된 제1 보호막(12)과, 적어도 제1 보호막(12)의 단부를 덮도록 설치된 제2 보호막(13)으로 이루어지는 2층 구조를 갖는 것을 특징으로 하는 발광 다이오드(1)를 채용한다.

Description

발광 다이오드, 발광 다이오드 램프 및 조명 장치{LIGHT EMITTING DIODE, LIGHT EMITTING DIODE LAMP, AND LIGHTING APPARATUS}
본 발명은 발광 다이오드 및 발광 다이오드 램프에 관한 것이고, 특히 식물육성용 광원 등의 고습 환경 하에서 사용되는 적색 발광 다이오드 및 그것을 사용한 발광 다이오드 램프 및 조명 장치에 관한 것이다.
본원은 2009년 5월 22일에 일본 출원된 일본 특허 출원 제2009-124048호에 기초해 우선권을 주장하고, 그 내용을 여기에 원용한다.
최근, 인공 광원에 의한 식물육성이 연구되고 있다. 특히 단색성이 우수하고, 에너지 절약, 긴 수명, 소형화가 가능한 발광 다이오드(영문 약칭: LED)에 의한 조명을 사용한 재배 방법이 주목받고 있다. 또한, 지금까지 연구 결과로부터 식물육성(광합성)용 광원에 적합한 발광 파장의 하나로서, 파장 600 내지 700nm 영역의 적색광 효과가 확인되었다. 또한, 730nm 내지 760nm의 적외광도 육성 제어에 유효한 파장이라는 보고도 있다. 특히, 광합성에 대하여 파장 660 내지 670nm 부근의 광은, 반응 효율이 높아 가장 바람직한 광원이다. 이들 파장에 대하여 종래의 발광 다이오드에 있어서는 GaAs 기판 상의 AlGaAs로 이루어지는 발광층이 실용화되어 있다(예를 들어 특허문헌 1 내지 3).
한편, 인화 알루미늄·갈륨·인듐(조성식(AlXGa1-X)YIn1-YP;0≤X≤1, 0<Y≤1)으로 이루어지는 발광층을 구비한 화합물 반도체 LED가 알려져 있다. 이 LED는 황녹 내지 적색의 발광층에서 얻어지는 피크 파장은 560 내지 670nm 부근이다.
또한, (AlXGa1-X)YIn1-YP(0≤X≤1, 0<Y≤1)으로 이루어지는 발광층을 구비한 발광부는 일반적으로 비화 갈륨(GaAs) 단결정 기판 상에 형성되어 있다. 이 비화 갈륨(GaAs) 단결정 기판은 발광층으로부터 출사되는 발광에 대하여 광학적으로 불투명하고, 기계적으로도 강도가 별로 없다는 과제가 있었다. 따라서 보다 고휘도의 가시 LED를 얻기 위해서, 그리고 소자의 기계적 강도의 거듭된 향상을 목적으로 한 연구가 진행되고 있다. 즉, GaAs와 같은 불투명한 기판 재료를 제거한 후, 발광을 투과할 수 있음과 함께 종래보다 더욱 기계 강도가 우수한 투명한 재료로 이루어지는 지지체층을 새로 접합시킨, 소위 접합형 LED를 구성하는 기술이 개시되어 있다(예를 들어 특허문헌 4 참조).
또한, 발광 다이오드의 고습 대책 고기능 보호막에 대해서는, 무기막과 열경화성 수지막에 의한 2층 구조가 제안되고 있다(예를 들어 특허문헌 5 참조).
또한, AlGaAs계 발광 다이오드의 고기능 보호막에 대해서는 반도체층에 100 nm을 초과하는 충분한 막 두께의 보호막을 형성하는 방법이 제안되어 있다(예를 들어 특허문헌 6 참조).
특허문헌 1 : 일본 특허 공개 평9-37648호 공보 특허문헌 2 : 일본 특허 공개 제2002-27831호 공보 특허문헌 3 : 일본 특허 공개 제2004-221042호 공보 특허문헌 4 : 일본 특허 제3230638호 공보 특허문헌 5 : 일본 특허 공개 평8-298341호 공보 특허문헌 6 : 일본 특허 공개 평7-94777호 공보
종래부터 LED는 옥외에서 사용되어 고온이나 고습에 대한 신뢰성이 검토되어 왔다. 그리고 새로운 용도인 식물육성용 조명의 광원으로서 실용화하기 위해서는, 식물육성 환경이므로 살수, 약품 살포 등 고습이나 화학물질에 견딜 수 있는 품질이 필요하다. 그런데 종래의 발광 다이오드인 AlGaAs계 LED에서는, Al 농도가 높기 때문에 고습 환경 하에서 AlGaAs 결정이 산화하여 발광 출력이 저하되어 버린다는 문제가 있었다. 또한, AlGaAs계의 LED에서는 오믹 전극재와 AlGaAs 재료의 합금화에 의한 합금층의 부식에 의해, 순방향 전압(VF)이 상승하는 현상이 일어나는 경우가 있었다.
따라서 상기 과제에 대하여 AlGaAs 표면, 오믹 전극의 합금층에 보호막을 형성하는 것도 검토되고 있지만, GaAs 기판 제거형인 고출력 AlGaAs 칩은 측면 및 이면이 투명한 AlGaAs이므로, 전부 보호하는 것은 기술적으로 곤란하였다.
또한, 예를 들어 수분에 염소 등 화학물질을 포함하는 고습 환경에서는 전극 부근에서 전기 화학 반응이 일어나는 경우가 있어서 상기 합금층 보호의 강화가 필요하다.
한편, 식용 식물육성의 경우에 부식 가능성이 있는 AlGaAs에 대해서는, As의 거동에 세심한 주의가 필요하다. 때문에 칩, 패키지나 조명 장치에서의 As 대책이 필요하다는 문제가 있었다. 바람직하게는 As 농도를 저감하는 과제도 있다.
즉, 발광 효율이 높은 상기 AlGaAs 발광 다이오드는 투명한 AlGaAs의 후막층을 성장하고, 사용한 GaAs 기판을 제거한 구조이다. 이 고출력 발광 다이오드는 표면, 측면, 이면이 모두 AlGaAs이다. 파장 660nm의 발광층은 (AlXGa1-X)As(X=0.35)이기 때문에, 발광층을 끼우는 클래드층 및 후막층은 필연적으로 투명한 밴드 갭이 큰 층(Al 농도가 높음)이다. 따라서 (AlXGa1-X)As의 조성은 상기 X의 값이 0.35 이상인 것이 필수적이고, 표면, 측면, 이면의 조성은(0.5<X<0.8)이며, Al 농도로 환산하여 약 25%에서 40%정도의 고농도이다. 따라서 AlGaAs 발광 다이오드는 고습 환경 하에서 산화하기 쉬운 표면 재질이기 때문에, 표면에 SiO2 보호막 등을 형성하는 기술이 실용화되어 있다. 또한, 부식하기 쉬운 오믹 전극의 합금층에 대해서도 보호막을 형성하는 기술이 실용화되어 있다.
한편, 발광 파장이 700nm보다 긴 근적외 영역에서는 발광층의 Al 농도가 낮아져, LED 전체의 Al 농도를 저하할 수 있기 때문에 고습화의 내성이 향상된다. 따라서 적색 발광 다이오드에 대해 보다 중요한 과제이다.
또한, 상기 AlGaAs 발광 다이오드를, 예를 들어 60℃, 90RH%, 20mA, 1000시간의 조건에서 고온 고습 통전 시험을 했을 경우, 시험 패키지에 따라서는 발광 출력 저하나 순방향 전압의 상승이 발생한다. 이것은 AlGaAs의 표면 산화(측면을 포함)에 의해 형성된 산화층에서의 광흡수가 증가한 것, 오믹 전극과 반도체 합금층이 일부 부식한 것에 의한 저항 상승이 원인이라 생각된다. 또한, 산화·부식 반응은 수분 외에, 알칼리, 할로겐 등의 활성한 불순물이 포함되는 조건에서 전기 화학 반응에 의해 가속되는 것이 알려져 있다.
본 발명은 상기 사정을 감안하여 이루어지는 것이며, 고출력·고효율이고, 고습 환경 하에서 수명이 긴 발광 다이오드를 제공하는 것을 목적으로 한다. 특히, 다습 환경의 식물육성용 조명에 적합한 발광 다이오드를 제공한다.
또한, 식물육성용 조명에 적합한 발광 다이오드 램프나 당해 발광 다이오드 램프를 탑재한 조명 장치를 제공하는 것을 목적으로 한다.
즉, 본 발명은 이하에 관한 것이다.
[1] 조성식 중에 Al를 포함하고, 발광 파장이 570nm 이상 700nm 이하인 pn 접합형 발광부를 갖는 화합물 반도체층과, 상기 화합물 반도체층의 주된 광 취출면에 설치된 오믹 전극과, 상기 오믹 전극을 보호하기 위한 전극 보호층을 구비한 발광 다이오드로써, 상기 주된 광 취출면을 포함하는 상기 화합물 반도체층 표면의 Al 농도가 25% 이하이고, 상기 전극 보호층이 오믹 전극을 덮도록 설치된 제1 보호막과, 적어도 상기 제1 보호막의 단부를 덮도록 설치된 제2 보호막으로 이루어지는 2층 구조를 갖는 것을 특징으로 하는 발광 다이오드.
[2] 상기 주된 광 취출면에 설치된 상기 오믹 전극이 p형 오믹 전극인 것을 특징으로 하는 전항 1에 기재된 발광 다이오드.
[3] 상기 발광부는 조성식 (AlXGa1-X)YIn1-YP(0≤X≤1, 0≤Y≤1)으로 이루어지는 발광층을 갖는 것을 특징으로 하는 전항 1 또는 2에 기재된 발광 다이오드.
[4] 상기 발광부는 상기 발광층의 상면 및 하면의 한쪽 또는 양쪽에 클래드층을 갖는 것을 특징으로 하는 전항 3에 기재된 발광 다이오드.
[5] 상기 주된 광 취출면 표면의 조성식이 (AlXGa1-X)YIn1-YP(0≤X≤0.8, 0.48≤Y≤0.52)인 것을 특징으로 하는 전항 1 내지 4 중 어느 한 항에 기재된 발광 다이오드.
[6] 상기 주된 광 취출면에는 또한 n형의 오믹 전극이 설치되어 있고, 상기 n형의 오믹 전극 상에 상기 전극 보호층이 설치되어 있는 것을 특징으로 하는 전항 1 내지 5 중 어느 한 항에 기재된 발광 다이오드.
[7] 상기 제1 보호막은 금 및 백금 중 어느 한쪽으로 이루어지는 금속층 또는 이들 금속층의 적층 구조인 것을 특징으로 하는 전항 1 내지 6 중 어느 한 항에 기재된 발광 다이오드.
[8] 상기 제1 보호막의 표면이 금인 것을 특징으로 하는 전항 7에 기재된 발광 다이오드.
[9] 상기 제2 보호막은 발광 파장에 대하여 투명한 산화막 또는 질화막인 것을 특징으로 하는 전항 1 내지 8 중 어느 한 항에 기재된 발광 다이오드.
[10] 상기 제2 보호막이 산화 실리콘(SiO2)인 것을 특징으로 하는 전항 9에 기재된 발광 다이오드.
[11] 상기 제1 보호막의 표면이 와이어 본딩용 패드로 되어 있는 것을 특징으로 하는 전항 1 내지 10 중 어느 한 항에 기재된 발광 다이오드.
[12] 상기 화합물 반도체층의 상기 주된 광 취출면과 반대측 면에 기능성 기판이 접합되고 있고, 상기 기능성 기판의 표면의 Al 농도가 25% 이하인 것을 특징으로 하는 전항 1 내지 11 중 어느 한 항에 기재된 발광 다이오드.
[13] 상기 기능성 기판이 발광 파장에 대하여 투명한 것을 특징으로 하는 전항 12에 기재된 발광 다이오드.
[14] 상기 기능성 기판의 재질이 GaP인 것을 특징으로 하는 전항 12 또는 13에 기재된 발광 다이오드.
[15] 발광파장이 650nm 내지 670nm인 식물육성의 광합성 촉진에 사용하기 위한 발광 다이오드로써, 반도체층 및 기판의 표면 Al 농도가 25% 이하, 또한 오믹 전극의 콘택트층을 제외하고 As를 포함하지 않는 것을 특징으로 하는 전항 1 내지 14 중 어느 한 항에 기재된 발광 다이오드.
[16] 전항1 내지 15 중 어느 한 항에 기재된 발광 다이오드를 탑재하는 것을 특징으로 하는 발광 다이오드 램프.
[17] 전항 16에 기재된 발광 다이오드 램프를 탑재하는 것을 특징으로 하는 조명 기구.
본 발명의 발광 다이오드는 조성식 중에 Al를 포함하고, 발광 파장이 570nm이상 700nm 이하인 pn 접합형 발광부를 갖는 화합물 반도체층의 주된 광 취출면을 포함하는 표면의 Al 농도가 25% 이하가 됨과 함께, 이 화합물 반도체층의 주된 광 취출면에 설치된 오믹 전극을 보호하기 위한 전극 보호층이 오믹 전극을 덮도록 설치된 제1 보호막과, 적어도 제1 보호막의 단부를 덮도록 설치된 제2 보호막으로 이루어지는 2층 구조로 되어 있다. 이와 같이 고습 환경 하에서 부식의 기점이 되는 Al 반도체 표면의 농도를 규정하고, 오믹 전극과 반도체 계면의 합금층을 2층 구조 보호막에 의해 보호하기 때문에 발광 다이오드의 내식성을 향상할 수 있다. 따라서 고출력·고효율이고, 고습 환경 하에서 수명이 긴 발광 다이오드를 제공할 수 있다. 또한, 본 발명에서 반도체 표면의 Al 농도란, 화합물 반도체층의 주된 광 취출면 및 기능성 기판 표면의 Al 농도를 나타내는 것으로 하고, 오믹 전극과 반도체의 합금층 표면을 제외하는 것으로 한다.
또한, 본 발명의 발광 다이오드는 주된 광 취출면을 포함하는 화합물 반도체층의 표면에 As를 포함하지 않기 때문에, 식물육성용 조명에 적합한 발광 다이오드를 제공할 수 있다.
또한, 본 발명의 발광 다이오드는 조성식(AlXGa1-X)YIn1-YP(0≤X≤1, 0≤Y≤1)으로 이루어지는 발광층을 갖는 발광부를 구비하고 있다. 상기 조성으로 이루어지는 발광층은, 종래 발광 다이오드의 AlGaAs로 이루어지는 발광층보다도 Al 및 As 농도가 낮기 때문에 고습 환경 하라는 사용 환경이 엄격한 식물육성용 발광 다이오드로서 적절하게 사용할 수 있다.
그런데 식물육성용 광원에는, 청색 발광 다이오드와 적색 발광 다이오드가 패키지 되지만, 이러한 패키지에는 보호막으로서 청색광에 대하여 열화되기 어려운 실리콘 수지가 사용된다. 그러나 실리콘 수지는 일반적으로 흡습성이 높기 때문에, 식물육성용 광원이 사용되는 고습 환경 하에서는 보호막으로서의 기능이 충분하지 않다.
본 발명의 발광 다이오드 램프 및 조명 장치에 의하면, 상기 발광 다이오드가 탑재되어 있기 때문에 청색 및 적색 발광 다이오드가 동시에 사용되는 식물육성 광원으로서 사용할 수 있다.
도 1은 본 발명의 일 실시 형태인 발광 다이오드를 사용한 발광 다이오드 램프의 평면도이다.
도 2는 본 발명의 일 실시 형태인 발광 다이오드를 사용한 발광 다이오드 램프에서 도 1 중에 나타내는 A-A' 선에 따른 단면 모식도이다.
도 3은 본 발명의 일 실시 형태인 발광 다이오드의 평면도이다.
도 4는 본 발명의 일 실시 형태인 발광 다이오드에서 도 3 중에 나타내는 B-B' 선에 따른 단면 모식도이다.
도 5는 본 발명의 일 실시 형태인 발광 다이오드 전극 보호막의 구성을 설명하기 위한 확대 단면도이다.
도 6은 본 발명의 일 실시 형태인 발광 다이오드에 사용하는 에피택셜 웨이퍼의 단면 모식도이다.
도 7은 본 발명의 일 실시 형태인 발광 다이오드에 사용하는 접합 웨이퍼의 단면 모식도이다.
도 8은 본 발명의 실시예의 설명에서 비교예 1의 발광 다이오드 구성을 설명하기 위한 단면 모식도이다.
이하, 본 발명을 적용한 일 실시 형태인 발광 다이오드에 대해서 이것을 사용한 발광 다이오드 램프와 함께 도면을 사용하여 상세하게 설명한다. 또한, 이하의 설명에서 사용하는 도면은, 특징을 이해하기 쉽게 하기 위해서 편의상 특징이 되는 부분을 확대해서 나타내는 경우가 있고, 각 구성 요소의 치수 비율 등이 실제와 같다고는 할 수 없다.
<발광 다이오드 램프>
도 1 및 도 2는, 본 발명을 적용한 일 실시 형태인 발광 다이오드를 사용한 발광 다이오드 램프를 설명하기 위한 도면이며, 도 1은 평면도, 도 2는 도 1 중에 나타내는 A-A' 선에 따른 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 본 실시 형태의 발광 다이오드(1)를 사용한 발광 다이오드 램프(41)는, 마운트 기판(42)의 표면에 하나 이상의 발광 다이오드(1)가 실장되어 있다. 보다 구체적으로는 마운트 기판(42)의 표면에는, n 전극 단자(43)와 p 전극 단자(44)가 설치되어 있다. 또한, 발광 다이오드(1)의 제1 전극인 n형 오믹 전극(4)과 마운트 기판(42)의 n 전극 단자(43)가 금선(45)을 사용하여 접속되어 있다(와이어 본딩). 한편, 발광 다이오드(1)의 제2 전극인 p형 오믹 전극(5)과 마운트 기판(42)의 p 전극 단자(44)가 금선(46)을 사용하여 접속되어 있다. 또한, 도 2에 도시한 바와 같이 발광 다이오드(1)의 n형 및 p형 오믹 전극(4, 5)이 설치된 면과, 반대측 면에는 접속층(47)이 설치되어 있고, 이 접속층(47)에 의해 발광 다이오드(1)가 n 전극 단자(43) 상에 접속되어서 마운트 기판(42)에 고정되어 있다. 마운트 기판(42)의 발광 다이오드(1)가 실장된 표면은, 일반적인 실리콘 수지(48)에 의해 밀봉되어 있다.
<발광 다이오드>
도 3 및 도 4는 본 발명을 적용한 일 실시 형태인 발광 다이오드를 설명하기 위한 도면이며, 도 3은 평면도, 도 4는 도 3 중에 나타내는 B-B' 선에 따른 단면도이다. 도 3 및 도 4에 도시한 바와 같이, 본 실시 형태의 발광 다이오드(1)는, 화합물 반도체층(2)과 기능성 기판(3)이 접합된 발광 다이오드이다. 그리고 발광 다이오드(1)는 화합물 반도체층(2)의 주된 광 취출면에 설치된 n형 오믹 전극(4) 및 p형 오믹 전극(5)과, n형 및 p형의 오믹 전극(4, 5)을 보호하기 위한 전극 보호층(6)을 구비하여 개략 구성되어 있다. 또한, 본 실시 형태에서의 주된 광 취출면이란, 화합물 반도체층(2)에서 기능성 기판(3)을 부착한 면의 반대측 면을 말한다.
화합물 반도체층(에피택셜 성장층이라고도 함)(2)은, 도 4에 도시한 바와 같이, 조성식 중에 Al를 포함하고, 발광 파장이 570nm 이상 700nm 이하인 pn 접합형 발광부(7)와, 소자 구동 전류를 발광부 전반에 평면적으로 확산시키기 위한 전류 확산층(8)이 순차 적층된 구조를 갖고 있다. 이 화합물 반도체층(2)의 구조에는 공지된 기능층을 적시에 추가할 수 있다. 예를 들어, 오믹(Ohmic) 전극의 접촉 저항을 내리기 위한 콘택트층, 소자 구동 전류가 통류하는 영역을 제한하기 위한 전류 저지층이나 전류협착층 등 공지된 층 구조를 설치할 수 있다. 또한, 화합물 반도체층(2)은, GaAs 기판 상에 에피택셜 성장시켜서 형성된 것인 것이 바람직하다.
발광부(7)는 도 4에 도시한 바와 같이, 전류 확산층(8) 상에 적어도 p형 하부 클래드층(9), 발광층(10), n형 상부 클래드층(11)이 순차 적층되어 구성되어 있다. 즉, 발광부(7)는 방사 재결합을 초래하는 캐리어(담체;carrier) 및 발광을 발광층(10)에 "가두기" 때문에, 발광층(10)의 하측 및 상측에 대치하여 배치된 하부 클래드(clad)층(9) 및 상부 클래드층(11)을 포함하는, 소위 더블 헤테로(영문 약칭 : DH) 구조로 하는 것이 고강도의 발광을 얻는데 바람직하다.
발광층(10)은 조성식(AlXGa1-X)YIn1-YP(0≤X≤1, 0<Y≤1)로 이루어지는 반도체층으로 구성되어 있다. 이 발광층(10)은 더블 헤테로 구조, 단일(single) 양자 웰(영문 약칭: SQW) 구조, 혹은 다중(multi) 양자 웰(영문 약칭: MQW) 구조 중 어느 쪽이어도 좋지만, 단색성이 우수한 발광을 얻기 위해서는 MQW 구조로 하는 것이 바람직하다. 또한, 양자 웰(영문 약칭: QW) 구조를 이루는 장벽(barrier)층 및 웰(well)층을 구성하는(AlXGa1-X)YIn1-YP(0≤X≤1, 0<Y≤1)의 조성은 소정의 발광 파장을 귀결하는 양자 준위가 웰층 내에 형성되도록 결정할 수 있다.
발광층(10)의 층 두께는 0.02 내지 2㎛의 범위인 것이 바람직하다. 또한 발광층(10)의 전도형은 특별히 한정되는 것은 아니고, 언도프, p형 및 n형 모두 선택할 수 있다. 발광 효율을 높이기 위해서는 결정성이 양호한 언도프 또는 3×1017 cm-3 미만의 캐리어 농도로 하는 것이 바람직하다.
조성식(AlXGa1-X)YIn1-YP(0≤X≤1, 0<Y≤1)로 이루어지는 발광층(10)을 갖는 발광 다이오드(1)는 종래의 AlGaAs계 발광 다이오드와 비교해서 고출력이며, 650 내지 670nm의 파장 영역은 식물육성 광합성의 촉진에 사용하는 조명(발광 다이오드 램프나 발광 다이오드 램프를 구비한 조명 장치)으로서 적절하게 사용할 수 있다. 또한 조명 장치란, 도시하지 않지만, 배선이나 스루홀 등이 형성된 기판과, 기판 표면에 설치된 복수의 발광 다이오드 램프와, 오목자 형상의 단면 형상을 갖고, 오목부 내측의 저부에 발광 다이오드 램프가 설치되도록 구성된 리플렉터 또는 셰이드를 적어도 구비한 조명 장치를 말한다.
하부 클래드층(9) 및 상부 클래드층(11)은, 도 4에 도시한 바와 같이 발광층(10)의 하면 및 상면에 각각 설치되어 있다. 구체적으로는 발광층(10)의 하면에 하부 클래드층(9)이 설치되고, 발광층(10)의 상면에 상부 클래드층(11)이 설치되어 있다.
하부 클래드층(9)과 상부 클래드층(11)은 극성이 상이하게 구성되어 있다. 또한, 하부 클래드층(9) 및 상부 클래드층(11)의 캐리어 농도 및 두께는 공지된 적합한 범위를 사용할 수 있고, 발광층(10)의 발광 효율이 높아지도록 조건을 최적화하는 것이 바람직하다.
구체적으로 하부 클래드층(9)으로서는, 예를 들어 Mg를 도프한 p형 (AlXGa1-X)YIn1-YP(0.3≤X≤1, 0<Y≤1)으로 이루어지는 반도체 재료를 사용하는 것이 바람직하다. 또한, 캐리어 농도는 2×1017 내지 2×1018cm-3의 범위가 바람직하고, 층 두께는 0.5 내지 5㎛의 범위가 바람직하다.
한편, 상부 클래드층(11)으로서는 예를 들어 Si를 도프한 n형의 (AlXGa1-X)YIn1-YP(0.3≤X≤1, 0<Y≤1)으로 이루어지는 반도체 재료를 사용하는 것이 바람직하다. 특히, 상부 클래드층(11)의 상면이, 발광 다이오드(1)의 주된 광 취출면측의 표면이 될 경우에는, 상기 X의 값이 0.3 이상 1.0 이하(Al의 표면 농도로는 7.5 이상 25% 이하)가 바람직하고, 0.8 이하(Al의 표면 농도로는 20% 이하)인 것이 보다 바람직하다. 또한, 상기 Y가 0.48 이상 0.52 이하인 것이 바람직하다.
또한, 캐리어 농도는 1×1017 내지 1×1018cm-3의 범위가 바람직하고, 층 두께는 0.5 내지 5㎛의 범위가 바람직하다. 또한, 하부 클래드층(9) 및 상부 클래드층(11)의 극성은, 화합물 반도체층(2)의 소자 구조를 고려해서 적절히 선택할 수 있다.
또한, 하부 클래드층(9)과 발광층(10)의 사이, 발광층(10)과 상부 클래드층(11)의 사이 및 상부 클래드층(11)과 전류 확산층(8)의 사이에, 양쪽 층간에서의 밴드(band) 불연속성을 완만하게 변화시키기 위한 중간층을 설치해도 좋다. 이 경우, 각 중간층은 상기 양층 중간의 금지대 폭을 갖는 반도체 재료로부터 각각 구성하는 것이 바람직하다.
또한, 발광부(7)의 구성층 상방에는 오믹(Ohmic) 전극의 접촉 저항을 내리기 위한 콘택트층, 소자 구동 전류가 통류하는 영역을 제한하기 위한 전류 저지층이나 전류협착층 등 공지된 층 구조를 설치할 수 있다. 또한, 상기 콘택트층으로서는 예를 들어 밴드 갭이 작은 GaAs가 일반적으로 사용되고 있다. 이에 대해 As를 포함하지 않는 콘택트층 재질로서, GaInP를 사용하는 것이 바람직하다.
전류 확산층(8)은, 도 4에 도시한 바와 같이 소자 구동 전류를 발광부(7)의 전반에 평면적으로 확산시키기 위해서, 발광부(7)의 하방에 설치되어 있다. 이에 의해 발광 다이오드(1)는 발광부(7)로부터 균일하게 발광할 수 있다.
전류 확산층(8)으로서는 (AlXGa1-X)YIn1-YP (0≤X≤0.7, 0≤Y≤1)의 조성을 갖는 재료를 적용할 수 있다. 상기 X는 화합물 반도체층(2)의 소자 구조에도 의하는데, Al 농도가 낮은 재료가 화학적으로 안정된 것으로부터, 0.5 이하(Al 농도로는 약 12.5% 이하)인 것이 바람직하고, 0인 것이 보다 바람직하다. 또한, 상기 Y는 1인 것이 바람직하다. 즉, 전류 확산층(8)으로서는 Al 농도가 25% 이하인 것이 바람직하고, 15% 이하인 것이 보다 바람직하며, Al을 포함하지 않는 GaP을 사용하는 것이 가장 바람직하다.
본 실시 형태의 발광 다이오드(1)에서는, 화합물 반도체층(2)의 표면, 즉, 주된 광 취출면인 화합물 반도체층(2)의 상면(2a) 및 측면(2b) 표면의 Al 농도가 25% 이하가 되도록 조정한다. 구체적으로는, 화합물 반도체층(2)을 구성하는 각 층의 조성을 상술한 범위로 함으로써 달성할 수 있다. 이와 같이, 화합물 반도체층의 주된 광 취출면을 포함하는 표면의 Al 농도를 25% 이하로 함으로써, 발광 다이오드(1)를 고습 환경 하에서 사용했을 때, Al가 수분과 반응해서 부식되는 것을 억제할 수 있다.
또한, 도 4에 도시한 바와 같이 본 실시 형태에서 주된 광 취출면에는, 상부 클래드층(11)의 상면(11a)과, 후술하는 바와 같이 화합물 반도체층(2)의 표면으로부터 노출되고 있는 전류 확산층(8)의 상면(8a)이 포함된다.
따라서, 화합물 반도체층(2)의 상면(2a)은 상부 클래드층(11)의 상면(11a) 및 전류 확산층(8)의 상면(8a)으로 구성된다. 또한, 화합물 반도체층(2)의 측면(2b)에는 화합물 반도체층(2) 외주부의 측면(2b1)과, 전류 확산층(8)의 상면(8a)을 노출시키기 위해서 형성된 개구부의 측면(2b2)으로 구성된다.
또한, 본 실시 형태의 발광 다이오드(1)에서는, 화합물 반도체층(2)의 표면, 즉, 주된 광 취출면인 화합물 반도체층(2)의 상면(2a) 및 측면(2b) 표면은 As를 포함하지 않는 것이 바람직하다. 구체적으로는, 화합물 반도체층(2)을 구성하는 각 층의 조성을 상술한 범위로 함으로써 달성할 수 있다. 이와 같이, 화합물 반도체층(2)의 주된 광 취출면을 포함하는 표면(2a, 2b)의 As 농도를 1% 미만, 바람직하게는 As를 포함하지 않도록 함으로써, 발광 다이오드(1)를 식물육성용 광원으로 사용한 경우이에도 패키지나 조명 장치 등의 As에 대한 대책을 경감할 수 있다.
기능성 기판(3)은 화합물 반도체층(2)의 주된 광 취출면과 반대측 면에 접합되어 있다. 즉, 기능성 기판(3)은 도 4에 도시한 바와 같이, 화합물 반도체층(2)을 구성하는 전류 확산층(8) 측에 접합되어 있다. 이 기능성 기판(3)은 발광부(7)를 기계적으로 지지하는데에 충분한 강도를 갖고, 또한 발광부(7)로부터 출사되는 발광을 투과할 수 있는 금지대 폭이 넓고, 발광층(10)으로부터의 발광 파장에 대하여 광학적으로 투명한 재료로 구성한다. 예를 들어, 인화 갈륨(GaP), 탄화 규소(SiC) 등의 IV족 반도체결정체, 유리, 사파이어 등 절연 기판으로 구성할 수 있다.
기능성 기판(3)은 발광부(7)를 기계적으로 충분한 강도로 지지하기 위해서, 예를 들어 약 50㎛ 이상의 두께로 하는 것이 바람직하다. 또한, 화합물 반도체층(2)에 접합한 후에 기능성 기판(3)으로의 기계적인 가공을 실시하기 쉽게 하기 위해서, 약 300㎛의 두께를 초과하지 않는 것으로 하는 것이 바람직하다. 즉, 기능성 기판(3)은 약 50㎛ 이상 약 300㎛ 이하의 두께를 갖는 n형 GaP 기판으로 구성하는 것이 최적이다.
또한, 기능성 기판(3)은 발광부(7)로부터 출사되는 발광을 반사하는 미러 구조를 가지고 있어도 좋다. 미러 구조를 갖는 기능성 기판(3)으로서는, 예를 들어Au, Ag 등의 고반사율 금속과 실리콘, 게르마늄 등의 반도체를 조합한 소위 미러 기판을 들 수 있다.
본 실시 형태의 발광 다이오드(1)에서는, 기능성 기판(3) 표면의 Al 농도를 25% 이하로 하는 것이 바람직하다. Al 농도의 조정은, 구체적으로 기능성 기판(3)의 조성을 상술한 범위로 함으로써 달성할 수 있다. 이와 같이, 기능성 기판(3) 표면의 Al 농도를 25% 이하로 함으로써, 발광 다이오드(1)를 고습 환경 하에서 사용했을 때, Al가 수분과 반응해서 부식되는 것을 억제할 수 있다.
또한, 본 실시 형태의 발광 다이오드(1)에서는 기능성 기판(3) 표면의 As 농도가 1% 미만, 바람직하게는 As를 포함하지 않는 것이 바람직하다. 또한, 본 실시 형태에서 기능성 기판(3)의 표면이란, 외주면인 측면(3b)을 가리키지만, 상면이 노출되고 있을 경우에는 당연히 상면을 포함하는 것이다.
As 농도의 조정은 구체적으로, 기능성 기판(3)의 조성을 상술한 범위로 함으로써 달성할 수 있다. 이와 같이, 기능성 기판(3) 표면(측면(3b))의 As 농도를 1% 미만으로 함으로써, 발광 다이오드(1)를 식물육성용 광원으로 사용한 경우의 패키지나 조명 장치 등의 As에 대한 대책을 경감할 수 있다.
n형 오믹 전극(4) 및 p형 오믹 전극(5)은, 발광 다이오드(1)의 주된 광 취출면에 설치된 저저항 오믹 접촉 전극이다. 여기서 n형 오믹 전극(4)은, 상부 클래드층(11)의 상방에 설치되어 있고, 예를 들어 AuGe, Ni 합금/Au로 이루어지는 합금을 사용할 수 있다. 한편, p형 오믹 전극(5)은 도 4에 도시한 것처럼 노출시킨 전류 확산층(8)의 상면(8a)에 AuBe/Au로 이루어지는 합금을 사용할 수 있다.
여기서, 본 실시 형태의 발광 다이오드(1)에서는, 제2 전극으로서 p형 오믹 전극(5)을 전류 확산층(8) 상에 형성하는 것이 바람직하다. 이러한 구성으로 함으로써 작동 전압을 내리는 효과가 얻어진다. 또한, p형 오믹 전극(5)을 p형 GaP로 이루어지는 전류 확산층(8) 상에 형성함으로써, 양호한 오믹 콘택트가 얻어지기 때문에 작동 전압을 내릴 수 있다.
본 실시 형태의 발광 다이오드(1)에서는, 도 3에 도시한 바와 같이 n형 오믹 전극(4)과 p형 오믹 전극(5)이 대각의 위치가 되도록 배치하는 것이 바람직하다. 또한, p형 오믹 전극(5)의 주위를 화합물 반도체층(2)으로 둘러싼 구성으로 하는 것이 가장 바람직하다. 이러한 구성으로 함으로써, 작동 전압을 내리는 효과가 얻어진다. 또한, p형 오믹 전극(5)의 사방을 n형 오믹 전극(4)으로 둘러쌈으로써 전류가 사방으로 흐르기 쉬워지고, 그 결과 작동 전압이 저하한다.
또한, 본 실시 형태의 발광 다이오드(1)에서는 도 3에 도시한 바와 같이, n형 오믹 전극(4)을 하니컴, 격자 형상 등 그물코로 하는 것이 바람직하다. 이러한 구성으로 함으로써, VF를 저감시키는 효과나 신뢰성을 향상시키는 효과가 얻어진다. 또한, 격자 형상으로 함으로써, 발광층(10)에 균일하게 전류를 주입할 수 있고, 그 결과 신뢰성을 향상시키는 효과가 얻어진다. 또한, 본 실시 형태의 발광 다이오드(1)에서는 n형 오믹 전극(4)을, 패드 형상의 전극(패드 전극)과 폭 10㎛ 이하의 선상 전극(선상 전극)으로 구성하는 것이 바람직하다. 이러한 구성으로 함으로써 고휘도화를 꾀할 수 있다. 또한, 선상 전극의 폭을 좁게 함으로써 주된 광 취출면의 개구 면적을 올릴 수 있고, 고휘도화를 달성할 수 있다.
또한, 본 실시 형태의 발광 다이오드(1)에서는 주된 광 취출면에 n형 오믹 전극(4) 및 p형 오믹 전극(5)을 설치한, 소위 편측 전극 구조의 경우를 예시하고 있지만, 전극 구조는 특별히 이것에 한정되는 것은 아니다. 예를 들어 n형 오믹 전극(4)을 주된 광 취출면측에, p형 오믹 전극(5)을 기능성 기판(3)의 저면측에 설치한, 소위 상하 전극 구조로 해도 좋다.
전극 보호층(6)은, 도 4 및 도 5에 도시한 바와 같이, 주된 광 취출면을 포함하는 화합물 반도체층(2)의 표면(상면(2a) 및 측면(2b))을 덮도록 설치되어 있다. 전극 보호층(6)은 n형 및 p형 오믹 전극(4, 5)을 보호하기 위해서 설치되어 있고, 제1 보호막(12)과 제2 보호막(13)으로 이루어지는 2층 구조를 갖고 있다.
제1 보호막(12)은 도 4 및 도 5에 도시한 바와 같이, n형 오믹 전극(4) 및 p형 오믹 전극(5)을 덮도록 각각 설치되어 있다. 이에 의해 n형 오믹 전극(4) 및 p형 오믹 전극(5)이 노출되지 않고 피복된다. 또한, 제1 보호막(12)으로서는 금(Au) 및 백금(Pt) 중 어느 한쪽으로 이루어지는 금속층 또는 이들 금속층의 적층체를 사용할 수 있다. 구체적으로는, 예를 들어 Au/Pt/Au로 이루어지는 합금을 사용할 수 있다. 불순물 원소에 대한 배리어 특성을 갖는 백금층을 형성함으로써, n형 오믹 전극(4)의 상면(4a) 및 p형 오믹 전극(5)의 상면(5a)으로부터의 불순물 원소의 침입을 억제할 수 있다. 이로 인해, 도 5에 도시한 바와 같이, 예를 들어 p형 오믹 전극(5)과 전류 확산층(8)과의 계면에 형성된 합금층(5b)을 보호할 수 있다. 또한, 제1 보호막(12)의 표면에 금층을 형성함으로써, 이 제1 보호막(12)의 상면(12a)을 와이어 본딩용 패드로서 사용할 수 있다. 또한, 제1 보호막(12)의 막 두께는 100 내지 4000nm의 범위인 것이 바람직하고, 300 내지 3000nm의 범위가 보다 바람직하고, 500 내지 2000nm의 범위가 더욱 바람직하다.
제2 보호막(13)은 도 4에 도시한 바와 같이, 화합물 반도체층(2)의 표면, 즉, 주된 광 취출면인 상면(2a) 및 측면(2b)을 덮도록 설치되어 있다. 이에 의해, 고습 환경에서의 수분에 의한 화합물 반도체층(2) 표면의 부식을 억제할 수 있다.
또한, 제2 보호막(13)은 도 4 및 도 5에 도시한 바와 같이, 와이어 본딩용 패드가 되는 제1 보호막(12)의 상면(12a)을 노출시킴과 함께 적어도 제1 보호막(12)의 단부(12b)를 덮도록 설치되어 있다. 이에 의해, n형 오믹 전극(4) 및 p형 오믹 전극(5)의 단부면으로부터의 수분 침입을 보다 확실하게 억제할 수 있다.
제2 보호막(13)으로서는, 발광 파장에 대하여 투명한 산화막 또는 질화막을 사용할 수 있다. 상기 산화막으로서는, 예를 들어 산화 실리콘(SiO2)막을 들 수 있다. 또한 상기 질화막으로서는, 예를 들어 질화 실리콘(SiN)막을 들 수 있다. 제2 보호막(13)의 막 두께는, 100 내지 1000nm의 범위인 것이 바람직하고, 200 내지 800nm의 범위가 보다 바람직하고, 300 내지 600nm의 범위가 더욱 바람직하다.
그런데, 발광 다이오드(1)를 고습 환경 하에서 사용하는 경우, 수분 중에는 불순물로서 알칼리나 할로겐 이온, 예를 들어 염소이온이 포함되기 쉽다.
이 수분 중에 포함되는 염소이온 등에 대하여 p형 오믹 전극(5)의 합금층(5b)은 전기 화학 반응에 의해 부식되기 쉽다는 문제가 있다. 또한, 발광 다이오드의 표면측에 p형과 n형의 양쪽 전극이 있는 편측 전극 구조의 발광 다이오드는, p형 전극과 n형 전극 사이의 거리가 짧고, 구조적으로도 전기 화학 반응에 의한 부식이 일어나기 쉽다. 따라서 편측 전극 구조를 갖는 본 실시 형태의 발광 다이오드(1)에서는, 제1 보호막(12)에 의해 적어도 주된 광 취출면에 설치된 p형 오믹 전극을 보호하는 것이 바람직하다.
<발광 다이오드의 제조 방법>
이어서, 본 실시 형태의 발광 다이오드(1)의 제조 방법에 대해서 설명한다. 도 6은 본 실시 형태의 발광 다이오드(1)에 사용하는 에피택셜 웨이퍼의 단면도이다. 또한 도 7은 본 실시 형태의 발광 다이오드(1)에 사용하는 접합 웨이퍼의 단면도이다.
(화합물 반도체층의 형성 공정)
우선, 도 6에 도시한 바와 같이 화합물 반도체층(2)을 제작한다. 화합물 반도체층(2)은, GaAs 기판(14) 상에 GaAs로 이루어지는 완충층(15), 선택 에칭에 이용하기 위해서 설치된 에칭 스톱층(도시 생략), Si를 도프한 n형 GaInP로 이루어지는 콘택트층(16), n형의 상부 클래드층(11), 발광층(10), p형의 하부 클래드층(9), Mg 도프한 p형 GaP로 이루어지는 전류 확산층(8)을 순차 적층해서 제작한다.
GaAs 기판(14)은 공지된 제법으로 제작된 시판품의 단결정 기판을 사용할 수 있다. GaAs 기판(14)의 에피택셜 성장시키는 표면은, 평활한 것이 바람직하다. GaAs 기판(14) 표면의 면 방위는, 에피택셜 성장하기 쉽고, 양산되고 있는 (100)면 및 (100)으로부터 ±20°이내로 오프한 기판이 품질 안정성 측면에서 바람직하다. 또한, GaAs 기판(14)의 면 방위 범위가 (100) 방향에서 (0-1-1) 방향으로 15°오프 ±5°인 것이 보다 바람직하다.
GaAs 기판(14)의 전위 밀도는 화합물 반도체층(2)의 결정성을 좋게 하기 위해서 낮은 쪽이 바람직하다. 구체적으로는 예를 들어 10,000 개cm-2 이하, 바람직하게는, 1, 000개cm-2 이하인 것이 적합하다.
GaAs 기판(14)은 n형이어도 p형이어도 좋다. GaAs 기판(14)의 캐리어 농도는 소정의 전기 전도도와 소자 구조에서 적절히 선택할 수 있다. 예를 들어 GaAs 기판(14)이 실리콘 도프 n형일 경우에는, 캐리어 농도가 1×1017 내지 5×1018cm-3의 범위인 것이 바람직하다. 이에 대해, GaAs 기판(14)이 아연을 도프한 p형인 경우에는, 캐리어 농도 2×1018 내지 5×1019cm-3의 범위인 것이 바람직하다.
완충층(buffer)(15)은 GaAs 기판(14)과 발광부(7) 구성층과의 격자 미스매치를 완화하기 위해서 설치되어 있다. 이 때문에, 기판의 품질이나 에피택셜 성장 조건을 선택하면, 완충층(15)은 반드시 필요하지 않다. 또한, 완충층(15)의 재질은 에피택셜 성장시키는 기판과 같은 재질로 하는 것이 바람직하다. 따라서, 본 실시 형태에서는 완충층(15)에는, GaAs 기판(14)과 동일하게 GaAs를 사용하는 것이 바람직하다. 또한, 완충층(15)에는 결함의 전반을 저감하기 위해서 GaAs 기판(14)과 다른 재질로 이루어지는 다층막을 사용할 수도 있다. 완충층(15)의 두께는 0.1㎛ 이상으로 하는 것이 바람직하고, 0.2㎛ 이상으로 하는 것이 보다 바람직하다.
콘택트층(16)은 전극과의 접촉 저항을 저하시키기 위해서 설치되어 있다. 콘택트층(16)의 재질은 GaAs 등 Al을 포함하지 않는 것이 바람직하고, 또한 As를 포함하지 않는 GaInP가 가장 바람직하다. 또한, 콘택트층(16)의 캐리어 농도 하한값은, 전극과의 접촉 저항을 저하시키기 위해서 5×1017cm-3 이상인 것이 바람직하고, 1×1018cm-3 이상이 보다 바람직하다. 캐리어 농도의 상한값은 결정성의 저하가 일어나기 쉬워지는 2×1019cm-3 이하가 바람직하다. 콘택트층(16)의 두께는 0.02㎛ 이상이 바람직하고, 0.05㎛ 이상이 바람직하다.
본 실시 형태에서는, 분자선 에피택셜법(MBE)이나 감압 유기 금속 화학 기상 퇴적법(MOCVD법) 등의 공지된 성장 방법을 적용할 수 있다.
그 중에서도 양산성이 우수한 MOCVD법을 적용하는 것이 바람직하다. 구체적으로는, 화합물 반도체층(2)의 에피택셜 성장에 사용하는 GaAs 기판(14)은, 성장 전에 세정 공정이나 열처리 등의 전처리를 실시하고, 표면의 오염이나 자연 산화막을 제거하는 것이 바람직하다.
상기 화합물 반도체층(2)의 각 층을 에피택셜 성장할 때, III족 구성 원소의 원료로서는, 예를 들어 트리메틸 알루미늄((CH3)3Al), 트리메틸 갈륨((CH3)3Ga) 및 트리메틸 인듐((CH3)3In)을 사용할 수 있다. 또한, Mg의 도핑 원료로서는 예를 들어 비스시클로펜타디에닐 마그네슘(bis-(C5H5)2Mg) 등을 사용할 수 있다. 또한, Si의 도핑 원료로서는, 예를 들어 디실란(Si2H6) 등을 사용할 수 있다. 또한, V족 구성 원소의 원료로서는 포스핀(PH3), 아르신(AsH3) 등을 사용할 수 있다. 또한, 각 층의 성장 온도로는 전류 확산층(8)으로서 p형 GaP을 사용하는 경우에는, 720 내지 770℃를 적용할 수 있고, 그 밖의 각 층에서는 600 내지 700℃를 적용할 수 있다. 또한, 각 층의 캐리어 농도 및 층 두께, 온도 조건은 적절히 선택할 수 있다.
이와 같이 하여 제조한 화합물 반도체층(2)은, 결정 결함이 적은 양호한 표면 상태가 얻어진다. 또한, 화합물 반도체층(2)은 소자 구조에 대응해서 연마 등의 표면 가공을 실시해도 된다.
(투명 기판의 접합 공정)
이어서, 화합물 반도체층(2)과 기능성 기판(3)을 접합한다. 화합물 반도체층(2)과 기능성 기판(3)과의 접합은, 우선 화합물 반도체층(2)을 구성하는 전류 확산층(8)의 표면을 연마하고, 경면 가공한다. 이어서, 이 전류 확산층(8)의 경면 연마한 표면에 부착하는 기능성 기판(3)을 준비한다. 또한, 이 기능성 기판(3)의 표면은 전류 확산층(8)에 접합시키기 이전에 경면으로 연마한다. 이어서, 일반 반도체 재료 부착 장치에, 화합물 반도체층(2)과 기능성 기판(3)을 반입하고, 진공 중에서 경면 연마한 양쪽의 표면에 전자를 충돌시켜서 중성(뉴트럴)화한 Ar 빔을 조사한다. 그 후, 진공을 유지한 부착 장치 내에서 양쪽 표면을 중첩해서 하중을 가함으로써 실온에서 접합할 수 있다(도 7 참조).
(n형 및 p형 전극의 형성 공정)
이어서, n형 오믹 전극(4) 및 p형 오믹 전극(5)을 형성한다. n형 오믹 전극(4) 및 p형 오믹 전극(5)의 형성은, 우선 기능성 기판(3)과 접합한 화합물 반도체층(2)으로부터, GaAs 기판(14) 및 GaAs 완충층(15)을 암모니아계 에천트에 의해 선택적으로 제거한다. 이어서, 노출한 콘택트층(16)의 표면에 n형 오믹 전극(4)을 형성한다. 구체적으로는, 예를 들어 일반적인 포토리소그래피 수단을 이용해서 패터닝을 행하고, AuGe, Ni 합금/Au를 임의의 두께가 되도록 진공 증착법에 의해 적층한 후, n형 오믹 전극(4)의 형상을 형성한다.
이어서, 콘택트층(16), 상부 클래드층(11), 발광층(10), 하부 클래드층(9)을 선택적으로 제거해서 전류 확산층(8)을 노출시키고, 이 노출된 표면(상면(8a))에 p형 오믹 전극(5)을 형성한다. 구체적으로는, 예를 들어 일반적인 포토리소그래피 수단을 이용해서 패터닝을 행하고, AuBe/Au를 임의의 두께가 되도록 진공 증착법에 의해 적층한 후, p형 오믹 전극(5)의 형상을 형성한다. 그 후, 예를 들어 400 내지 500℃, 5 내지 20분간의 조건에서 열처리를 해서 합금화함으로써, 저저항의 n형 오믹 전극(4) 및 p형 오믹 전극(5)을 형성할 수 있다. 이때, 반도체와 전극 계면에 합금층이 형성되어 양호한 오믹 전극이 얻어진다.
(제1 보호막의 형성 공정)
이어서, n형 오믹 전극(4) 및 p형 오믹 전극(5)을 덮도록, 예를 들어Au/Pt/Au를 임의의 두께가 되도록 진공 증착법에 의해 금속층을 적층한다. 이어서, 일반적인 포토리소그래피 수단을 이용해서 이 금속층의 패터닝을 행하고, n형 오믹 전극(4) 및 p형 오믹 전극(5)을 덮는 듯한 형상의 제1 보호막(12)을 각각 형성한다. 이 제1 보호막(12)은, n형 오믹 전극(4) 및 p형 오믹 전극(5)의 보호막인 동시에 와이어 본딩용 전극이 된다. 따라서, 제1 보호막(12)의 형성과 동시에 와이어 본딩용 전극을 형성하기 때문에 생산성이 높고 바람직한 공정이다.
(제2 보호막의 형성 공정)
이어서, 다이싱 가공 영역의 화합물 반도체층(2)을 에칭에 의해 제거한다. 이어서, 예를 들어 투명한 SiO2막을 스퍼터링법에 의해 성막한 후, 일반적인 포토리소그래피 수단을 이용해서 패터닝을 행하고, 와이어 본딩을 행하기 위한 전극 패드 및 다이싱에 의한 절단 예정 영역이 되는 곳의 SiO2막을 에칭 제거한다. 또한, 제2 보호막의 성막 방법은 플라즈마 CVD법, 스퍼터링법 등 공지된 기술을 이용할 수 있다. 또한, 절단 방법은 기능성 기판의 재질에 적합한 방법을 적절히 선택하고, 다이싱법, 스크라이브법(레이저 또는 메커니컬)도 적용할 수 있다. 예를 들어 기능성 기판으로서 GaP 기판을 사용한 경우에는 생산성이 높은 다이싱법을 적용하는 것이 가장 바람직하다.
예를 들어, 기능성 기판으로서 GaP 기판을 사용한 경우에는, 다이싱에 의한 파쇄층 및 오염을 필요에 따라 황산·과산화수소 혼합액 등으로 에칭 제거한다. 또한, 필요에 따라 세정 공정을 첨가하는 것이 바람직하다. 이와 같이 하여 발광 다이오드(1)를 제조한다.
<발광 다이오드 램프의 제조 방법>
이어서, 상기 발광 다이오드(1)를 사용한 발광 다이오드 램프(41)의 제조 방법, 즉, 발광 다이오드(1)의 실장 방법에 대해서 설명한다.
도 1 및 도 2에 도시한 바와 같이, 마운트 기판(42)의 표면에 소정의 수량의 발광 다이오드(1)을 실장한다. 발광 다이오드(1)의 실장은, 우선 마운트 기판(42)과 발광 다이오드(1)의 위치 정렬을 행하고, 마운트 기판(42) 표면의 소정의 위치에 발광 다이오드(1)를 배치한다. 이어서, 발광 다이오드(1)의 저면에 설치한 접속층(47)에 의해 마운트 기판(42)의 표면에 다이 본드한다. 이어서, 발광 다이오드(1)의 n형 오믹 전극(4)과 마운트 기판(42)의 n 전극 단자(43)를 금선(45)을 사용해서 접속한다(와이어 본딩). 이어서, 발광 다이오드(1)의 p형 오믹 전극(5)과 마운트 기판(42)의 p 전극 단자(44)를 금선(46)을 사용해서 접속한다. 마지막으로 마운트 기판(42)의 발광 다이오드(1)가 실장된 표면을, 일반적인 실리콘 수지(일반적인 에폭시 수지 등이어도 좋음)(48)에 의해 밀봉한다. 이렇게 하여, 발광 다이오드(1)를 사용한 발광 다이오드 램프(41)를 제조한다.
이상 설명한 바와 같이, 본 실시 형태의 발광 다이오드(1)는 조성식 중에 Al를 포함하고, 발광 파장이 570nm 이상 700nm 이하인 pn 접합형의 발광부(7)를 갖는 화합물 반도체층(2)의 주된 광 취출면을 포함하는 표면(상면(2a) 및 측면(2b))의 Al 농도가 25% 이하가 됨과 함께, 이 화합물 반도체층(2)의 주된 광 취출면에 설치된 n형 및 p형 오믹 전극(4, 5)을 보호하기 위한 전극 보호층(6)이 n형 및 p형 오믹 전극(4, 5)을 덮도록 설치된 제1 보호막(12)과, 적어도 제1 보호막(12)의 단부를 덮도록 설치된 제2 보호막(13)으로 이루어지는 2층 구조로 되어 있다. 이와 같이 고습 환경 하에서 부식의 기점이 되는 Al의 반도체 표면의 농도를 규정하고, n형 및 p형 오믹 전극(4, 5)과 반도체 계면과의 합금층(5b)(도 5 참조)을 2층 구조의 보호막에 의해 보호하기 때문에 발광 다이오드(1)의 내식성을 향상할 수 있다. 따라서, 고출력·고효율이며 고습 환경 하에서 수명이 긴 발광 다이오드(1)를 제공할 수 있다.
또한, 본 실시 형태의 발광 다이오드(1)는 주된 광 취출면을 포함하는 화합물 반도체층(2)의 표면(상면(2a) 및 측면(2b))의 As를 포함하지 않기 때문에, 식물육성용 조명에 적합한 발광 다이오드(1)를 제공할 수 있다.
또한, 본 실시 형태의 발광 다이오드(1)는 조성식(AlXGa1-X)YIn1-YP(0≤X≤1, 0≤Y≤1)으로 이루어지는 발광층(10)을 갖는 발광부(7)를 구비하고 있다. 상기 조성으로 이루어지는 발광층(10)은, 종래의 발광 다이오드의 AlGaAs로 이루어지는 발광층보다도 Al 및 As 농도가 낮기 때문에, 고습 환경 하라는 사용 환경이 엄격한 식물육성용 발광 다이오드로서 적절하게 사용할 수 있다.
본 실시 형태의 발광 다이오드 램프(41) 및 조명 장치에 의하면, 상기 발광 다이오드(1)가 탑재되어 있기 때문에 청색 및 적색 발광 다이오드가 동시에 사용되는 식물육성 광원으로서 적절하게 사용할 수 있다.
[실시예]
이하, 본 발명의 효과를 실시예를 사용해서 구체적으로 설명한다. 또한, 본 발명은 이들 실시예에 한정되는 것은 아니다.
본 실시예에서는, 본 발명에 따른 발광 다이오드를 제작한 예를 구체적으로 설명한다. 또한, 본 실시예에서 제작한 발광 다이오드는 AlGaInP 발광부를 갖는 적색 발광 다이오드이다. 본 실시예에서는 GaAs 기판 상에 성장시킨 화합물 반도체층과 GaP로 이루어지는 기능성 기판을 접합시켜서 발광 다이오드를 제작하였다. 그리고 특성 평가를 위해 발광 다이오드 칩을 기판 상에 실장한 발광 다이오드 램프를 제작하였다.
(실시예 1)
실시예 1의 발광 다이오드는, 우선 Si를 도프한 n형 GaAs 단결정으로 이루어지는 GaAs 기판 상에, 화합물 반도체층을 순차 적층해서 에피택셜 웨이퍼를 제작하였다. GaAs 기판은 (100)면으로부터 (0-1-1) 방향으로 15°기울인 면을 성장면으로 하여 캐리어 농도를 2×1018cm-3으로 하였다. 화합물 반도체층이란, Si를 도프한 GaAs로 이루어지는 n형의 완충층, Si를 도프한 Ga0.5In0.5P로 이루어지는 n형 콘택트층, Si를 도프한 (Al0.7Ga0.3)0.5In0.5P로 이루어지는 n형 상부 클래드층, 언도프의 Ga0.44In0.56P/(Al0.53Ga0.47)0.5In0.5P의 쌍으로 이루어지는 발광층/배리어층, Mg를 도프한(Al0.7Ga0.3)0.5In0.5P로 이루어지는 p형 하부 클래드층, (Al0.5Ga0.5)0.5In0.5P로 이루어지는 박막의 중간층, Mg 도프한 p형 GaP로 이루어지는 전류 확산층이다.
본 실시예에서는 감압 유기 금속 화학 기상 퇴적 장치법(MOCVD 장치)을 사용하고, 직경 76mm, 두께 350㎛의 GaAs 기판에 화합물 반도체층을 에피택셜 성장시켜서 에피택셜 웨이퍼를 형성하였다. 에피택셜 성장층을 성장시킬 때, III족 구성 원소의 원료로는 트리메틸 알루미늄((CH3)3Al), 트리메틸 갈륨((CH3)3Ga) 및 트리메틸 인듐((CH3)3In)을 사용하였다. 또한, Mg의 도핑 원료로서는 비스시클로펜타디에닐 마그네슘(bis-(C5H5)2Mg)을 사용하였다. 또한, Si의 도핑 원료로는 디실란(Si2H6)을 사용하였다. 또한, V족 구성 원소의 원료로는 포스핀(PH3), 아르신(AsH3)을 사용하였다. 또한, 각 층의 성장 온도로는 p형 GaP로 이루어지는 전류 확산층은 750℃에서 성장시켰다. 그 밖의 각 층에서는 700℃로 성장시켰다.
GaAs로 이루어지는 완충층은, 캐리어 농도를 약 2×1018cm-3, 층 두께를 약 0.5㎛로 하였다. 콘택트층은 캐리어 농도를 약 2×1018cm-3, 층 두께를 약 0.05㎛로 하였다. 상부 클래드층은 캐리어 농도를 약 1×1018cm-3, 층 두께를 약 3.5㎛로 하였다. 발광층은 언도프에서 층 두께가 약 17nm인 Ga0.44In0.56P로 하고, 배리어층은 언도프에서 층 두께가 약 19nm인 (Al0.53Ga0.47)0.5In0.5P로 하였다. 또한, 왜곡 발광층과 배리어층을 교대로 22쌍 적층하였다. 하부 클래드층은 캐리어 농도를 약 8×1017cm-3, 층 두께를 약 0.5㎛로 하였다. 중간층은 캐리어 농도를 약 8×1017cm-3, 층 두께를 약 0.05㎛로 하였다. GaP로 이루어지는 전류 확산층은, 캐리어 농도를 약 3×1018cm-3, 층 두께를 약 9㎛로 하였다.
이어서, 전류 확산층을 표면으로부터 약 1㎛의 깊이에 이르는 영역까지 연마하여 경면 가공하였다. 이 경면 가공에 의해, 표면의 조도를 0.18nm로 하였다. 한편, 상기 경면 연마한 표면에 부착하는 n형 GaP로 이루어지는 기능성 기판을 준비하였다. 이 부착용 기능성 기판에는, 캐리어 농도가 약2×1017cm-3이 되도록 Si를 첨가하고, 면 방위를 (111)로 한 단결정을 사용하였다. 또한, 기능성 기판의 직경은 76mm이고, 두께는 250㎛이었다. 이 기능성 기판의 표면은 전류 확산층에 접합시키기 이전에 경면으로 연마하고, 평방 평균 평방근값(rms)으로 해서 0.12 nm로 완성해 두었다.
이어서 일반 반도체 재료 부착 장치에, 상기의 기능성 기판 및 에피택셜 웨이퍼를 반입하여 3×10-5Pa가 될 때까지 장치 내를 진공으로 배기하였다.
이어서, 기능성 기판 및 전류 확산층 양쪽의 표면에, 전자를 충돌시켜서 중성(뉴트럴)화한 Ar 빔을 3분간에 걸쳐 조사하였다. 그 후, 진공으로 유지한 부착 장치 내에서, 기능성 기판 및 전류 확산층의 표면을 중첩하고, 각각의 표면에서의 압력이 50g/cm2가 되도록 하중을 걸고, 양쪽을 실온에서 접합하였다. 이와 같이 하여 접합 웨이퍼를 형성하였다.
이어서, 상기 접합 웨이퍼로부터 GaAs 기판 및 GaAs 완충층을 암모니아계 에천트에 의해 선택적으로 제거하였다. 이어서, 콘택트층 표면에 두께가 0.3㎛가 되도록 AuGe, Ni, Au 합금을 진공 증착법에 의해 성막하였다. 그 후, 일반적인 포토리소그래피 수단을 이용해서 패터닝을 실시하고, n형 오믹 전극을 형성하였다.
이어서, p형 오믹 전극을 형성하는 영역의 에피택셜층을 선택적으로 제거하고, 전류 확산층을 노출시켰다. 이 노출된 표면에 AuBe를 0.2㎛, Au를 0.2㎛가 되도록 진공 증착법으로 p형 오믹 전극을 형성하였다. 그 후, 450℃에서 10분간 열처리를 행해서 합금화하고, 저저항의 p형 및 n형 오믹 전극을 형성하였다. 이때, 전류 확산층 및 콘택트층과 전극 계면에 두께 약 0.1㎛의 합금층이 형성되었다.
이어서, n형 및 p형 오믹 전극을 덮도록, 두께 0.2㎛의 Au, 두께 0.2㎛의 Pt, 두께 1.2㎛의 Au 다층막을 형성하였다. 이어서, 리소그래피 수단을 이용해서 이 다층막의 패터닝을 실시하고, n형 및 p형 오믹 전극을 덮는 형상의 제1 보호막을 형성하였다. 또한, 제1 보호막은 n형 및 p형 오믹 전극의 와이어 본딩 패드를 겸하고 있다.
이어서, 다이싱 소어로 절단한 영역의 화합물 반도체층을 에칭에 의해 제거하였다. 그 후, 화합물 반도체층의 표면을 덮도록 두께 0.5㎛의 SiO2 막을 스퍼터 법으로 성막하였다. 이어서, 포토리소그래피에 의해 절단 영역과 본딩 영역의 SiO2를 제거하여 제2 보호막을 형성하였다. 또한, 이 공정에서 화합물 반도체층의 측면에도 SiO2막이 형성되었다.
이어서, 화합물 반도체층 측에서 다이싱 소어를 사용해 350㎛ 간격으로 절단하여 칩화하였다. 다이싱에 의한 파쇄층 및 오염을 황산·과산화수소 혼합액으로에칭 제거하고, 실시예 1의 발광 다이오드를 제작하였다. 반도체층 표면의 Al 농도는 17.5%이었다. 한편, 반도체층의 표면에는 As가 포함되지 않았다. 또한, 기능성 기판은 GaP이기 때문에, 기능성 기판의 측면에는 Al, As가 존재하지 않는다.
상기한 바와 같이 해서 제작한 실시예 1의 발광 다이오드 칩을 마운트 기판 상에 실장한 발광 다이오드 램프를 20개 조립하였다. 이 발광 다이오드 램프는, 발광 다이오드의 n형 오믹 전극과 마운트 기판의 표면에 설치한 n 전극 단자를 금선으로 와이어 본딩하고, p형 오믹 전극과 p 전극 단자를 금선으로 와이어 본딩한 후, 일반적인 실리콘 수지로 밀봉하여 제작하였다.
이 발광 다이오드(발광 다이오드 램프)의 특성을 평가한 결과를 표 1에 나타내었다. 표 1에 나타낸 바와 같이, n형 및 p형 오믹 전극 간에 전류를 흐르게 하자, 피크 파장 660.0nm으로 하는 적색광이 출사되었다. 순방향으로 20밀리암페어(mA)의 전류를 통류했을 때 순방향 전압(Vf)은 화합물 반도체층을 구성하는 전류 확산층과 기능성 기판의 접합 계면에서의 저항의 낮음 및 각 오믹 전극이 양호한 오믹 특성을 반영하여 약 2.0볼트(V)가 되었다. 순방향 전류를 20mA로 했을 때의 발광 출력은 16mW이었다.
또한, 실시예 1의 발광 다이오드 램프를 사용하여 고온 고습 통전 시험(60℃, 90Rh%, 20mA)에 의한 가속 시험을 행하였다. 여기서 가습을 위해 사용한 물은, 식물육성 용도를 상정하여 염소 이온을 30 내지 50ppm 포함하는 물을 수지에 흡수시킨 엄격한 조건 하에서 실시하였다. 1000 시간 후의 발광 출력의 잔존율은 97%, VF(20mA)의 변화는 없고, 양호한 결과이었다.
(비교예 1)
비교예 1의 발광 다이오드는, 종래 기술인 액상에피택셜법으로 형성하였다. 비교예 1의 발광 다이오드(도 8 중의 부호 101)는, GaAs 기판에 Al0.35Ga0.65As 발광층으로 하는 더블 헤테로 구조의 발광부를 갖는 발광 다이오드로 변경한 것이다.
비교예 1의 발광 다이오드의 제작은, 구체적으로는 p형인 (100)면의 GaAs 단결정 기판에, Al0.7Ga0.3As로 이루어지는 p형 상부 클래드층(도 8 중의 부호 111)을 20㎛, Al0.35Ga0.65As로 이루어지는 언도프의 발광층(도 8 중의 부호 110)을 2㎛, Al0.7Ga0.3As로 이루어지는 n형의 하부 클래드층(도 8 중의 부호 109)을 20㎛, 발광 파장에 대하여 투명한 Al0.6Ga0.4As로 이루어지는 n형의 후막층(도 8 중의 부호 108)을 100㎛가 되도록 액상에피택셜 방법에 의해 제작하였다. 이 에피택셜 성장 후에 GaAs 기판을 제거하였다. 이어서, p형 Al0.7Ga0.3As의 표면(표면Al 농도=35%, As 농도=50%)에 직경 100㎛의 p형 오믹 전극(도 8 중의 부호 104)을 형성하였다. 이어서, n형 Al0.6Ga0.4As인 이면에 직경 20㎛의 n형 오믹 전극(도 8 중의 부호 105)을 80㎛ 간격으로 형성하였다. 이어서, 본딩 패드를 제외한 전극의 일부와 주된 광 취출면 상에 SiO2 보호막(도 8 중의 부호 113)을 두께 0.5㎛로 형성하였다. 여기서, 비교예 1의 p형 오믹 전극 상에 형성된 보호막은 본 발명의 제1 보호막(도 4, 도5 중의 부호 12)이 형성되지 않은 단층의 보호막이다(도 8 참조). 이어서 다이싱 소어에 의해 350㎛ 간격으로 절단한 후, 파쇄층을 에칭 제거해서 비교예 1의 발광 다이오드 칩을 제작하였다. 측면의 개략의 Al 농도=30%, As 농도=50%이다.
비교예 1의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 1에 나타내었다. 표 1에 나타낸 바와 같이, n형 및 p형 오믹 전극 간에 전류를 흐르게 하자, 피크 파장을 661.1nm으로 하는 적색광이 출사되었다. 또한, 순방향으로 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은 약 1.9볼트(V)가 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은 5mW이었다.
또한, 비교예 1의 발광 다이오드 램프를 사용하여, 고온 고습 통전 시험(60℃, 90Rh%, 20mA)에 의한 가속 시험을 행하였다. 여기서 가습을 위해 사용한 물은, 식물육성 용도를 상정하여 염소이온을 30 내지 50ppm 포함하는 물을 수지에 흡수시킨 엄격한 조건 하에서 실시하였다. 1000시간 후의 발광 출력의 잔존율은 77%, VF(20mA)는 0.2V 상승하였다. 발광 출력의 주된 저하 원인은 측면의 투과율의 저하이며, VF(20mA)의 변동은 p형 전극의 합금층이 일부 부식하고 있었던 것이 원인이었다.
Figure 112011097418296-pct00001
본 발명의 발광 다이오드는 고효율 발광을 달성하고, 고습 환경에 있어서도 신뢰성이 높은 것이다. 특히, 식물육성 용도의 광원 등, 종래 AlGaAs의 LED에서 얻을 수 없었던 고신뢰성 발광 다이오드 제품으로서 이용할 수 있다.
1: 발광 다이오드
2: 화합물 반도체층
2a: 상면
2b: 측면
3: 기능성 기판
3a: 수직면
3b: 경사면
4: n형 오믹 전극
5: p형 오믹 전극
5b: 합금층
6: 전극 보호층
7: 발광부
8: 전류 확산층
8a: 상면
9: 하부 클래드층
10: 발광층
11: 상부 클래드층
11a: 상면
12: 제1 보호막
13: 제2 보호막
14: GaAs 기판
15: 완충층
16: 콘택트층
41: 발광 다이오드 램프
42: 마운트 기판
43: n전극 단자
44: p전극 단자
45, 46: 금선
47: 접속층
48: 실리콘 수지

Claims (17)

  1. 기판,
    상기 기판 상에 있고, 조성식 중에 Al를 포함하고, 발광 파장이 570nm 이상 700nm 이하인 pn 접합형 발광부를 갖는 화합물 반도체층과, 상기 화합물 반도체층의 주된 광 취출면에 설치된 오믹 전극과, 상기 오믹 전극을 보호하기 위한 전극 보호층을 구비한 발광 다이오드이며,
    상기 주된 광 취출면을 포함하는 상기 화합물 반도체층 표면의 Al 농도가 25% 이하이고,
    상기 전극 보호층이 오믹 전극을 덮도록 설치된 제1 보호막과, 적어도 상기 제1 보호막의 단부를 덮도록 설치된 제2 보호막으로 이루어지는 2층 구조를 갖는 것을 특징으로 하는 발광 다이오드로서,
    상기 오믹 전극은, 상기 제1 보호막에 의해 노출되지 않고 피복되어 있으며,
    상기 제1 보호막은, 금 및 백금의 금속층의 적층 구조이고,
    상기 주된 광 취출면은, 상기 화합물 반도체층에 있어서, 상기 기판측의 면의 반대측의 면에 있고,
    상기 Al 농도는, 상기 조성식에 포함된 원자 전체의 몰 수를 100%로 했을 때, Al의 몰수의 비율인 것을 특징으로 하는 발광 다이오드.
  2. 제1항에 있어서,
    상기 주된 광 취출면에 설치된 상기 오믹 전극이 p형 오믹 전극인 것을 특징으로 하는 발광 다이오드.
  3. 제1항에 있어서,
    상기 발광부는 조성식 (AlXGa1-X)YIn1-YP(0≤X≤1, 0≤Y≤1)으로 이루어진 발광층을 갖는 것을 특징으로 하는 발광 다이오드.
  4. 제3항에 있어서,
    상기 발광부는 상기 발광층의 상면 및 하면의 한쪽 또는 양쪽에 클래드층을 갖는 것을 특징으로 하는 발광 다이오드.
  5. 제1항에 있어서,
    상기 주된 광 취출면 표면의 조성식이 (AlXGa1-X)YIn1-YP(0≤X≤0.8, 0.48≤Y≤0.52)인 것을 특징으로 하는 발광 다이오드.
  6. 제1항에 있어서,
    상기 주된 광 취출면에는 또한 n형의 오믹 전극이 설치되어 있고, 상기 n형의 오믹 전극 상에 상기 전극 보호층이 설치되어 있는 것을 특징으로 하는 발광 다이오드.
  7. 삭제
  8. 제1항에 있어서,
    상기 제1 보호막의 표면이 금인 것을 특징으로 하는 발광 다이오드.
  9. 제1항에 있어서,
    상기 제2 보호막은 발광 파장에 대하여 투명한 산화막 또는 질화막인 것을 특징으로 하는 발광 다이오드.
  10. 제9항에 있어서,
    상기 제2 보호막이 산화 실리콘(SiO2)인 것을 특징으로 하는 발광 다이오드.
  11. 제1항에 있어서,
    상기 제1 보호막의 표면이 와이어 본딩용 패드로 되어 있는 것을 특징으로 하는 발광 다이오드.
  12. 제1항에 있어서,
    상기 화합물 반도체층의 상기 주된 광 취출면과 반대측의 면에 기능성 기판이 접합되고 있고,
    상기 기능성 기판의 표면의 Al 농도가 25% 이하인 것을 특징으로 하는 발광 다이오드.
  13. 제12항에 있어서,
    상기 기능성 기판이 발광 파장에 대하여 투명한 것을 특징으로 하는 발광 다이오드.
  14. 제12항에 있어서,
    상기 기능성 기판의 재질이 GaP인 것을 특징으로 하는 발광 다이오드.
  15. 제1항에 있어서,
    발광 파장이 650nm 내지 670nm인 식물육성의 광합성 촉진에 사용하기 위한 발광 다이오드로서, 반도체층 및 기판의 표면 Al 농도가 25% 이하, 또한 오믹 전극의 콘택트층을 제외하고 As를 포함하지 않는 것을 특징으로 하는 발광 다이오드.
  16. 제1항 내지 제6항 및 제8항 내지 제15항 중 어느 한 항에 기재된 발광 다이오드를 탑재하는 것을 특징으로 하는 발광 다이오드 램프.
  17. 제16항에 기재된 발광 다이오드 램프를 탑재하는 것을 특징으로 하는 조명 기구.
KR1020117029340A 2009-05-22 2010-05-13 발광 다이오드, 발광 다이오드 램프 및 조명 장치 KR101296959B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009124048A JP5244703B2 (ja) 2009-05-22 2009-05-22 発光ダイオード及び発光ダイオードランプ、並びに照明装置
JPJP-P-2009-124048 2009-05-22
PCT/JP2010/003239 WO2010134298A1 (ja) 2009-05-22 2010-05-13 発光ダイオード及び発光ダイオードランプ、並びに照明装置

Publications (2)

Publication Number Publication Date
KR20120041173A KR20120041173A (ko) 2012-04-30
KR101296959B1 true KR101296959B1 (ko) 2013-08-14

Family

ID=43125991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117029340A KR101296959B1 (ko) 2009-05-22 2010-05-13 발광 다이오드, 발광 다이오드 램프 및 조명 장치

Country Status (6)

Country Link
US (1) US8643023B2 (ko)
JP (1) JP5244703B2 (ko)
KR (1) KR101296959B1 (ko)
CN (1) CN102428580B (ko)
TW (1) TWI409973B (ko)
WO (1) WO2010134298A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119585A (ja) 2010-12-02 2012-06-21 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置
JP2012142508A (ja) * 2011-01-06 2012-07-26 Hitachi Cable Ltd 半導体素子用ウェハ
JP5608589B2 (ja) * 2011-03-10 2014-10-15 スタンレー電気株式会社 半導体発光素子および半導体発光素子の製造方法
DE102011017097A1 (de) 2011-04-14 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers
TWI453947B (zh) * 2011-08-05 2014-09-21 Univ Chang Gung Manufacturing method of electro - optical diode for electroforming
JP2013258177A (ja) * 2012-06-11 2013-12-26 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
DE102012217533A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
JP6668863B2 (ja) * 2016-03-22 2020-03-18 日亜化学工業株式会社 発光素子
US10522708B2 (en) 2017-12-14 2019-12-31 Lumileds Llc Method of preventing contamination of LED die
CN111129249B (zh) * 2019-12-31 2021-08-10 宁波安芯美半导体有限公司 一种深紫外线发光二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005378A (ja) * 1998-05-13 2006-01-05 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2007173534A (ja) * 2005-12-22 2007-07-05 Showa Denko Kk 発光ダイオード

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230638B2 (ja) 1993-02-10 2001-11-19 シャープ株式会社 発光ダイオードの製造方法
JP3264563B2 (ja) * 1993-03-15 2002-03-11 株式会社東芝 半導体発光素子及びその製造方法
JP2817590B2 (ja) 1993-09-24 1998-10-30 信越半導体株式会社 発光素子の製造方法
JPH07283434A (ja) * 1994-04-07 1995-10-27 Kobe Steel Ltd ダイヤモンド発光素子
JP3963330B2 (ja) 1995-04-26 2007-08-22 昭和電工株式会社 発光ダイオード
JPH0937648A (ja) 1995-07-28 1997-02-10 Mitsubishi Chem Corp 光半導体を光源とした植物栽培方法
US6280552B1 (en) * 1999-07-30 2001-08-28 Microtouch Systems, Inc. Method of applying and edge electrode pattern to a touch screen and a decal for a touch screen
DE10009915A1 (de) * 2000-03-01 2001-09-27 Philips Corp Intellectual Pty Plasmabildschirm mit UV-Licht emittierender Schicht
JP2002009393A (ja) * 2000-04-19 2002-01-11 Fuji Xerox Co Ltd 垂直共振器型面発光半導体レーザ装置及びその製造方法
JP2002027831A (ja) 2000-05-11 2002-01-29 Kansai Tlo Kk 植物育成用ｌｅｄ光源
DE10024835A1 (de) * 2000-05-19 2001-11-22 Philips Corp Intellectual Pty Plasmabildschirm mit einem Terbium (III)-aktivierten Leuchtstoff
JP2003168823A (ja) 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2003280540A (ja) * 2002-03-25 2003-10-02 Sharp Corp 電子機器
JP4038136B2 (ja) 2003-01-13 2008-01-23 シーシーエス株式会社 パワーｌｅｄを利用したスポット照明装置
JP4330476B2 (ja) 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
JP2006041403A (ja) 2004-07-29 2006-02-09 Nichia Chem Ind Ltd 半導体発光素子
JP4973189B2 (ja) * 2004-10-19 2012-07-11 日亜化学工業株式会社 半導体素子
KR100601992B1 (ko) * 2005-02-16 2006-07-18 삼성전기주식회사 반사전극 및 이를 구비하는 화합물 반도체 발광소자
WO2007034832A1 (ja) * 2005-09-20 2007-03-29 Kyocera Corporation 弾性表面波素子及び弾性表面波装置
JP2008192782A (ja) 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子
JP5139005B2 (ja) * 2007-08-22 2013-02-06 株式会社東芝 半導体発光素子及び半導体発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005378A (ja) * 1998-05-13 2006-01-05 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2007173534A (ja) * 2005-12-22 2007-07-05 Showa Denko Kk 発光ダイオード

Also Published As

Publication number Publication date
TW201108464A (en) 2011-03-01
CN102428580A (zh) 2012-04-25
CN102428580B (zh) 2015-07-08
JP5244703B2 (ja) 2013-07-24
KR20120041173A (ko) 2012-04-30
WO2010134298A1 (ja) 2010-11-25
US8643023B2 (en) 2014-02-04
JP2010272724A (ja) 2010-12-02
US20120080689A1 (en) 2012-04-05
TWI409973B (zh) 2013-09-21

Similar Documents

Publication Publication Date Title
KR101296959B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
KR101419105B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
JP4974867B2 (ja) 発光ダイオード及びその製造方法
US8022436B2 (en) Light emitting diode, production method thereof and lamp
KR101411730B1 (ko) 발광 다이오드 및 그 제조 방법, 및 발광 다이오드 램프
KR100992496B1 (ko) 발광 다이오드
KR101449389B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
JP2007173551A (ja) 発光ダイオード及びその製造方法
JP5586371B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
KR101479914B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
US9184345B2 (en) Light emitting diode and light emitting diode lamp
JP5876897B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
WO2010092741A1 (ja) 発光ダイオード及び発光ダイオードランプ
JP2014158057A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 6