JP5497301B2 - 半導体発光素子及びその製造方法 - Google Patents

Description

本発明は、半導体膜上に透明導電膜が形成された半導体発光素子及びその製造方法に関する。

発光構造を持つ半導体膜上に透明導電膜が形成された半導体発光素子が用いられている。発光構造は、例えば、ｎ型半導体層、活性層、ｐ型半導体層の積層を含む。透明導電膜は、電流を素子面内で拡散させ、活性層全体に亘って均一に電流を注入する。活性層からの発光を効率良く素子外に取り出すために、透明導電膜は、高い光透過率が求められる。さらに、順方向電圧を低減し、電力損失を抑制するために、透明導電膜は、半導体膜に対し低い接触抵抗率が求められる。

例えば、Ａｌ_ｘＩｎ_ｙＧａ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）と表されるＩＩＩ族窒化物半導体を用いた半導体発光素子では、透明導電膜材料として、例えばＮｉ／Ａｕ合金や、インジウムスズ酸化物（ＩＴＯ）が用いられている。ＩＴＯ膜は、Ｎｉ／Ａｕ膜に比べて光透過率が高い性質を有するが、半導体膜との接触抵抗率が高い。

窒化ガリウム系化合物半導体発光素子の透明導電膜について、例えば特許文献１に記載されている。

特開２００７−１６５６１１号公報

本発明の一目的は、接触抵抗率の低下が図られた透明導電膜を有する半導体発光素子、及びその製造方法を提供することである。

本発明の他の目的は、接触抵抗率の低下が図られたＩＴＯ膜を有する半導体発光素子、及びその製造方法を提供することである。

本発明の一観点によれば、Ａｌ_ｘＩｎ_ｙＧａ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を含み、発光構造を有する半導体膜と、前記半導体膜上に形成され、インジウムスズ酸化物を含み、前記半導体膜から放出された光を透過させる透明導電膜とを有し、前記透明導電膜は、前記半導体膜に接する界面部において、倍率１５０万倍のＴＥＭ像で観察される粒子が前記界面から少なくとも６０ｎｍ以上の厚さまで周期的に配置された構造を持ち、前記半導体膜は、前記透明導電膜に接する界面部において、倍率１５０万倍のＴＥＭ像で観察される粒子が周期的に配置された構造を持つ、半導体発光素子が提供される。

本発明の他の観点によれば、成長基板上に、Ａｌ_ｘＩｎ_ｙＧａ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を含み、発光構造を有する半導体膜を成膜する工程と、前記半導体膜上に、アーク放電型イオンプレーティングにより、１００℃以上の成膜温度で、インジウムスズ酸化物を含む透明導電膜を形成する工程とを有し、前記透明導電膜を形成する工程は、酸素分圧１．４×１０ ^−４ Ｔｏｒｒ〜３．４×１０ ^−４ Ｔｏｒｒの範囲で酸素を供給しながら行われる半導体発光素子の製造方法が提供される。

半導体発光素子の半導体膜上に形成された透明導電膜を、少なくとも半導体膜に接する界面で粒子が周期的に配置された構造とすることにより、半導体膜に接する界面に粒子が周期的に配列されないアモルファスと予想される層が形成された透明導電膜に比べて、透明導電膜の半導体膜に対する接触抵抗率の低下が図られる。

半導体発光素子の半導体膜上に、１００℃以上の成膜温度としたアーク放電型イオンプレーティングで、インジウムスズ酸化物を含む透明導電膜を形成することにより、例えば、成膜温度を室温としたアーク放電型イオンプレーティングを用いる場合に比べ、透明導電膜の半導体膜に対する接触抵抗率の低下が図られる。

図１は、実施例のＩＴＯ膜の成膜に用いられるアーク放電型イオンプレーティング装置の概略図である。 図２は、実施例の半導体発光素子の概略断面図である。 図３は、実施例の半導体発光素子の製造工程の流れを示したフローチャートである。 図４Ａ及び図４Ｂは、実施例に係る第２の実験の結果を示すグラフ、及び結果をまとめた表である。 図５Ａ〜図５Ｃは、実施例に係る第３の実験の結果を示すグラフ、及び結果をまとめた表である。 図６Ａ及び図６Ｂは、それぞれ、実施例に係る第４の実験のサンプルの倍率５０万倍、倍率１５０万倍のＴＥＭ断面像である。 図７は、第４の実験のサンプルの倍率１５０万倍のＴＥＭ断面の全体像である。 図８Ａ〜図８Ｄは、図７の破線で囲んだＩＴＯ膜の部分を、半導体膜からの厚さ区分ごとに示す拡大図である。 図９は、第２、第３の実験で作製したサンプルの成膜条件と評価とをまとめた表である。 図１０Ａは、比較例及び実施例の、接触抵抗率測定用及びＴＥＭ観察用のサンプルの概略断面図であり、図１０Ｂは、接触抵抗率測定用サンプルの概略上面図であり、図１０Ｃは、比較例及び実施例の光透過率測定用サンプルの概略断面図である。 図１１は、比較例に係る第１の実験の、第１〜第４のサンプルの接触抵抗率と光透過率の測定結果をまとめた表である。 図１２Ａ及び図１２Ｂは、それぞれ、比較例の第２のサンプルの倍率５０万倍、倍率１５０万倍のＴＥＭ断面像である。 図１３Ａ及び図１３Ｂは、それぞれ、比較例の第３のサンプルの倍率５０万倍、倍率１５０万倍のＴＥＭ断面像である。 図１４Ａ及び図１４Ｂは、それぞれ、比較例の第４のサンプルの倍率５０万倍、倍率１５０万倍のＴＥＭ断面像である。

まず、比較例の透明導電膜の特性を調べた第１の実験について説明する。この実験では、比較例の透明導電膜の接触抵抗率と光透過率とを調べるとともに、透過型電子顕微鏡（ＴＥＭ）による断面観察を行なった。

図１０Ａは、接触抵抗率測定用及びＴＥＭ観察用のサンプルの概略断面図である。サファイア基板１０１上に、ｐｎ接合を含む発光構造を有する半導体膜１０２を形成した。半導体膜１０２は、基板１０１側から積層されたｎ型ＧａＮ層と、活性層と、ｐ型ＧａＮ層とを含み、ｎ型ＧａＮ層とｐ型ＧａＮ層とが活性層を介した接合を形成し、発光ダイオードが構成されている。活性層は、ＩｎＧａＮからなる井戸層と、ＧａＮからなる障壁層とを含む多重量子井戸層構造を有する。発光色は、例えば、波長４５０ｎｍの青色である。

半導体膜１０２上に透明導電膜１０３を形成した。透明導電膜１０３の材料及び成膜方法を変えて、４種類のサンプルを作製した。また、４種類のサンプルとも、光透過率向上のため、透明導電膜１０３の成膜後に、電気炉（ラピッドサーマルアニーリング装置）を用いて酸素雰囲気中での加熱（酸素アニール）を行なった。酸素アニールは各サンプルについて、接触抵抗率及び光透過率が最適となる温度条件及び時間条件を選択して行なった。

第１のサンプルは、透明導電膜材料としてＮｉ／Ａｕを用い、真空蒸着で成膜した。サファイア基板１０１側から順に、Ｎｉ、Ａｕを厚さ０．５ｎｍ、７．５ｎｍ積層した。酸素アニールは、４００℃で１分間行なった。

第２のサンプルは、透明導電膜材料としてインジウムスズ酸化物（ＩＴＯ）を用い、真空蒸着で成膜した。透明導電膜１０３の膜厚は２２０ｎｍとした。酸素アニールは、４００℃で１分間行なった。

第３のサンプルは、透明導電膜材料としてＩＴＯを用い、ＤＣマグネトロンスパッタリングで成膜した。透明導電膜１０３の膜厚は２２０ｎｍとした。酸素アニールは、６００℃で１分間行なった。

第４のサンプルは、透明導電膜材料としてＩＴＯを用い、アーク放電型イオンプレーティングで成膜した。透明導電膜１０３の膜厚は２２０ｎｍとした。酸素アニールは、６００℃で１分間行なった。第４のサンプルのアーク放電型イオンプレーティングの条件は、成膜温度２５℃（室温）、酸素分圧１．５×１０^−４Ｔｏｒｒ（図９の比較条件のもの）とした。

なお、同じ透明導電膜材料について、一般に、膜密度の高いものほど酸素アニールで高い温度を要する。これは、膜密度の低い透明導電膜ほど酸素との接触面積が広く、より低い熱エネルギで透明導電膜全体を酸化させることができるためであると考えられる。換言すれば、膜密度の低い透明導電膜ほど、低温で酸素の脱離がおきやすく、酸素雰囲気下でも高い温度での酸化が難しくなる。ＩＴＯ膜について、真空蒸着で成膜した第２のサンプルに比べて、ＤＣマグネトロンスパッタリング、アーク放電型イオンプレーティングで成膜した第３、第４のサンプルの方が、透明導電膜の膜密度が高いといえる。

ＩＴＯ膜の、下地の半導体膜との接触抵抗率を測定した。接触抵抗率の測定は、トランスミッションラインモデル（ＴＬＭ）法で行なった。

図１０Ｂは、ＴＬＭ測定用の、透明導電膜のパターン例を示す上面図である。半導体膜１０２上に、透明導電膜１０３が形成されている。透明導電膜１０３に、円の縁上の透明導電膜１０３を除去し下地の半導体膜１０２を露出させて、複数の円状のパターンが画定されている。円ごとに、縁の太さが異なる、つまり、円の内部と外部のＩＴＯ膜間の距離が異なるパターンとなっている。

図１０Ｃは、光透過率測定用サンプルの概略断面図である。サファイア基板１０１上に直接、透明導電膜１０３を形成した。サファイア基板１０１の厚さは、４３０μｍである。透明導電膜１０３の材料及び成膜方法を変えて、４種類のサンプルを作製した。また、４種類のサンプルとも、透明導電膜１０３の成膜後に酸素アニールを行なった。透明導電膜材料、成膜方法、及び酸素アニールの条件は、接触抵抗率測定用サンプルと同様としたので、光透過率測定用の各サンプルも、接触抵抗率測定用サンプルと対応させて、第１〜第４のサンプルと呼ぶこととする。

光透過率は、測定用光源から出射した白色光を、透明導電膜１０３側から入射させてサンプルを透過させ、サファイア基板１０１側に設置された受光素子で受けることにより測定された光透過率の４５０ｎｍ及び６７０ｎｍでの値を読み取ることで求めた。光透過率の測定手順は、まず、サンプルを置かずに白色光を直接受光素子で測定し、次に、サンプルを置いて同様に測定する。サンプル載置前後での各波長における強度変化から光透過率が求められる。光透過率は、透明導電膜１０３及びサファイア基板１０１の積層構造に対し測定されている。

なお、接触抵抗率測定用のサンプルを光透過率測定に用いたとすると、半導体膜１０２の発光波長の光を、半導体膜１０２が吸収してしまうので、正しい測定ができない。このため、光透過率測定用のサンプルを、接触抵抗率測定用のサンプルとは別に用意した。

図１１は、第１〜第４のサンプルの接触抵抗率と光透過率の測定結果をまとめた表である。Ｎｉ／Ａｕ膜を用いた第１のサンプルの接触抵抗率は４．７×１０^−４Ωｃｍ^２であり、ＩＴＯ膜を用いた第２〜第４のサンプルの接触抵抗率は、それぞれ、０．６８Ωｃｍ^２、４．８３Ωｃｍ^２、１．１４Ωｃｍ^２である。また、Ｎｉ／Ａｕ膜を用いた第１のサンプルの光透過率は５７％であり、ＩＴＯ膜を用いた第２〜第４のサンプルの接触抵抗率は、それぞれ、８３％、８１％、８３％である。

Ｎｉ／Ａｕ膜を用いた透明導電膜は、接触抵抗率は低いが、光透過率が６０％程度と低く、半導体発光素子からの光取り出し効率向上が難しい。一方、ＩＴＯ膜を用いた透明導電膜は、どのサンプルでも、光透過率は８０％程度と高いが、Ｎｉ／Ａｕ膜に比べて、半導体膜との接触抵抗率が高い。

ＩＴＯ膜を用いた第２〜第４のサンプル同士を比較すると、スパッタリングで成膜した第３のサンプルの接触抵抗率が高い。これは、成膜時にプラズマが、蒸着面であるｐ型ＧａＮ層にダメージを与えて高抵抗化させるためと考えられる。

図１２Ａ及び図１２Ｂは、それぞれ、第２のサンプル（ＩＴＯ膜／真空蒸着）の倍率５０万倍、倍率１５０万倍のＴＥＭ断面像である。

図１３Ａ及び図１３Ｂは、それぞれ、第３のサンプル（ＩＴＯ膜／スパッタリング）の倍率５０万倍、倍率１５０万倍のＴＥＭ断面像である。

図１４Ａ及び図１４Ｂは、それぞれ、第４のサンプル（ＩＴＯ膜／室温のアーク放電型イオンプレーティング）の倍率５０万倍、倍率１５０万倍のＴＥＭ断面像である。

これらのＴＥＭ像は、半導体膜とその上に形成されたＩＴＯ膜との界面近傍を示す。倍率１５０万倍のＴＥＭ像を見るとわかるように、どのサンプルでも、ＩＴＯ膜の半導体膜との界面に、粒子が周期的に配列されない、アモルファスと予想される層（以下、アモルファス的な層と呼ぶこととする）が形成されている。なお、ＩＴＯ膜中に観察されている粒子は、ＩＴＯ膜を構成する原子と思われるが、詳細は不明である。

なお、倍率５０万倍のＴＥＭ像を見るとわかるように、真空蒸着の第２のサンプルは、スパッタリング、アーク放電型イオンプレーティングで成膜した第３、第４のサンプルに比べて、ＩＴＯの膜密度が低い。スパッタリングやアーク放電型イオンプレーティングは、プラズマにより成膜材料を活性化するので、膜密度、膜の密着性を向上させやすい。

以上説明したように、ＩＴＯ膜は、Ｎｉ／Ａｕ膜に比べて高い光透過率を有するが、接触抵抗率を下げることが難しい。半導体発光素子において、ＩＴＯ膜の接触抵抗率の低下が望まれる。

次に、本発明の実施例による透明導電膜（ＩＴＯ膜）、及びそれを用いた半導体発光素子について説明する。実施例のＩＴＯ膜は、アーク放電型イオンプレーティングで成膜される。

図１は、実施例のＩＴＯ膜の成膜に用いられるアーク放電型イオンプレーティング装置の概略図である。真空チャンバ１０１内に、サンプル１０８を保持するホルダ１０３が設置されている。サンプル１０８は、ＩＴＯ膜を成膜する面を下に向けて、ホルダ１０３に取り付けられる。

ヒータ１１１が、熱拡散用の金属板１１３を介して、ホルダ１０３を加熱することにより、ホルダ１０３上のサンプル１０８が加熱される。ホルダ１０３は、保持面内でサンプル１０８を回転させることができる。

金属板１１３に取り付けられた熱電対１１２を用いて、ホルダ１０３の温度を測定することにより、サンプル１０８の温度が推定される。なお、熱電対１１２の測定温度は、ホルダ１０３の温度であり、サンプル１０８の温度そのものではなく、サンプル１０８の温度は、熱電対１１２の測定温度（ホルダ１０３の温度）に比べて、数℃〜十数℃低い可能性はある。ここでは、熱電対１１２で測定されたホルダ１０３の温度を、成膜温度とする。

プラズマガン１２０が、陽極１０４、陰極１０５、及び直流電源１０６を含む。直流電源１０６により、陽極１０４と陰極１０５との間に電圧を印加して、直流アーク放電プラズマ１１０を発生させる。

陽極１０４上に、ＩＴＯ焼結体であるターゲット１０９が載置されている。直流アーク放電プラズマ１１０により、（電子がターゲット１０９に衝突し、）ターゲット１０９からＩＴＯが蒸発する。

プラズマガン１２０の陽極１０４が、ホルダ１０３と対向して配置されている。ホルダ１０３上のサンプル１０８は、プラズマガン１２０の陽極１０４と陰極１０５との間には配置されず、また、陽極１０４（及び陰極１０５）から十分に離れて配置され、サンプル１０８が直流アーク放電プラズマ１１０に曝されることが防止されている。

ホルダ１０３と陽極１０４との間に、シャッタ１２１が配置されており、シャッタ１２１が、サンプル１０８とターゲット１０９との間を仕切っている。シャッタ１２１を開くことにより、ＩＴＯがサンプル１０８の表面に供給されて、ＩＴＯ膜を成膜することができる。

アーク放電型イオンプレーティング装置は、また、真空チャンバ１０１内への導入ガスの流量を調整するマスフローコントローラ１０７と、真空チャンバ１０１内を排気するポンプ１０２とを有する。マスフローコントローラ１０７を介して、プラズマ１１０の発生に必要なアルゴンと、ＩＴＯ成膜のため補われる酸素とが供給される。

アーク放電型イオンプレーティング法では、サンプル１０８が、直流アーク放電プラズマ１１０に曝されにくい。これにより、例えばスパッタリングと比べて、ＩＴＯ膜の下地となる半導体膜へのプラズマによるダメージが低減される。

次に、図２及び図３を参照して、実施例の半導体発光素子の製造方法について説明する。

図２は、実施例の半導体発光素子の概略断面図である。

図３は、実施例の半導体発光素子の製造工程の流れを示したフローチャートである。

まず、図３のステップＳ１に示すように、半導体膜の成長工程を行なう。成長基板１０として、Ｃ面サファイア基板を準備した。成長基板１０を、有機金属化学気相堆積（ＭＯＣＶＤ）装置に入れ、まず、水素雰囲気中で１０００℃、１０分間の加熱により、サーマルクリーニングを行なった。

次に、約５００℃で、ＴＭＧを１０．４μｍｏｌ／ｍｉｎ、ＮＨ_３を３．３ＬＭで３分間供給して、低温バッファ層であるＧａＮ層を形成した。

次に、１０００℃まで昇温し、３０秒間保持することで、低温バッファ層を結晶化させた。さらに、そのままの温度で、ＴＭＧを４５μｍｏｌ／ｍｉｎ、ＮＨ_３を４．４ＬＭで２０分間供給して、ＧａＮ層を厚さ約１μｍ形成した。低温バッファ層とこの層をまとめて、下地層２１と呼ぶこととする。

次に、１０００℃で、ＴＭＧを４５μｍｏｌ／ｍｉｎ、ＮＨ_３を４．４ＬＭ、ｎ型不純物源としてＳｉＨ_４を２．７×１０^−９μｍｏｌ／ｍｉｎで４０分間供給して、ｎ型ＧａＮからなるｎ型半導体層２２を厚さ約２μｍ形成した。

次に、ＩｎＧａＮ井戸層とＧａＮ障壁層の積層を１周期とした構造を５周期積層して、活性層２３を形成した。７００℃で、ＴＭＧを３．６μｍｏｌ／ｍｉｎ、ＴＭＩを１０μｍｏｌ／ｍｉｎ、ＮＨ_３を４．４ＬＭで３３秒間供給して、厚さ約２．２ｎｍのＩｎＧａＮ井戸層を形成し、ＩｎＧａＮ井戸層上に、ＴＭＧを３．６μｍｏｌ／ｍｉｎ、ＮＨ_３を４．４ＬＭで３２０秒間供給して、厚さ約１５ｎｍのＧａＮ障壁層を形成し、これを５周期分繰り返した。

次に、温度を８７０℃まで上げ、ＴＭＧを８．１μｍｏｌ／ｍｉｎ、ＴＭＡを７．５μｍｏｌ／ｍｉｎ、ＮＨ_３を４．４ＬＭ、ｐ型不純物源としてＣＰ２Ｍｇを２．９×１０^−７μｍｏｌ／ｍｉｎで５分間供給して、クラッド層としてｐ型ＡｌＧａＮ層を厚さ約４０ｎｍ形成した。

引き続きそのままの温度で、ＴＭＧを１８μｍｏｌ／ｍｉｎ、ＮＨ_３を４．４ＬＭ、ＣＰ２Ｍｇを２．９×１０^−７μｍｏｌ／ｍｉｎで７分間供給して、コンタクト層としてｐ型ＧａＮ層を厚さ約１５０ｎｍ形成した。ｐ型ＡｌＧａＮクラッド層とｐ型ＧａＮコンタクト層とをまとめて、ｐ型半導体層２４と呼ぶこととする。

ｎ型半導体層２２とｐ型半導体層２４とが、活性層２３を介してｐｎ接合を形成し、発光ダイオードが形成されている。下地層２１、ｎ型半導体層２２、活性層２３、及びｐ型半導体層２４をまとめて、半導体膜２０と呼ぶこととする。なお、最小限、ｎ型半導体層とｐ型半導体層とを含むｐｎ接合が形成されていれば、例えば多重量子井戸構造の活性層が省かれていても、発光構造を構成することは可能である。

次に、図３のステップＳ２に示すように、ドライエッチング工程を行なう。半導体膜２０の一部を、例えば反応性イオンエッチング（ＲＩＥ）等によりエッチングして、ｎ型半導体層２２を露出させた。露出したｎ型半導体層２２の上面は、ｎ側電極の形成領域となる。

なお、サファイア基板１０が絶縁性であるので、ｎ型半導体層２２上にｎ側電極形成領域を確保するために、このエッチング工程を行なっている。成長基板として、ｎ型導電性の基板、例えばｎ型ＧａＮ基板等を用いる場合は、成長基板裏面にｎ側電極を形成することが可能なので、このようなエッチング工程を省くことが可能である。

次に、図３のステップＳ３に示すように、透明導電膜（ＩＴＯ膜）の形成工程を行なう。半導体膜２０のｐ型ＧａＮコンタクト層上に、アーク放電型イオンプレーティングにより、ＩＴＯ膜３０を形成した。さらに図１も参照して、説明を続ける。

成長基板１０に半導体膜２０が形成されたサンプル１０８を、半導体膜２０が下向きになるようにホルダ１０３に保持し、ポンプ１０２で真空チャンバ１０１を排気しながら、ヒータ１１１でホルダ１０３を所望の温度まで昇温させ、温度が安定するまで１時間ほど排気を続けながら放置する。

目標の真空度（例えば約４．０×１０^−６Ｔｏｒｒ）及び目標の成膜温度（例えば２００℃）に達したら、次に、プラズマガン１２０でプラズマ１１０を発生させる。プラズマ１１０は、マスフローコントローラ１０７を介してアルゴンガスを例えば１００ｓｃｃｍ、供給するとともに、プラズマガン１２０の電源１０６を入れ、例えば電圧約５０Ｖで電流を２０Ａ〜２５Ａ程度に調整して、発生させる。

アルゴンガスの流量を、例えば約７ｓｃｃｍに絞ることにより、プラズマ１１０をターゲット１０９に集中させて、ＩＴＯの蒸発を開始させる。本実施例では、ターゲット１０９として、Ｓｎ７．５ｗｔ％のＩＴＯ焼結体を用いている。

プラズマ１１０を発生させ、ＩＴＯを蒸発させるとともに、マスフローコントローラ１０７を介して酸素を供給する。酸素供給量は、例えば流量１４ｓｃｃｍである。そして、シャッタ１２１を開け、ターゲット１０９から蒸発したＩＴＯを、マスフローコントローラ１０７を介して導入した酸素とともに、サンプル１０８上に供給し、ＩＴＯ膜３０を成長させる。成膜レートは、例えば約０．５ｎｍ／ｓｅｃである。

実施例では、２２０ｎｍの厚さのＩＴＯ膜３０を形成した。ＩＴＯ膜３０成膜直前の真空チャンバの真空度は、約３．５×１０^−６Ｔｏｒｒ〜約４．０×１０^−６Ｔｏｒｒであった。例えば、ＩＴＯ膜成膜中のアルゴン流量７ｓｃｃｍは、圧力（アルゴン分圧）に換算して１．２×１０^−４Ｔｏｒｒ、酸素流量１４ｓｃｃｍは、圧力（酸素分圧）に換算して２．３×１０^−４Ｔｏｒｒであり、この条件でのＩＴＯ成膜中の真空度は（全圧）は、３．６×１０^−４Ｔｏｒｒである。

なお、サンプル１０８をホルダ１０３に保持する前に、あらかじめターゲット１０９からＩＴＯを蒸発させ、真空チャンバ１０１の内壁に少しＩＴＯ膜を形成しておくと、後のサンプル１０８上の成膜時に成膜レート等が安定しやすい。

なお、ＩＴＯ膜３０の成膜中に、ホルダ１０３でサンプル１０８を回転させることにより、ＩＴＯ膜３０の面内均一性を向上させることができる。

次に、図３のステップＳ４に示すように、ＩＴＯ膜３０のパターニング工程を行なう。ＩＴＯ膜３０上全面にフォトレジストを塗布し、フォトリソグラフィにより、ＩＴＯ膜３０を残したい領域上にレジストマスクを形成する。次に、レジストマスクの形成されないＩＴＯ膜３０の不要部分を、例えば、関東化学製のＩＴＯ０２溶液に４０℃で３０秒間〜５００秒間浸すことにより除去する。その後、レジストマスクを除去する。

次に、図３のステップＳ５に示すように、ＩＴＯ膜のアニール工程を行なう。酸素を含む雰囲気中において、例えば６００℃で１分間の加熱を行なう（酸素アニール）。成膜直後のＩＴＯ膜は、まだ酸素欠陥が多く存在し、これに起因して例えば７０％前後の低い光透過率を示す。酸素アニールで酸素欠陥を減らすことにより、光透過率が例えば８０％前後まで向上する。

なお、酸素アニールの温度は５００℃〜７００℃の範囲が好ましく、アニール時間は１分間〜５分間の範囲が好ましい。

次に、図３のステップＳ６に示すように、電極形成工程を行なう。フォトリソグラフィ、真空蒸着を用いて、ＩＴＯ膜３０の一部上にｐ側電極パッド４０を形成し、また、ステップＳ２のドライエッチング工程で露出させたｎ型半導体層２２上にｎ側電極５０を形成する。ｐ側電極パッド４０及びｎ側電極５０には、例えば、Ｔｉ／Ａｌ合金等が用いられる。

次に、実施例のＩＴＯ膜の特性を調べた第２〜第４の実験について説明する。まず、第２の実験について説明する。第２の実験では、上述のステップＳ３で説明したＩＴＯ成膜工程において、ＩＴＯの成膜温度を様々に変化させて多数のサンプルを作製し、成膜温度と接触抵抗率及び光透過率との関係、及び、成膜温度とＩＴＯ膜のパターニング特性との関係を調べた。

比較例で説明したのと同様に、接触抵抗率測定用のサンプルとして、図１０Ａに示したような、半導体膜上にＩＴＯ膜が形成された構造のものを準備した。また、光透過率測定用のサンプルとして、図１０Ｃに示したような、基板上に直接ＩＴＯ膜が形成された構造のものを準備した。

接触抵抗率測定用のサンプルは、実施例の半導体発光素子の製造方法から、ドライエッチング工程Ｓ２及び電極形成工程Ｓ６を省いて作製できる。

光透過率測定用のサンプルは、実施例の半導体発光素子の製造方法から、半導体膜成長工程Ｓ１、ドライエッチング工程Ｓ２、電極形成工程Ｓ６を省き、成長基板上に直接ＩＴＯ膜を形成することにより作製できる。

接触抵抗率測定用のサンプルと、光透過率測定用のサンプルとを、ＩＴＯの成膜温度５０℃、１００℃、１５０℃、２００℃、及び２５０℃で作製した。どのサンプルについても、酸素を分圧１．５×１０^−４Ｔｏｒｒ程度で供給してＩＴＯを成膜し、ＩＴＯ膜の厚さは２２０ｎｍとし、ＩＴＯ成膜後の酸素アニールを、６００℃で１分間行なった。

比較例の第１の実験と同様に、ＩＴＯ膜の半導体膜との接触抵抗率はＴＬＭ法で測定し、光透過率はサファイア基板（厚さ４３０μｍ）とＩＴＯ膜との積層構造に対して測定した。また、パターニング特性は、アンダーエッチや、場所によるムラがある場合に不良と評価した。

なお、実際の半導体発光素子では、半導体膜上のＩＴＯ膜の光透過率が重要となる。光透過率測定のサンプルは、基板上にＩＴＯ膜を形成しており、下地が半導体膜ではない。しかし、ＩＴＯ膜の光透過率には、下地との界面部分よりもバルク部分の方が大きく影響すると考えられる。従って、成膜条件やアニール条件が同様であれば、下地が異なっていても、基板上にＩＴＯ膜を形成したサンプルの光透過率測定値から、実際の半導体発光素子における光透過率の傾向が推測される。

図４Ａ及び図４Ｂは、第２の実験の結果を示すグラフ、及び結果をまとめた表である。図４Ａのグラフの横軸が成膜温度を℃単位で示し、左側の縦軸が接触抵抗率をΩｃｍ^２単位で示し、右側の縦軸が光透過率を％単位で示す。曲線Ｃ１が、接触抵抗率を示し、曲線Ｃ２が、波長４５０ｎｍの青色に対する光透過率を示し、曲線Ｃ３が、波長６７０ｎｍの赤色に対する光透過率を示す。

なお、成膜温度を室温２５℃とした比較例のサンプルに対する測定結果を白抜きのプロットで示す。

接触抵抗率は、成膜温度上昇につれ低下する傾向がある。特に、室温２５℃から１００℃までで、急激な低下が見られる。１００℃と１５０℃の接触抵抗率はほぼ等しいが、成膜温度１５０℃以上で再び低下する。

成膜温度２５℃での接触抵抗率１．１４Ωｃｍ^２に比べ、成膜温度１００℃での接触抵抗率９．００×１０^−３Ωｃｍ^２は２桁程度、成膜温度１５０℃での接触抵抗率１．０４×１０^−２Ωｃｍ^２も２桁程度、成膜温度２００℃での接触抵抗率２．７６×１０^−３Ωｃｍ^２は３桁程度、成膜温度２５０℃での接触抵抗率１．３３×１０^−４Ωｃｍ^２は４桁程度低下している。

なお、室温から１００℃までの急激な接触抵抗率の低下は、ＩＴＯ膜の密度向上により下地の半導体膜との接触面積が増加したことが一因ではないかと推測される。また、１５０℃以上での接触抵抗率の低下は、後述するように、ＩＴＯの結晶化が進んだためではないかと思われる。なお、これらは、温度依存性についての１つの考え方を示すものであり、原因を断定するものではない。

なお、さらに、後述の第４の実験で説明するような、半導体膜との界面でＩＴＯ膜中の粒子が周期的に並んだ構造が、接触抵抗率の低下に寄与していると考えられる。

光透過率は、波長４５０ｎｍ、６７０ｎｍの場合とも、成膜温度２５℃〜２５０℃の範囲で、８０％以上と高い。波長４５０ｎｍに対する光透過率は、成膜温度２００℃程度までほぼ一定であり、成膜温度２５０℃になるとやや低下する。波長６７０ｎｍに対する光透過率は、成膜温度１５０℃程度までほぼ一定であり、成膜温度２００℃以上になるとやや低下する。なお、波長６７０ｎｍの２５０℃のプロットは、波長４５０ｎｍの２５０℃のプロットと重なっている。

なお、高温側で光透過率が低下する理由は、温度上昇とともに酸素の吸収よりも脱離が優位に起こるようになり、ＩＴＯ膜中に酸素が取り込まれにくくなるためではないかと思われる。なお、これは、温度依存性についての１つの考え方を示すものであり、原因を断定するものではない。

パターニング時間は、成膜温度２５℃〜１５０℃で６０秒と一定であるが、１５０℃以上で急激に長くなる傾向が見られ、２００℃では１８０秒となり、２５０℃では４８０秒に伸びている。また、成膜温度２５℃〜１５０℃でパターニング不良が見られ、２００℃以上ではパターニング不良が見られなくなる。

成膜温度１５０℃までのパターニング時間は、６０秒以下と非常に短く、剥離、アンダーエッチ等が発生しやすく、パターニング精度を維持するのが難しい。成膜温度２００℃以上では、１８０秒〜５００秒程度と扱いやすいパターニング時間となっており、パターニング精度を高めやすい。

ＩＴＯの薄膜には、アモルファス相と結晶相とがある（２相が混在する場合もある）。アモルファス相は結晶相に比べ、エッチャントに除去されるまでの時間が極端に短いという知見が得られている。第２の実験の結果から、成膜温度１５０℃より高い温度で、ＩＴＯ膜の結晶化が促進され、パターニング特性が向上したと推測される。

このように、第２の実験より、成膜温度を１００℃以上とすると１×１０^−２Ωｃｍ^２のオーダ以下の接触抵抗率が得られることがわかった。さらに、成膜温度を２００℃以上とすると１×１０^−３Ωｃｍ^２のオーダ以下の接触抵抗率が得られ、さらに、成膜温度を２５０℃以上とすると１×１０^−４Ωｃｍ^２のオーダ以下の接触抵抗率が得られることがわかった。

従って、低い接触抵抗率を得るという観点からは、ＩＴＯの成膜温度を１００℃以上とすることが好ましい。成膜温度を２００℃以上、さらに好ましくは２５０℃以上とすることにより、接触抵抗率をさらに低下させられる。

光透過率は、高温側ほど低下する傾向があるが、成膜温度１００℃〜２５０℃の範囲では、青色、赤色とも、８０％以上の高い光透過率が得られた。

なお、成膜温度３００℃程度までは、青色について、７５％程度以上の高い光透過率が得られると考えられる。高い光透過率を得るという観点からは、成膜温度を３００℃より低くすることが好ましい。

なお、成膜温度２５０℃以上で、赤色の光透過率よりも青色の光透過率が低くなっており、赤色、さらにはその間の可視光全体の波長について、青色よりも高い光透過率が得られるといえよう。なお、光透過率はサファイア基板も含めて測定されているので、ＩＴＯ膜単独の光透過率はこれよりも高くなる。

なお、本願発明者らは、成膜温度３００℃でもサンプルを作製したが、成膜温度が３００℃まで高くなると、ＩＴＯ膜の厚みの均一性を高めることが難しいことがわかった。ＩＴＯ膜の厚みの均一性の観点からも、成膜温度は３００℃より低いことが好ましい。

ＩＴＯ膜のパターニング特性は、成膜温度１５０℃から２００℃の間で急激に良くなることがわかった。１５０℃〜２００℃の間の、例えば１７５℃以上の成膜温度とすることにより（さらに好ましくは２００℃以上とすることにより）、良好なパターニング特性が得られるであろう。

低い接触抵抗率、高い光透過率、及び良好なパターニング特性のすべてを考慮すると、実験した成膜温度では２００℃が最も好ましいといえる。２００℃の前後の範囲、例えば１７５℃〜２５０℃が、特に好ましいＩＴＯの成膜温度範囲と評価される。

次に、第３の実験について説明する。第３の実験では、上述のステップＳ３で説明したＩＴＯ成膜工程において、ＩＴＯ成膜時の酸素供給量を様々に変化させて多数のサンプルを作製し、酸素供給量と接触抵抗率及び光透過率との関係、及び、酸素供給量とＩＴＯ膜のパターニング特性との関係を調べた。

第２の実験と同様に、接触抵抗率測定用のサンプル及び光透過率測定用のサンプルとして、それぞれ、図１０Ａに示したような、半導体膜上にＩＴＯ膜が形成された構造のものと、図１０Ｃに示したような、基板上に直接ＩＴＯ膜が形成された構造のものを準備した。

接触抵抗率測定用のサンプルと、光透過率測定用のサンプルとを、ＩＴＯ成膜時の酸素供給量を、酸素分圧０Ｔｏｒｒから６×１０^−４Ｔｏｒｒ程度まで変化させて作製した。ＩＴＯの成膜温度が１００℃と２００℃のサンプルを作製した。どのサンプルについても、ＩＴＯ膜の厚さは２２０ｎｍとし、ＩＴＯ成膜後の酸素アニールを、６００℃で１分間行なった。

第２の実験と同様に、ＩＴＯ膜の半導体膜との接触抵抗率はＴＬＭ法で測定し、光透過率はサファイア基板（厚さ４３０μｍ）とＩＴＯ膜との積層構造に対して測定した。また、パターニング特性は、アンダーエッチや、場所によるムラがある場合に不良と評価した。

図５Ａ〜図５Ｃは、第３の実験の結果を示すグラフ、及び結果をまとめた表である。図５Ａのグラフの横軸が酸素供給量（分圧）をＴｏｒｒ単位で示し、左側の縦軸が接触抵抗率をΩｃｍ^２単位で示し、右側の縦軸が光透過率を％単位で示す。曲線Ｃ４が、接触抵抗率を示し、曲線Ｃ５が、波長４５０ｎｍ及び波長６７０ｎｍに対する光透過率を示す。図５Ｂ及び図５Ｃが、それぞれ、成膜温度２００℃、１００℃の結果をまとめた表である。

接触抵抗率の酸素供給量依存性は、成膜温度１００℃のサンプル及び成膜温度２００℃のサンプルの双方で似ており、両温度での依存性をまとめて１つの曲線Ｃ４で示す。接触抵抗率は、酸素分圧を０Ｔｏｒｒから増やすにつれ低下し、酸素分圧が２．４×１０^−４Ｔｏｒｒ程度で最小となり、酸素分圧を２．４×１０^−４Ｔｏｒｒ程度からさらに増やすにつれ上昇する。

酸素分圧が０Ｔｏｒｒ、６×１０^−４Ｔｏｒｒ程度とも、接触抵抗率は１×１０^−２Ωｃｍ^２程度であり、酸素分圧が２．４×１０^−４Ｔｏｒｒ程度で、接触抵抗率は１×１０^−３Ωｃｍ^２程度に下がる。

なお、酸素分圧２．４×１０^−４Ｔｏｒｒ程度までの接触抵抗率低下は、酸素供給なしから酸素を増やしていくことにより、ＩＴＯ膜中の酸素欠陥が減ったことによると推測される。つまり、酸素原子が欠陥を埋めることにより、ＩＴＯ膜内に存在するキャリアの移動度が上昇して接触抵抗率が減少したものと考えられる。また、酸素分圧２．４×１０^−４Ｔｏｒｒ程度からの接触抵抗率上昇は、酸素供給量が多くなりすぎることにより、キャリアを供給していた酸素欠陥が減少したことに起因すると推測される。なお、これらは、１つの考え方を示すものであり、原因を断定するものではない。

光透過率の酸素供給量依存性は、成膜温度１００℃のサンプル及び成膜温度２００℃のサンプルの双方で似ているとともに、さらに、波長４５０ｎｍ及び波長６７０ｎｍの双方で似ており、これらをまとめて両１つの曲線Ｃ５で示す。光透過率は、酸素分圧が０Ｔｏｒｒから６×１０^−４Ｔｏｒｒ程度まで、８０％程度でほぼ一定である。

パターニング特性について、第２の実験と同様に、成膜温度１００℃では、いずれのサンプルも、パターニング時間が６０秒以下と短く、パターニング不良が見られる。成膜温度２００℃で酸素分圧が１．４×１０^−４Ｔｏｒｒ以上のサンプルでは、第２の実験と同様に、パターニング時間が１８０秒以上と長く、パターニング不良が見られない。

成膜温度２００℃でも、酸素分圧の低い０Ｔｏｒｒと２．０×１０^−５Ｔｏｒｒのサンプルでは、パターニング時間が３０秒以下と短く、パターニング不良が少し見られた。なお、この理由は、成膜中の酸素分圧が低すぎるために、ＩＴＯ膜中からの酸素脱離が起こり、ＩＴＯ膜中の酸素欠陥が多くなったためであると推測される。なお、これは、１つの考え方を示すものであり、原因を断定するものではない。ＩＴＯは、酸素欠陥が多いほど結晶性が悪くなりやすく、また、エッチャントに対する耐性も下がり、エッチングレートが速くなる。

なお、比較として、成膜温度を室温とし、酸素供給量を変化させたサンプルについて接触抵抗率の酸素供給量依存性を調べたところ、成膜温度を１００℃以上の高温としたサンプルのような、所定の酸素供給量で接触抵抗率が最小となる依存性は見られなかった。

このように、第３の実験より、成膜温度１００℃及び２００℃において、酸素分圧２．４×１０^−４Ｔｏｒｒ付近で、接触抵抗率を特に低くできることがわかった。従って、成膜温度を１００℃以上とし、酸素分圧を２．４×１０^−４Ｔｏｒｒの付近、例えば１．４×１０^−４Ｔｏｒｒ〜３．４×１０^−４Ｔｏｒｒとすることが特に好ましいといえる。

次に、第４の実験について説明する。第４の実験では、実施例のＩＴＯ膜のＴＥＭによる断面観察を行なった。ＴＥＭ観察用サンプルは、接触抵抗率測定用サンプルと同様の構造（半導体膜上にＩＴＯ膜が形成された構造）のものである。なお、接触抵抗率測定用サンプルとは別サンプルである。接触抵抗率測定用サンプルとＴＥＭ観察用サンプルは、ＩＴＯ成膜までは同じウエハ上で行っている。ウエハを分割後に、接触抵抗率測定用サンプルはＩＴＯ膜をＴＬＭ測定のためにパターニングし、ＴＥＭ観察用サンプルはＩＴＯ膜をパターニングせずにそのまま用いている。

ＩＴＯの成膜条件は、成膜温度が２００℃、成膜時の真空チャンバ内の真空度が３．５×１０^−４Ｔｏｒｒ〜４．０×１０^−４Ｔｏｒｒ、酸素分圧が２．４×１０^−４Ｔｏｒｒ（酸素流量１４ｓｃｃｍ）、アルゴン分圧が１．２×１０^−４Ｔｏｒｒ（アルゴン流量７ｓｃｃｍ）であり、Ｓｎ７．５ｗｔ％のＩＴＯターゲットを用い、成膜レートが約０．５ｎｍ／ｓｅｃに保たれるように、プラズマガンの電圧を約５０Ｖとし、電流を２０Ａ〜２５Ａに調整した。ＩＴＯの成膜後、電気炉で６００℃、１分間の酸素アニールを行なった。

図６Ａ及び図６Ｂは、それぞれ、第４の実験のサンプルの倍率５０万倍、倍率１５０万倍の、半導体膜とＩＴＯ膜との界面近傍のＴＥＭ断面像である。図６Ｂの倍率１５０万倍のＴＥＭ像は、図６Ａの破線で示す界面部分を拡大して示す。

実施例の倍率１５０万倍のＴＥＭ像を、比較例（真空蒸着、スパッタリング、室温のアーク放電型イオンプレーティングによるＩＴＯ膜）のそれ（図１２Ｂ、図１３Ｂ、図１４Ｂ参照）と比べる。実施例のＩＴＯ膜は、比較例のＩＴＯ膜と異なり、半導体膜との界面にアモルファス的な層が形成されておらず、粒子が周期的に並んだ結晶的な層が、半導体膜上に直接形成されている。ＩＴＯ膜は、ＴＥＭ像に示す範囲で、半導体膜との界面からバルク部分まで連続して、粒子が周期的に並んだ構造となっている。

なお、ＩＴＯ膜の下地の半導体結晶膜でも、粒子が周期的に並んだ構造が観察される。なお、ＩＴＯ膜中、半導体膜中に観察されている粒子は、それぞれ、ＩＴＯ膜、半導体膜を構成する原子と思われるが、詳細は不明である。

比較例のＩＴＯ膜は、高い接触抵抗率を示し、また、室温のアーク放電型イオンプレーティングによるものであっても、半導体膜との界面にアモルファス的な層が形成されていた。本願発明者は、比較例のＩＴＯ膜において、半導体膜との界面にＩＴＯのアモルファス的な層が介在していることが、ＩＴＯ膜の高い接触抵抗率の１つの原因ではないかと考えている。

図６Ｂに示すサンプルでは、ＩＴＯ膜の半導体膜との界面にアモルファス的な層が形成されることなく、結晶的な層が形成できている。図４Ａのグラフを参照して、成膜温度が室温から１００℃にかけて、接触抵抗率が急激に下がることを説明した。高い成膜温度（例えば１００℃以上）とすることにより、ＩＴＯ膜の界面状態が改善し、接触抵抗率の低下に寄与しているものと思われる。

図７は、第４の実験のサンプルの倍率１５０万倍のＴＥＭ断面の全体像である。ＴＥＭ像中に観察されるＩＴＯ膜の厚さは６０ｎｍである。

図８Ａ〜図８Ｄは、図７の破線で囲んだＩＴＯ膜の部分を、半導体膜界面からの厚さ区分ごとに示す拡大図であり、図８Ａが界面から厚さ１０ｎｍまで、図８Ｂが厚さ１０ｎｍから３０ｎｍまで、図８Ｃが厚さ３０ｎｍから５０ｎｍまで、図８Ｄが厚さ５０ｎｍから６０ｎｍまでを示す。

実施例のＩＴＯ膜は、半導体膜との界面から少なくとも６０ｎｍの厚さまで、粒子が周期的に配置された構造を持つことがわかる。

なお、半導体発光素子の透明導電膜としてのＩＴＯ膜の厚さは、少なくとも６０ｎｍ以上であることが好ましい。６０ｎｍより薄いと、ＩＴＯ膜の断面積が狭くなりすぎ、シート抵抗を十分に下げられない。シート抵抗が高いと、面内での電流拡散が不十分となり、発光面積を広げることが困難となる。

一方、半導体発光素子の透明導電膜としてのＩＴＯ膜の厚さは、３００ｎｍ以下であることが好ましい。３００ｎｍより厚いと、光透過率が低くなりすぎ、また、膜の面内での均一性を高めることが難しくなる。

従って、ＩＴＯ膜の厚さは、６０ｎｍ〜３００ｎｍの範囲であることが好ましい。低いシート抵抗と高い光透過率とするため、より好ましい膜厚は、１００ｎｍ〜２５０ｎｍである。なお、波長４５０ｎｍの青色発光で、発光素子を樹脂封止することを想定した場合、ＩＴＯ膜の膜厚を１１０ｎｍあるいは２２０ｎｍとすることにより、干渉で光が弱まる効果を抑えて、高い光透過率が得られる。

以上説明したように、ＩＴＯ膜を、アーク放電型イオンプレーティングを用い成膜温度１００℃以上で形成することにより、下地の半導体膜との接触抵抗率を低下させることができる。

例えば室温のアーク放電型イオンプレーティングで形成したＩＴＯ膜は、１Ωｃｍ^２程度の高い接触抵抗率であるのに対し、実施例の、高い成膜温度で行なうアーク放電型イオンプレーティングで形成したＩＴＯ膜は、１×１０^−２Ωｃｍ^２程度以下の低い接触抵抗率を有する。

さらに、成膜温度を例えば１７５℃以上とすれば、ＩＴＯ膜の良好なパターニング特性も得られると考えられる。

なお、ＩＴＯ膜の光透過率や膜厚均一性の、成膜温度上昇に起因する低下を抑制する観点からは、成膜温度は３００℃より低いことが好ましい。

また、分圧１．４×１０^−４Ｔｏｒｒ〜３．４×１０^−４Ｔｏｒｒの範囲で酸素を供給しながらＩＴＯ膜を形成することにより、接触抵抗率をさらに低下させることができる。

実施例のＩＴＯ膜として、半導体膜に接する界面から少なくとも６０ｎｍ以上の厚さまで、粒子が周期的に配置された構造を持つものが得られた。このような構造は、接触抵抗率の低下に寄与するものと推測される。

なお、上記実施例では、ＩＴＯ膜と接する下地がＧａＮ層であったが、少なくとも、Ａｌ_ｘＩｎ_ｙＧａ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）と表されるＩＩＩ族窒化物半導体層について、同様な効果が期待されよう。

なお、図９に、第２、第３の実験で作製したサンプルの成膜条件と評価とをまとめる。条件１〜５が、第２の実験のサンプルに対応し、条件６、２、７〜１０が、第３の実験の成膜温度１００℃のサンプルに対応し、条件１１、１２、４、１３〜１６が、第３の実験の成膜温度２００℃のサンプルに対応する。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

１０ 成長基板
２０ 半導体膜
３０ 透明導電膜
４０、５０ 電極
１０８ サンプル
１０９ ターゲット
１１０ 直流アーク放電プラズマ
１２０ プラズマガン
を有する半導体発光素子。

Claims (5)

1. Ａｌ_ｘＩｎ_ｙＧａ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を含み、発光構造を有する半導体膜と、
   前記半導体膜上に形成され、インジウムスズ酸化物を含み、前記半導体膜から放出された光を透過させる透明導電膜と
   を有し、
   前記透明導電膜は、前記半導体膜に接する界面部において、倍率１５０万倍のＴＥＭ像で観察される粒子が前記界面から少なくとも６０ｎｍ以上の厚さまで周期的に配置された構造を持ち、
   前記半導体膜は、前記透明導電膜に接する界面部において、倍率１５０万倍のＴＥＭ像で観察される粒子が周期的に配置された構造を持つ、
   半導体発光素子。
2. 前記透明導電膜は、前記半導体膜との接触抵抗率が１×１０ ^−２ Ωｃｍ ^２ 以下である請求項１に記載の半導体発光素子。
3. 成長基板上に、Ａｌ_ｘＩｎ_ｙＧａ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を含み、発光構造を有する半導体膜を成膜する工程と、
   前記半導体膜上に、アーク放電型イオンプレーティングにより、１００℃以上の成膜温度で、インジウムスズ酸化物を含む透明導電膜を形成する工程と
   を有し、
   前記透明導電膜を形成する工程は、酸素分圧１．４×１０ ^−４ Ｔｏｒｒ〜３．４×１０ ^−４ Ｔｏｒｒの範囲で酸素を供給しながら行われる半導体発光素子の製造方法。
4. 前記透明導電膜の成膜温度が、１７５℃以上である請求項３に記載の半導体発光素子の製造方法。
5. さらに、前記透明導電膜の形成後、酸素を含む雰囲気において、５００℃〜７００℃の範囲の温度でアニールを行なう請求項３または４に記載の半導体発光素子の製造方法。