KR101164663B1 - 반도체 발광 소자 및 그 제조방법 - Google Patents

반도체 발광 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101164663B1
KR101164663B1 KR1020107014047A KR20107014047A KR101164663B1 KR 101164663 B1 KR101164663 B1 KR 101164663B1 KR 1020107014047 A KR1020107014047 A KR 1020107014047A KR 20107014047 A KR20107014047 A KR 20107014047A KR 101164663 B1 KR101164663 B1 KR 101164663B1
Authority
KR
South Korea
Prior art keywords
convex
region
electrode
light emitting
semiconductor
Prior art date
Application number
KR1020107014047A
Other languages
English (en)
Other versions
KR20100085193A (ko
Inventor
요헤이 와카이
히로아키 마츠무라
겐지 오카
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20100085193A publication Critical patent/KR20100085193A/ko
Application granted granted Critical
Publication of KR101164663B1 publication Critical patent/KR101164663B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Weting (AREA)

Abstract

신뢰성이 높고 배광성이 양호한 반도체 발광 소자를 제공한다. 반도체 발광 소자(1)는 반도체 적층체(40)가 기판(10)에 실장되는 면과는 반대쪽의 광취출면 위에 설치된 n측 전극(50)을 가진다. 광취출면의 제1 볼록 영역(80)과 제2 볼록 영역(90)에 여러 개의 볼록부가 마련된다. 제2 볼록 영역(90)은 제1 볼록 영역(80)과 n측 전극(50) 사이에서 n측 전극(50)과 반도체 적층체(40)의 계면에 인접한다. 제1 볼록 영역(80)에 마련된 제1 볼록부의 기단은 n측 전극(50)과 반도체 적층체(40)의 계면보다도 발광층(42)쪽에 위치하고, 제2 볼록 영역(90)에 마련된 제2 볼록부의 기단은 제1 볼록부의 기단보다도 n측 전극(50)과 반도체 적층체(40)의 계면쪽에 위치한다.

Description

반도체 발광 소자 및 그 제조방법{Semiconductor light emitting element and method for manufacturing the same}
본 발명은 반도체 발광 소자에 관한 것으로서, 특히 광취출 효율을 높이기 위해 광취출면에 요철 형상을 형성한 반도체 발광 소자 및 그 제조방법에 관한 것이다.
종래 LED 등의 반도체 발광 소자에서 광취출측의 반도체층 표면에는 그 일부에 전극이 형성됨과 동시에 반도체층으로부터의 광취출 효율을 향상시키기 위해 여러 개의 요철 형상이 형성되는 경우가 있다. 예를 들면, 일본특개 2000-196152호 공보, 일본특개 2005-5679호 공보, 일본특개 2003-69075호 공보, 일본특개 2005-244201호 공보, 일본특개 2006-147787호 공보에 기재된 기술이 알려져 있다.
일본특개 2000-196152호 공보에 기재된 발광 소자는 광취출측의 반도체층 표면에 반구형 요철이 간격을 두고 다수 형성되고 그 위에 투명 전극이 형성되고 그 위에 본딩 패드가 선택적으로 적층되어 있다. 요철을 형성하는 방법은 이하와 같다. 즉, 소정 간격을 두고 병설한 여러 개의 레지스터를 열처리에 의해 용융 연화시켜 횡단면이 반원형의 「반구형」으로 변형된 것을 광취출측의 반도체층 표면에 전사함으로써 요철을 형성한다.
일본특개 2005-5679호 공보에 기재된 발광 소자는 광취출측의 반도체층 표면에 2차원 주기 구조의 요철이 식각으로 형성되어 있다. 광취출측에서 요철이 형성되지 않은 부분에는 n측 전극과 p측 전극이 단차를 두고 형성되어 있다.
일본특개 2003-69075호 공보에 기재된 발광 소자는 질화갈륨계 화합물 반도체 기판상에 질화갈륨계 화합물 반도체가 적층되어 이루어지고, 질화갈륨계 화합물 반도체 기판의 소자를 적층하는 면과는 반대쪽 면에 요철이 식각으로 형성되어 있다. 이 요철 위에는 전극이 형성되어 있다.
일본특개 2005-244201호 공보에 기재된 발광 소자는 광취출측의 반도체층 표면에 다수의 길쭉한 공극이 형성된 다공질 구조와 그 다공질 구조를 둘러싼 전극을 가지고 있다. 이 다공질 구조의 형성 방법은 다음과 같다. 즉, 웨이퍼로 이루어진 사파이어 기판 위에 n형 반도체층, 활성층, p형 전자 장벽층, p형 비뚤어진(歪) 초격자층 및 p형 콘택층을 차례대로 형성하고 개구형 광취출부의 주연(周緣)이 되도록 p측 오믹 전극을 형성한 후 각 반도체층이 적층된 웨이퍼를 약액에 담근다. 이로써 p형 콘택층의 광취출부에 다공질 구조가 형성된다. 이 때 다공질 구조를 둘러싸는 주연 부분에 p측 오믹 전극이 남는다. 아울러 다공질 구조의 형성 후 n측 전극이 식각으로 형성된다.
일본특개 2006-147787호 공보에 기재된 발광 소자는 광취출측의 반도체층 표면에 기판의 계면으로부터 생긴 관통 전이((轉移)를 기점으로 하여 결정 성장시에 자연 발생하는 요철이 형성되어 있다. 요철 위에는 전극이 형성되어 있다.
또 광취출측 면에 요철이 형성된 발광 소자에서 광취출측 면과는 반대쪽에 p측 전극 및 n측 전극이 형성된 것이 일본특개 2007-88277호 공보에 기재되어 있다. 일본특개 2007-88277호 공보에 기재된 발광 소자는 사파이어 기판상에 발광층을 포함한 반도체가 적층되어 이루어지고 사파이어 기판의 발광층이 형성되는 면과는 반대쪽 면(광취출측 면)에 볼록부를 가지고 있다. 이 볼록부는 틀을 사용하여 제작된 것으로서 장(長)주기마다 형성된 비교적 높은 제1 볼록부와 단주기마다 형성된 비교적 낮은 제2 볼록부가 혼재되어 구성되어 있다.
아울러 요철을 전극 바로 아래의 질화물 반도체층 표면에 형성하는 것을 전제로 한 발광 소자가 일본특개 2007-67209호 공보에 기재되어 있다. 일본특개 2007-67209호 공보에 기재된 발광 소자는 질화갈륨 기판상에 질화갈륨계 화합물 반도체가 적층되어 이루어지고, 질화갈륨 기판의 소자를 적층하는 면과는 반대쪽 면에 요철이 형성되어 있다. 이 요철의 형성 방법은 이하와 같다. 즉, 마크로한 요철을 연마에 의해 형성한 후에 거기에 겹쳐 미크로한 요철을 식각으로 형성한다. 이로써 질화물 반도체와 그 위에 적층되는 전극과의 콘택 저항을 저하시킴과 동시에 밀착성을 향상시킬 수 있다.
그러나 종래의 기술에는 이하에 나타내는 문제점이 존재하였다.
종래의 기술은 반도체층에서의 광취출 효율을 향상시키는 것을 목적으로 하여 요철 형상을 만드는 기술이므로 광취출 효율과 아울러 광출력도 높일 경우에는 이하에 나타내는 문제가 생긴다.
예를 들면, 반도체층 표면에 볼록부를 마련함으로써 광출력을 높이려고 할 경우에는 볼록 부분의 높이가 높을수록 광출력은 높아지는 경향이 있다. 바꿔 말하면 반도체층 표면을 깊게 팔수록(깎을수록 또는 침식할수록) 광출력은 높아지는 경향이 있다.
한편, 일본특개 2000-196152호 공보, 일본특개 2005-5679호 공보, 일본특개 2003-69075호 공보, 일본특개 2005-244201호 공보, 일본특개 2006-147787호 공보에 기재된 발광 소자에서는 광취출측의 반도체층 표면에 똑같이 요철 형상이 마련되어 있다. 따라서 광출력을 높이려고 반도체층 표면을 깊게 팔수록 전극이 쉽게 벗겨지는(박리) 경향이 있다. 예를 들면, 전극을 형성한 영역과 볼록 형상을 마련한 영역을 분리한 발광 소자에서는, 광취출 효율과 아울러 광출력도 높일 경우에는 전극에 인접한 영역에까지 요철 형상을 깊게 마련할 필요가 있기 때문에 전극이 쉽게 벗겨진다. 따라서 광취출 효율을 향상시키는 것을 전제로 하면서 광출력을 높이려고 할 경우에는 광취출측 면에 형성되는 전극이 벗겨지는 것을 방지할 수 있는 신뢰성 높은 소자가 요구되고 있다.
또 발광 소자는 설계상 발광 소자의 배광성(配光性) 제어도 중요한 요소로 되어 있다. 예를 들면, 일본특개 2000-196152호 공보에 기재된 발광 소자는 반도체층 표면에 형성된 요철이 반구형으로 형성되어 있기 때문에 배광성이 좋지 않다. 즉, 요철에서 바깥쪽으로 방출되는 광 중 바로 위로의 광취출 효율이 약해진다. 따라서 광출력을 높일 때 배광성이 저하되지 않는 기술이 요망된다.
본 발명은 상기 문제를 감안하여 이루어진 것으로서, 신뢰성이 높고 배광성이 양호한 반도체 발광 소자를 제공하는 것을 목적으로 한다.
또 신뢰성이 높고 배광성이 양호한 반도체 발광 소자를 제조하는 제조방법을 제공하는 것을 다른 목적으로 한다.
본 발명의 반도체 발광 소자는, n형 반도체층과 p형 반도체층 사이에 발광층을 가진 반도체 적층체와, 상기 반도체 적층체가 실장되는 기판과, 상기 반도체 적층체가 상기 기판에 실장되는 면과는 반대쪽의 광취출면 위에 설치된 전극을 가지고, 상기 광취출면에 여러 개의 볼록부를 구비한 반도체 발광 소자에서, 상기 여러 개의 돌출부가 제1 볼록 영역과 제2 볼록 영역에 마련되어 있으며, 상기 제2 볼록 영역이 상기 제1 볼록 영역과 상기 전극 사이에서 상기 전극과 상기 반도체 적층체와의 계면과 인접한 영역이며, 상기 제1 볼록 영역에 설치된 제1 볼록부의 기단이 상기 계면보다도 상기 발광층쪽에 위치하고, 상기 제2 볼록 영역에 설치된 제2 볼록부의 기단이 상기 제1 볼록부의 기단보다도 상기 계면쪽에 위치하는 것을 특징으로 한다.
상기 구성에 의하면, 반도체 발광 소자는 광취출면에 제1 볼록 영역과 제2 볼록 영역을 구비하고 제2 볼록 영역이 전극에 인접하여 배치된다. 따라서 광취출면에 상대적으로 깊은 위치에서 형성된 제1 볼록부만을 똑같이 구비하고 있는 발광 소자에 비해 전극의 박리를 줄일 수 있음과 동시에 반도체층 중의 전류 확대를 균일화할 수 있다. 또 광취출면에 상대적으로 깊은 위치에서 형성된 제1 볼록부만을 똑같이 구비함과 동시에 전극에 인접한 영역에는 요철 형상을 마련하지 않은 발광 소자에 비해 배광성을 향상시킬 수 있다. 또 광취출면에 상대적으로 얕은 위치에서 형성된 제2 볼록부만을 똑같이 구비하고 있는 발광 소자에 비해 광출력을 높일 수 있다.
또 본 발명의 반도체 발광 소자에서 상기 제1 볼록부의 기단에서 끝단까지의 높이가, 상기 제2 볼록부의 기단에서 끝단까지의 높이보다도 큰 것이 바람직하다. 상기 구성에 의하면, 광취출면에 볼록부가 상대적으로 깊은 위치에서 높게 형성되어 있는 제1 볼록 영역과, 볼록부가 상대적으로 얕은 위치에서 낮게 형성되어 있는 제2 볼록 영역을 구비하고, 제2 볼록 영역이 전극에 인접하여 배치된다. 따라서 이와 같이 구성됨으로써 반도체 발광 소자는 전극의 박리를 줄여 배광성을 향상시킬 수 있다. 여기에서 제1 볼록부의 높이는 제2 볼록부의 높이의 2배 이상인 것이 바람직하다.
또 본 발명의 반도체 발광 소자에서, 상기 제1 볼록부 및 상기 제2 볼록부는 끝단이 가늘어지는 형상인 것이 바람직하다. 상기 구성에 의하면, 제1 볼록부 및 제2 볼록부에서 바깥쪽으로 방출되는 광 중 바로 위로의 광취출 효율이 양호해진다. 따라서 끝단을 가늘게 하지 않은 경우에 비해 배광성이 좋아진다.
또 본 발명의 반도체 발광 소자는 적어도 상기 제2 볼록 영역이 상기 전극을 둘러싸고 설치되어 있는 것처럼 구성할 수 있다. 상기 구성에 의하면, 제2 볼록 영역이 전극의 일부에만 인접한 경우에 비해 배광성이 좋아진다. 또 광취출면에서 전극의 형상이나 설치 부분의 설계 자유도를 높일 수 있다. 여기에서 제2 볼록 영역은 적어도 전극을 둘러싸고 있어도 좋고, 전극을 둘러싸는 것 외에, 예를 들면 제1 볼록 영역의 외주에 제2 볼록부를 가지고 있어도 좋다.
또 본 발명의 반도체 발광 소자는 상기 제1 볼록 영역이 상기 제2 볼록 영역 및 상기 전극을 둘러싸고 설치되어 있는 것이 더욱 바람직하다. 상기 구성에 의하면 제1 볼록 영역이 전극에서 이격되면서 고밀도로 설치되기 때문에 광출력이 높아진다.
또 본 발명의 반도체 발광 소자는, 상기 광취출면에는 상기 전극이 이격되어 설치되고, 상기 이격되어 설치된 전극에 끼워지는 영역에 상기 제1 볼록 영역 및 상기 제2 볼록 영역을 갖도록 구성할 수 있다. 상기 구성에 의하면, 광취출면에 소정 간격을 두고 여러 개의 전극을 설치할 경우에 각 전극이 박리되는 것을 방지함과 동시에 배광성을 향상시킬 수 있다.
또 본 발명의 반도체 발광 소자에서 상기 제1 볼록부 및 상기 제2 볼록부는 끝단이 평탄하지 않은 형상으로 형성되어 있는 것이 바람직하다. 상기 구성에 의하면, 끝단이 평탄한 경우에 비해 배광성을 향상시킬 수 있다. 여기에서 평탄하지 않은 끝단이란, 끝단이 곡면으로 형성된 것, 끝단이 뾰족한 것, 끝단에 요철이 있는 것을 포함한다.
또 본 발명의 반도체 발광 소자에서, 상기 제1 볼록부 및 상기 제2 볼록부는 기단이 이웃한 볼록부의 기단과 인접하도록 마련되어 있는 것이 바람직하다. 상기 구성에 의하면, 인접한 볼록부의 기단 사이에 평탄한 면으로서의 틈이 있는 경우에 비해 볼록부에서 바깥쪽으로 방출되는 광 중 바로 위로의 광취출 효율이 강해진다. 따라서 배광성이 좋아진다. 또 인접한 볼록부의 기단이 접하는 것은, 인접한 볼록부의 기단 사이에 틈이 있는 상태에서 깊게 판 것에 상당하기 때문에 광출력이 높아진다.
또 본 발명의 반도체 발광 소자는, 상기 제1 볼록 영역에서 상기 제1 볼록부를, 상기 전극에서 멀어질수록 기단이 상기 발광층에 근접하도록 형성할 수 있다. 상기 구성에 의하면 광취출면에서 전극에 가까운 쪽에서 제2 볼록 영역과 제1 볼록 영역의 2단계로 볼록부가 깊어지도록 형성되어 있을 뿐만 아니라 제1 볼록 영역 중에서도 단계적 또는 연속적으로 전극에서 멀어질수록 깊어지도록 형성되어 있기 때문에 전극의 박리를 줄이면서 광출력을 높일 수 있다.
또 본 발명의 반도체 발광 소자는 상기 전극과 상기 반도체 적층체와의 계면에 제3 볼록부를 더 갖도록 구성할 수 있다. 상기 구성에 의하면 광출력을 높일 수 있을 뿐만 아니라 반도체 적층체의 광취출측 표면에 제3 볼록부를 만든 후 그 위에 적층되는 전극과의 콘택 저항을 저하시킴과 동시에 광취출측 표면과 전극의 밀착성을 향상시킬 수 있다. 여기에서 제3 볼록부는 제1 볼록부와 같은 형상이나 크기여도 좋고, 제2 볼록부와 같은 형상이나 크기여도 좋다. 또한 그와 다른 것이어도 좋다.
또 본 발명의 반도체 발광 소자의 제조방법은, n형 반도체층과 p형 반도체층 사이에 발광층을 가진 반도체 적층체를 형성하는 공정과, 상기 반도체 적층체의 기판에 실장되는 쪽과는 반대쪽 광취출면을 형성하는 한쪽의 반도체층 표면의 전극 형성 예정 영역을 둘러싸도록 개구를 가진 레지스터를, 상기 개구가 상기 레지스터의 적층 방향을 향해 폐색되도록 형성하는 공정과, 상기 레지스터 위에서 상기 반도체층 표면에 마스크 재료를 적층하는 공정과, 상기 마스크 재료가 적층된 레지스터를 제거하는 공정과, 상기 전극 형성 예정 영역을 마스크하여 상기 반도체층 표면을 식각하는 공정을 가진 것을 특징으로 한다.
상기 순서에 의하면 반도체 발광 소자의 제조방법은 적층 방향을 향해 폐색되는 개구를 가진 레지스터를 형성하는 공정을 가진다. 따라서 이와 같이 형성된 레지스터 위에서 반도체층 표면에 마스크 재료를 적층하면 개구에서 주입되는 마스크 재료는 반도체층 표면에서 레지스터쪽으로 얇게 돌아들어가 개구의 크기보다도 넓은 차양 모양의 영역을 형성한다. 그리고 마스크 재료가 적층된 레지스터를 제거하면 반도체층 표면의 전극 형성 예정 영역에는 레지스터의 개구와 동일한 형상의 단면을 가진 마스크 재료가 남고, 또 전극 형성 예정 영역을 둘러싸도록 마스크 재료로 이루어진 차양 모양의 영역이 얇게 형성된다. 그리고 전극 형성 예정 영역을 마스크하여 반도체층 표면을 식각하면 마스크 재료가 전혀 형성되지 않은 다른 영역 쪽에는 이미 볼록부가 형성된다. 이 때 차양 모양의 영역에서는 서서히 얇은 마스크 재료가 제거되어 반도체가 노출되고 난 후 볼록부가 뒤이어 형성된다. 이로써 높이가 다른 2종류의 볼록부를 형성할 수 있다. 그 결과 2종류의 볼록부를 형성하기 위해 2번의 식각을 할 필요가 없기 때문에 제조 공정을 단축할 수 있다.
또 본 발명의 반도체 발광 소자의 제조방법은, 상기 마스크 재료가 전극 재료인 것이 바람직하다. 상기 순서에 의하면 반도체 발광 소자의 제조방법은 마스크 재료로서의 전극 재료가 적층된 레지스터를 제거하는 공정을 갖기 때문에 이 공정에 의해 반도체층 표면의 전극 형성 예정 영역에 레지스터의 개구와 동일한 형상의 단면을 가진 전극을 형성할 수 있어 공정의 단축화가 가능해진다.
본 발명에 의하면, 반도체 발광 소자는 광취출 효율을 높일 때에 광취출면쪽 전극의 박리를 줄일 수 있음과 동시에 반도체층 중의 전류 확대를 균일화할 수 있다. 따라서 신뢰성이 높고 광출력이 높은 반도체 발광 소자를 제공할 수 있다. 또 지향각 0도에서 가장 광출력이 커지고 또한 람베르트의 여현 법칙에 가까운 배광을 얻을 수 있다. 그 결과 조명 등에 적합한 반도체 발광 소자를 제공할 수 있다. 또 본 발명에 의하면 제조 공정을 단축하여 신뢰성이 높고 배광성이 양호한 반도체 발광 소자를 제조할 수 있다. 여기에서 본 발명에서 말하는 배광성이 양호하다는 것은, 지향각 0도에서 광출력이 가장 커지는 것, 또한 람베르트의 여현 법칙에 가까운 배광을 얻을 수 있다는 것을 가리키며, 이로써 예를 들면 조명 용도나 자동차의 헤드 램프 용도에서는 설계가 용이하고 우수한 발광 소자를 얻을 수 있다.
도 1은, 본 발명의 실시형태에 관한 반도체 발광 소자의 구성을 모식적으로 도시한 단면도이다.
도 2는, 도 1에 도시한 n측 전극의 일례를 도시한 평면도이다.
도 3은, 도 1에 도시한 제1 볼록 영역 및 제2 볼록 영역을 모식적으로 도시한 사시도이다.
도 4는, 도 3에 도시한 A-A단면에서 본 도면이다.
도 5는, 도 1에 도시한 반도체 발광 소자의 제조 공정을 모식적으로 도시한 단면도(그 1)이다.
도 6은, 도 1에 도시한 반도체 발광 소자의 제조 공정을 모식적으로 도시한 단면도(그 2)이다.
도 7은, 도 1에 도시한 반도체 발광 소자의 제조 공정을 모식적으로 도시한 단면도(그 3)이다.
도 8은, 본 발명의 실시형태에 관한 반도체 발광 소자의 지향성의 일례를 도시한 그래프이다.
도 9는, 본 발명의 실시형태에 관한 반도체 발광 소자의 변형예로서 제1 볼록 영역을 모식적으로 일부 단면에서 도시한 도면이다.
도 10은, 본 발명의 실시형태에 관한 반도체 발광 소자의 구성 변형예를 모식적으로 도시한 단면도이다.
도 11은, 본 발명의 실시형태에 관한 반도체 발광 소자의 구성 변형예를 모식적으로 도시한 단면도이다.
도 12는, 종래의 반도체 발광 소자의 구성을 모식적으로 도시한 단면도이다.
도 13은, 종래의 반도체 발광 소자의 구성을 모식적으로 도시한 단면도이다.
이하, 도면을 참조하여 본 발명의 반도체 발광 소자를 실시하기 위한 최량의 형태(이하 「실시형태」라고 한다)에 대해서 상세히 설명하기로 한다. 아울러 도면에 도시한 구성 요소 등의 두께나 길이는 배치를 명확하게 설명하기 위해 과장하여 도시하였기 때문에 이에 한정되지는 않는다.
[반도체 발광 소자의 구성]
본 발명의 실시형태에 관한 반도체 발광 소자는 n형 반도체층과 p형 반도체층 사이에 발광층을 가진 반도체 적층체의 기판에 실장되는 쪽 면과는 반대쪽의 광취출면에 여러 개의 볼록부를 구비함과 동시에 광취출면 위에 전극을 구비한 것에 관한 것이다. 우선, 반도체 발광 소자의 구성에 대해서 도 1 내지 도 4를 참조하여 설명하기로 한다. 도 1은, 본 발명의 실시형태에 관한 반도체 발광 소자의 구성을 모식적으로 도시한 단면도이고, 도 2는, 도 1에 도시한 n측 전극의 일례를 도시한 평면도이다. 또 도 3은, 도 1에 도시한 제1 볼록 영역 및 제2 볼록 영역을 모식적으로 도시한 사시도이고, 도 4는, 도 3에 도시한 A-A단면에서 본 도면이다.
도 1에 도시한 것처럼 본 실시형태에 관한 반도체 발광 소자(1)는 주로 기판(10)과, 메탈라이즈층(20)과, p측 전극(30)과, 반도체 적층체(40)과, n측 전극(50)과, 보호막(60)과, 이면 메탈라이즈층(70)으로 이루어진다.
(기판)
기판(10)은 실리콘(Si)으로 구성된다. 아울러 Si 외에, 예를 들면 Ge,SiC,GaN,GaAs,GaP,InP,ZnSe,ZnS,ZnO 등의 반도체로 구성되는 반도체 기판, 또는 금속 단체(單體) 기판, 또는 서로 비고용(非固溶) 혹은 고용 한계가 작은 2종류 이상의 금속의 복합체로 구성된 금속 기판을 사용할 수 있다. 이 중에서 금속 단체 기판으로서 구체적으로는 Cu를 사용할 수 있다. 또 금속 기판의 재료로서 구체적으로는 Ag,Cu,Au,pt 등 고도전성 금속에서 선택된 1종류 이상의 금속과, W,Mo,Cr,Ni 등 고경도의 금속에서 선택된 1종류 이상의 금속으로 이루어진 것을 사용할 수 있다. 반도체 재료의 기판(10)을 사용할 경우에는 거기에 소자 기능, 예를 들면 제너 다이오드를 부가한 기판(10)으로 할 수도 있다. 또한 금속 기판으로서는 Cu-W 혹은 Cu-Mo의 복합체를 사용하는 것이 바람직하다.
(메탈라이즈층)
메탈라이즈층(20)은, 이 반도체 발광 소자(1)를 제조하는 공정에서 2개의 기판을 맞붙이는 공정(共晶)이다. 상세하게는, 도 5(c)에 도시한 에피택셜(성장)측 메탈라이즈층(21)과, 도 5(d)에 도시한 기판측 메탈라이즈층(22)을 맞붙여 구성된다. 이 중 에피택셜측 메탈라이즈층(21)의 재료로서는, 예를 들면 도 5(c)에서 아래부터 티타늄(Ti)/백금(Pt)/금(Au)/주석(Sn)/금(Au)의 순서대로 적층한 것을 들 수 있다. 또 기판측 메탈라이즈층(22)의 재료로서는, 예를 들면 도 5(d)에서 위에서부터 금(Au)/백금(Pt)/이규화티타늄(TiSi2), 또는 이규화티타늄(TiSi2)/백금(Pt)/팔라듐(Pd)의 순서대로 적층한 것을 들 수 있다.
도 1로 되돌아가 반도체 발광 소자(1)의 구성에 대한 설명을 계속하기로 한다.
(p측 전극)
p측 전극(30)은 반도체 적층체(40)의 기판(10)쪽 실장면에 마련되어 있다.
p측 전극(30)은 상세하게는, 반도체 적층체(40)쪽 p전극 제1층(미도시)과, 이 p전극 제1층의 아래쪽 p전극 제2층(미도시)의 적어도 2층 구조로 구성되어 있다.
p전극 제1층(미도시)은 통상 전극으로서 사용할 수 있는 재료를 예시할 수 있다. 예를 들면 은(Ag), 아연(Zn), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 이리듐(Ir), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 코발트(Co), 철(Fe), 망간(Mn), 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 란타늄(La), 구리(Cu), 이트륨(Y) 등의 금속, 합금; ITO,ZnO,SnO2 등 도전성 산화물 등의 단층막 또는 적층막 등을 들 수 있다. p전극 제2층(미도시)은, 예를 들면 백금(Pt), 금(Au), Ni-Ti-Au계 전극 재료를 사용할 수 있다.
p측 전극(30)은 구체예로서, 미도시되었으나, p전극 제1층/p전극 제2층의 2층 구조인 경우에는 백금(Pt)/금(Au), 팔라듐(Pd)/금(Au), 로듐(Rh)/금(Au), 니켈(Ni)/금(Au) 등이 있다. 또 p전극 제1층과 p전극 제2층 사이에 제3층을 매개하는 3층 구조로서는, 니켈(Ni)/백금(Pt)/금(Au), 팔라듐(Pd)/백금(Pt)/금(Au), 로듐(Ph)/백금(Pt)/금(Au) 등이 있다. 또 p전극 제1층과 p전극 제2층 사이에 제3층 및 제4층을 끼운 4층 구조로서는 은(Ag)/니켈(Ni)/티타늄(Ti)/백금(Pt) 등이 있다.
(반도체 적층체)
반도체 적층체(40)는 일반식이 InxAlyGa1 -x- yN(0≤x≤1,0≤y≤1,0≤x+y≤1)로 나타나는 질화갈륨계 화합물 반도체로 구성된다. 구체적으로는, 예를 들면 GaN,AlGaN,InGaN,AlGaInN 등이다. 특히, 식각된 면의 결정성이 좋다는 점에서 GaN인 것이 바람직하다. 반도체 적층체(40)는 기판(10)에 실장되는 쪽 면과는 반대쪽의 광취출면쪽으로부터 n형 반도체층(41), 발광층(42) 및 p형 반도체층(43)의 순서대로 적층되어 구성되어 있다.
광취출면에는 여러 개의 볼록부가 형성되어 있다. 본 실시형태에서는 광취출면은 n형 반도체층(41)의 표면이다. 즉, 여러 개의 볼록부는 n형 반도체층(41)에 마련되어 있다. 여러 개의 볼록부는 제1 볼록 영역(80)과 제2 볼록 영역(90)(90a,90b,90c,90d)에 마련되어 있다. 제2 볼록 영역(90)은 제1 볼록 영역(80)과 n측 전극(50) 사이에서 n측 전극(50)과 반도체 적층체(40)의 계면과 인접되어 있다. 제1 볼록 영역(80)에 마련된 제1 볼록부의 기단(基端)은, n측 전극(50)과 반도체 적층체(40)의 계면보다도 발광층(42)쪽에 위치하고 있다. 제2 볼록 영역(90)에 마련된 제2 볼록부의 기단은, 제1 볼록부의 기단보다도 n측 전극(50)과 반도체 적층체(40)의 계면쪽에 위치하고 있다. 제1 볼록부의 기단에서 끝단까지의 높이는 제2 볼록부의 기단에서 끝단까지의 높이보다도 크다. 광취출면에는 2개의 n측 전극(50)이 이격되어 마련되고, 이격되어 마련된 2개의 n측 전극(50)에 끼워지는 영역에 제1 볼록 영역(80) 및 제2 볼록 영역(90a),(90b)을 가진다. 이 제1 볼록 영역(80) 및 제2 볼록 영역(90)에 형성된 볼록부(제1 볼록부, 제2 볼록부)의 상세에 대해서는 후기하기로 한다.
n형 반도체층(41)은, 예를 들면 n형 불순물로서 Si나 Ge,O 등을 포함한 GaN으로 구성된다. 또 n형 반도체층(41)은 여러 개의 층으로 형성되어 있어도 좋다.
발광층(42)은, 예를 들면 InGaN으로 구성된다.
p형 반도체층(43)은, 예를 들면 p형 불순물로서 Mg를 포함한 GaN으로 구성된다.
이 반도체 적층체(40)의 광취출면에는 2개의 전극이 형성되어 있다. 본 실시형태에서는 광취출면은 n형 반도체층(41)의 표면이므로 광취출면에 형성된 전극은 n측 전극(50)이다. 아울러 광취출면에 형성되는 전극의 갯수는 1개 이상이면 된다.
(n측 전극)
도 1에 도시한 것처럼 n측 전극(50)은 광취출면에서 소정 간격을 두고 마련되어 있다. 본 실시형태에서는 광취출면은 n형 반도체층(41)의 표면이므로 n측 전극(50)은 n형 반도체층(41)의 상면에서 소정 간격을 두고 전기적으로 접속되도록 형성되어 있다. n측 전극(50)은 와이어 본딩에 의해 외부와 접속된다. n측 전극(50)은 n형 반도체층(41)의 상면쪽에서, 예를 들면 Ti/Pt/Au, Ti/Pt/Au/Ni, Ti/A1, Ti/A1/Pt/Au, W/Pt/Au, V/Pt/Au, Ti/TiN/Pt/Au, Ti/TiN/Pt/Au/Ni와 같은 여러 개의 금속을 포함한 다층막으로 구성된다. 아울러 n측 전극(50)은 오믹 전극과 패드 전극으로 구성되도록 해도 좋다.
도 2에 도시한 예에서는, 반도체 발광 소자(1)에 대략 선형의 2개의 n측 전극(50)이 소정 간격을 두고 평행하게 마련되고, 각 n측 전극(50)에는 와이어(51),(52)가 각각 접속되어 있다. 제2 볼록 영역(90)은 n측 전극(50)을 둘러싸고 마련되어 있다. 예를 들면, 와이어(51)가 접속된 n측 전극(50)은, 도 1에 도시한 제2 볼록 영역(90a),(90c)으로 둘러싸여 있는 것에 상당한다. 마찬가지로 와이어(52)가 접속된 n측 전극(50)은, 도 1에 도시한 제2 볼록 영역(90b),(90d)으로 둘러싸여 있는 것에 상당한다. 여기에서 도 1에 도시한 제2 볼록 영역(90a),(90c)은, 도 2에 도시한 것처럼 하나의 제2 볼록 영역(90)에 편의상 2개의 부호를 부여한 것이다. 또 도 1에 도시한 제2 볼록 영역(90b),(90d)도 마찬가지이다. 또 제1 볼록 영역(80)은 제2 볼록 영역(90) 및 n측 전극(50)을 둘러싸고 마련되어 있다. 즉, 제1 볼록 영역(80)은 와이어(51)가 접속된 n측 전극(50)과 그 주위의 제2 볼록 영역(90)을 둘러싸고 있으며, 또 와이어(52)가 접속된 n측 전극(50)과 그 주위의 제2 볼록 영역(90)을 둘러싸고 있다.
도 1로 되돌아와 반도체 발광 소자(1)의 구성에 관한 설명을 계속하기로 한다.
(보호막)
보호막(60)은 n형 반도체층(41)보다도 굴절율이 낮고 투명한 재료로 구성되어, n측 전극(50) 윗표면의 와이어 본딩되는 영역을 제외한 표면과 n형 반도체층(41)의 표면 및 측면을 피복하였다. 보호막(60)은 절연막으로 이루어진 것으로서, 특히 산화막으로 이루어진 것이 바람직하다. 보호막(60)은, 예를 들면 이산화규소(SiO2)나 Zr산화막(ZrO)으로 이루어진다.
보호막(60)은, 예를 들면 스퍼터링법, ECR(Electron Cyclotron Resonance: 전자 싸이클로트론 공명) 스퍼터링법, CVD(Chemical Vapor Deposition: 화학 기상 성장)법, ECR-CVD법, ECR-플라즈마CVD법, 증착법, EB법(Electron Beam: 전자빔 증착법) 등 주지의 방법으로 형성할 수 있다. 그 중에서도 ECR-스퍼터링법, ECR-CVD법, ECR-플라즈마CVD법 등으로 형성하는 것이 바람직하다.
(이면 메탈라이즈층)
이면 메탈라이즈층(70)은, 기판(10)의 메탈라이즈층(20)이 형성되어 있는 면과 반대쪽에 형성되어 오믹 전극으로서 기능한다. 이면 메탈라이즈층(70)의 재료로서는, 예를 들면, 도 1에서 위에서부터 이규화티타늄(TiSi2)/백금(Pt)/금(Au)의 순서대로 적층한 것을 들 수 있다.
(제1 볼록 영역 및 제2 볼록 영역)
도 3 및 도 4에 도시한 것처럼 제1 볼록 영역(80)에 형성된 제1 볼록부, 및 제2 볼록 영역(90b)(90)에 형성된 제2 볼록부는 끝단이 가늘어지는 형상이다. 이로써 배광성이 양호하도록 되어 있다. 또 제1 볼록부 및 제2 볼록부는 끝단이 곡면으로 형성되어 있다. 따라서 끝단이 평탄한 면으로 형성되어 있는 경우에 비해 배광성이 좋다. 또 도 3 및 도 4에 도시한 것처럼 제1 볼록부의 높이는 제2 볼록부의 높이의 2배 이상이다. 또한 제1 볼록부 및 제2 볼록부는 기단이 이웃한 볼록부의 기단과 인접하도록 마련되어 있다. 즉, 볼록부(제1 볼록부, 제2 볼록부)는 인접한 볼록부와의 사이에 평탄한 면이 없다. 이와 같이 볼록부가 고밀도로 마련되어 있기 때문에 광취출 효율을 높일 수 있다. 따라서 배광성이 좋아진다. 또 같은 깊이라면 볼록부와 이웃한 볼록부와의 사이에 평탄한 면을 가지고 있는 것에 비해 광출력이 높아진다.
[반도체 발광 소자의 제조방법]
(제1 제조방법)
도 1에 도시한 반도체 발광 소자의 제1 제조방법에 대해서, 도 5 및 도 6을 참조(적절히 도 1 내지 도 4 참조)하여 설명하기로 한다. 도 5 및 도 6은, 도 1에 도시한 반도체 발광 소자의 제조 공정을 모식적으로 도시한 단면도이다.
우선, 도 5(a)에 도시한 것처럼 반도체 성장용 기판(100) 위에 n형 반도체층(41), 발광층(42), p형 반도체층(43)을 이 순서대로 적층하여 반도체 적층체(40)를 형성한다. 반도체 성장용 기판(100)은 후공정에서 박리되는 기판으로서, 예를 들면 C면, R면 및 A면 중 어느 하나를 주면으로 하는 사파이어로 구성된다. 아울러 반도체 성장용 기판(100)으로서 사파이어와 다른 이종 기판을 사용해도 좋다. 이종 기판으로서는, 예를 들면 스피넬(MgAl2O4)과 같은 절연성 기판, SiC(6H,4H,3C를 포함),ZnS,ZnO,GaAs 및 질화물 반도체와 격자 정합되는 산화물 기판 등 질화물 반도체를 성장시킬 수 있으며 종래부터 알려져 있는 기판 재료를 사용할 수 있다.
다음으로, 도 5(b)에 도시한 것처럼 반도체 적층체(40)의 상면(p형 반도체층(43)의 표면)에 마그네트론 스퍼터링법을 사용하여 미도시된 p전극 제1층, p전극 제2층을 이 순서대로 적층함으로써 p측 전극(30)을 형성한다. 다음으로, 도 5(c)에 도시한 것처럼 p측 전극(30) 위에 에피택셜측 메탈라이즈층(21)을 적층한다. 또 에피택셜측 메탈라이즈층(21)의 형성 전후 또는 병행하여 도 5(d)에 도시한 것처럼 기판(10) 위에 기판측 메탈라이즈층(22)을 적층한다. 그리고 도 5(e)에 도시한 것처럼 기판측 메탈라이즈층(22)이 적층된 기판(10)을 뒤집어 기판측 메탈라이즈층(22)과 에피택셜측 메탈라이즈층(21)을 맞붙인다.
다음으로 도 6(a)에 도시한 것처럼 반도체 적층체(40)에서 반도체 성장용 기판(100)을 벗긴다. 다음으로 도 6(b)에 도시한 것처럼 반도체 성장용 기판(100)이 박리된 기판(10)을 뒤집음으로써 최상면이 된 반도체 적층체(40)의 상면(n형 반도체층(41)의 표면)을 CMP(Chemical Mechanical Polishing: 화학 기계 연마)에 의해 연마한다.
이 최상면이 된 반도체 적층체(40)의 상면(n형 반도체층(41)의 표면)은 광취출면이 되는 면이다. 이 면에 제1 볼록 영역(80) 및 제2 볼록 영역(90)을 형성하기 위해서는 건식 식각과 습식 식각 중 어떤 방법을 사용하더라도 형성 가능하다. 단, 볼록부의 끝단이 곡면인 형태나 볼록부와 이웃한 볼록부와의 기단을 인접시키는 형태를 얻기 위해서는 습식 식각이 바람직하다. 그래서 여기에서는 습식 식각에 의한 형성 방법을 설명하기로 한다. 여기에서 습식 식각의 용액으로서는, 이방성 식각 용액으로서, KOH수용액, 4메틸수산화암모늄(TMAH: Tetra methyl ammonium hydroxide 수산화테트라메틸암모늄)이나 에틸렌디아민·피로카테콜(EDP: Ethylene diamine pyrocatecho1)을 사용할 수 있다.
다음으로 도 6(c)에 도시한 것처럼 반도체 적층체(40)의 상면(n형 반도체층(41)의 표면)에 소정 간격을 두고 n측 전극(50)을 형성한다. 다음으로 도 6(d)에 도시한 것처럼 n측 전극(50)의 상면 및 측면을 전부 덮는 마스크(110)를 마련하고 습식 식각에 의해 비마스크부를 식각한다. 비마스크부는 제1 볼록 영역(80)이 되는 부분으로서 이 식각에 의해 불완전한 제1 볼록부가 다수 형성된다. 즉 비교적 얕은 위치에서 돌출된 낮은 볼록부가 형성된다. 아울러 가공량(깊음)이나 볼록부의 높이는, 습식 식각에서는 온도나 침지 시간을 바꿈으로써 조정할 수 있다. 예를 들면 식각 용액을 50~100℃로 가열하고, 예를 들면 30분간 침지해도 좋다.
다음으로 마스크(110)를 제거하고, 도 6(e)에 도시한 것처럼 n측 전극(50)을 마스크하여 습식 식각에 의해 비마스크부를 식각한다. 비마스크부 중 불완전한 제1 볼록부가 형성되어 있던 영역에는, 이 식각에 의해 제1 볼록부가 다수 형성된다. 즉 비교적 깊은 위치에서 돌출된 높은 볼록부가 형성된다. 또 비마스크부 중 마스크(110)가 마련되어 있던 영역에는, 이 식각에 의해 제2 볼록부가 다수 형성된다. 즉 비교적 얕은 위치에서 돌출된 낮은 볼록부가 형성된다.
다음으로, 도 6(f)에 도시한 것처럼 반도체 적층체(40)의 상면(n형 반도체층(41)의 표면)을 보호막(60)으로 피복한다. 아울러 n측 전극(50)의 윗표면의 와이어 본딩되는 영역을 제외한 표면과 반도체 적층체(40)의 측면을 보호막(60)으로 피복한다. 그리고 기판(10)을 뒤집음으로써 최상면이 되는 기판(10)의 표면에 오믹 전극으로서의 이면 메탈라이즈층(70)을 형성하여 칩화한다. 그리고 이면 메탈라이즈층(70)쪽을 실장하고 와이어를 n측 전극(50)에 접속함으로써 도 1에 도시한 반도체 발광 소자(1)를 제조한다.
(제2 제조방법)
도 1에 도시한 반도체 발광 소자의 제2 제조방법은, 제1 제조방법과 같이 도 5(a)~도 5(e) 및 도 6(a)~도 6(b)에 각각 도시하는 공정을 수행한다. 제2 제조방법은, 계속해서 수행하는 n측 전극(50)의 형성 방법에 특징이 있다. 제2 제조방법에 대해서 도 7을 참조(적절히 도 1 내지 도 6 참조)하여 설명하기로 한다. 도 7은, 반도체 발광 소자의 제조 공정을 모식적으로 도시한 단면도이다. 아울러 도 7에서는 반도체 적층체(40)보다도 아래인 층에 대해서는 도시를 생략했다.
도 7에 도시한 것처럼 반도체 적층체(40)의 상면(n형 반도체층(41)의 표면)의 전극 비형성부에 레지스터(120)를 마련한다. 여기에서 반도체 적층체(40) 상면의 전극 형성 예정 영역을 둘러싸도록 개구를 가진 레지스터(120)를, 그 개구가 레지스터(120)의 적층 방향을 향해 폐색되도록 형성한다. 다음으로 레지스터(120) 위에서 반도체 적층체(40) 상면의 전면에 전극 재료(130)를 적층한다. 따라서 개구에서 주입되는 전극 재료(130)는 반도체 적층체(40)의 상면에서 레지스터(120)쪽으로 얇게 돌아들어가 개구의 크기보다도 넓은 차양 모양의 영역을 형성한다. 다음으로 전극 재료(130)가 적층된 레지스터(120)를 제거함으로써 전극 형성 예정 영역에 n측 전극(50)이 형성된다. 이 때, n측 전극(50)을 둘러싸도록 차양부(50a)가 형성된다.
그 후 n측 전극(50)(전극 형성 예정 영역)을 마스크하고 습식 식각에 의해 반도체 적층체(40)의 비마스크부를 식각한다. 여기에서 차양부(50a)가 형성되지 않은 영역 쪽에는 이미 볼록부가 형성된다. 이 때 차양부(50a)에서는 서서히 얇은 전극이 제거되어 반도체 적층체(40)의 상면이 노출되고 나서 볼록부가 뒤이어 형성된다. 이로써 높이가 다른 2종류의 볼록부(제1 볼록부, 제2 볼록부)를 형성할 수 있다. 즉, 차양부(50a)가 형성되지 않은 영역은 제1 볼록 영역(80)이 되고, 차양부(50a)는 제2 볼록 영역(90)이 된다. 그 결과, 제1 볼록 영역(80) 및 제2 볼록 영역(90)을 형성하기 위해 2번의 식각을 할 필요가 없기 때문에 제조 공정을 단축할 수 있다. 아울러 식각후의 공정은 제1 제조방법과 동일하기 때문에 설명을 생략한다.
[반도체 발광 소자의 특성]
본 실시형태에 관한 반도체 발광 소자(1)의 특성으로서 광출력, 전극 박리율, 배광성에 대해서 설명하기로 한다.
(광출력)
본 실시형태에 관한 반도체 발광 소자(1)는 광취출면에 비교적 깊은 위치에서 비교적 높은 제1 볼록부를 가진 제1 볼록 영역(80)과, 비교적 얕은 위치에서 비교적 낮은 제2 볼록부를 가진 제2 볼록 영역(90)을 마련했기 때문에 제2 볼록부만을 전면에 마련한 발광 소자보다도 광출력을 높일 수 있다. 또 이하에 도시한 것처럼 전극 박리율이 낮고 배광성이 좋기 때문에 제1 볼록부를 높게 형성할 수 있어 광출력을 높일 수 있다.
(전극 박리율과 광출력)
비교로서, 제2 볼록부를 제1 볼록부와 동일하게 상대적으로 깊은 위치에서 높게 마련하고 요철을 건식 식각에 의해 형성한 것(이하, 비교예 1이라고 한다)을, 일례로서 RIE(Reactive Ion Etching 반응성 이온 식각)로 제조했다. 도 12에 도시한 것처럼 비교예 1을 나타내는 종래의 반도체 발광 소자(200)는, 주로 기판(210)과 메탈라이즈층(220)과, p측 전극(230)과, 반도체 적층체(240)와, n측 전극(250)과, 보호막(260)과, 이면 메탈라이즈층(270)으로 이루어진다. 반도체 적층체(240)는 기판(210)에 실장되는 쪽 면과는 반대쪽의 광취출면쪽에서 n형 반도체층(241), 발광층(242) 및 p형 반도체층(243)의 순서대로 적층되어 구성되어 있다. 또 n형 반도체층(241)의 표면에는 전극 비형성 영역에 요철(280)이 규칙적으로 형성되어 있다. n측 전극(250)은, n형 반도체층(241)의 표면인 광취출면에서 요철(280) 이외의 부분 위에 설치되어 있다. 아울러 도 12에서는 요철(280)의 일례를 모식적으로 도시하고 있으며, 반도체 발광 소자(200)는 요철(280)에서 서로 인접한 오목부 사이에 평탄한 면(상면)을 갖거나, 또는 서로 인접한 볼록부 사이에 평탄한 면(저면) 중 적어도 하나를 갖는다.
반도체 발광 소자(200)는 본 실시형태에 관한 반도체 발광 소자(1)와 비교하면, n측 전극(250)과 n형 반도체층(241)의 밀착 강도가 저하되었다. 이것은, 반도체 적층체(240)에서 요철(280)에 의한 전극 접합부의 손상에 따른 것으로 생각된다. 그래서 손상을 방지하도록 요철(280)을 만들지 않고 평탄부를 마련한 것(이하, 비교예 2라고 한다)을 제조했다. 도 13에 도시한 것처럼 비교예 2를 나타내는 종래의 반도체 발광 소자(300)는 n형 반도체층(241)의 표면인 광취출면에서 n측 전극(250) 사이에 평탄부(310)가 형성되어 있는 점을 제외하고, 도 12에 도시한 반도체 발광 소자(200)와 동일하게 형성된 구성이다. 이 반도체 발광 소자(300)의 전극의 밀착 강도는 개선된다는 것을 알 수 있었다. 구체적으로는, 도 12에 도시한 반도체 발광 소자(200)(비교예 1)에서는 n측 전극(250) 위에 와이어 본딩할 때에 6%의 비율로 n측 전극(250)에 박리가 발생하였으나, 도 13에 도시한 반도체 발광 소자(300)(비교예 2)에서는 박리가 발생하지 않았다. 그러나 도 13에 도시한 반도체 발광 소자(300)(비교예 2)는 평탄부(310)를 갖기 때문에 전체적으로 출력이 저하되었다.
(배광성)
도 8은, 본 실시형태에 관한 반도체 발광 소자의 지향성의 일례를 도시한 도면이다. 여기에서 습식 식각의 식각 용액으로서 KOH수용액을 사용하여 제1 볼록 영역(80) 및 제2 볼록 영역(90)을 형성한 것(이하, 실시예 1이라고 한다)을 굵은 실선으로 나타낸다. 또 적어도 제1 볼록부의 높이가 실시예 1보다도 작아지도록 가공량(깊음)을 조정하여 형성한 것(이하, 실시예 2라고 한다)을 가는 선으로 나타낸다. 또 비교로서, 상기 비교예 1을 점선으로 나타내고, 상기 비교예 2를 일점쇄선으로 나타낸다.
도 8에서는 횡축이 방사각(°)을 나타내고, 종축이 광출력(μW)을 도시한다. 여기에서 지향각-90~90°는 n측 전극(50)의 도 2에 도시한 폭방향(횡방향)으로 측정한 것을 도시한다. 또 본 발명에서 말하는 지향각이란, 광취출면에 수직인 방향을 0°로 하여 광취출 방향의 각 각도에서의 광강도를 측정한 것이다. 예를 들면 도 2에서는, 지면에 수직인 방향이 지향각0°이다. 도 8에 도시한 것처럼 실시예 1 및 실시예 2는 적어도 지향각0°에서 강도가 가장 크다. 이것은 람베르트의 여현 법칙(Lambert's law)에 따른 배광 또는 그에 가까운 배광을 나타낸다. 한편, 비교예 1은 지향각±30°에서의 강도가 크고 지향각0°에서의 강도가 낮다. 즉, 배광성은 종래의 반도체 발광 소자보다도 본 실시형태의 반도체 발광 소자(1)쪽이 우수하다. 또 비교예 2는 어떤 지향각에서도 전체적으로 출력이 저하되었다. 여기에서 광취출 방향으로의 광출력은, 그래프에서 곡선이 둘러싸는 면적에 상당한다. 구체적으로는 비교예 2의 광출력을 「1」로 하면, 비교예 1의 광출력은 「2.57」, 실시예 1의 광출력은 「2.70」, 실시예 2의 광출력은 「2.64」였다. 또한 지향각0°에서의 강도에서는, 비교예 2를 「1」로 하면 비교예 1은 「약 3(약 3배)」, 실시예 1 및 실시예 2는「약 6(약 6배)」이었다. 실시예 1 및 실시예 2는 가공량(깊이)이 크기 때문에 광출력이 상승하는 결과가 되었다. 아울러 n측 전극(50)의 도 2에 도시한 수직 방향(종방향)으로 측정한 것도 동일한 결과가 되었다.
본 실시형태의 반도체 발광 소자(1)에 의하면, 광취출면에 비교적 높은 제1 볼록부를 가진 제1 볼록 영역(80)과 비교적 낮은 제2 볼록부를 가진 제2 볼록 영역(90)을 구비하고, 제2 볼록 영역(90)이 n측 전극(50)에 인접하여 배치되어 있기 때문에 광취출면에서 n측 전극(50)의 박리를 줄일 수 있다. 따라서 신뢰성이 높고 광출력이 큰 반도체 발광 소자를 제공할 수 있다. 또 본 실시형태의 반도체 발광 소자(1)에 의하면, 배광성이 높고 광출력이 큰 반도체 발광 소자를 제공할 수 있다. 또 광취출면에 제1 볼록부뿐만 아니라 제2 볼록부를 구비하였기 때문에 제1 볼록부만 똑같이 설치되어 있는 경우보다도 반도체층 중의 전류 확대를 균일화할 수 있다.
이상, 본 실시형태에 대해서 설명하였으나 본 발명은 여기에 한정되지 않으며 그 취지를 바꾸지 않는 범위내에서 다양하게 실시할 수 있다. 예를 들면, 광취출면의 제1 볼록 영역(80)에서 제1 볼록부를, n측 전극(50)에서 멀어질수록 기단이 발광층(42)에 근접하도록 형성해도 좋다. 도 9는, 이와 같이 제조한 반도체 발광 소자의 제1 볼록 영역을 모식적으로 일부 단면으로 도시한 도면이다. 아울러 도 9는 주사 전자현미경(SEM)으로 관찰한 것을 모식적으로 도시하였다(「3D 리얼 서피스뷰(surface view) 현미경(VE-9800, 주식회사 키엔스제)」를 사용). 도 9에서는 오른쪽에 n측 전극(50)(도시는 하지 않는다)이 배치되어 있는 것으로 한다. 이 예에서는, 각 볼록부의 끝단은 가상선(901)으로 도시한 것처럼 같은 높이에 위치하고 있다. 또 도 9에서 오른쪽에서부터 2개째 볼록부의 단면 기단(왼쪽)과, 오른쪽에서 3개째 볼록부의 단면 기단(오른쪽)은 인접해 있다. 이 공통 기단을 부호 '902'로 나타낸다. 오른쪽에서 5개째 볼록부의 단면 기단(오른쪽)(903)과 그 기단(왼쪽)(904)은 같은 깊이에 위치하고 있다. 한편, 기단(902)의 위치를 기준으로 하면 기단(904)의 위치는 D만큼 깊어진다. 즉, 오른쪽에서 5개째 볼록부는 오른쪽에서 2개째 볼록부와 비교하면 볼록부가 상대적으로 깊은 위치에서 높게 형성되어 있게 된다. 이와 같이 제1 볼록 영역 중에서도 단계적 또는 연속적으로 전극에서 멀어질수록 깊어지게 형성함으로써 전극의 박리를 줄이면서 광출력을 높일 수 있다.
또 본 실시형태에서는 반도체 적층체(40)의 상면(n형 반도체층(41)의 표면)을 CMP에 의해 연마한 후 n측 전극(50)을 마련하는 것으로 하였으나, 연마후에 n측 전극(50)을 형성하기 전에 전극 형성 영역을 가공하고, 그 후에 제1 볼록 영역(80)에 형성되는 제1 볼록부와 동일한 볼록부(제1 볼록부)를 사전에 마련해도 좋다. 이와 같이 제조한 반도체 발광 소자의 일례를 도 10에 도시한다. 도 10에 단면을 도시한 반도체 발광 소자(1A)는 2개의 n측 전극(50)과 반도체 적층체(40)의 계면에 제1 볼록부를 더 가지고 있다. 즉, 2개의 n측 전극(50)의 바로 아래에는 제1 볼록 영역(80a),(80b)이 각각 형성되어 있다. 이와 같이 구성함으로써 반도체 적층체(40)와 n측 전극의 콘택 저항을 저하시켜 밀착성을 향상시킬 수 있다.
또 제1 볼록 영역(80) 및 제2 볼록 영역(90)을 형성하는 방법은 마스크를 사용하여 습식 식각에 의해 수행하는 것으로 하였으나, 이 방법으로 한정되지는 않으며 건식 식각에 의해 형성해도 좋다. 건식 식각의 경우 RIE에서 예를 들면 가스 종류, 진공도, 고주파 전력 등의 식각 조건을 조정함으로써 제1 볼록 영역(80) 및 제2 볼록 영역(90)이 생기도록 단계적으로 식각해도 좋다.
또한 건식 식각과 습식 식각을 조합하여 제1 볼록 영역(80) 및 제2 볼록 영역(90)을 형성해도 좋다. 이와 같이 하여 구성한 반도체 발광 소자의 일례를 도 11에 도시한다. 도 11에 단면을 도시한 반도체 발광 소자(1B)는, 우선 RIE에 의해 제1 볼록 영역(80)을 형성하고, 다음으로 습식 식각으로 제2 볼록 영역(90)을 형성한 것이다. 여기에서 제1 볼록 영역(80)은 그 단면에 대해서 2가지 관점으로 볼 수 있다. 제1 관점에서는, 도 11에서 제1 볼록 영역(80)에는 상대적으로 깊고 높은 5개의 볼록부가 형성되어 있다. 제2 관점에서는, 도 11에서 제1 볼록 영역(80)에는 제2 볼록 영역(90)에 형성된 볼록부와 같은 상대적으로 낮은 볼록부가 깊은 위치와 얕은 위치에 각각 형성되어 있다. 이 낮은 볼록부는 제2 볼록 영역(90)의 볼록부를 형성하는 공정에서 동시에 형성할 수 있다. 반도체 발광 소자(1B)에 의하면, n측 전극(50)에 인접하여 제2 볼록 영역(90)이 형성되어 있기 때문에 광취출면에서 n측 전극(50)의 박리를 줄일 수 있다. 또 제1 볼록 영역(80)에 상대적으로 깊고 높은 볼록부가 형성되어 있기 때문에 광출력이 높은 반도체 발광 소자를 제공할 수 있다.
또 본 실시형태에서는 반도체 적층체(40)의 광취출면을 n형 반도체층(41)으로 하였으나, 광취출면을 p형 반도체층(43)으로 하고 이 p형 반도체층(43)에 제1 볼록 영역(80) 및 제2 볼록 영역(90)을 마련해도 좋다. 이 경우, 광취출면에는 p측 전극이 마련된다. 아울러 본 실시형태와 같이 구성하는 것이 제1 볼록 영역(80)에서 제1 볼록부를 깊게 할 수 있기 때문에 바람직하다.
또 본 실시형태에서는 제조시에 반도체 적층체(40)의 상면 전체에 p측 전극(30)을 형성하는 것으로 하였으나(도 5(b) 참조), p측 전극(30)을 부분적으로 형성하고 p측 전극(30)과 동일 평면내에서 p측 전극(30)이 형성되지 않은 부분에 상기 보호막(60)과 동일 재료의 보호막을 채우도록 해도 좋다. 이 경우, 광취출면쪽에서 반도체 발광 소자(1)를 평면에서 보았을 때 n측 전극(50)과 p측 전극(30)이 번갈아 배치되어 있는 것처럼 형성하는 것이, 광취출 효율이 더욱 높아진다는 점에서 바람직하다. 아울러 동일 재료란, 예를 들면 보호막(60)이 SiO2에 의해 형성되어 있다면 p측 전극(30)이 형성되지 않은 부분에 충전된 보호막도 SiO2에 의해 형성되어 있는 것을 의미하며, 그 제조방법 등에 의해 조성에 약간 차이가 생겨도 좋다. 이와 같은 보호막의 충전은, 예를 들면 ECR스퍼터링법에 의해 수행할 수 있다.
또 반도체 발광 소자(1)의 반도체 적층체(40)을 구성하는 재료는 질화갈륨계 화합물 반도체에 한정되지는 않는다. 또 본 실시형태에서는 광취출면에서 n측 전극(50)에 가까운 쪽부터 제2 볼록 영역(90)과 제1 볼록 영역(80)의 2단계로 볼록부가 깊어지도록 마련하였으나, 각각의 볼록 영역이 전극에서 멀어질수록 볼록부가 상대적으로 깊은 위치에서 높게 형성되어 있으면 3단계 이상이어도 동일한 효과가 있다.
또 반도체 발광 소자에서 광취출면에 p측 전극(30)과 n측 전극(50)을 모두 마련하도록 구성해도 좋다. 이 경우에 발광층(42) 위에 설치되는 전극(예를 들면 p측 전극(30))이 형성되는 반도체층의 표면에 제1 볼록부(또는 제1 볼록 영역(80))와, 제2 볼록부(제2 볼록 영역(90))를 설치해도 좋다. 이와 같이 구성한 경우, 발광층(42) 위에 설치되는 전극의 박리율을 낮추는 효과가 있다.
<산업상 이용 가능성>
본 발명에 관한 반도체 발광 소자는 반도체 발광 소자를 디바이스로서 응용할 수 있는 모든 용도, 예를 들면 조명, 노광, 디스플레이, 각종 분석, 광네트워크 등 여러가지 분야에서 이용할 수 있다.

Claims (15)

  1. n형 반도체층과 p형 반도체층 사이에 발광층을 가진 반도체 적층체와, 상기 반도체 적층체가 실장되는 기판과, 상기 반도체 적층체가 상기 기판에 실장되는 면과는 반대쪽의 광취출면 위에 설치된 전극을 가지고, 상기 광취출면에 여러 개의 볼록부를 구비한 반도체 발광 소자에서,
    상기 여러 개의 볼록부는 제1 볼록 영역과 제2 볼록 영역에 마련되어 있으며,
    상기 제2 볼록 영역은, 상기 제1 볼록 영역과 상기 전극 사이에서 상기 전극과 상기 반도체 적층체와의 계면과 인접한 영역이며,
    상기 제1 볼록 영역에 설치된 제1 볼록부의 기단은 상기 계면보다도 상기 발광층쪽에 위치하고,
    상기 제2 볼록 영역에 설치된 제2 볼록부의 기단은 상기 제1 볼록부의 기단보다도 상기 계면쪽에 위치하고,
    상기 제1 볼록부의 기단에서 끝단까지의 높이는, 상기 제2 볼록부의 기단에서 끝단까지의 높이보다도 큰 것을 특징으로 하는 반도체 발광 소자.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 볼록부 및 상기 제2 볼록부는 끝단이 가늘어지는 형상인 것을 특징으로 하는 반도체 발광 소자.
  4. 제1항 또는 제3항에 있어서,
    적어도 상기 제2 볼록 영역은 상기 전극을 둘러싸고 설치되어 있는 것을 특징으로 하는 반도체 발광 소자.
  5. 제4항에 있어서,
    상기 제1 볼록 영역은 상기 제2 볼록 영역 및 상기 전극을 둘러싸고 마련되어 있는 것을 특징으로 하는 반도체 발광 소자.
  6. 제1항 또는 제3항에 있어서,
    상기 광취출면에는 상기 전극이 이격되어 설치되고, 상기 이격되어 설치된 전극에 끼워지는 영역에 상기 제1 볼록 영역 및 상기 제2 볼록 영역을 갖는 것을 특징으로 하는 반도체 발광 소자.
  7. 제1항 또는 제3항에 있어서,
    상기 제1 볼록부 및 상기 제2 볼록부는 끝단이 평탄하지 않은 형상으로 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  8. 제1항 또는 제3항에 있어서,
    상기 제1 볼록부 및 상기 제2 볼록부는 기단이 이웃한 볼록부의 기단과 평탄한 면이 없게 인접하도록 마련되어 있는 것을 특징으로 하는 반도체 발광 소자.
  9. 제1항 또는 제3항에 있어서,
    상기 제1 볼록 영역에서 상기 제1 볼록부를, 상기 전극에서 멀어질수록 기단이 상기 발광층에 근접하도록 형성한 것을 특징으로 하는 반도체 발광 소자.
  10. 제1항 또는 제3항에 있어서,
    상기 전극과 상기 반도체 적층체와의 계면에 제3 볼록부를 더 갖는 것을 특징으로 하는 반도체 발광 소자.
  11. n형 반도체층과 p형 반도체층 사이에 발광층을 가진 반도체 적층체를 기판 상에 형성하는 공정,
    상기 반도체 적층체의 기판에 실장되는 쪽과는 반대쪽의 광취출면을 형성하는 한쪽의 반도체층 표면의 전극 형성 예정 영역을 둘러싸도록 개구를 가진 레지스터를, 상기 개구가 상기 레지스터의 적층 방향을 향해 폐색되도록 형성하는 공정,
    전극 재료가 차양부를 포함하도록 상기 레지스터 위에서 상기 반도체층 표면에 마스크 재료로서 전극 재료를 적층하는 공정,
    상기 레지스터를 제거하는 공정,
    상기 전극 형성 예정 영역을 마스크하여 상기 반도체층 표면을 식각하되, 비마스크된 부분은 제1볼록영역이 형성되고, 상기 차양부가 형성된 부분은 상기 제1볼록영역보다 볼록부의 높이가 낮은 제2볼록영역이 형성되도록 식각하는 공정,
    을 갖는 것을 특징으로 하는 반도체 발광 소자의 제조방법.
  12. 삭제
  13. 제1항에 있어서,
    상기 제1볼록영역의 상기 제1볼록부의 높이는 상기 제2볼록영역의 상기 제2볼록부의 높이의 2배 이상인 것을 특징으로 하는 반도체 발광 소자.
  14. 제1항에 있어서,
    상기 제1볼록영역은 2회의 식각을 통하여 형성되고 상기 제2볼록영역은 1회의 식각을 통하여 형성되는 것을 특징으로 하는 반도체 발광 소자.
  15. 제1항에 있어서,
    상기 전극은
    전극 형성 예정 영역을 둘러싸는 개구를 갖는 레지스터를 상기 반도체 적층체의 상면에 형성하는 단계;
    상기 개구 내에 차양 모양의 영역이 형성되도록 전극재료를 적층하는 단계;
    상기 레지스터를 제거하는 단계; 및
    상기 전극 재료를 식각 마스크로 하여 상기 반도체 적층체를 식각하되, 상기 차양 영역하부도 식각될 때까지 식각을 수행하는 단계;
    를 통하여 형성되고, 상기 차양 영역 하부가 제2볼록영역에 대응되고, 상기 전극 재료의 식각 마스크에 의하여 노출되는 영역이 제1볼록영역에 대응되는 것을 특징으로 하는 반도체 발광 소자.
KR1020107014047A 2007-12-28 2008-12-26 반도체 발광 소자 및 그 제조방법 KR101164663B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-341111 2007-12-28
JP2007341111 2007-12-28
PCT/JP2008/073821 WO2009084670A1 (ja) 2007-12-28 2008-12-26 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
KR20100085193A KR20100085193A (ko) 2010-07-28
KR101164663B1 true KR101164663B1 (ko) 2012-07-12

Family

ID=40824383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107014047A KR101164663B1 (ko) 2007-12-28 2008-12-26 반도체 발광 소자 및 그 제조방법

Country Status (8)

Country Link
US (3) US8552445B2 (ko)
EP (1) EP2234182B1 (ko)
JP (2) JP5310564B2 (ko)
KR (1) KR101164663B1 (ko)
CN (1) CN101911317B (ko)
RU (1) RU2436195C1 (ko)
TW (1) TW200945631A (ko)
WO (1) WO2009084670A1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911317B (zh) * 2007-12-28 2012-06-06 日亚化学工业株式会社 半导体发光元件及其制造方法
DE102009033686A1 (de) * 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
KR100999779B1 (ko) * 2010-02-01 2010-12-08 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
JP4996706B2 (ja) * 2010-03-03 2012-08-08 株式会社東芝 半導体発光素子およびその製造方法
JP5052636B2 (ja) 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
KR101081135B1 (ko) 2010-03-15 2011-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101671793B1 (ko) * 2010-07-01 2016-11-04 삼성전자주식회사 반도체 발광소자 및 그 제조방법
KR101673955B1 (ko) * 2010-07-02 2016-11-08 삼성전자주식회사 반도체 발광소자 및 이를 제조하는 방법
JP5687858B2 (ja) * 2010-07-30 2015-03-25 スタンレー電気株式会社 半導体発光装置
JP5737066B2 (ja) * 2010-08-26 2015-06-17 日亜化学工業株式会社 半導体発光素子
CN103354955B (zh) 2010-12-28 2016-08-10 日亚化学工业株式会社 半导体发光装置
US9093356B2 (en) 2010-12-28 2015-07-28 Nichia Corporation Semiconductor light emitting element
KR20120092325A (ko) * 2011-02-11 2012-08-21 서울옵토디바이스주식회사 광 결정 구조를 갖는 발광 다이오드 및 그것을 제조하는 방법
JP5603813B2 (ja) 2011-03-15 2014-10-08 株式会社東芝 半導体発光装置及び発光装置
US8829487B2 (en) * 2011-03-21 2014-09-09 Walsin Lihwa Corporation Light emitting diode and method for manufacturing the same
JP6104915B2 (ja) 2011-10-06 2017-03-29 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 半導体発光デバイスの表面処理
KR101827975B1 (ko) * 2011-10-10 2018-03-29 엘지이노텍 주식회사 발광소자
JP5912442B2 (ja) * 2011-11-17 2016-04-27 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
US9847372B2 (en) * 2011-12-01 2017-12-19 Micron Technology, Inc. Solid state transducer devices with separately controlled regions, and associated systems and methods
KR101894025B1 (ko) 2011-12-16 2018-09-03 엘지이노텍 주식회사 발광소자
JP5292456B2 (ja) * 2011-12-28 2013-09-18 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子およびその製造方法
CN104040734B (zh) * 2012-01-10 2018-07-20 亮锐控股有限公司 通过选择性区域粗糙化控制的led光输出
WO2013141561A1 (ko) * 2012-03-19 2013-09-26 서울옵토디바이스주식회사 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
IN2014MN01916A (ko) * 2012-04-02 2015-07-10 Asahi Kasei E Materials Corp
JP6226681B2 (ja) * 2013-10-09 2017-11-08 エルシード株式会社 Ｌｅｄ素子
KR102099441B1 (ko) * 2013-12-19 2020-04-09 엘지이노텍 주식회사 발광소자
JP6106120B2 (ja) * 2014-03-27 2017-03-29 株式会社東芝 半導体発光装置
WO2015156123A1 (ja) * 2014-04-07 2015-10-15 旭化成イーマテリアルズ株式会社 光学基材及びその製造方法、並びに、積層体、レジスト剥離液
CN105023983A (zh) * 2014-04-24 2015-11-04 展晶科技(深圳)有限公司 覆晶式半导体发光元件及其制造方法
JP2016146389A (ja) * 2015-02-06 2016-08-12 株式会社東芝 半導体発光素子及びその製造方法
JP2016171277A (ja) * 2015-03-16 2016-09-23 株式会社東芝 半導体発光素子及びその製造方法
JP6582738B2 (ja) * 2015-08-26 2019-10-02 日亜化学工業株式会社 発光素子及び発光装置
EP3428977A4 (en) * 2016-03-08 2019-10-02 ALPAD Corporation LIGHT-EMITTING SEMICONDUCTOR ELEMENT AND METHOD OF MANUFACTURING THE SAME
JP6738169B2 (ja) * 2016-03-11 2020-08-12 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
FR3050872B1 (fr) * 2016-04-27 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode electroluminescente comprenant au moins une couche intermediaire de plus grand gap disposee dans au moins une couche barriere de la zone active
CN106784185B (zh) * 2016-12-22 2019-05-14 天津三安光电有限公司 发光二极管及其制作方法
JP2018022919A (ja) * 2017-10-06 2018-02-08 エルシード株式会社 Ｌｅｄ素子
JP2018050070A (ja) * 2017-11-21 2018-03-29 ローム株式会社 半導体発光素子
KR102565148B1 (ko) 2018-06-27 2023-08-18 서울바이오시스 주식회사 플립칩형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
US11271136B2 (en) * 2018-11-07 2022-03-08 Seoul Viosys Co., Ltd Light emitting device
RU2713908C2 (ru) * 2018-11-23 2020-02-11 Общество С Ограниченной Ответственностью "Кубик Мкм" (Ооо "Кубик-Мкм") Микроконтакт для поверхностного монтажа и массив микроконтактов
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE102020112414A1 (de) 2020-05-07 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlung emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Strahlung emittierenden Halbleiterbauelements
CN112133804B (zh) * 2020-08-04 2022-03-18 华灿光电(苏州）有限公司 发光二极管芯片及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188410A (ja) 2001-12-19 2003-07-04 Daido Steel Co Ltd 発光ダイオードチップ
KR100649767B1 (ko) 2005-12-26 2006-11-27 삼성전기주식회사 수직구조 질화물 반도체 발광소자

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840872A (ja) * 1981-09-03 1983-03-09 Nec Corp 半導体発光素子
JPS6254485A (ja) * 1985-09-03 1987-03-10 Toshiba Corp 半導体発光素子の製造方法
JPH06334218A (ja) * 1993-05-24 1994-12-02 Matsushita Electric Ind Co Ltd 発光ダイオード素子
JPH0738146A (ja) * 1993-07-20 1995-02-07 Victor Co Of Japan Ltd 半導体発光装置
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
JP2959503B2 (ja) * 1997-01-10 1999-10-06 サンケン電気株式会社 半導体発光素子
JPH1154769A (ja) * 1997-07-30 1999-02-26 Toshiba Corp 光実装部品およびその製造方法
JP3469484B2 (ja) 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
TW444417B (en) * 2000-02-14 2001-07-01 Rohm Co Ltd Method for making a semiconductor light emitting element
JP4244542B2 (ja) 2001-08-28 2009-03-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP3802424B2 (ja) * 2002-01-15 2006-07-26 株式会社東芝 半導体発光素子及びその製造方法
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
JP2004119839A (ja) 2002-09-27 2004-04-15 Toshiba Corp 光半導体装置及びその製造方法
JP2005005679A (ja) 2003-04-15 2005-01-06 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2004356279A (ja) * 2003-05-28 2004-12-16 Hitachi Cable Ltd 半導体発光素子の製造方法
TW200509408A (en) * 2003-08-20 2005-03-01 Epistar Corp Nitride light-emitting device with high light-emitting efficiency
JP2005116615A (ja) * 2003-10-03 2005-04-28 Dowa Mining Co Ltd 半導体発光素子及びその製造方法
WO2005050748A1 (ja) * 2003-11-19 2005-06-02 Nichia Corporation 半導体素子及びその製造方法
DE10355581B4 (de) * 2003-11-28 2010-01-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren und Technik zur Herstellung einer Gateelektrode unter Anwendung einer Hartmaske
JP2005244201A (ja) 2004-01-28 2005-09-08 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
CN100356593C (zh) * 2004-03-30 2007-12-19 晶元光电股份有限公司 高效率氮化物系发光元件
US7534633B2 (en) * 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
US7476910B2 (en) * 2004-09-10 2009-01-13 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
JP2006147787A (ja) 2004-11-18 2006-06-08 Sony Corp 発光素子及びその製造方法
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
KR100631969B1 (ko) * 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광소자
JP4297084B2 (ja) * 2005-06-13 2009-07-15 住友電気工業株式会社 発光装置の製造方法および発光装置
JP2007067209A (ja) 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 窒化物系半導体発光素子及びその製造方法
JP4843284B2 (ja) 2005-09-22 2011-12-21 パナソニック電工株式会社 半導体発光素子およびその製造方法
JP2007165409A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2007220865A (ja) * 2006-02-16 2007-08-30 Sumitomo Chemical Co Ltd ３族窒化物半導体発光素子およびその製造方法
CN100555689C (zh) * 2006-06-15 2009-10-28 夏普株式会社 氮化物半导体发光元件及其制造方法
JP2008066554A (ja) 2006-09-08 2008-03-21 Sanken Electric Co Ltd 半導体発光素子
US7692203B2 (en) * 2006-10-20 2010-04-06 Hitachi Cable, Ltd. Semiconductor light emitting device
CN101911317B (zh) * 2007-12-28 2012-06-06 日亚化学工业株式会社 半导体发光元件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188410A (ja) 2001-12-19 2003-07-04 Daido Steel Co Ltd 発光ダイオードチップ
KR100649767B1 (ko) 2005-12-26 2006-11-27 삼성전기주식회사 수직구조 질화물 반도체 발광소자

Also Published As

Publication number Publication date
CN101911317B (zh) 2012-06-06
EP2234182A4 (en) 2014-09-03
CN101911317A (zh) 2010-12-08
JP5310564B2 (ja) 2013-10-09
JPWO2009084670A1 (ja) 2011-05-19
JP5545398B2 (ja) 2014-07-09
US8883529B2 (en) 2014-11-11
US20140038328A1 (en) 2014-02-06
JP2013211595A (ja) 2013-10-10
WO2009084670A1 (ja) 2009-07-09
US9159868B2 (en) 2015-10-13
US20140370630A1 (en) 2014-12-18
RU2436195C1 (ru) 2011-12-10
TWI377705B (ko) 2012-11-21
US20100264443A1 (en) 2010-10-21
EP2234182B1 (en) 2016-11-09
TW200945631A (en) 2009-11-01
EP2234182A1 (en) 2010-09-29
KR20100085193A (ko) 2010-07-28
US8552445B2 (en) 2013-10-08

Similar Documents

Publication Publication Date Title
KR101164663B1 (ko) 반도체 발광 소자 및 그 제조방법
JP5786868B2 (ja) 半導体発光装置
JP5032017B2 (ja) 半導体発光素子及びその製造方法並びに半導体発光装置
CN101355128B (zh) 半导体发光元件及半导体发光元件的制造方法
JP5493252B2 (ja) 半導体発光素子
JP6720472B2 (ja) 発光素子の製造方法
JP2008192710A (ja) 半導体発光素子
JP2003078162A (ja) ＧａＰ系半導体発光素子
KR101103963B1 (ko) 발광소자 및 그 제조방법
TWI431815B (zh) 半導體發光元件
JP2012529170A (ja) 発光半導体装置及び製造方法
WO2005027232A1 (ja) ＧａＮ系発光ダイオード
WO2012091007A1 (ja) 半導体発光素子
US10910538B2 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
JP2011009648A (ja) 発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 8