JP2959503B2 - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JP2959503B2 JP2959503B2 JP1453297A JP1453297A JP2959503B2 JP 2959503 B2 JP2959503 B2 JP 2959503B2 JP 1453297 A JP1453297 A JP 1453297A JP 1453297 A JP1453297 A JP 1453297A JP 2959503 B2 JP2959503 B2 JP 2959503B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- semiconductor
- surface region
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 73
- 239000000758 substrate Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 description 17
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高輝度化と信頼性向上
とを図ることができる半導体発光素子に関する。
とを図ることができる半導体発光素子に関する。
【０００２】
【従来の技術】図１に示す従来の半導体発光素子即ち発
光ダイオードは、Ｐ形半導体領域１とＮ形半導体領域２
とから成る例えばＡｌＧａＡｓ半導体基体３と、アノー
ド電極４と、カソード電極５とを備えている。Ｐ形半導
体領域１とＮ形半導体領域２との界面のＰＮ接合６は半
導体基体３の一方及び他方の主面に平行に延びている。
アノード電極４は半導体基体３の一方の主面（上面）の
中央部分に配置され、Ｐ形半導体領域１に接続されてい
る。カソード電極５は格子状又は点在するように形成さ
れ、半導体基体３の他方の主面（下面）即ちＮ形半導体
領域２に接続されている。カソード電極５を格子状又は
点在するように形成するとＰＮ接合６から放射されて下
面に向う光をカソード電極５が設けられていない部分に
おいて上面方向に効率良く反射させることが可能にな
る。図１の半導体発光素子の光取り出し方向は上方向で
あり、ＰＮ接合６から上方に放射された光は、半導体基
体３の上面のアノード電極４が形成されていない領域か
ら取り出される。図１の半導体発光素子においては半導
体基体３の上面の光取り出し領域が粗面（微小凹凸面）
７になっている。この粗面７はＰＮ接合６から放射され
た光に対する全反射の確率を減少させ、光を外部に良好
に取り出して高輝度化を図るために設けられている。こ
の粗面７を形成する時には、半導体基体３の上面のほぼ
中央に選択的にアノード電極４を形成し、その後に半導
体基体３の上面にエッチングを施して粗面化する。
光ダイオードは、Ｐ形半導体領域１とＮ形半導体領域２
とから成る例えばＡｌＧａＡｓ半導体基体３と、アノー
ド電極４と、カソード電極５とを備えている。Ｐ形半導
体領域１とＮ形半導体領域２との界面のＰＮ接合６は半
導体基体３の一方及び他方の主面に平行に延びている。
アノード電極４は半導体基体３の一方の主面（上面）の
中央部分に配置され、Ｐ形半導体領域１に接続されてい
る。カソード電極５は格子状又は点在するように形成さ
れ、半導体基体３の他方の主面（下面）即ちＮ形半導体
領域２に接続されている。カソード電極５を格子状又は
点在するように形成するとＰＮ接合６から放射されて下
面に向う光をカソード電極５が設けられていない部分に
おいて上面方向に効率良く反射させることが可能にな
る。図１の半導体発光素子の光取り出し方向は上方向で
あり、ＰＮ接合６から上方に放射された光は、半導体基
体３の上面のアノード電極４が形成されていない領域か
ら取り出される。図１の半導体発光素子においては半導
体基体３の上面の光取り出し領域が粗面（微小凹凸面）
７になっている。この粗面７はＰＮ接合６から放射され
た光に対する全反射の確率を減少させ、光を外部に良好
に取り出して高輝度化を図るために設けられている。こ
の粗面７を形成する時には、半導体基体３の上面のほぼ
中央に選択的にアノード電極４を形成し、その後に半導
体基体３の上面にエッチングを施して粗面化する。
【０００３】
【発明が解決しようとする課題】ところで、図１の半導
体素子を上述の様に形成した場合、粗面７を形成するた
めのエッチングの際に、このエッチングがアノード電極
４の周辺下部にまで進行するいわゆるサイドエッチング
が生じることがある。この様なサイドエッチングが生じ
ると、アノード電極４上にワイヤボンディングする際の
ストレス等によって電極４の下部の半導体領域１にクラ
ックが生じる虞れがある。また、ワイヤがサイドエッチ
ングの生じている電極４の周部にボンディングされた場
合には、ボンディング時の押圧力が十分に印加されない
ためボンディング不良が生じることがあった。なお、電
極４の周辺の下部のサイドエッチング即ち側方又は横方
向エッチングされた領域を電極４の上面の状態から識別
することは実際上困難であり、電極４の周辺にワイヤボ
ンディングされる可能性があった。
体素子を上述の様に形成した場合、粗面７を形成するた
めのエッチングの際に、このエッチングがアノード電極
４の周辺下部にまで進行するいわゆるサイドエッチング
が生じることがある。この様なサイドエッチングが生じ
ると、アノード電極４上にワイヤボンディングする際の
ストレス等によって電極４の下部の半導体領域１にクラ
ックが生じる虞れがある。また、ワイヤがサイドエッチ
ングの生じている電極４の周部にボンディングされた場
合には、ボンディング時の押圧力が十分に印加されない
ためボンディング不良が生じることがあった。なお、電
極４の周辺の下部のサイドエッチング即ち側方又は横方
向エッチングされた領域を電極４の上面の状態から識別
することは実際上困難であり、電極４の周辺にワイヤボ
ンディングされる可能性があった。
【０００４】そこで、本発明の目的は、粗面化による高
輝度化が可能であると共に信頼性を向上させることがで
きる半導体発光素子を提供することにある。
輝度化が可能であると共に信頼性を向上させることがで
きる半導体発光素子を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、第１の導電形の第１の
半導体領域と前記第１の導電形と反対の第２の導電形の
第２の半導体領域とがＰＮ接合を形成するように配置さ
れた半導体基体と、前記半導体基体の一方の主面の一部
において前記第１の半導体領域に接続された第１の電極
と、前記半導体基体の他方の主面において前記第２の半
導体領域に接続された第２の電極とを備え、前記一方の
主面側に光を取り出すように構成された半導体発光素子
において、前記一方の主面は鏡面領域と粗面領域とを備
えており、前記鏡面領域は前記一方の主面の中央部分を
含む領域に配置され、前記粗面領域は前記鏡面領域を包
囲するように配置され且つ前記半導体基体の内部側から
前記一方の主面に入射した光の全反射の割合を低減する
ように形成され、前記第１の電極は前記鏡面領域と前記
粗面領域の一部分とに接続され、前記第１の電極の外縁
は前記鏡面領域の外縁と前記粗面領域の外縁との間に配
置され、前記第１の電極の前記鏡面領域の上方の平坦部
分がワイヤの接続部分になっていることを特徴とする半
導体発光素子に係わるものである。
目的を達成するための本発明は、第１の導電形の第１の
半導体領域と前記第１の導電形と反対の第２の導電形の
第２の半導体領域とがＰＮ接合を形成するように配置さ
れた半導体基体と、前記半導体基体の一方の主面の一部
において前記第１の半導体領域に接続された第１の電極
と、前記半導体基体の他方の主面において前記第２の半
導体領域に接続された第２の電極とを備え、前記一方の
主面側に光を取り出すように構成された半導体発光素子
において、前記一方の主面は鏡面領域と粗面領域とを備
えており、前記鏡面領域は前記一方の主面の中央部分を
含む領域に配置され、前記粗面領域は前記鏡面領域を包
囲するように配置され且つ前記半導体基体の内部側から
前記一方の主面に入射した光の全反射の割合を低減する
ように形成され、前記第１の電極は前記鏡面領域と前記
粗面領域の一部分とに接続され、前記第１の電極の外縁
は前記鏡面領域の外縁と前記粗面領域の外縁との間に配
置され、前記第１の電極の前記鏡面領域の上方の平坦部
分がワイヤの接続部分になっていることを特徴とする半
導体発光素子に係わるものである。
【０００６】
【発明の作用及び効果】本発明においては、第１の電極
の周辺部が粗面領域の上に配置され、ここに密接してい
る。従って、第１の電極の周辺部の下がサイドエッチン
グされ難く、第１の電極の第１の半導体領域に対する接
続の信頼性が向上する。また、第１の電極の鏡面領域の
上方の平坦部分が接続部分となっているので、信頼性の
高いワイヤの接続を達成することができる。
の周辺部が粗面領域の上に配置され、ここに密接してい
る。従って、第１の電極の周辺部の下がサイドエッチン
グされ難く、第１の電極の第１の半導体領域に対する接
続の信頼性が向上する。また、第１の電極の鏡面領域の
上方の平坦部分が接続部分となっているので、信頼性の
高いワイヤの接続を達成することができる。
【０００７】
【実施例】次に、図２〜図６を参照して本発明の実施例
に係わる半導体発光素子（発光ダイオード）及びその製
造方法を説明する。図２の発光素子は、第１の半導体領
域としてのＰ形半導体領域１１と、第２の半導体領域と
してのＮ形半導体領域１２とから成る例えばＡｌＧａＡ
ｓ又はＧａＡｓ半導体基体１３を有している。半導体基
体１３の上面（一方の主面）１３ａ即ちＰ形半導体領域
１１の上面の中央に第１の電極としてのアノード電極１
４が形成され、半導体基体１３の下面（他方の主面）１
３ｂ即ちＮ形半導体領域１２の下面に第２の電極として
のカソード電極１５が格子状又は点在するように形成さ
れている。カソード電極１５は導電性接着剤によって外
部の配線導体に接続される。この導電性接着剤は半導体
基体１３の下面のカソード電極１５が設けられていない
部分にも付着し、下に向う光を上に反射させるために寄
与する。Ｐ形半導体領域１１とＮ形半導体領域１２との
間のＰＮ接合１６は半導体基体１３の上面１３ａ及び下
面１３ｂに対して平行に形成されているので、この端は
基体１３の側面に露出している。
に係わる半導体発光素子（発光ダイオード）及びその製
造方法を説明する。図２の発光素子は、第１の半導体領
域としてのＰ形半導体領域１１と、第２の半導体領域と
してのＮ形半導体領域１２とから成る例えばＡｌＧａＡ
ｓ又はＧａＡｓ半導体基体１３を有している。半導体基
体１３の上面（一方の主面）１３ａ即ちＰ形半導体領域
１１の上面の中央に第１の電極としてのアノード電極１
４が形成され、半導体基体１３の下面（他方の主面）１
３ｂ即ちＮ形半導体領域１２の下面に第２の電極として
のカソード電極１５が格子状又は点在するように形成さ
れている。カソード電極１５は導電性接着剤によって外
部の配線導体に接続される。この導電性接着剤は半導体
基体１３の下面のカソード電極１５が設けられていない
部分にも付着し、下に向う光を上に反射させるために寄
与する。Ｐ形半導体領域１１とＮ形半導体領域１２との
間のＰＮ接合１６は半導体基体１３の上面１３ａ及び下
面１３ｂに対して平行に形成されているので、この端は
基体１３の側面に露出している。
【０００８】図２の発光素子のＰ形半導体領域１１の上
面には鏡面領域１７と粗面領域１８とが形成されてい
る。鏡面領域１７は図３に示すようにＰ形半導体領域１
１の上面のほぼ中央に形成されており、点線で示すアノ
ード電極１４に対応してほぼ円形の平面形状を有する。
また、鏡面領域１７はアノード電極１４の内側に配置さ
れており、その幅（径）はアノード電極１４の幅（径）
よりも小さい。粗面領域１８はＰＮ接合１６から上方に
向う光の全反射を抑制して光を外部に良好に取り出すた
めの微小な凹凸面であり、平面的に見て鏡面領域１７の
外周を包囲するように環状に形成されている。
面には鏡面領域１７と粗面領域１８とが形成されてい
る。鏡面領域１７は図３に示すようにＰ形半導体領域１
１の上面のほぼ中央に形成されており、点線で示すアノ
ード電極１４に対応してほぼ円形の平面形状を有する。
また、鏡面領域１７はアノード電極１４の内側に配置さ
れており、その幅（径）はアノード電極１４の幅（径）
よりも小さい。粗面領域１８はＰＮ接合１６から上方に
向う光の全反射を抑制して光を外部に良好に取り出すた
めの微小な凹凸面であり、平面的に見て鏡面領域１７の
外周を包囲するように環状に形成されている。
【０００９】アノード電極１４は、平面的に見て鏡面領
域１７の全部とこれに隣接する粗面領域１８の内側部分
に形成されている。従って、鏡面領域１７の外縁はアノ
ード電極１４の外縁よりも内側に位置し、アノード電極
１４の外縁は鏡面領域１７の外縁と粗面領域１８の外縁
即ち基体１３の外縁との間に位置する。粗面領域１８は
後述のように基体１３の上面１３ａにエッチングを施し
て形成するので、粗面領域１８は鏡面領域１７とは同一
平面上に位置せずに鏡面領域１７よりも基体１３の他方
の主面１３ｂ側に偏位している。この結果、アノード電
極１４の粗面領域１８の上方に対向する部分が鏡面領域
１７の上方に対向する部分よりも基体１３の他方の主面
１３ｂ側に偏位している。また、電極１４の上面は鏡面
領域１７の上方では鏡面になっているが、粗面領域１８
の上方では粗面化している。
域１７の全部とこれに隣接する粗面領域１８の内側部分
に形成されている。従って、鏡面領域１７の外縁はアノ
ード電極１４の外縁よりも内側に位置し、アノード電極
１４の外縁は鏡面領域１７の外縁と粗面領域１８の外縁
即ち基体１３の外縁との間に位置する。粗面領域１８は
後述のように基体１３の上面１３ａにエッチングを施し
て形成するので、粗面領域１８は鏡面領域１７とは同一
平面上に位置せずに鏡面領域１７よりも基体１３の他方
の主面１３ｂ側に偏位している。この結果、アノード電
極１４の粗面領域１８の上方に対向する部分が鏡面領域
１７の上方に対向する部分よりも基体１３の他方の主面
１３ｂ側に偏位している。また、電極１４の上面は鏡面
領域１７の上方では鏡面になっているが、粗面領域１８
の上方では粗面化している。
【００１０】図２及び図３に示す半導体基体１３を形成
する時には、図４に示すように複数の発光素子を得るこ
とができるＰ形半導体領域１１とＮ形半導体領域１２と
を有する半導体ウエハ１９を用意する。次に、ウエハ１
９の上面全体にレジスト膜を形成した後に選択的にエッ
チングし、各発光素子の粗面領域１８を得る部分に対応
した開口２０を有するマスク２１を図４に示すように形
成する。なお、マスク２１は鏡面領域１７となる部分を
被覆している。
する時には、図４に示すように複数の発光素子を得るこ
とができるＰ形半導体領域１１とＮ形半導体領域１２と
を有する半導体ウエハ１９を用意する。次に、ウエハ１
９の上面全体にレジスト膜を形成した後に選択的にエッ
チングし、各発光素子の粗面領域１８を得る部分に対応
した開口２０を有するマスク２１を図４に示すように形
成する。なお、マスク２１は鏡面領域１７となる部分を
被覆している。
【００１１】次に、このマスク２１の開口２０から露出
しているウエハ１９の上面にエッチングを施して、図５
に示すように粗面領域１８を形成する。次に、マスク２
１を除去する。マスク２１によって被覆されていた領域
はエッチングされないので、粗面領域１８よりは凹凸の
小さい領域即ち鏡面領域１７である。この結果、ウエハ
１９の上面において、複数の鏡面領域１７が島状に点在
し、この鏡面領域１７が粗面領域１８によって包囲され
ている。
しているウエハ１９の上面にエッチングを施して、図５
に示すように粗面領域１８を形成する。次に、マスク２
１を除去する。マスク２１によって被覆されていた領域
はエッチングされないので、粗面領域１８よりは凹凸の
小さい領域即ち鏡面領域１７である。この結果、ウエハ
１９の上面において、複数の鏡面領域１７が島状に点在
し、この鏡面領域１７が粗面領域１８によって包囲され
ている。
【００１２】次に、ウエハ１９の上面全体にＡｕ（金）
を真空蒸着し、しかる後に、このＡｕ蒸着膜の鏡面領域
１７の上面とその周辺近傍の粗面領域１８の上面を被覆
する部分のみを残存させるようにエッチングを施し、図
６に示すようにアノード電極１４を形成する。
を真空蒸着し、しかる後に、このＡｕ蒸着膜の鏡面領域
１７の上面とその周辺近傍の粗面領域１８の上面を被覆
する部分のみを残存させるようにエッチングを施し、図
６に示すようにアノード電極１４を形成する。
【００１３】次に、ウエハ１９の他方の主面に同様にＡ
ｕ膜の蒸着とエッチングを施して裏面電極であるカソー
ド電極１５を形成する。なお、このカソード電極１５
は、アノード電極１４の形成前に設けてもよい。
ｕ膜の蒸着とエッチングを施して裏面電極であるカソー
ド電極１５を形成する。なお、このカソード電極１５
は、アノード電極１４の形成前に設けてもよい。
【００１４】次に、図６に示すウエハ１９を周知のダイ
シングによって分割し、個別の発光素子を得る。最後
に、このダイシング時の基体１３のダメージを除去する
ため、基体１３の側面をエッチングする。この際、アノ
ード電極１４の外周の下方にサイドエッチングが生じる
ことがあるが、アノード電極１４の周辺が粗面領域１８
に密着しているので、サイドエッチング量は少ない。
シングによって分割し、個別の発光素子を得る。最後
に、このダイシング時の基体１３のダメージを除去する
ため、基体１３の側面をエッチングする。この際、アノ
ード電極１４の外周の下方にサイドエッチングが生じる
ことがあるが、アノード電極１４の周辺が粗面領域１８
に密着しているので、サイドエッチング量は少ない。
【００１５】図２の発光素子のカソード電極１５には外
部配線導体がろう付けされ、アノード電極１４の中央の
平坦部分１４ａには点線で示すようにワイヤ２２がボン
ディングされる。
部配線導体がろう付けされ、アノード電極１４の中央の
平坦部分１４ａには点線で示すようにワイヤ２２がボン
ディングされる。
【００１６】本実施例によれば、以下の効果が得られ
る。 （イ） 基体１３の上面１３ａの電極１４によって被覆
されていない部分即ち光取り出し面が粗面領域１８とな
っている。従って、ＰＮ接合１６から上方に向う光の全
反射を抑制してこの光を素子の外部に良好に取り出すこ
とができ、結果として、高輝度化が実現される。 （ロ） アノード電極１４が鏡面領域１７と粗面領域１
８にまたがって形成されており、電極１４の周辺部が粗
面領域１８の一部に密接に結合しているため、サイドエ
ッチングが生じてもこれを電極１４の極く周辺部分に留
めることができ、鏡面領域１７側にまでサイドエッチン
グが進行することを防止できる。従って、基体１３と電
極１４とが強固に密着し、発光素子の信頼性が向上す
る。 （ハ） 電極１４の鏡面領域１７の上方の平坦部分１４
ａと粗面領域１８の上方の粗面部分１４ｂとを光学的に
区別してパターン認識することができるので、自動ワイ
ヤボンディング装置によって平坦部分１４ａを正確に識
別し、ワイヤ２２を良好にボンディングすることがで
き、且つ半導体領域１１にクラックを発生させない。な
お、図１の従来の発光素子において、電極４の周辺下部
がエッチングされても電極４の上面側から光学的に認識
することは不可能であった。また、電極４を形成する前
に基体３の上面全体を粗面化し、この粗面化した上に電
極４を設けることも考えられるが、この場合にも電極４
の上面全体が同一状態となり、電極４の上面から電極４
の周辺下部のエッチング領域を認識することは不可能で
あった。このように電極４の正常部分を認識できないま
まワイヤボンディングすると、電極４の周辺領域（エッ
チングによる異常部分）が自動ワイヤボンディング装置
の周知のキャピラリによって押圧され、半導体領域１に
クラックが発生するおそれがある。これに対して、本実
施例によれば既に説明したようにボンディング不良及び
クラックを防ぐことができる。
る。 （イ） 基体１３の上面１３ａの電極１４によって被覆
されていない部分即ち光取り出し面が粗面領域１８とな
っている。従って、ＰＮ接合１６から上方に向う光の全
反射を抑制してこの光を素子の外部に良好に取り出すこ
とができ、結果として、高輝度化が実現される。 （ロ） アノード電極１４が鏡面領域１７と粗面領域１
８にまたがって形成されており、電極１４の周辺部が粗
面領域１８の一部に密接に結合しているため、サイドエ
ッチングが生じてもこれを電極１４の極く周辺部分に留
めることができ、鏡面領域１７側にまでサイドエッチン
グが進行することを防止できる。従って、基体１３と電
極１４とが強固に密着し、発光素子の信頼性が向上す
る。 （ハ） 電極１４の鏡面領域１７の上方の平坦部分１４
ａと粗面領域１８の上方の粗面部分１４ｂとを光学的に
区別してパターン認識することができるので、自動ワイ
ヤボンディング装置によって平坦部分１４ａを正確に識
別し、ワイヤ２２を良好にボンディングすることがで
き、且つ半導体領域１１にクラックを発生させない。な
お、図１の従来の発光素子において、電極４の周辺下部
がエッチングされても電極４の上面側から光学的に認識
することは不可能であった。また、電極４を形成する前
に基体３の上面全体を粗面化し、この粗面化した上に電
極４を設けることも考えられるが、この場合にも電極４
の上面全体が同一状態となり、電極４の上面から電極４
の周辺下部のエッチング領域を認識することは不可能で
あった。このように電極４の正常部分を認識できないま
まワイヤボンディングすると、電極４の周辺領域（エッ
チングによる異常部分）が自動ワイヤボンディング装置
の周知のキャピラリによって押圧され、半導体領域１に
クラックが発生するおそれがある。これに対して、本実
施例によれば既に説明したようにボンディング不良及び
クラックを防ぐことができる。
【００１７】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 電極４、５とのオーミック接触を良好にするた
めにＰ形半導体領域１１及びＮ形半導体領域１２よりも
不純物濃度の高いＰ形及びＮ形半導体領域を上面側及び
下面側に設けることができる。 （２） 半導体基体１３の側面を傾斜側面即ちメサ形状
にすることができる。 （３） 電極１４を比較的厚く形成し、この上面全体が
実質的に平坦となるようにし、粗面部分１４ｂが実質的
に生じないようにすることもできる。
く、例えば次の変形が可能なものである。 （１） 電極４、５とのオーミック接触を良好にするた
めにＰ形半導体領域１１及びＮ形半導体領域１２よりも
不純物濃度の高いＰ形及びＮ形半導体領域を上面側及び
下面側に設けることができる。 （２） 半導体基体１３の側面を傾斜側面即ちメサ形状
にすることができる。 （３） 電極１４を比較的厚く形成し、この上面全体が
実質的に平坦となるようにし、粗面部分１４ｂが実質的
に生じないようにすることもできる。
【図１】従来の半導体発光素子を示す断面図である。
【図２】本発明の実施例に係わる半導体発光素子を示す
断面図である。
断面図である。
【図３】図２の半導体基体の平面図である。
【図４】図２の発光素子を製造するために半導体ウエハ
にマスクを設けたものを示す断面図である。
にマスクを設けたものを示す断面図である。
【図５】図４のウエハに粗面領域を設けたものを示す断
面図である。
面図である。
【図６】図５のウエハに電極を設けたものを示す断面図
である。
である。
１３ 半導体基体 １４ 電極 １７ 鏡面領域 １８ 粗面領域
Claims (1)
- 【請求項１】 第１の導電形の第１の半導体領域と前記
第１の導電形と反対の第２の導電形の第２の半導体領域
とがＰＮ接合を形成するように配置された半導体基体
と、 前記半導体基体の一方の主面の一部において前記第１の
半導体領域に接続された第１の電極と、 前記半導体基体の他方の主面において前記第２の半導体
領域に接続された第２の電極とを備え、前記一方の主面
側に光を取り出すように構成された半導体発光素子にお
いて、 前記一方の主面は鏡面領域と粗面領域とを備えており、 前記鏡面領域は前記一方の主面の中央部分を含む領域に
配置され、 前記粗面領域は前記鏡面領域を包囲するように配置され
且つ前記半導体基体の内部側から前記一方の主面に入射
した光の全反射の割合を低減するように形成され、 前記第１の電極は前記鏡面領域と前記粗面領域の一部分
とに接続され、 前記第１の電極の外縁は前記鏡面領域の外縁と前記粗面
領域の外縁との間に配置され、 前記第１の電極の前記鏡面領域の上方の平坦部分がワイ
ヤの接続部分になっていることを特徴とする半導体発光
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1453297A JP2959503B2 (ja) | 1997-01-10 | 1997-01-10 | 半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1453297A JP2959503B2 (ja) | 1997-01-10 | 1997-01-10 | 半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200162A JPH10200162A (ja) | 1998-07-31 |
| JP2959503B2 true JP2959503B2 (ja) | 1999-10-06 |
Family
ID=11863761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1453297A Expired - Fee Related JP2959503B2 (ja) | 1997-01-10 | 1997-01-10 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959503B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4734770B2 (ja) * | 2001-06-12 | 2011-07-27 | ソニー株式会社 | 樹脂形成素子の製造方法、画像表示装置の製造方法、および照明装置の製造方法 |
| JP2005116615A (ja) | 2003-10-03 | 2005-04-28 | Dowa Mining Co Ltd | 半導体発光素子及びその製造方法 |
| EP1624495A1 (en) * | 2004-07-14 | 2006-02-08 | SuperNova Optoelectronics Corporation | High light efficiency GaN-based LED and its manufacturing method |
| TW200637037A (en) | 2005-02-18 | 2006-10-16 | Sumitomo Chemical Co | Semiconductor light-emitting element and fabrication method thereof |
| JP2006261659A (ja) * | 2005-02-18 | 2006-09-28 | Sumitomo Chemical Co Ltd | 半導体発光素子の製造方法 |
| JP2006253298A (ja) | 2005-03-09 | 2006-09-21 | Toshiba Corp | 半導体発光素子及び半導体発光装置 |
| TWI255055B (en) | 2005-06-29 | 2006-05-11 | Chunghwa Picture Tubes Ltd | Light emitting diode and method for improving luminescence efficiency thereof |
| CN100399592C (zh) * | 2005-07-04 | 2008-07-02 | 中华映管股份有限公司 | 发光二极管与改善发光二极管之发光效率的方法 |
| KR101164663B1 (ko) | 2007-12-28 | 2012-07-12 | 니치아 카가쿠 고교 가부시키가이샤 | 반도체 발광 소자 및 그 제조방법 |
| JP6738169B2 (ja) * | 2016-03-11 | 2020-08-12 | Ｄｏｗａエレクトロニクス株式会社 | 半導体光デバイスおよびその製造方法 |
-
1997
- 1997-01-10 JP JP1453297A patent/JP2959503B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10200162A (ja) | 1998-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5032017B2 (ja) | 半導体発光素子及びその製造方法並びに半導体発光装置 | |
| US7067340B1 (en) | Flip-chip light emitting diode and fabricating method thereof | |
| KR100941766B1 (ko) | 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법 | |
| TWI683457B (zh) | 發光二極體(led)結構及形成覆晶led結構之方法 | |
| JP2907170B2 (ja) | 半導体発光素子 | |
| CN113036017B (zh) | 倒装发光元件 | |
| US8890201B2 (en) | Semiconductor light emitting device | |
| CN113903836B (zh) | 倒装发光二极管和发光装置 | |
| JP2003017757A (ja) | フリップチップ形半導体発光素子 | |
| JP2959503B2 (ja) | 半導体発光素子 | |
| JP5065936B2 (ja) | 半導体発光素子及びその製造方法 | |
| KR100887758B1 (ko) | 플립칩 방식의 수직형 발광 소자 및 그 제조 방법 | |
| US20220069170A1 (en) | Light-emitting device and method for manufacturing the same | |
| US20020173062A1 (en) | Method for manufacturing GaN-based LED | |
| JP3156756B2 (ja) | 半導体発光素子 | |
| JP4836410B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
| WO2002071450A2 (en) | Led lead for improved light extraction | |
| JP3255220B2 (ja) | 半導体発光素子 | |
| EP2228837B1 (en) | Light emitting device, fabrication method thereof, and light emitting apparatus | |
| CN113675311A (zh) | 一种led芯片及其制备方法 | |
| US9093356B2 (en) | Semiconductor light emitting element | |
| CN111276595A (zh) | 发光二极管及其制作方法 | |
| CN112825342B (zh) | 发光二极管装置 | |
| KR100598154B1 (ko) | 무반사 처리영역을 갖는 발광다이오드 소자의 칩 제작방법 | |
| JP2008153344A (ja) | 半導体発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |