JP2015156484A - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP2015156484A
JP2015156484A JP2015006748A JP2015006748A JP2015156484A JP 2015156484 A JP2015156484 A JP 2015156484A JP 2015006748 A JP2015006748 A JP 2015006748A JP 2015006748 A JP2015006748 A JP 2015006748A JP 2015156484 A JP2015156484 A JP 2015156484A
Authority
JP
Japan
Prior art keywords
type semiconductor
light emitting
semiconductor layer
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015006748A
Other languages
English (en)
Other versions
JP6684541B2 (ja
Inventor
敬雄 藤盛
Takao Fujimori
敬雄 藤盛
智人 川瀬
Tomohito Kawase
智人 川瀬
康夫 中西
Yasuo Nakanishi
康夫 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015006748A priority Critical patent/JP6684541B2/ja
Priority to US14/600,528 priority patent/US9871166B2/en
Publication of JP2015156484A publication Critical patent/JP2015156484A/ja
Priority to US15/834,023 priority patent/US20180108809A1/en
Application granted granted Critical
Publication of JP6684541B2 publication Critical patent/JP6684541B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

【課題】光取出し効率を向上化させることができる発光素子を提供する。【解決手段】発光素子１は、基板２と、基板２の表面２Ａに順に積層されたｎ型導電型半導体層３、発光層４およびｐ型導電型半導体層５とを含む。ｎ型導電型半導体層３における周縁部付近を除いた部分と、発光層４と、ｐ型導電型半導体層５とによって、半導体積層構造部６が構成されている。ｐ型導電型半導体層５の表面には、ｐ側透明電極層１４が形成されている。ｐ側透明電極層１４は、ｐ型導電型半導体層５の表面における所定の電流注入領域１３のほぼ全域を覆っている。ｐ側透明電極層１４の表面には、ｐ側電極１５が形成されている。ｐ側透明電極層１４の表面には、ｐ側透明電極層１４を貫通し、半導体積層構造部６の内部に入り込んだ複数の凹部１６が形成されている。【選択図】図２

Description

この発明は、発光素子に関する。
発光素子として、特許文献１の図３および図４に記載されたものが知られている。特許文献１記載の発光素子は、サファイア基板と、サファイア基板の表面に順に積層されたＧａＮバッファ層、ノンドープＧａＮｎ層、ＳｉドープＧａＮ層（ｎ型コンタクト層）、ＳｉドープＧａＮ層（ｎ型クラッド層）、ＩｎＧａＮ層（活性層）、ＭｇドープＡｌＧａＮ層（ｐ型クラッド層）およびＭｇドープＧａＮ層（ｐ型コンタクト層）からなる層構造とを含んでいる。ｐ型コンタクト層、ｐ型クラッド層、活性層、ｎ型クラッド層およびｎ型コンタクト層が部分的に除去され、ｎ型コンタクト層の露出面にｎ側電極が形成されている。また、ｐ型コンタクト層上にｐ側電極が形成されている。
ｐ側電極は、透光性を有するｐ側電流拡散部（ｐ側透明電極層）と、ｐ側電流拡散部の所定の一部に形成された透光性を有しないｐ側パッド部とから構成されている。ｐ側電流拡散部には、複数の開口部（貫通孔）が形成されている。これらの開口部は、ｐ側電流拡散部を透光性を備えない程厚膜に形成した場合でも、ｐ側電流拡散部の電気抵抗を小さくしつつ光の取り出しを可能とするために形成されている。
特開２００４−２２１５２９号公報
この発明の目的は、光取り出し効率を向上化させることができる発光素子を提供することである。
この発明による発光素子は、表面および裏面を有する基板と、前記基板の表面に順に積層されたｎ型半導体層、発光層およびｐ型半導体層を有する半導体積層構造部と、前記ｐ型半導体層における前記発光層とは反対側の表面に形成され、当該表面の所定の電流注入領域の全域またはほぼ全域を覆う透明電極層と、前記透明電極層における前記ｐ型半導体層とは反対側の表面に形成されたｐ側電極と、前記半導体積層構造部における前記ｐ型半導体層側の表面の前記電流注入領域に形成された複数の凹部とを含む（請求項１）。
この構成では、半導体積層構造部内を伝搬する光が、凹部の内壁面における側面で反射されて、透明電極層側へ光が取り出されるため、光の取り出し効率を高めることができる。
この発明の一実施形態では、前記ｎ型半導体層に電気的に接続され、半導体積層構造部から前記基板に平行な方向に引き出された引き出し部と、前記引き出し部上に形成されたｎ側電極とをさらに含む（請求項２）。
この発明の一実施形態では、前記各凹部が前記ｎ型半導体層に達している（請求項３）。
この構成では、凹部がｎ型半導体層まで達していない場合に比べて、凹部の内壁面における側面の面積を大きくできるので、光の取り出し効率を高めることができる。凹部をｎ型半導体層に達するまで形成した場合、発光層の面積が減少するが、この凹部による光取り出し作用によって、発光層で発生した光を、それが発光層内で吸収される前に発光層外に取り出せるようになるため、光の取出し効率を高めることができる。
この発明の一実施形態では、前記基板の表面に前記ｎ型半導体層に覆われた複数の凸部が形成されており、前記複数の凹部は、前記ｎ型半導体層内の欠陥が生じやすい箇所に対向して配置された凹部を含んでいる（請求項４）。
この構成では、基板の表面に複数の凸部が形成されているので、基板とｎ型半導体層との界面で光が全反射するのを抑制できる。これにより、光の取出し効率を高めることができる。
また、この構成では、複数の凹部は、ｎ型半導体層内の欠陥が生じやすい箇所に対向して配置された凹部を含んでいる。これにより、ｎ型半導体層内の欠陥部が生じやすいに箇所に、透明電極側からの電流が流れにくくなる。これにより、ｎ型半導体層内の欠陥部に電流が集中して流れるのを抑制できるから、発光素子の信頼性を高めることができる。
この発明の一実施形態では、前記複数の凹部は、前記各凸部に対向して配置された凹部を含んでいる（請求項５）。
基板の表面に複数の凸部を形成した場合、ｎ型半導体層内の凸部の中心の真上の領域においては、基板上にｎ型半導体層を結晶成長させる際に、横方向の成長が合わさるため、欠陥部が生じやすい。この構成では、複数の凹部が前記各凸部に対向して配置された凹部を含んでいる。これにより、ｎ型半導体層内の欠陥部が生じやすいに箇所に、透明電極側からの電流が流れにくくなる。これにより、ｎ型半導体層内の欠陥部に電流が集中して流れるのを抑制できるから、発光素子の信頼性を高めることができる。
この発明の一実施形態では、前記複数の凹部は、前記複数の凸部内の二次元的に隣接する複数の凸部間の中心位置に対向して配置された凹部を含んでいる（請求項６）。
基板の表面に複数の凸部を形成した場合、ｎ型半導体層内のうち、前記複数の凸部内の二次元的に隣接する複数の凸部間の中心位置の真上の領域においては、基板の欠陥を引き継ぎやすいため、欠陥部が生じやすい。この構成では、複数の凹部は、複数の凸部内の二次元的に隣接する複数の凸部間の中心位置に対向して配置された凹部を含んでいる。これにより、ｎ型半導体層内の欠陥部が生じやすいに箇所に、透明電極側からの電流が流れにくくなる。これにより、ｎ型半導体層内の欠陥部に電流が集中して流れるのを抑制できるから、発光素子の信頼性を高めることができる。
この発明の一実施形態では、前記凹部の内壁面に絶縁膜が形成されている（請求項７）。この構成では、ｎ型半導体層内の欠陥部に電流がより流れにくくなる。これにより、欠陥部に電流が集中して流れるのをより効果的に抑制できるから、発光素子の信頼性をより高めることができる。
この発明の一実施形態では、前記凸部は、前記基板の表面に形成された絶縁膜によって形成されている（請求項８）。
この発明の一実施形態では、前記凸部は前記基板の表面をエッチングすることによって形成されている（請求項９）。
図１は、第１発明の一実施形態に係る発光素子の模式的な平面図である。 図２は、図１の発光素子の模式的な断面図である。 図３Ａは、凸部の配置パターンの一例を示す模式的な平面図である。 図３Ｂは、凸部の配置パターンの他の例を示す模式的な平面図である。 図４Ａは、図３Ａの配置パターンで凸部が配置されている場合における、凹部の配置パターンの一例を示す模式的な平面図である。 図４Ｂは、図３Ｂの配置パターンで凸部が配置されている場合における、凹部の配置パターンの一例を示す模式的な平面図である。 図５Ａは、凹部の形状の一例を示す模式的な断面図である。 図５Ｂは、凹部の形状の他の例を示す模式的な断面図である。 図６Ａは、図１および図２に示す発光素子の製造方法を示す模式的な断面図である。 図６Ｂは、図６Ａの次の工程を示す模式的な断面図である。 図６Ｃは、図６Ｂの次の工程を示す模式的な断面図である。 図６Ｄは、図６Ｃの次の工程を示す模式的な断面図である。 図６Ｅは、図６Ｄの次の工程を示す模式的な断面図である。 図６Ｆは、図６Ｅの次の工程を示す模式的な断面図である。 図６Ｇは、図６Ｅの次の工程を示す模式的な断面図である。 図７は、発光素子パッケージの模式的な断面図である。 図８は、ｘ方向シフト量Δｘおよびｙ方向シフト量Δｙを説明するための模式的な平面図である。 図９は、シミュレーション結果を示すグラフである。 図１０は、発光素子パッケージの他の例を示す模式的な断面図である。 図１１は、第２発明の一実施形態に係る発光素子の模式的な平面図である。 図１２は、図１１の発光素子の模式的な断面図である。 図１３Ａは、凸部の配置パターンの一例を示す模式的な平面図である。 図１３Ｂは、凸部の配置パターンの他の例を示す模式的な平面図である。 図１４Ａは、図１３Ａの配置パターンで凸部が配置されている場合における、第２絶縁膜の配置パターンの一例を示す模式的な平面図である。 図１４Ｂは、図１３Ｂの配置パターンで凸部が配置されている場合における、第２絶縁膜の配置パターンの一例を示す模式的な平面図である。 図１５Ａは、図１１および図１２に示す発光素子の製造方法を示す模式的な断面図である。 図１５Ｂは、図１５Ａの次の工程を示す模式的な断面図である。 図１５Ｃは、図１５Ｂの次の工程を示す模式的な断面図である。 図１５Ｄは、図１５Ｃの次の工程を示す模式的な断面図である。 図１５Ｅは、図１５Ｄの次の工程を示す模式的な断面図である。 図１５Ｆは、図１５Ｅの次の工程を示す模式的な断面図である。 図１６は、発光素子パッケージの模式的な断面図である。 図１７は、発光素子パッケージの他の例を示す模式的な断面図である。
以下では、第１発明および第２発明の実施の形態を、添付図面を参照して詳細に説明する。
［１］第１発明について
第１発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、第１発明の一実施形態に係る発光素子の模式的な平面図である。図２は、図１の発光素子の模式的な断面図である。
発光素子１は、平面視四角形状のチップ状である。発光素子１は、表面２Ａおよび裏面２Ｂを有する基板２と、基板２の表面２Ａに順に積層されたｎ型導電型半導体層３、発光層４およびｐ型導電型半導体層５とを含む。以下、ｎ型導電型半導体層３を「ｎ型半導体層３」といい、ｐ型導電型半導体層５を「ｐ型半導体層５」という。基板２は、平面視で四角形状である。ｎ型半導体層３における周縁部付近を除いた部分と、発光層４と、ｐ型半導体層５とによって、半導体積層構造部６が構成されている。半導体積層構造部６は、平面視において、基板２とほぼ相似の四角形状であり、１つのコーナ部に切除部６Ａを有している。切除部６Ａの側面は、平面視において内方に向かって突出した湾曲面に形成されている。
基板２は、発光層４の発光波長λ（たとえば４５０ｎｍ）に対して透明な材料（たとえば、サファイア、ＧａＮまたはＳｉＣ）からなる。「発光波長に対して透明」とは、具体的には、たとえば、発光波長の透過率が６０％以上の場合をいう。この実施形態では、基板２は、サファイア基板である。基板２の厚さは、たとえば、２００μｍ〜３００μｍである。
基板２の表面２Ａには、ｎ型半導体層３へ突出する複数の円錐台状の凸部７が形成されている。これらの凸部７は、図３Ａに示すように、離散配置されている。図３Ａには、平面視において、基板２の表面２Ａの隣接する２つの辺のうち一方の辺に沿う方向をｘ方向として示し、他方の辺に沿う方向をｙ方向として示している。この実施形態では、平面視で、正六角形の集合体内の各正六角形の各頂点および中心（重心）に凸部７が配置されるようなパターンで、複数の凸部７が基板２の表面２Ａに形成されている。言い換えれば、正六角形の集合体内の各正六角形を構成する６つの正三角形の各頂点に凸部７が配置されるようなパターンで、複数の凸部７が基板２の表面２Ａに形成されている。この実施形態では、各凸部７は、ＳｉＮで形成されている。各凸部７は、基板２の表面２Ａをエッチングすることにより、形成してもよい。
複数の凸部７は、図３Ｂに示すように、互いに間隔をあけて行列状に配置されていてもよい。
基板２の表面２Ａに凸部７が形成されているので、基板２の表面２Ａとｎ型半導体層３との界面において光が全反射するのを抑制することができる。これにより、光取り出し効率を向上させることができる。たとえば、基板２の裏面２Ｂで反射して、基板２とｎ型半導体層３との界面に対して様々な角度で入射する光が、当該界面において基板２の裏面２Ｂ側に全反射するのを抑制できる。これにより、光取り出し効率を向上させることができる。
ｎ型半導体層３は、基板２の表面２Ａに積層されている。ｎ型半導体層３は、基板２の表面２Ａの全域を覆っている。ｎ型半導体層３によって、全ての凸部７は覆われている。ｎ型半導体層３は、ｎ型のＧａＮからなり、発光層４の発光波長λに対して透明である。
ｎ型半導体層３について、図２において、基板２の表面２Ａを覆う下面を裏面３Ｂといい、裏面３Ｂとは反対側の上面を表面３Ａということにする。ｎ型半導体層３の表面３Ａには、大局的に見て、中央部の高位領域と、高位領域の周囲の高位領域より低い低位領域とが存在する。これにより、ｎ型半導体層３の表面３Ａには、高位領域と低位領域との境界部に段差が形成されている。
高位領域におけるｎ型半導体層３が、半導体積層構造部６内のｎ型半導体層を構成している。低位領域におけるｎ型半導体層３を、半導体積層構造部６から引き出された引き出し部８ということにする。引き出し部８では、その側面が基板２の側面と面一に揃う位置まで外側に引き出されている。引き出し部８は、半導体積層構造部６の周囲を取り囲むように形成されている。
引き出し部８の表面には、半導体積層構造部６の切除部６Ａに対応する領域に、ｎ側電極９が接触して形成されている。ｎ側電極９は、引き出し部８の表面に形成されたｎ側透明電極層１０と、ｎ側透明電極層１０上に形成されたｎ側パッド１１とからなる。ｎ側透明電極層１０は、平面視で基板２の４辺と平行な４辺を有する四角形状であり、半導体積層構造部６の切除部６Ａの側面に対向するコーナ部が外方に突出した湾曲面に形成されている。ｎ側透明電極層１０は、たとえば、発光層４の発光波長λに対して透明な材料（たとえば、ＩＴＯ、ＺｎＯ）からなる。ｎ側パッド１１は、平面視で円形状である。ｎ側パッド１１は、たとえば、Ｃｒ、Ａｕからなる。
発光層４は、ｎ型半導体層３上に積層されている。発光層４は、ｎ型半導体層３の表面３Ａにおける高位領域のほぼ全域を覆っている。発光層４は、この実施形態では、Ｉｎを含む窒化物半導体（たとえばＩｎＧａＮ）からなる。
ｐ型半導体層５は、発光層４上に積層されている。ｐ型半導体層５は、発光層４の表面のほぼ全域を覆っている。ｐ型半導体層５は、ｐ型のＧａＮからなり、発光層４の発光波長λに対して透明である。このように、ｎ型半導体層３とｐ型半導体層５とで発光層４を挟んだ発光ダイオード構造（半導体積層構造部６）が形成されている。
ｐ型半導体層５における発光層４とは反対側の表面には、半導体積層構造部６の切除部６Ａと対向するコーナ寄りの位置に、平面視で円形状の絶縁膜１２が形成されている。絶縁膜１２は、たとえば、ＳｉＯ２からなる。
ｐ型半導体層５の表面には、ｐ側透明電極層１４が形成されている。ｐ側透明電極層１４は、ｐ型半導体層５の表面における所定の電流注入領域１３のほぼ全域（電流注入領域１３における後述する凹部１６の第２部分１６Ｂ以外の領域）を覆っている。この実施形態では、電流注入領域１３は、ｐ型半導体層５の表面の周縁部を除いた領域に設定されている。ｐ型半導体層５の表面の絶縁膜１２が形成されている領域は電流注入領域１３に含まれており、絶縁膜１２はｐ側透明電極層１４によって覆われている。ｐ側透明電極層１４は、たとえば、発光層４の発光波長λに対して透明な材料（たとえば、ＩＴＯ、ＺｎＯ）からなる。ｐ側透明電極層１４の厚さは、たとえば、１００ｎｍ〜３００ｎｍ程度である。
ｐ側透明電極層１４におけるｐ型半導体層５とは反対側の表面には、絶縁膜１２の表面と対向する位置（図２では絶縁膜１２の真上位置）に、ｐ側電極（ｐ側パッド）１５が形成されている。ｐ側電極１５は、平面視で絶縁膜１２より径の小さな円形状である。ｐ側電極１５は、たとえば、Ｃｒ、Ａｕからなる。前述の絶縁膜１２は、よく知られているように、半導体積層構造部６におけるｐ側電極１５の直下以外に電流を流し、ｐ側電極１５によって遮られる光を低減させるために設けられている。
ｐ側透明電極層１４におけるｐ型半導体層５とは反対側の表面には、ｐ側透明電極層１４を貫通し、半導体積層構造部６の内部に入り込んだ複数の凹部１６が形成されている。各凹部１６の内壁面（底面および内周面）には、ＳｉＯ２からなる絶縁膜１７が形成されている。この実施形態では、各凹部１６は、ｐ側透明電極層１４の表面からｎ型半導体層３の内部に達している。各凹部１６は、ｐ側透明電極層１４を貫通している第１部分（貫通孔）１６Ａと、第１部分１６Ａに連通しかつ半導体積層構造部６の内部に入り込んだ第２部分（凹部）１６Ｂとからなる。
これらの凹部１６は、図４Ａに示すように、離散配置されている。この実施形態では、基板２上に形成された各凸部７の中心の真上位置（各凸部７に対向する位置）と、複数の凸部７内の二次元的に隣接する３つの凸部７間の中心位置の真上位置（二次元的に隣接する３つの凸部７間の中心位置に対向する位置）とに、凹部１６は形成されている。図４Ａに示すように、正六角形の集合体内の各正六角形を構成する６つの正三角形の各頂点に凸部７が配置されている場合には、各正三角形のそれぞれの重心が、二次元的に隣接する３つの凸部７間の中心位置となる。したがって、この場合には、各正六角形を構成する６つの正三角形の各頂点および各重心に凹部１６が配置される。
基板２上に形成された凸部７の中心の真上位置のみに凹部１６を配置してもよい。つまり、図４Ａに示される各正六角形を構成する６つの正三角形の各頂点のみに凹部１６を配置してもよい。
基板２上に形成された複数の凸部７内の二次元的に隣接する３つの凸部７間の中心位置の真上位置のみに、凹部１６を形成してもよい。つまり、図４Ａに示される各正六角形を構成する６つの正三角形の各重心のみに凹部１６を配置してもよい。
凸部７が図３Ｂに示すように行列状に配置されている場合には、たとえば、図４Ｂに示すように、複数の凹部１６は、平面視において、各凸部７の中心の真上位置（各凸部７に対向する位置）と、二次元的に隣接する４つの凸部７間の中心位置とに配置してもよい。
凸部７が図３Ｂに示すように行列状に配置されている場合には、複数の凹部１６は、平面視において、各凸部７の中心の真上位置のみに配置してもよく、二次元的に隣接する４つの凸部７間の中心位置の真上位置のみに配置してもよい。
この実施形態では、凹部１６は平面視で円形状である。また、この実施形態では、図５Ａに示すように、凹部１６は、下方にいくほど横断面の面積が小さくなるような裾狭まりの形状を有している。したがって、凹部１６の内壁面における側面（内周面）は、基板２の表面２Ａに対して傾斜した傾斜面となる。
凹部１６は、図５Ｂに示すように、下方にいくほど横断面の面積が大きくなるような裾広がりの形状を有していてもよい。この場合にも、凹部１６の内壁面における側面（内周面）は、基板２の表面２Ａに対して傾斜面となる。
図６Ａ〜図６Ｇは、図１および図２に示す発光素子の製造方法を示す模擬的な断面図である。
まず、図６Ａに示すように、基板２の表面２Ａに、ＳｉＮからなる層（ＳｉＮ）を形成し、レジストパターン（図示略）をマスクとするエッチングにより、このＳｉＮ層を、複数の凸部７に分離する。次に、図６Ｂに示すように、基板２の表面２Ａ上に、全ての凸部７を覆うように、ｎ型のＧａＮからなる層（ｎ−ＧａＮ層）を形成する。これにより、基板２の表面２Ａに、ｎ型半導体層３が形成される。
次に、図６Ｃに示すように、ｎ型半導体層３の表面に、Ｉｎを含む窒化物半導体（たとえばＩｎＧａＮ層）を形成する。これにより、ｎ型半導体層３の表面に発光層４が形成される。発光層４の発光波長λは、ＩｎまたはＧａの組成を調整することで、４４０ｎｍ〜４６０ｎｍに制御される。次に、発光層４の表面に、ｎ型のＧａＮからなる層（ｎ−ＧａＮ層）を形成する。これにより、発光層４の表面にｐ型半導体層５が形成される。
次に、ｐ型半導体層５上に、絶縁膜１２を形成すべき領域に開口を有するレジストパターン（図示略）を形成する。そして、当該レジストパターンを介して、たとえば、スパッタ法またはプラズマＣＶＤ法により、図６Ｄに示すように、ＳｉＯ２からなる絶縁膜１２を形成する。
次に、ｐ型半導体層５上に、ｐ側透明電極層１４を形成すべき領域（電流注入領域１３）に開口を有するレジストパターン（図示略）を形成する。そして、当該レジストパターンを介して、たとえば、スパッタ法により、ＩＴＯからなる層（ＩＴＯ層）を、ｐ型半導体層５上に堆積する。そして、ＩＴＯ材料の不要部分をレジストパターンとともにリフトオフする。これにより、図６Ｅに示すように、ｐ型半導体層５表面に、絶縁膜１２を覆うｐ側透明電極層１４が形成される。
次に、レジストパターン（図示略）をマスクとするエッチングにより、図６Ｆに示すように、ｐ型半導体層５、発光層４およびｎ型半導体層３のそれぞれを選択的に除去する。これにより、半導体積層構造部６と半導体積層構造部６から引き出された引き出し部８とが形成される。
次に、ｐ側透明電極層１４の上に、凹部１６を形成すべき領域に開口を有するレジストパターン（図示略）を形成する。そして、当該レジストパターンを介して、ｐ側透明電極層１４、ｐ型半導体層５、発光層４およびｎ型半導体層３をエッチングすることにより、図６Ｇに示すように、凹部１６を形成する。次に、前記レジストパターンを残した状態で、レジストパターン上および凹部１６の内壁面上にＳｉＯ２層を形成する。そして、ＳｉＯ２層の不要部分をレジストパターンとともにリフトオフする。これにより、凹部１６の内壁面（底面および側面）に、ＳｉＯ２からなる絶縁膜１７が形成される。
この後、引き出し部８（ｎ型半導体層３）の表面にｎ側電極９を形成するとともに、ｐ側透明電極層１４の表面における絶縁膜１２の真上の領域にｐ側電極１５を形成する。これにより、図１および図２に示される発光素子が得られる。
この発光素子１では、ｎ側電極９（ｎ側パッド１１）とｐ側電極（ｐ側パッド）１５との間に順方向電圧を印加すると、ｐ側電極１５からｎ側電極９へ向かって電流が流れる。電流は、ｐ側電極１５からｎ側電極９へ向かって、ｐ側透明電極層１４、ｐ型半導体層５、発光層４およびｎ型半導体層３を、この順番で流れる。このように電流が流れることによって、ｎ型半導体層３から発光層４に電子が注入され、ｐ型半導体層５から発光層４に正孔が注入される。そして、これらの正孔および電子が発光層４で再結合することにより、発光層４から波長４４０ｎｍ〜４６０ｎｍの光が発生する。この光は、ｐ型半導体層５およびｐ側透明電極層１４を透過して、ｐ側透明電極層１４の表面から取り出される。
発光層４からｎ型半導体層３側に向かった光は、ｎ型半導体層３を透過する。そして、この光の一部は、ｎ型半導体層３と基板２との界面や、基板２の裏面等で反射する。反射した光は、ｎ型半導体層３、発光層４、ｐ型半導体層５およびｐ側透明電極層１４をこの順で透過して、ｐ側透明電極層１４の表面から取り出される。
この実施形態では、ｐ側透明電極層１４の表面からｐ側透明電極層１４を貫通し、半導体積層構造部６の内部に入り込んだ複数の凹部１６が形成されている。これにより、半導体積層構造部６内を伝搬する光が、凹部１６の内壁面における側面で反射されて、ｐ側透明電極層１４側へ光が取り出されるため、光取り出し効率を高めることができる。特に、この実施形態では、凹部１６は、ｐ側透明電極層１４の内部に入り込んだ第２部分１６Ｂを有しているので、ｐ側透明電極層１４のみに凹部を形成した場合に比べて、光取り出し効率を高めることができる。
また、この実施形態では、凹部１６はｎ型半導体層３に達している。凹部１６の深さが深いほど、凹部１６の内壁面における側面の面積が大きくなるので、凹部１６がｎ型半導体層３に達していない場合に比べて、光取り出し効率を高めることができる。凹部１６をｎ型半導体層３に達するまで形成した場合、発光層４を凹部１６が貫通するため、発光層４の面積が減少する。しかし、発光層４で発生した光が発光層４内で吸収される前に、凹部１６によってその光を発光層４外に取り出せるため、光の取出し効率を高めることができる。
また、この実施形態では、基板２の表面２Ａに複数の凸部７が形成されているので、光取り出し効率を高めることができる。
基板２の表面２Ａに複数の凸部７が形成されている場合、ｎ型半導体層３内の凸部７の中心の真上の領域においては、基板２上にｎ型半導体層３を結晶成長させる際に、横方向の成長が合わさるため、欠陥部が生じやすい。また、ｎ型半導体層３内の複数の凸部７内の二次元的に隣接する複数の凸部７間の中心位置の真上の領域においては、基板２の欠陥を引き継ぎやすいため、欠陥部が生じやすい。ｎ型半導体層３内に欠陥部が存在する場合、欠陥部の抵抗値は低いため、欠陥部に電流が集中して流れ、発光素子１が破壊するおそれがある。
この実施形態では、各凸部７の中心位置の真上位置に凹部１６が配置されているとともに、複数の凸部７内の二次元的に隣接する複数の凸部７間の中心位置の真上位置に凹部１６が配置されている。つまり、ｎ型半導体層３内の欠陥部が生じやすいに箇所の真上に凹部１６が配置されている。これにより、ｎ型半導体層３内の欠陥部が生じやすいに箇所に、ｐ側透明電極層１４からの電流が流れにくくなる。これにより、欠陥部に電流が集中して流れるのを抑制できるから、発光素子１の信頼性を高めることができる。さらに、この実施形態では、凹部１６の内壁面に絶縁膜１７が形成されているので、欠陥部が生じやすい箇所に電流をより流れにくくできるため、発光素子１の信頼性をより高めることができる。
欠陥部に電流が集中して流れるのを抑制する効果は、凹部１６が第２部分１６Ｂのみから構成されている場合でも、達成することができる。つまり、半導体積層構造部６の表面に凹部が形成されていれば、ｐ側透明電極層１４に凹部が形成されていなくても、欠陥部に電流が集中して流れるのを抑制する効果が得られる。
図７は、発光素子パッケージの模式的な断面図である。
発光素子パッケージ５１は、発光素子１と、支持基板５２と、樹脂パッケージ５３とを含む。支持基板５２は、発光素子１を支持する絶縁基板５４と、絶縁基板５４の両端から露出するように設けられた一対の電極５５，５６とを備えている。
発光素子１は、基板２の表面２Ａが上を向くような姿勢で、支持基板５２に支持されている。具体的には、発光素子１の基板２の裏面２Ｂが、絶縁基板５４に接着剤層５７を介して接合されている。つまり、発光素子１は、フェイスアップ実装されている。発光素子１のｎ側電極９（ｎ側パッド１１）と一方の電極５５とが、ワイヤ５８によって接続されている。発光素子１のｐ側電極１５と他方の電極５６とが、ワイヤ５９よって接続されている。
樹脂パッケージ５３は、樹脂が充填されたケースであり、その内側に発光素子１を収容して（覆って）保護した状態で、支持基板５２に固定されている。樹脂パッケージ５３は、側方（発光素子１に向かい合う部分）の表面に、発光素子１から出射された光を反射させて外部に取り出すための反射部６０を有している。反射部６０は、たとえば、樹脂からなる。
樹脂パッケージ５３を構成する樹脂には、蛍光体や反射剤が含有されているものがある。たとえば、発光素子１が青色光を発光する場合には、当該樹脂に黄色蛍光体を含有させることで発光素子パッケージ５１は白色光を発光することができる。発光素子パッケージ５１は、多数が集まることによって、電球などの照明機材に用いることもでき、また液晶テレビのバックライトや自動車等のヘッドランプに用いることもできる。
このような発光素子パッケージ５１では、発光素子１の発光層４で発光した光は、直ちにｐ型半導体層５を透過してｐ側透明電極層１４の表面から放出されたり、ｎ型半導体層３を透過して一旦基板２の裏面２Ｂ等で反射された後に、ｐ側透明電極層１４の表面から放出されたりする。
図７に示すような発光素子パッケージを考慮した上で、光線追跡法（レイ・トレーシング（ray tracing））を用いたシミュレーションによって、表１に示す複数の仮想サンプル（以下、単に「サンプル」という。）Ｓ１〜Ｓ２４の発光量を計算により求めた。
Figure 2015156484
 表１において、「下地凸部」とは、基板２の表面２Ａに形成される凸部７を示している。「上部凹部」とは、ｐ型透明電極層１５の表面から半導体積層構造部６内部に達する凹部１６を示している。「上部凹部形状」とは、凹部１６の形状を示しており、図５Ａに示すような裾狭まりの形状を「形状Ａ」で示し、図５Ｂに示すような裾広がりの形状を「形状Ｂ」で示している。「上部凹部シフト量」の定義については、後述する。
各サンプルＳ１〜Ｓ２４は、前述した発光素子１を基本構造としているが、発光素子１とは異なる構造を有している。各サンプルＳ１およびＳ２は、比較例であり、サンプルＳ３〜Ｓ２４は、実施例である。
まず、実施例のサンプルＳ３〜Ｓ２４のうち、サンプルＳ５〜Ｓ２４について説明する。これらのサンプルＳ５〜Ｓ２４は、凸部７および凹部１６を有している。ただし、凹部１６全体のパターンおよび凸部７に対する凹部１６の位置が、前述した発光素子１と異なっている。また、サンプルＳ５〜Ｓ１４の凹部の形状は「形状Ａ」であり、サンプルＳ１５〜Ｓ２４の凹部の形状は「形状Ｂ」である。
サンプルＳ５〜Ｓ２４の凹部１６全体のパターンについて説明する。基板２の表面の凸部７は、図３Ａに示すパターンで配置されているものとした。凹部１６全体のパターンは、凸部７全体のパターンと同じとした。サンプルＳ５〜Ｓ１４間およびサンプルＳ１５〜Ｓ２４間においては、凸部７に対する凹部１６の位置が異なる。
各凹部１６が各凸部７の中心位置の真上に配置されている状態から、各凹部１６が二次元的に隣接する３つの凸部７間の中心位置（図３Ａの各正三角形の重心位置）の真上に配置される状態まで、各凹部１６の位置を対応する凸部７に対して少しずつずらすことにより、凸部７に対する凹部１６の位置を変化させた。サンプルＳ５〜Ｓ１４間およびサンプルＳ１５〜Ｓ２４間では、凸部７に対する凹部１６の位置のずれ量が異なっている。
凸部７に対する凹部１８の位置のずれ量が表１に示される「上部凹部シフト量」である。「上部凹部シフト量」には、ｘ方向シフト量およびｙ方向シフト量が含まれる。図８に示すように、凸部７に対する凹部１８のｘ方向（図３Ａのｘ方向と同じ）のずれ量（中心点間距離）Δｘをｘ方向シフト量と定義し、ｙ方向（図３Ａのｙ方向と同じ）のずれ量（中心点間距離）Δｙをｙ方向シフト量と定義する。
表１の「上部凹部シフト量」に用いられている「Ｌ」および「Ｈ」は、次のように定義される。図３Ａにおいて、六角形を構成する６つの正三角形の一辺の長さをＬ［μｍ］と定義し、それらの正三角形の高さをＨ［μｍ］と定義した。
たとえば、サンプルＳ５およびサンプルＳ１５では、凹部１８は、各凸部７の中心の真上位置のみに配置されている（Δｘ＝Δｙ＝０）。また、たとえば、サンプルＳ１４およびサンプルＳ２４では、凹部１８は、二次元的に隣接する３つの凸部７間の中心位置の真上位置にのみに配置されている（Δｘ＝Ｌ，Δｙ＝Ｈ／３）。
比較例のサンプルＳ１は、発光素子１に対して、凸部７および凹部１６が存在していない発光素子である。比較例のサンプルＳ２は、発光素子１に対して、凸部７は存在しているが、凹部１６が存在していない発光素子である。
実施例のサンプルＳ３は、凸部７は存在しないが、凹部１６が存在している発光素子である。ただし、サンプルＳ３の凹部１６のパターン、形状、大きさは、前述したサンプルＳ５と同じとした。実施例のサンプルＳ４は、凸部７は存在しないが、凹部１６が存在している発光素子である。ただし、サンプルＳ４の凹部１６のパターン、形状、大きさは、前述したサンプルＳ１５と同じとした。
図９は、シミュレーション結果を示すグラフである。図９では、サンプルＳ２の発光量を１００％として各サンプルＳ１〜Ｓ２４の発光量を規格化した後の規格化発光量［％］を、棒グラフで示している。
図９から、サンプルＳ３およびＳ４の発光量は、サンプルＳ１およびＳ２の発光量より大きいことがわかる。つまり、凸部７が存在しなくても凹部１６が存在する発光素子では、凸部７および凹部１６の両方が存在しない発光素子や凸部７は存在するが凹部１６が存在しない発光素子に比べて、発光素子の発光量（発光輝度）を高くできる。
また、図９から、サンプルＳ５〜Ｓ１４の発光量は、サンプルＳ３の受光量より大きいことがわかる。同様に、サンプルＳ１５〜Ｓ２４の発光量は、サンプルＳ４の受光量より大きいことがわかる。つまり、凹部１６の形状が同じである場合には、凹部１６および凸部７のうち凹部１６のみが存在している発光素子に比べて、凹部１６および凸部７の両方が存在している発光素子の方が、発光素子の発光量（発光輝度）を高くできることがわかる。
なお、このシミュレーションでは、ｎ型半導体層３内の欠陥部は考慮されていないため、凹部１６の配置位置による欠陥部に電流が流れるのを抑制する効果の影響は、シミュレーション結果には反映されていない。
図１０は、発光素子パッケージの他の例を示す模式的な断面図である。
発光素子パッケージ７１は、発光素子１と、支持基板７２と、樹脂パッケージ７３とを含む。支持基板７２は、発光素子１を支持する絶縁基板７４と、絶縁基板７４の両端から露出するように設けられた一対の電極７５，７６と、樹脂パッケージ７３内において、絶縁基板７４の表面に形成されたｎ側電極層７７およびｐ側電極層７８と、ｎ側電極層７７およびｐ側電極層７８それぞれの表面に形成されたｎ側接合層７９およびｐ側接合層８０とを備えている。ｎ側電極層７７は、一方の電極７５に接続されている。ｐ側電極層７８は、他方の電極７６に接続されている。
発光素子１は、基板２の表面２Ａが下を向くような姿勢で、支持基板７２に支持されている。具体的には、発光素子１のｎ側電極９（ｎ側パッド１１）の表面がｎ側接合層７９に接合され、発光素子１のｐ側電極１５の表面がｐ側接合層８０に接合されている。つまり、発光素子１は、フェイスダウン実装されている。絶縁基板７４の表面の所要箇所には、発光素子１のｐ側透明電極層１４を透過した光を反射するための反射部８１が形成されている。反射部８１は、たとえば、樹脂からなる。
樹脂パッケージ７３は、樹脂が充填されたケースであり、その内側に発光素子１を収容して（覆って）保護した状態で、支持基板７２に固定されている。樹脂パッケージ７３は、側方（発光素子１に向かい合う部分）の表面に、発光素子１から出射された光を反射させて外部に取り出すための反射部８２を有している。反射部８２は、たとえば、樹脂からなる。
このような発光素子パッケージ７１では、発光素子１の発光層４で発光した光は、直ちにｎ型半導体層３を透過して基板２の裏面２Ｂから放出されたり、ｐ型半導体層５およびｐ側透明電極層１４を透過してから反射部８１で反射された後に、基板２の裏面２Ｂから放出されたりする。
以上、第１発明の実施形態について説明したが、第１発明はさらに他の形態で実施することができる。前記実施形態では、凹部１６は、ｐ側透明電極層１４の表面からｎ型半導体層３の内部に達しているが、ｐ側透明電極層１４の表面からｐ型半導体層５内部に達する（発光層４に達しない）ものであってもよい。また、凹部１６は半導体積層構造部６の表面（ｐ型半導体層５の表面）に形成されている第２部分１６Ｂのみから構成されていてもよい。つまり、ｐ側透明電極層１４に凹部１６（第１部分１６Ａ）は形成されていなくてもよい。この場合には、ｐ型半導体層５の表面における電流注入領域１３の全域が、ｐ側透明電極層１４によって覆われることになる。
また、前述の実施形態では、凹部１６は、平面視で円形に形成されているが、平面視で多角形状（四角形、六角形等）に形成されていてもよい。
また、前述の実施形態では、ｎ型半導体層３およびｐ型半導体層５を構成する窒化物半導体としてＧａＮを例示したが、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）などの他の窒化物半導体が用いられてもよい。窒化物半導体は、一般には、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表すことができる。また、窒化物半導体に限らず、ＧａＡｓ等の他の化合物半導体や、化合物半導体以外の半導体材料（たとえばダイヤモンド）を用いた発光素子にこの発明を適用してもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
［２］第２発明について
第２発明は、次のような特徴を有している。
Ａ１．表面および裏面を有する基板と、前記基板の表面に順に積層されたｎ型半導体層、発光層およびｐ型半導体層を有する半導体積層構造部と、前記ｐ型半導体層における前記発光層とは反対側の表面の所定の電流注入領域内において、離散的に形成された複数の透明絶縁膜と、前記ｐ型半導体層における前記発光層とは反対側の表面の前記電流注入領域に形成され、前記透明絶縁膜を覆う透明電極層と、前記透明電極層における前記ｐ型半導体層とは反対側の表面に形成されたｐ側電極とを含む、発光素子。
この構成では、半導体積層構造部内から透明電極層内に入射した光が、透明絶縁膜の側面で反射されて、透明電極層におけるｐ型半導体層とは反対側の表面から取り出されるため、光取り出し効率を高めることができる。
Ａ２．前記ｎ型半導体層に電気的に接続され、半導体積層構造部から前記基板に平行な方向に引き出された引き出し部と、前記引き出し部上に形成されたｎ側電極とをさらに含む、「Ａ１．」に記載の発光素子。
Ａ３．前記基板の表面に前記ｎ型半導体層に覆われた複数の凸部が形成されており、前記複数の透明絶縁膜は、前記ｎ型半導体層内の欠陥が生じやすい箇所に対向して配置された透明絶縁膜を含んでいる、「Ａ１．」または「Ａ２．」に記載の発光素子。
この構成では、基板の表面に複数の凸部が形成されているので、基板とｎ型半導体層との界面で光が全反射するのを抑制できる。これにより、光の取出し効率を高めることができる。
また、この構成では、複数の透明絶縁膜は、ｎ型半導体層内の欠陥が生じやすい箇所に対向して配置された透明絶縁膜を含んでいる。これにより、ｎ型半導体層内の欠陥部が生じやすいに箇所に、透明電極側からの電流が流れにくくなる。これにより、ｎ型半導体層内の欠陥部に電流が集中して流れるのを抑制できるから、発光素子の信頼性を高めることができる。
Ａ４．前記複数の透明絶縁膜は、前記各凸部に対向して配置された透明絶縁膜を含んでいる、請求項３に記載の発光素子。
基板の表面に複数の凸部を形成した場合、ｎ型半導体層内の凸部の中心の真上の領域においては、基板上にｎ型半導体層を結晶成長させる際に、横方向の成長が合わさるため、欠陥部が生じやすい。この構成では、複数の透明絶縁膜は、各凸部に対向して配置された透明絶縁膜を含んでいる。これにより、ｎ型半導体層内の欠陥部が生じやすいに箇所に、透明電極側からの電流が流れにくくなる。これにより、ｎ型半導体層内の欠陥部に電流が集中して流れるのを抑制できるから、発光素子の信頼性を高めることができる。
Ａ５．前記複数の透明絶縁膜は、前記複数の凸部内の二次元的に隣接する複数の凸部間の中心位置に対向して配置された透明絶縁膜を含んでいる、請求項３に記載の発光素子。
基板の表面に複数の凸部を形成した場合、ｎ型半導体層内のうち、前記複数の凸部内の二次元的に隣接する複数の凸部間の中心位置の真上の領域においては、基板の欠陥を引き継ぎやすいため、欠陥部が生じやすい。この構成では、複数の透明絶縁膜は、複数の凸部内の二次元的に隣接する複数の凸部間の中心位置に対向して配置された透明絶縁膜を含んでいる。これにより、ｎ型半導体層内の欠陥部が生じやすいに箇所に、透明電極側からの電流が流れにくくなる。これにより、ｎ型半導体層内の欠陥部に電流が集中して流れるのを抑制できるから、発光素子の信頼性を高めることができる。
Ａ６．前記凸部は、前記基板の表面に形成された絶縁膜によって形成されている、請求項３〜５のいずれか一項に記載の発光素子。
Ａ７．前記凸部は前記基板の表面をエッチングすることによって形成されている、請求項３〜５のいずれか一項に記載の発光素子。
Ａ８．前記透明絶縁膜の厚さが、１０ｎｍ以上５μｍ以下である、請求項１〜７のいずれか一項に記載の発光素子。
Ａ９．前記ｐ型半導体層における前記発光層とは反対側の表面の前記ｐ側電極と対向する位置に、電流遮断用絶縁膜が形成されており、前記透明絶縁膜が前記電流阻止用絶縁膜と同じ工程で形成されている、請求項１〜８のいずれか一項に記載の発光素子。
第２発明の実施の形態を、添付図面を参照して詳細に説明する。
図１１は、第２発明の一実施形態に係る発光素子の模式的な平面図である。図１２は、図１１の発光素子の模式的な断面図である。
発光素子１０１は、平面視四角形状のチップ状である。発光素子１０１は、表面１０２Ａおよび裏面１０２Ｂを有する基板１０２と、基板１０２の表面１０２Ａに順に積層されたｎ型導電型半導体層１０３、発光層１０４およびｐ型導電型半導体層１０５とを含む。以下、ｎ型導電型半導体層１０３を「ｎ型半導体層１０３」といい、ｐ型導電型半導体層１０５を「ｐ型半導体層１０５」という。基板１０２は、平面視で四角形状である。ｎ型半導体層１０３における周縁部付近を除いた部分と、発光層１０４と、ｐ型半導体層１０５とによって、半導体積層構造部１０６が構成されている。半導体積層構造部１０６は、平面視において、基板１０２とほぼ相似の四角形状であり、１つのコーナ部に切除部１０６Ａを有している。切除部１０６Ａの側面は、平面視において内方に向かって突出した湾曲面に形成されている。
基板１０２は、発光層１０４の発光波長λ（たとえば４５０ｎｍ）に対して透明な材料（たとえば、サファイア、ＧａＮまたはＳｉＣ）からなる。「発光波長に対して透明」とは、具体的には、たとえば、発光波長の透過率が６０％以上の場合をいう。この実施形態では、基板１０２は、サファイア基板である。基板１０２の厚さは、たとえば、２００μｍ〜３００μｍである。
基板１０２の表面１０２Ａには、ｎ型半導体層１０３へ突出する複数の円錐台状の凸部１０７が形成されている。これらの凸部１０７は、図１３Ａに示すように、離散配置されている。図１３Ａには、平面視において、基板１０２の表面１０２Ａの隣接する２つの辺のうち一方の辺に沿う方向をｘ方向として示し、他方の辺に沿う方向をｙ方向として示している。この実施形態では、平面視で、正六角形の集合体内の各正六角形の各頂点および中心（重心）に凸部１０７が配置されるようなパターンで、複数の凸部１０７が基板１０２の表面１０２Ａに形成されている。言い換えれば、正六角形の集合体内の各正六角形を構成する６つの正三角形の各頂点に凸部１０７が配置されるようなパターンで、複数の凸部１０７が基板１０２の表面１０２Ａに形成されている。この実施形態では、各凸部１０７は、ＳｉＮで形成されている。各凸部１０７は、基板１０２の表面１０２Ａをエッチングすることにより、形成してもよい。
複数の凸部１０７は、図１３Ｂに示すように、互いに間隔をあけて行列状に配置されていてもよい。
基板１０２の表面１０２Ａに凸部１０７が形成されているので、基板１０２の表面１０２Ａとｎ型半導体層１０３との界面において光が全反射するのを抑制することができる。これにより、光取り出し効率を向上させることができる。たとえば、基板１０２の裏面１０２Ｂで反射して、基板１０２とｎ型半導体層１０３との界面に対して様々な角度で入射する光が、当該界面において基板１０２の裏面１０２Ｂ側に全反射するのを抑制できる。これにより、光取り出し効率を向上させることができる。
ｎ型半導体層１０３は、基板１０２の表面１０２Ａに積層されている。ｎ型半導体層１０３は、基板１０２の表面１０２Ａの全域を覆っている。ｎ型半導体層１０３によって、全ての凸部１０７は覆われている。ｎ型半導体層１０３は、ｎ型のＧａＮからなり、発光層１０４の発光波長λに対して透明である。
ｎ型半導体層１０３について、図１２において、基板１０２の表面１０２Ａを覆う下面を裏面１０３Ｂといい、裏面１０３Ｂとは反対側の上面を表面１０３Ａということにする。ｎ型半導体層１０３の表面１０３Ａには、中央部の高位領域と、高位領域の周囲の高位領域より低い低位領域とが存在する。これにより、ｎ型半導体層１０３の表面１０３Ａには、高位領域と低位領域との境界部に段差が形成されている。
高位領域におけるｎ型半導体層１０３が、半導体積層構造部１０６内のｎ型半導体層を構成している。低位領域におけるｎ型半導体層１０３を、半導体積層構造部１０６から引き出された引き出し部１０８ということにする。引き出し部１０８では、その側面が基板１０２の側面と面一に揃う位置まで外側に引き出されている。引き出し部１０８は、半導体積層構造部１０６の周囲を取り囲むように形成されている。
引き出し部１０８の表面には、半導体積層構造部１０６の切除部１０６Ａに対応する領域に、ｎ側電極１０９が接触して形成されている。ｎ側電極１０９は、引き出し部１０８の表面に形成されたｎ側透明電極層１１０と、ｎ側透明電極層１１０上に形成されたｎ側パッド１１１とからなる。ｎ側透明電極層１１０は、平面視で基板１０２の４辺と平行な４辺を有する四角形状であり、半導体積層構造部１０６の切除部１０６Ａの側面に対向するコーナ部が外方に突出した湾曲面に形成されている。ｎ側透明電極層１１０は、たとえば、発光層１０４の発光波長λに対して透明な材料（たとえば、ＩＴＯ、ＺｎＯ）からなる。ｎ側パッド１１１は、平面視で円形状である。ｎ側パッド１１１は、たとえば、Ｃｒ、Ａｕからなる。
発光層１０４は、ｎ型半導体層１０３上に積層されている。発光層１０４は、ｎ型半導体層１０３の表面１０３Ａにおける高位領域の全域を覆っている。発光層１０４は、この実施形態では、Ｉｎを含む窒化物半導体（たとえばＩｎＧａＮ）からなる。
ｐ型半導体層１０５は、発光層１０４上に積層されている。ｐ型半導体層１０５は、発光層１０４の表面の全域を覆っている。ｐ型半導体層１０５は、ｐ型のＧａＮからなり、発光層１０４の発光波長λに対して透明である。このように、ｎ型半導体層１０３とｐ型半導体層１０５とで発光層１０４を挟んだ発光ダイオード構造（半導体積層構造部１０６）が形成されている。
ｐ型半導体層１０５における発光層１０４とは反対側の表面には、半導体積層構造部１０６の切除部１０６Ａと対向するコーナ寄りの位置に、平面視で円形状の第１絶縁膜（電流遮断用絶縁膜）１１２が形成されている。また、ｐ型半導体層１０５の表面における所定の電流注入領域１１４内には、平面視で円形状の複数の第２絶縁膜（透明絶縁膜）１１３が形成されている。第１絶縁膜１１２および第２絶縁膜１１３は、たとえば、発光層１０４の発光波長λに対して透明なＳｉＯ２からなる。この実施形態では、電流注入領域１１４は、ｐ型半導体層１０５の表面の周縁部を除いた領域に設定されている。ｐ型半導体層１０５の表面の第１絶縁膜１１２が形成されている領域は、電流注入領域１１４に含まれている。
ｐ型半導体層１０５の表面における電流注入領域１１４には、ｐ側透明電極層１１５が形成されている。ｐ側透明電極層１１５によって、第１絶縁膜１１２および第２絶縁膜１１３は覆われている。ｐ側透明電極層１１５は、たとえば、発光層１０４の発光波長λに対して透明な材料（たとえば、ＩＴＯ、ＺｎＯ）からなる。ｐ側透明電極層１１５の厚さは、たとえば、１００ｎｍ〜３００ｎｍ程度である。第２絶縁膜１１３の厚さは、たとえば、１０ｎｍ以上５０００ｎｍ以下である。光取出し効果を高めるためには、第２絶縁膜１１３の厚さは、１５００ｎｍ以上であることが好ましい。
ｐ側透明電極層１１５におけるｐ型半導体層１０５とは反対側の表面には、第１絶縁膜１１２の表面と対向する位置（図１２では第１絶縁膜１１２の真上位置）に、ｐ側電極（ｐ側パッド）１１６が形成されている。ｐ側電極１１６は、平面視で第１絶縁膜１１２より径の小さな円形状である。ｐ側電極１１６は、たとえば、Ｃｒ、Ａｕからなる。前述の第１絶縁膜１１２は、よく知られているように、半導体積層構造部１０６におけるｐ側電極１１６の直下以外に電流を流し、ｐ側電極１１６によって遮られる光を低減させるために設けられている。
第２絶縁膜（透明絶縁膜）１１３は、図１４Ａに示すように、離散配置されている。この実施形態では、基板１０２上に形成された各凸部１０７の中心の真上位置（各凸部１０７に対向する位置）と、複数の凸部１０７内の二次元的に隣接する複数の凸部１０７間の中心位置の真上位置（二次元的に隣接する３つの凸部１０７間の中心位置に対向する位置）とに、第２絶縁膜１１３は形成されている。図１４Ａに示すように、正六角形の集合体内の各正六角形を構成する６つの正三角形の各頂点に凸部１０７が配置されている場合には、各正三角形のそれぞれの重心が、二次元的に隣接する３つの凸部１０７間の中心位置となる。したがって、この場合には、各正六角形を構成する６つの正三角形の各頂点および各重心に第２絶縁膜１１３が配置される。
基板１０２上に形成された凸部１０７の中心の真上位置のみに第２絶縁膜１１３を配置してもよい。つまり、図１４Ａに示される各正六角形を構成する６つの正三角形の各頂点のみに第２絶縁膜１１３を配置してもよい。
基板１０２上に形成された複数の凸部１０７内の二次元的に隣接する３つの凸部１０７間の中心位置の真上位置のみに、第２絶縁膜１１３を形成してもよい。つまり、図１４Ａに示される各正六角形を構成する６つの正三角形の各重心のみに第２絶縁膜１１３を配置してもよい。
凸部１０７が図１３Ｂに示すように行列状に配置されている場合には、たとえば、図１４Ｂに示すように、複数の第２絶縁膜１１３は、平面視において、各凸部１０７の中心の真上位置（各凸部１０７に対向する位置）と、二次元的に隣接する４つの凸部１０７間の中心位置とに配置してもよい。
凸部１０７が図１３Ｂに示すように行列状に配置されている場合には、複数の第２絶縁膜１１３は、平面視において、各凸部１０７の中心の真上位置のみに配置してもよく、二次元的に隣接する４つの凸部１０７間の中心位置の真上位置のみに配置してもよい。
図１５Ａ〜図１５Ｆは、図１１および図１２に示す発光素子の製造方法を示す模擬的な断面図である。
まず、図１５Ａに示すように、基板１０２の表面１０２Ａに、ＳｉＮからなる層（ＳｉＮ）を形成し、レジストパターン（図示略）をマスクとするエッチングにより、このＳｉＮ層を、複数の凸部１０７に分離する。次に、図１５Ｂに示すように、基板１０２の表面１０２Ａ上に、全ての凸部１０７を覆うように、ｎ型のＧａＮからなる層（ｎ−ＧａＮ層）を形成する。これにより、基板１０２の表面１０２Ａに、ｎ型半導体層１０３が形成される。
次に、図１５Ｃに示すように、ｎ型半導体層１０３の表面に、Ｉｎを含む窒化物半導体（たとえばＩｎＧａＮ層）を形成する。これにより、ｎ型半導体層１０３の表面に発光層１０４が形成される。発光層１０４の発光波長λは、ＩｎまたはＧａの組成を調整することで、４４０ｎｍ〜４６０ｎｍに制御される。次に、発光層１０４の表面に、ｎ型のＧａＮからなる層（ｎ−ＧａＮ層）を形成する。これにより、発光層１０４の表面にｐ型半導体層１０５が形成される。
次に、ｐ型半導体層１０５上に、第１絶縁膜１１２および第２絶縁膜１１３を形成すべき領域に開口を有するレジストパターン（図示略）を形成する。そして、当該レジストパターンを介して、たとえば、スパッタ法またはプラズマＣＶＤ法により、図１５Ｄに示すように、ＳｉＯ２からなる第１絶縁膜１１２および第２絶縁膜１１３を形成する。
次に、ｐ型半導体層１０５上に、ｐ側透明電極層１１５を形成すべき領域（電流注入領域１１４）に開口を有するレジストパターン（図示略）を形成する。そして、当該レジストパターンを介して、たとえば、スパッタ法により、ＩＴＯからなる層（ＩＴＯ層）を、ｐ型半導体層１０５上に堆積する。そして、ＩＴＯ材料の不要部分をレジストパターンとともにリフトオフする。これにより、図１５Ｅに示すように、ｐ型半導体層１０５表面に、第１絶縁膜１１２および第２絶縁膜１１３を覆うｐ側透明電極層１１５が形成される。
次に、レジストパターン（図示略）をマスクとするエッチングにより、図１５Ｆに示すように、ｐ型半導体層１０５、発光層１０４およびｎ型半導体層１０３のそれぞれを選択的に除去する。これにより、半導体積層構造部１０６と半導体積層構造部１０６から引き出された引き出し部１０８とが形成される。
この後、引き出し部１０８（ｎ型半導体層１０３）の表面にｎ側電極１０９を形成するとともに、ｐ側透明電極層１１５の表面における第１絶縁膜１１２の真上の領域にｐ側電極１１６を形成する。これにより、図１１および図１２に示される発光素子が得られる。
この発光素子１０１では、ｎ側電極１０９（ｎ側パッド１１１）とｐ側電極（ｐ側パッド）１１６との間に順方向電圧を印加すると、ｐ側電極１１６からｎ側電極１０９へ向かって電流が流れる。電流は、ｐ側電極１１６からｎ側電極１０９へ向かって、ｐ側透明電極層１１５、ｐ型半導体層１０５、発光層１０４およびｎ型半導体層１０３を、この順番で流れる。このように電流が流れることによって、ｎ型半導体層１０３から発光層１０４に電子が注入され、ｐ型半導体層１０５から発光層１０４に正孔が注入される。そして、これらの正孔および電子が発光層１０４で再結合することにより、発光層１０４から波長４４０ｎｍ〜４６０ｎｍの光が発生する。この光は、ｐ型半導体層１０５およびｐ側透明電極層１１５を透過して、ｐ側透明電極層１１５の表面から取り出される。
発光層１０４からｎ型半導体層１０３側に向かった光は、ｎ型半導体層１０３を透過する。そして、この光の一部は、ｎ型半導体層１０３と基板１０２との界面や、基板１０２の裏面等で反射する。反射した光は、ｎ型半導体層１０３、発光層１０４、ｐ型半導体層１０５およびｐ側透明電極層１１５をこの順で透過して、ｐ側透明電極層１１５の表面から取り出される。
この実施形態では、ｐ型半導体層１０５の表面に複数の第２絶縁膜１１３が形成されている。これにより、半導体積層構造部１０６からｐ側透明電極層１１５内に入射した光が、第２絶縁膜１１３の側面で反射されて、ｐ側透明電極層１１５におけるｐ型半導体層１０５とは反対側の表面から取り出されるため、光取り出し効率を高めることができる。
また、この実施形態では、基板１０２の表面１０２Ａに、複数の凸部１０７が形成されているので、光取り出し効率を高めることができる。
基板１０２の表面１０２Ａに複数の凸部１０７が形成されている場合、ｎ型半導体層１０３内の凸部１０７の中心の真上の領域においては、基板１０２上にｎ型半導体層１０３を結晶成長させる際に、横方向の成長が合わさるため、欠陥部が生じやすい。また、ｎ型半導体層１０３内の複数の凸部１０７内の二次元的に隣接する複数の凸部１０７間の中心位置の真上の領域においては、基板１０２の欠陥を引き継ぎやすいため、欠陥部が生じやすい。ｎ型半導体層１０３内に欠陥部が存在する場合、欠陥部の抵抗値は低いため、欠陥部に電流が集中して流れ、発光素子１０１が破壊するおそれがある。
この実施形態では、各凸部１０７の中心位置の真上位置に第２絶縁膜１１３が配置されているとともに、複数の凸部１０７内の二次元的に隣接する複数の凸部１０７間の中心位置の真上位置に第２絶縁膜１１３が配置されている。つまり、ｎ型半導体層１０３内の欠陥部が生じやすいに箇所の真上に第２絶縁膜１１３が配置されている。これにより、ｎ型半導体層１０３内の欠陥部が生じやすいに箇所に、ｐ側透明電極層１１５からの電流が流れにくくなる。これにより、欠陥部に電流が集中して流れるのを抑制できるから、発光素子１０１の信頼性を高めることができる。
また、ｐ型半導体層１０５の表層部における第２絶縁膜１１３との界面付近では、第２絶縁膜１１３の成膜時のダメージにより、ｎ型キャリアが増加してｐ型キャリアが打ち消されるため、電気抵抗が大きくなっている。これにより、欠陥部が生じやすいに箇所に電流をより流れにくくできるため、発光素子１０１の信頼性をより高めることができる。
図１６は、発光素子パッケージの模式的な断面図である。
発光素子パッケージ１５１は、発光素子１０１と、支持基板１５２と、樹脂パッケージ１５３とを含む。支持基板１５２は、発光素子１０１を支持する絶縁基板１５４と、絶縁基板１５４の両端から露出するように設けられた一対の電極１５５，１５６とを備えている。
発光素子１０１は、基板１０２の表面１０２Ａが上を向くような姿勢で、支持基板１５２に支持されている。具体的には、発光素子１０１の基板１０２の裏面１０２Ｂが、絶縁基板１５４に接着剤層１５７を介して接合されている。つまり、発光素子１０１は、フェイスアップ実装されている。発光素子１０１のｎ側電極１０９（ｎ側パッド１１１）と一方の電極１５５とが、ワイヤ１５８によって接続されている。発光素子１０１のｐ側電極１１６と他方の電極１５６とが、ワイヤ１５９よって接続されている。
樹脂パッケージ１５３は、樹脂が充填されたケースであり、その内側に発光素子１０１を収容して（覆って）保護した状態で、支持基板１５２に固定されている。樹脂パッケージ１５３は、側方（発光素子１０１に向かい合う部分）の表面に、発光素子１０１から出射された光を反射させて外部に取り出すための反射部１６０を有している。反射部１６０は、たとえば、樹脂からなる。
樹脂パッケージ１５３を構成する樹脂には、蛍光体や反射剤が含有されているものがある。たとえば、発光素子１０１が青色光を発光する場合には、当該樹脂に黄色蛍光体を含有させることで発光素子パッケージ１５１は白色光を発光することができる。発光素子パッケージ１５１は、多数が集まることによって、電球などの照明機材に用いることもでき、また液晶テレビのバックライトや自動車等のヘッドランプに用いることもできる。
このような発光素子パッケージ１５１では、発光素子１０１の発光層１０４で発光した光は、直ちにｐ型半導体層１０５を透過してｐ側透明電極層１１５の表面から放出されたり、ｎ型半導体層１０３を透過して一旦基板１０２の裏面１０２Ｂ等で反射された後に、ｐ側透明電極層１１５の表面から放出されたりする。
図１７は、発光素子パッケージの他の例を示す模式的な断面図である。
発光素子パッケージ１７１は、発光素子１０１と、支持基板１７２と、樹脂パッケージ１７３とを含む。支持基板１７２は、発光素子１０１を支持する絶縁基板１７４と、絶縁基板１７４の両端から露出するように設けられた一対の電極１７５，１７６と、樹脂パッケージ１７３内において、絶縁基板１７４の表面に形成されたｎ側電極層１７７およびｐ側電極層１７８と、ｎ側電極層１７７およびｐ側電極層１７８それぞれの表面に形成されたｎ側接合層１７９およびｐ側接合層１８０とを備えている。ｎ側電極層１７７は、一方の電極１７５に接続されている。ｐ側電極層１７８は、他方の電極１７６に接続されている。
発光素子１０１は、基板１０２の表面１０２Ａが下を向くような姿勢で、支持基板１７２に支持されている。具体的には、発光素子１０１のｎ側電極１０９（ｎ側パッド１１１）の表面がｎ側接合層１７９に接合され、発光素子１０１のｐ側電極１１６の表面がｐ側接合層１８０に接合されている。つまり、発光素子１０１は、フェイスダウン実装されている。絶縁基板１７４の表面の所要箇所には、発光素子１０１のｐ側透明電極層１１５を透過した光を反射するための反射部１８１が形成されている。反射部１８１は、たとえば、樹脂からなる。
樹脂パッケージ１７３は、樹脂が充填されたケースであり、その内側に発光素子１０１を収容して（覆って）保護した状態で、支持基板１７２に固定されている。樹脂パッケージ１７３は、側方（発光素子１０１に向かい合う部分）の表面に、発光素子１０１から出射された光を反射させて外部に取り出すための反射部１８２を有している。反射部１８２は、たとえば、樹脂からなる。
このような発光素子パッケージ１７１では、発光素子１０１の発光層１０４で発光した光は、直ちにｎ型半導体層１０３を透過して基板１０２の裏面１０２Ｂから放出されたり、ｐ型半導体層１０５およびｐ側透明電極層１１５を透過してから反射部１８１で反射された後に、基板１０２の裏面１０２Ｂから放出されたりする。
以上、第２発明の実施形態について説明したが、第２発明はさらに他の形態で実施することができる。前記実施形態では、第２絶縁膜１１３は、平面視で円形に形成されているが、平面視で多角形状（四角形、六角形等）に形成されていてもよい。
また、前述の実施形態では、ｎ型半導体層１０３およびｐ型半導体層１０５を構成する窒化物半導体としてＧａＮを例示したが、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）などの他の窒化物半導体が用いられてもよい。窒化物半導体は、一般には、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表すことができる。また、窒化物半導体に限らず、ＧａＡｓ等の他の化合物半導体や、化合物半導体以外の半導体材料（たとえばダイヤモンド）を用いた発光素子にこの発明を適用してもよい。
１ 発光素子
２ 基板
３ ｎ型半導体層
４ 発光層
５ ｐ型半導体層
６ 半導体積層構造部
７ 凸部
８ 引き出し部
９ ｎ側電極
１３ 電流注入領域
１４ ｐ側透明電極
１５ ｐ側電極
１６ 凹部
１６Ａ 第１部分
１６Ｂ 第２部分
１７ 絶縁膜
１０１ 発光素子
１０２ 基板
１０３ ｎ型半導体層
１０４ 発光層
１０５ ｐ型半導体層
１０６ 半導体積層構造部
１０７ 凸部
１０８ 引き出し部
１０９ ｎ側電極
１１２ 第１絶縁膜（電流遮断用絶縁膜）
１１３ 第２絶縁膜（透明絶縁膜）
１１４ 電流注入領域
１１５ ｐ側透明電極
１１６ ｐ側電極

Claims (9)

  1. 表面および裏面を有する基板と、
    前記基板の表面に順に積層されたｎ型半導体層、発光層およびｐ型半導体層を有する半導体積層構造部と、
    前記ｐ型半導体層における前記発光層とは反対側の表面に形成され、当該表面における所定の電流注入領域の全域またはほぼ全域を覆う透明電極層と、
    前記透明電極層における前記ｐ型半導体層とは反対側の表面に形成されたｐ側電極と、
    前記半導体積層構造部における前記ｐ型半導体層側の表面の前記電流注入領域に形成された複数の凹部とを含む、発光素子。
  2. 前記ｎ型半導体層に電気的に接続され、半導体積層構造部から前記基板に平行な方向に引き出された引き出し部と、
    前記引き出し部上に形成されたｎ側電極とをさらに含む、請求項１に記載の発光素子。
  3. 前記各凹部が前記ｎ型半導体層に達している、請求項１または２に記載の発光素子。
  4. 前記基板の表面に前記ｎ型半導体層に覆われた複数の凸部が形成されており、前記複数の凹部は、前記ｎ型半導体層内の欠陥が生じやすい箇所に対向して配置された凹部を含んでいる、請求項１または２に記載の発光素子。
  5. 前記各凸部に対向して配置された凹部を含んでいる、請求項４に記載の発光素子。
  6. 前記複数の凹部は、前記複数の凸部内の二次元的に隣接する複数の凸部間の中心位置に対向して配置された凹部を含んでいる、請求項４に記載の発光素子。
  7. 前記凹部の内壁面に絶縁膜が形成されている、請求項４〜６のいずか一項に記載の発光素子。
  8. 前記凸部は、前記基板の表面に形成された絶縁膜によって形成されている、請求項４〜７のいずか一項に記載の発光素子。
  9. 前記凸部は前記基板の表面をエッチングすることによって形成されている、請求項４〜７のいずか一項に記載の発光素子。
JP2015006748A 2014-01-20 2015-01-16 発光素子 Active JP6684541B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015006748A JP6684541B2 (ja) 2014-01-20 2015-01-16 発光素子
US14/600,528 US9871166B2 (en) 2014-01-20 2015-01-20 Light emitting device
US15/834,023 US20180108809A1 (en) 2014-01-20 2017-12-06 Light emitting device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014008003 2014-01-20
JP2014008004 2014-01-20
JP2014008003 2014-01-20
JP2014008004 2014-01-20
JP2015006748A JP6684541B2 (ja) 2014-01-20 2015-01-16 発光素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019074402A Division JP6771065B2 (ja) 2014-01-20 2019-04-09 発光素子および発光素子パッケージ

Publications (2)

Publication Number Publication Date
JP2015156484A true JP2015156484A (ja) 2015-08-27
JP6684541B2 JP6684541B2 (ja) 2020-04-22

Family

ID=53679846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015006748A Active JP6684541B2 (ja) 2014-01-20 2015-01-16 発光素子

Country Status (2)

Country Link
US (2) US9871166B2 (ja)
JP (1) JP6684541B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
JP6995304B2 (ja) * 2016-12-06 2022-01-14 株式会社サイオクス 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
CN107681035B (zh) * 2017-09-18 2019-12-17 厦门三安光电有限公司 一种透明导电层及其制作方法、发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024222A (ja) * 1999-07-06 2001-01-26 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子およびその製造方法
JP2008130656A (ja) * 2006-11-17 2008-06-05 Sony Corp 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
US20090267098A1 (en) * 2008-04-24 2009-10-29 Sung Min Choi Semiconductor light emitting device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3785820B2 (ja) * 1998-08-03 2006-06-14 豊田合成株式会社 発光装置
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
JP3956918B2 (ja) 2002-10-03 2007-08-08 日亜化学工業株式会社 発光ダイオード
US7601553B2 (en) * 2003-07-18 2009-10-13 Epivalley Co., Ltd. Method of manufacturing a gallium nitride semiconductor light emitting device
WO2005018008A1 (ja) 2003-08-19 2005-02-24 Nichia Corporation 半導体素子
GB2417824A (en) * 2004-09-02 2006-03-08 Custom Interconnect Ltd LED light source
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
JP4980615B2 (ja) 2005-02-08 2012-07-18 ローム株式会社 半導体発光素子およびその製法
US7973321B2 (en) 2007-11-05 2011-07-05 Rohm Co., Ltd. Nitride semiconductor light emitting device having ridge parts
JP2009123836A (ja) 2007-11-13 2009-06-04 Rohm Co Ltd 窒化物半導体発光素子
KR100941616B1 (ko) * 2008-05-15 2010-02-11 주식회사 에피밸리 반도체 발광소자
JP5350833B2 (ja) * 2009-02-20 2013-11-27 株式会社東芝 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
KR101658838B1 (ko) * 2010-02-04 2016-10-04 엘지이노텍 주식회사 발광 소자 및 그 제조방법
EP2685511B1 (en) 2011-03-10 2017-04-26 DOWA Electronics Materials Co., Ltd. Semiconductor light-emitting element and method of manufacturing thereof
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
KR101926361B1 (ko) * 2012-06-13 2018-12-07 삼성전자주식회사 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
CN104813489B (zh) * 2012-11-23 2018-01-02 首尔伟傲世有限公司 发光二极管及其制造方法
KR101958419B1 (ko) * 2013-01-29 2019-03-14 삼성전자 주식회사 반도체 발광 소자
US9847457B2 (en) * 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
KR102122358B1 (ko) * 2014-01-20 2020-06-15 삼성전자주식회사 반도체 발광 소자
US9905729B2 (en) * 2015-03-27 2018-02-27 Seoul Viosys Co., Ltd. Light emitting diode
KR102323250B1 (ko) * 2015-05-27 2021-11-09 삼성전자주식회사 반도체 발광소자 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024222A (ja) * 1999-07-06 2001-01-26 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子およびその製造方法
JP2008130656A (ja) * 2006-11-17 2008-06-05 Sony Corp 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
US20090267098A1 (en) * 2008-04-24 2009-10-29 Sung Min Choi Semiconductor light emitting device

Also Published As

Publication number Publication date
US20150214428A1 (en) 2015-07-30
US9871166B2 (en) 2018-01-16
JP6684541B2 (ja) 2020-04-22
US20180108809A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
EP2339654B1 (en) Light emitting diode
JP6199948B2 (ja) 発光素子、発光素子パッケージ
JP5479384B2 (ja) 発光素子、発光素子パッケージ及び照明システム
JP6796936B2 (ja) 発光素子及びこれを備えたライトユニット
KR101154709B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US20130049036A1 (en) Light emitting device
JP2009043934A (ja) フリップチップ型発光素子
CN102263176A (zh) 发光器件、发光器件封装以及发光装置系统
US20120182738A1 (en) Light emitting device
JP2015225915A (ja) 発光素子
US20180108809A1 (en) Light emitting device
JP2011166145A (ja) 発光装置
US9397263B2 (en) Light-emitting diodes
JP6771065B2 (ja) 発光素子および発光素子パッケージ
JP2006237467A (ja) 半導体発光素子及びその製造方法
KR101457036B1 (ko) 반도체 발광 소자 및 이를 제조하는 방법
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR102371326B1 (ko) 발광 소자
TWI488337B (zh) 發光元件及其製作方法
KR101776302B1 (ko) 발광 소자 및 발광 소자 패키지
KR101063907B1 (ko) 발광 소자
KR20200034094A (ko) 발광소자 및 이를 구비한 광원 모듈
KR20120087036A (ko) 발광 소자 및 발광 소자 패키지
TWI548118B (zh) 發光元件及其製作方法
KR101781217B1 (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200330

R150 Certificate of patent or registration of utility model

Ref document number: 6684541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250