JP2008130656A - 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 - Google Patents
発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 Download PDFInfo
- Publication number
- JP2008130656A JP2008130656A JP2006311452A JP2006311452A JP2008130656A JP 2008130656 A JP2008130656 A JP 2008130656A JP 2006311452 A JP2006311452 A JP 2006311452A JP 2006311452 A JP2006311452 A JP 2006311452A JP 2008130656 A JP2008130656 A JP 2008130656A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- compound semiconductor
- nitride
- iii
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】基板11の一主面に凸部12を形成し、それらの間の凹部13に、その底面を底辺とする三角形状の断面形状となる状態を経て窒化物系III−V族化合物半導体層15を成長させ、この窒化物系III−V族化合物半導体層15から横方向成長を行った後、その上に活性層17を含む窒化物系III−V族化合物半導体層を成長させる。これらの層のうちの凸部12および/または互いに隣接する凹部13の間の中央部に対応する部分に発生した貫通転位19をこれらの部分に溝20を形成することにより除去した後、この溝20に誘電体21を埋め込む。この際、誘電体21の表面が凹部および/または凸部を有するようにし、あるいは、誘電体21に光散乱粒子が含まれるようにする。
【選択図】図7
Description
この問題を回避するために、従来より、選択横方向成長による転位密度低減化技術が広く用いられている。この技術では、まずサファイア基板などの上にGaN系半導体をエピタキシャル成長させた後、結晶成長装置より基板を取り出し、そのGaN系半導体層上にSiO2 膜などからなる成長マスクを形成してからこの基板を再び結晶成長装置に戻し、この成長マスクを用いてGaN系半導体を再度エピタキシャル成長させる。
この技術によれば、上層のGaN系半導体層の転位密度を低減することができるが、2回のエピタキシャル成長が必要であるため、コスト高となっていた。
図86A〜Fは、上記のものと別の従来の成長方法を示す(例えば、特許文献3参照。)。この方法では、図86Aに示すように、凹凸加工を施したサファイア基板101を用い、その上に図86B〜Fに示す過程を経てGaN系半導体層102を成長させる。この方法では、サファイア基板101との間に空隙を形成しないでGaN系半導体層102を成長させることができるとされている。
三菱電線工業時報 第98号 2001年10月:LEPS法を用いた高出力紫外LEDの開発
この発明が解決しようとする他の課題は、上記のような発光ダイオードを用いた高性能の光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器を提供することである。
この発明が解決しようとするさらに他の課題は、光の取り出し効率の大幅な向上および発光ダイオード構造を構成する窒化物系III−V族化合物半導体層その他の各種の半導体層の結晶性の大幅な向上により発光効率が極めて高く、しかも一度のエピタキシャル成長により低コストで製造することができる発光ダイオードおよびその製造方法を提供することである。
上記課題および他の課題は、添付図面を参照した本明細書の記述により明らかとなるであろう。
一主面に複数の凸部を有する基板を用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と、
上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分を、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去することにより溝を形成する工程と、
上記活性層からの発光波長の光に対して透明な誘電体により上記溝を埋め、この際、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含むようにする工程と
を有することを特徴とする発光ダイオードの製造方法である。
第1の窒化物系III−V族化合物半導体層および第2の窒化物系III−V族化合物半導体層の導電型は問わず、p型、n型、i型のいずれであってもよく、互いに同一導電型であってもそうでなくてもよく、さらには第1の窒化物系III−V族化合物半導体層あるいは第2の窒化物系III−V族化合物半導体層内に互いに導電型が異なる二つ以上の部分が混在してもよい。
好適には、溝を埋める誘電体の表面が凹部および/または凸部を有し、かつ、この誘電体が光散乱粒子を含むようにする。こうすることで、θ1 >θ2 となる光の量がより一層多くなる。
凸部には、必要に応じて、活性層から放出される光を散乱し、光取り出し効率の向上を図り、発光ダイオードの高出力化を図る目的で、散乱中心を導入するようにしてもよい。このような散乱中心としては、例えばシリコンナノ結晶などのシリコン微粒子を用いることができる。このようなシリコン微粒子が導入された凸部を形成するためには、例えば、基板上に酸化シリコンにより凸部を形成した後、熱処理を行えばよい。
第3の窒化物系III−V族化合物半導体層には、これと電気的に接続された状態で第1の導電型側の電極を形成する。同様に、第4の窒化物系III−V族化合物半導体層にも、これと電気的に接続された状態で第2の導電型側の電極を形成する。
なお、例えば、基板上に窒化物系III−V族化合物半導体層などの層を成長させたものを基板として用いる場合、凸部の材料はこの凸部の直下の層と異なる材料のものが用いられる。
基板は、必要に応じて除去してもよい。
第1〜第4の窒化物系III−V族化合物半導体層および活性層を構成する窒化物系III−V族化合物半導体層の成長方法としては、例えば、有機金属化学気相成長(MOCVD)、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長(HVPE)、分子線エピタキシー(MBE)などの各種のエピタキシャル成長法を用いることができる。
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されて溝が形成され、上記活性層からの発光波長の光に対して透明な誘電体により上記溝が埋められ、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含む
ことを特徴とする発光ダイオードである。
基板は、必要に応じて除去してもよい。
第2の発明および後述の第3〜第13の発明においては、その性質に反しない限り、第1の発明に関連して説明したことが成立する。
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ少なくとも一つ含むセルが複数個配列した光源セルユニットにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されて溝が形成され、上記活性層からの発光波長の光に対して透明な誘電体により上記溝が埋められ、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含むものである
ことを特徴とするものである。
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されて溝が形成され、上記活性層からの発光波長の光に対して透明な誘電体により上記溝が埋められ、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含むものである
ことを特徴とするものである。
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されて溝が形成され、上記活性層からの発光波長の光に対して透明な誘電体により上記溝が埋められ、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含むものである
ことを特徴とするものである。
赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されて溝が形成され、上記活性層からの発光波長の光に対して透明な誘電体により上記溝が埋められ、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含むものである
ことを特徴とするものである。
第3〜第6の発明において、赤色発光の発光ダイオードとしては、例えば、AlGaInP系半導体を用いたものを用いることもできる。
一つまたは複数の発光ダイオードを有する電子機器において、
少なくとも一つの上記発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されて溝が形成され、上記活性層からの発光波長の光に対して透明な誘電体により上記溝が埋められ、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含むものである
ことを特徴とするものである。
一主面に複数の凸部を有する基板を用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の半導体層を成長させる工程と、
上記第1の半導体層から上記基板上に第2の半導体層を横方向成長させる工程と、
上記第2の半導体層上に第1の導電型の第3の半導体層、活性層および第2の導電型の第4の半導体層を成長させる工程と、
上記第1の半導体層、上記第2の半導体層、上記第3の半導体層、上記活性層および上記第4の半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分を、上記第4の半導体層の表面から深さ方向に、少なくとも上記第3の半導体層が露出するまで除去することにより溝を形成する工程と、
上記活性層からの発光波長の光に対して透明な誘電体により上記溝を埋め、この際、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含むようにする工程と
を有することを特徴とする発光ダイオードの製造方法である。
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の半導体層と、
上記第5の半導体層上の第1の導電型の第3の半導体層、活性層および第2の導電型の第4の半導体層とを有し、
上記第5の半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の半導体層、上記第3の半導体層、上記活性層および上記第4の半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の半導体層の表面から深さ方向に、少なくとも上記第3の半導体層が露出するまで除去されて溝が形成され、上記活性層からの発光波長の光に対して透明な誘電体により上記溝が埋められ、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含む
ことを特徴とする発光ダイオードである。
第9の発明において、第5の半導体層は、第8の発明における第1の半導体層および第2の半導体層に対応するものである。
第8および第9の発明についても第1および第2の発明と同様な応用が可能である。
一主面に複数の凸部を有する基板を用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の半導体層を成長させる工程と、
上記第1の半導体層から上記基板上に第2の半導体層を横方向成長させる工程と、
上記第2の半導体層上に第1の導電型の第3の半導体層、活性層および第2の導電型の第4の半導体層を成長させる工程と、
上記第1の半導体層、上記第2の半導体層、上記第3の半導体層、上記活性層および上記第4の半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分を、上記第4の半導体層の表面から深さ方向に、少なくとも上記第3の半導体層が露出するまで除去することにより溝を形成する工程と、
少なくとも一つの上記溝に発光ダイオードの保護素子を形成する工程と
を有することを特徴とする発光ダイオードの製造方法である。
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の半導体層と、
上記第5の半導体層上の第1の導電型の第3の半導体層、活性層および第2の導電型の第4の半導体層とを有し、
上記第5の半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の半導体層、上記第3の半導体層、上記活性層および上記第4の半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の半導体層の表面から深さ方向に、少なくとも上記第3の半導体層が露出するまで除去されて溝が形成され、
少なくとも一つの上記溝に発光ダイオードの保護素子が形成されている
ことを特徴とする発光ダイオードである。
一主面に複数の凸部を有する基板を用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の半導体層を成長させる工程と、
上記第1の半導体層から上記基板上に第2の半導体層を横方向成長させる工程と、
上記第2の半導体層上に第1の導電型の第3の半導体層、活性層および第2の導電型の第4の半導体層を成長させる工程と、
上記第1の半導体層、上記第2の半導体層、上記第3の半導体層、上記活性層および上記第4の半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分を、上記第4の半導体層の表面から深さ方向に、少なくとも上記第3の半導体層が露出するまで除去することにより溝を形成する工程と、
上記第4の半導体層上に第2の導電型側の電極を形成する工程と、
発光ダイオード駆動回路が形成された配線基板をこの配線基板の電極と上記第2の導電型側の電極とが互いに電気的に接続されるように上記第4の半導体層側に貼り合わせる工程と
を有することを特徴とする発光ダイオードアレイの製造方法である。
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の半導体層と、
上記第5の半導体層上の第1の導電型の第3の半導体層、活性層および第2の導電型の第4の半導体層とを有し、
上記第5の半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の半導体層、上記第3の半導体層、上記活性層および上記第4の半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の半導体層の表面から深さ方向に、少なくとも上記第3の半導体層が露出するまで除去されて溝が形成され、
上記第4の半導体層上に第2の導電型側の電極が形成されており、
発光ダイオード駆動回路が形成された配線基板がこの配線基板の電極と上記第2の導電型側の電極とが互いに電気的に接続されるように上記第4の半導体層側に貼り合わされている
ことを特徴とする発光ダイオードアレイである。
第12および第13の発明による発光ダイオードアレイは、発光ダイオードディスプレイ、発光ダイオードバックライト、発光ダイオード照明装置、光源セルユニットなどとして用いることができる。
より一般的には、第1の窒化物系III−V族化合物半導体層を第1の半導体層、第2の窒化物系III−V族化合物半導体層を第2の半導体層、第3の窒化物系III−V族化合物半導体層を第3の半導体層、第4の窒化物系III−V族化合物半導体層を第4の半導体層と読み替えて上記と同様なことが成立する。
より一般的には、第1の窒化物系III−V族化合物半導体層を第1の半導体層、第2の窒化物系III−V族化合物半導体層を第2の半導体層、第3の窒化物系III−V族化合物半導体層を第3の半導体層、第4の窒化物系III−V族化合物半導体層を第3の半導体層と読み替えて上記と同様な効果を得ることができる。
図1〜図7はこの発明の第1の実施形態による発光ダイオードの製造方法を工程順に示す。この発光ダイオードは、GaNなどの窒化物系III−V族化合物半導体を用いたものである。
次に、成長条件を横方向成長が支配的となる条件に設定して成長を続けると、図2Bに示すように、窒化物系III−V族化合物半導体層15は、矢印で示すように横方向成長して断面形状が六角形状となる状態で凸部12の上に広がって行く。図2B中、点線は成長途中の成長界面を示す(以下同様)。
さらに横方向成長を続けると、図2Cに示すように、窒化物系III−V族化合物半導体層15はその厚さを増しながら成長し、遂には隣接する凹部13から成長した窒化物系III−V族化合物半導体層15同士が凸部12上で接触し、会合する。
引き続いて、窒化物系III−V族化合物半導体層15をその表面が基板11の主面と平行な平坦面となるまで横方向成長させる。こうして成長された窒化物系III−V族化合物半導体層15は、凹部13の上の部分の転位密度が極めて低くなる。
なお、場合によっては、図1Cに示す状態から、図2Aに示す状態を経ないで、図2Bに示す状態に直接移ることも可能である。
次に、p型窒化物系III−V族化合物半導体層18上にリソグラフィーにより、貫通転位19を含む所定部分に対応する部分が開口した所定形状のレジストパターン(図示せず)を形成した後、このレジストパターンをマスクとして例えばRIE法によりn型窒化物系III−V族化合物半導体層16の厚さ方向の途中の深さまでエッチングする。このエッチングにより、図4に示すように、溝20が形成され、この溝20の部分にあった貫通転位19が除去される。
次に、図5に示すように、こうして形成された溝20の内部を誘電体21により埋め込む。この際、この誘電体21の表面が凹面となるようにする。この誘電体21としては、窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18の屈折率よりも小さい屈折率を有し、かつ、活性層17からの発光波長の光に対して透明なものが用いられ、具体的には例えばSiO2 が用いられる。
次に、図6に示すように、p型窒化物系III−V族化合物半導体層18上にp側電極22を形成する。p側電極22の材料としては、例えば、AgやAgを主成分として含むAg合金などの高反射率を有するオーミック金属を用いるのが好ましい。
次に、図7に示すように、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を、例えばRIE法、粉末ブラスト法、サンドブラスト法などにより所定形状にパターニングし、メサ部23を形成する。
次に、必要に応じて、上述のようにして発光ダイオード構造が形成された基板11をその裏面側から研削やラッピングすることにより厚さを減少させた後、この基板11のスクライビングを行い、バーを形成する。この後、このバーのスクライビングを行うことでチップ化する。
以上により、目的とする発光ダイオードが製造される。
この発光ダイオードにおける誘電体21が埋め込まれた溝20およびp側電極22の近傍の拡大図を図8に示す。
凸部12が一方向に延在するストライプ形状を有する場合におけるp側電極22およびn側電極24の平面形状の一例を図13に示す。
2d≧Wg tanα
例えば、Wg =2.1μm、α=59°の場合にはd≧1.75μm、Wg =2μm、α=59°の場合にはd≧1.66μm、Wg =1.5μm、α=59°の場合にはd≧1.245μm、Wg =1.2μm、α=59°の場合にはd≧0.966μmとする。ただし、いずれの場合もd<5μmとするのが望ましい。
Ga(CH3 )3 (g)+3/2H2 (g)→Ga(g)+3CH4 (g)
NH3 (g)→(1−α)NH3 (g)+α/2N2 (g)+3α/2H2 (g)
Ga(g)+NH3 (g)=GaN(s)+3/2H2 (g)
なる反応式で表現されるように、NH3 とGaとが直接反応することで起きる。この際、H2 ガスが発生するが、このH2 ガスは結晶成長とは逆の作用、すなわちエッチング作用をする。図1BおよびCならびに図2Aに示す工程では、従来の平坦な基板上でのGaNの成長では行わない条件、すなわちエッチング作用を高め、成長しにくい条件(V/III比を高める)を用いることにより、凸部12での成長を抑制する。一方、凹部13の内部では、このエッチング作用が弱まるので、結晶成長が起きる。さらに、従来は、成長結晶表面の平坦性を向上させるため、横方向成長の度合いが高まる条件(より高温)で成長させるが、この第1の実施形態においては、貫通転位を基板11の主面に平行な方向に屈曲させることにより低減させたり、より早期に凹部13の内部を窒化物系III−V族化合物半導体層15で埋めたりする目的で、既に述べたように従来より低温(例えば、1050±50℃)で成長させる。
成長を開始すると、図16Aに示すように、まず凹部13の底面に窒化物系III−V族化合物半導体からなる微小核14が複数生成する。これらの微小核14では、基板11との界面から垂直方向に転位(点線で示す)が伝播し、この転位は微小核14の側面から抜ける。成長を続けると、図16Bおよび図16Cに示すように、微小核14の成長および合体の過程を経て窒化物系III−V族化合物半導体層15が成長する。これらの微小核14の成長および合体の過程で、基板11の主面に平行な方向に転位の屈曲が起きる結果、上部に抜ける転位が少なくなる。さらに成長を続けると、図16Dに示すように、窒化物系III−V族化合物半導体層15は、凹部13の底面を底辺とする二等辺三角形状の断面形状になる。この時点では、窒化物系III−V族化合物半導体層15から上部に抜ける転位は、大幅に減少している。次に、図16Eに示すように、窒化物系III−V族化合物半導体層15を横方向成長させる。この過程では、凹部13の底面を底辺とする二等辺三角形状の断面形状を有する窒化物系III−V族化合物半導体層15の側面に抜けた転位は、凸部12より低い位置にあるものは基板11の主面に平行に凸部12の側面まで延伸し続けて消失し、凸部12より高い位置にあるものは基板11の主面に平行に延伸して横方向成長した窒化物系III−V族化合物半導体層15の側面に抜ける。窒化物系III−V族化合物半導体層15の横方向成長をさらに続けると、図16Fに示すように、凸部12の上でその両側から成長した窒化物系III−V族化合物半導体層15同士が会合し、やがては窒化物系III−V族化合物半導体層15の表面が基板11の主面と平行な平坦面となる。窒化物系III−V族化合物半導体層15中の転位は、凸部12上で会合したときに上方(基板11の主面に垂直な方向)に屈曲し、貫通転位となる。
図16Aに示すように凹部13の底面に微小核14が生成された状態の断面TEM写真を図18A〜Cに示す。図18BおよびCは図18Aの楕円で囲んだ部分を拡大した断面TEM写真である。図18A〜Cより、成長初期に微小核14が生成されている様子がよく分かる。
図19A〜Cは、窒化物系III−V族化合物半導体層15の成長初期に微小核14が生成しない場合における図16D〜Fに対応する状態を示す。図19Aに示すように、成長初期に微小核14が生成しない場合には、窒化物系III−V族化合物半導体層15が凹部13の底面を底辺とする二等辺三角形状の断面形状を有するように成長した時点では凹部13の底面との界面から上方に延伸した転位のみ存在するが、この転位密度は一般に図16Dの場合に比べて多い。成長を続けると、図19Bに示すように、凹部13の底面を底辺とする二等辺三角形状の断面形状を有する窒化物系III−V族化合物半導体層15の側面に抜けた転位は、凸部12より低い位置にあるものは基板11の主面に平行に凸部12の側面まで延伸し続けて消失し、凸部12より高い位置にあるものは基板11の主面に平行に延伸して横方向成長した窒化物系III−V族化合物半導体層15の側面に抜ける。窒化物系III−V族化合物半導体層15の横方向成長をさらに続けると、図19Cに示すように、凸部12の上でその両側から成長した窒化物系III−V族化合物半導体層15同士が会合し、やがて窒化物系III−V族化合物半導体層15の表面が基板11の主面と平行な平坦面となる。窒化物系III−V族化合物半導体層15中の転位は、凸部12上で会合したときに上方に屈曲し、貫通転位19となる。この貫通転位19の密度は、十分に低いものの、成長初期に凹部13の底面に微小核14が生成する場合に比べると高くなる。これは、図20AおよびBに示すように、微小核14を生成しない場合には、基板11との界面から発生する転位は、凹部13の底面を底辺とする二等辺三角状部の斜面に到達したときに一回だけ水平方向に屈曲するためである。すなわち、この場合には、微小核14の生成、成長および合体の過程で転位が束ねられる効果が得られない。
加えて、この窒化物系III−V族化合物半導体系発光ダイオードの製造に必要なエピタキシャル成長は1回で済み、しかも成長マスクが不要であるだけでなく、基板11上の凸部12は基板11上に凸部12の材料となる膜、例えばSiO2 膜、SiON膜、SiN膜、CrN膜、CrON膜などの膜を形成し、これをエッチング、粉末ブラスト法、サンドブラスト法などにより加工するだけで形成することができるので、凹凸加工が困難なサファイア基板などの基板11の加工が不要であるため、製造工程が簡単であり、低コストで窒化物系III−V族化合物半導体系発光ダイオードを製造することができる。
この第2の実施形態においては、図22に示すように、第1の実施形態と同様にして溝20に誘電体21を埋め込んだ後、この誘電体21の表面に反射膜25を形成し、これらの反射膜25を覆うようにp型窒化物系III−V族化合物半導体層18上にp側電極22を形成する。
この後、第1の実施形態と同様に工程を進めて、図23に示すように、目的とする窒化物系III−V族化合物半導体系発光ダイオードを製造する。
上記以外のことは第1の実施形態と同様である。
この発光ダイオードにおける誘電体21が埋め込まれた溝20およびp側電極22の近傍の拡大図を図24に示す。
この第2の実施形態によれば、第1の実施形態と同様な利点を得ることができるほか、次のような利点を得ることができる。すなわち、溝20に埋め込まれた誘電体21の表面に反射膜25が形成されているので、p側電極22の材料として反射率が第1の実施形態に比べて多少低いものを用いても、第1の実施形態と同等な発光効率の窒化物系III−V族化合物半導体発光ダイオードを得ることができる。
この第3の実施形態においては、図25に示すように、第1の実施形態と同様にして溝20まで形成した後、この溝20に誘電体21を埋め込む。この際、この誘電体21の表面が凸面となるようにする。
この後、第1の実施形態と同様に工程を進めて、図26に示すように、目的とする窒化物系III−V族化合物半導体系発光ダイオードを製造する。
上記以外のことは第1の実施形態と同様である。
この発光ダイオードにおける誘電体21が埋め込まれた溝20およびp側電極22の近傍の拡大図を図27に示す。
この第3の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第4の実施形態においては、第3の実施形態と同様にして溝20に誘電体21を埋め込んだ後、第2の実施形態と同様にしてこの誘電体21の表面に反射膜25を形成し、これらの反射膜25を覆うようにp型窒化物系III−V族化合物半導体層18上にp側電極22を形成する。
この後、第1の実施形態と同様に工程を進めて、目的とする窒化物系III−V族化合物半導体系発光ダイオードを製造する。
上記以外のことは第1の実施形態と同様である。
この発光ダイオードにおける誘電体21が埋め込まれた溝20およびp側電極22の近傍の拡大図を図28に示す。
この第4の実施形態によれば、第1および第2の実施形態と同様な利点を得ることができる。
この第5の実施形態においては、図29に示すように、第1の実施形態と同様にして溝20まで形成した後、この溝20に誘電体21を埋め込む。この際、この誘電体21の表面が二つの斜面からなる左右対称の凸面となるようにする。
この後、第1の実施形態と同様に工程を進めて、図30に示すように、目的とする窒化物系III−V族化合物半導体系発光ダイオードを製造する。
上記以外のことは第1の実施形態と同様である。
この発光ダイオードにおける誘電体21が埋め込まれた溝20およびp側電極22の近傍の拡大図を図31に示す。
この第5の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第6の実施形態においては、第5の実施形態と同様にして溝20に誘電体21を埋め込んだ後、第2の実施形態と同様にしてこの誘電体21の表面に反射膜25を形成し、これらの反射膜25を覆うようにp型窒化物系III−V族化合物半導体層18上にp側電極22を形成する。
この後、第1の実施形態と同様に工程を進めて、目的とする窒化物系III−V族化合物半導体系発光ダイオードを製造する。
上記以外のことは第1の実施形態と同様である。
この発光ダイオードにおける誘電体21が埋め込まれた溝20およびp側電極22の近傍の拡大図を図32に示す。
この第6の実施形態によれば、第1および第2の実施形態と同様な利点を得ることができる。
この第7の実施形態においては、図33に示すように、第1の実施形態と同様にして溝20まで形成した後、この溝20に誘電体21を埋め込む。この際、この誘電体21の表面は凹凸面となるようにする。
この後、第1の実施形態と同様に工程を進めて、図34に示すように、目的とする窒化物系III−V族化合物半導体系発光ダイオードを製造する。
上記以外のことは第1の実施形態と同様である。
この発光ダイオードにおける誘電体21が埋め込まれた溝20およびp側電極22の近傍の拡大図を図35に示す。
この第7の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第8の実施形態においては、第7の実施形態と同様にして溝20に誘電体21を埋め込んだ後、第2の実施形態と同様にしてこの誘電体21の表面に反射膜25を形成し、これらの反射膜25を覆うようにp型窒化物系III−V族化合物半導体層18上にp側電極22を形成する。
この後、第1の実施形態と同様に工程を進めて、目的とする窒化物系III−V族化合物半導体系発光ダイオードを製造する。
上記以外のことは第1の実施形態と同様である。
この発光ダイオードにおける誘電体21が埋め込まれた溝20およびp側電極22の近傍の拡大図を図36に示す。
この第8の実施形態によれば、第1および第2の実施形態と同様な利点を得ることができる。
この第9の実施形態においては、第1の実施形態と同様にして溝20を形成した後、図37に示すように、この溝20を、光散乱粒子26が分散された誘電体21により埋め込み、p型窒化物系III−V族化合物半導体層18の表面の全体を平坦化する。
次に、図38に示すように、p型窒化物系III−V族化合物半導体層18上にp側電極22を形成する。
この後、第1の実施形態と同様に工程を進めて、図39に示すように、目的とする窒化物系III−V族化合物半導体系発光ダイオードを製造する。
上記以外のことは第1の実施形態と同様である。
この発光ダイオードにおける、光散乱粒子26が分散された誘電体21が埋め込まれた溝20およびp側電極22の近傍の拡大図を図40に示す。この場合も、溝20に埋め込まれた誘電体21とp側電極22との界面に、基板11の主面の法線に対して角度θ1 で入射した光は、誘電体21に含まれる光散乱粒子26により、基板11の主面の法線に対してθ1 よりも小さい角度θ2 (すなわち、θ1 >θ2 )の方向に散乱される。この結果、基板11の主面とp側電極22の下面とが互いに平行である場合に比べて、基板11の主面に入射する光のうちの入射角がより小さいものの割合が増えるため、最終的に基板11を通って外部に出て行く光の量が多くなる。
この第9の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第10の実施形態においては、第1の実施形態と異なり、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18にメサ部23を形成しない。そして、第1の実施形態と同様に工程を進めてp型窒化物系III−V族化合物半導体層18上のp側電極22まで形成した後、基板11を除去し、n型の窒化物系III−V族化合物半導体層15の裏面を露出させる。そして、図41に示すように、この窒化物系III−V族化合物半導体層15の裏面にn側電極24を形成する。
ここで、p側電極22およびn側電極24をそれぞれ高反射電極および透明電極とすることにより、n側電極24を通して外部に光を取り出すことができる。
また、基板11を除去することにより発光ダイオードの全体の厚さが極めて小さくなるので、機械的強度の向上を図るため、図42に示すように、p側電極22に支持基板27をその上の金属電極28を介して貼り付けて接合してもよい。支持基板27は導電性、非導電性のいずれであってもよく、金属電極28を介して発光ダイオードに電流を流すことが可能な構造を支持基板27に持たせればよい。
上記以外のことは第1の実施形態と同様である。
この第10の実施形態によれば、第1の実施形態と同様な利点を得ることができる。ここで、活性層17で発生した光は、p側電極22側およびn側電極24側へ広がるが、基板11および凸部12の材料、凸部12の構成、p側電極22およびn側電極24として高反射電極あるいは透明電極を使い分けることにより光取り出し方向を制御することが可能である。また、p側電極22をp型窒化物系III−V族化合物半導体層18のほぼ全面に形成し、n側電極24もn型の窒化物系III−V族化合物半導体層15のほぼ全面に形成していることから、発光ダイオードの動作時に、発光効率の低下や信頼性の低下などの要因と懸念されているカレントクラウディング(current crowding)現象が生じるのを防止することができるため、発光ダイオードの発光効率および信頼性の向上を図ることができ、特に発光ダイオードの高出力化の際に有効である。
この第11の実施形態においては、図43Aに示すように、基板11上に断面形状が台形状の凸部12を所定の平面形状で周期的に形成する。凸部12の間には逆台形状の断面形状を有する凹部13が形成される。
次に、第1の実施形態と同様にして窒化物系III−V族化合物半導体層15を成長させる。具体的には、凹部13の底面上の微小核14の生成、成長および合体の過程を経て図43Bに示すように、凹部13の底面を底辺とする二等辺三角形状の断面形状を有する窒化物系III−V族化合物半導体層15を成長させ、さらに横方向成長を経て図43Cに示すように、平坦な表面を有し、貫通転位密度が低い窒化物系III−V族化合物半導体層15を成長させる。
次に、第1の実施形態と同様に工程を進めて、図44に示すように、目的とする窒化物系III−V族化合物半導体系発光ダイオードを製造する。
上記以外のことは第1の実施形態と同様である。
この第11の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
図45において、横軸は凸部12の屈折率、縦軸は凸部12を形成しなかった場合に対する光取り出し効率ηの向上度(光取り出し倍率)を示す。また、図45中、▲のデータは凸部12が図9に示す一次元ストライプ形状の場合(1D)、●のデータは一次元ストライプ形状の凸部12を互いに直交して設けることにより得られる二次元配列の場合(2D)を示す。ただし、凸部12の側面と基板11の一主面とのなす角度θは135°、凹部13の底辺の長さWg =2μm、凸部12の底辺の長さ=3μmである。基板11の屈折率は1.77、窒化物系III−V族化合物半導体層15の屈折率は2.35と仮定した。図45より、光取り出し倍率は、1D、2Dとも凸部12の屈折率が1.4のときに最大となり、屈折率が1.2〜1.7の範囲では十分に大きくなること、2Dでは1Dに比べて光取り出し倍率が大きいことが分かる。
なお、この結果は凸部12の断面形状が第1の実施形態のように三角形状である場合も同様である。
なお、この結果は凸部12の断面形状が第1の実施形態のように三角形状である場合も同様である。
この第12の実施形態においては、図49に示すように、基板11上に断面形状が台形状の凸部12を周期的に形成し、凸部12の間に逆台形状の断面形状を有する凹部13を形成することは第11の実施形態と同様であるが、この場合、凸部12の上面の幅Wt は凹部13の底面の幅Wg より十分に大きく選ばれている。そして、この基板11上に第11の実施形態と同様にして、窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を順次成長させる。
この後、第1の実施形態と同様に工程を進めて、図50に示すように、目的とする窒化物系III−V族化合物半導体系発光ダイオードを製造する。
上記以外のことは第1の実施形態と同様である。
この第12の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
この第13の実施形態においては、第12の実施形態と同様にして貫通転位19の部分に溝20を形成するが、この場合、図51に示すように、この溝20は基板11が露出する深さに形成する。凸部12の材料としては、後のウエットエッチングの際に容易にエッチング除去することができるように、好適には、SiO2 などの非晶質材料が用いられるが、これに限定されるものではない。後述のように保護素子を形成する少なくとも一つの溝20は、必要に応じて、他の溝20に比べて大きな幅に形成し、ここではそのようにする。
次に、図52に示すように、幅の大きな溝20以外の溝20を誘電体21により埋め込むとともに、幅の大きな溝20の内壁にSiO2 膜などの絶縁膜29を形成し、その間に発光ダイオードの保護素子30を形成する。この保護素子30は、発光ダイオードに過電圧が加わったときなどにこの発光ダイオードの破壊を防止するためのもである。
次に、p型窒化物系III−V族化合物半導体層18上にp側電極22を形成する。
次に、凸部12などをエッチング除去し、さらに基板11を除去してn型の窒化物系III−V族化合物半導体層15の裏面を露出させるとともに平坦化する。そして、図53に示すように、この窒化物系III−V族化合物半導体層15の裏面にn側電極24を形成する。
ここで、p側電極22およびn側電極24をそれぞれ高反射電極および透明電極とすることにより、n側電極24を通して外部に光を取り出すことができる。
また、基板11を除去することにより発光ダイオードの全体の厚さが極めて小さくなるので、機械的強度の向上を図るため、図42に示すと同様に、p側電極22に支持基板27をその上の金属電極28を介して貼り付けて接合してもよい。
上記以外のことは第1の実施形態と同様である。
この保護素子30としては種々のものを用いることができるが、具体例を挙げると次のとおりである。
図55は保護素子30として発光ダイオードに逆並列接続されたショットキーバリアダイオード31を用いる場合である。等価回路を図56に示す。図55に示すように、このショットキーバリアダイオード31は、n型半導体層31aとこのn型半導体層31aとショットキー接触するショットキー電極31bとからなる。p側電極22はn型半導体層31aとオーミック接触し、n側電極24はショットキー電極31bと接続されている。n型半導体層31aの材料としては、例えば、n型アモルファスシリコン、ITO、ZnO、SnO2 、In2 O3 、ZnS、ZnSe、ZnSb2 O6 、CdO、CdIn2 O4 、MgIn2 O4 、ZnGa2 O4 、CdGa2 O4 、Ga2 O3 、GaSnO3 、CdSnO4 、InGaMgO4 、InGaZnO4 、Zn2 In2 O5 、AgSbO3 、Cd3 Sb2 O7 、Cd2 GeO4 、AgInO2 、CdS、CdSeなどの公知の材料を用いることができる。ショットキー電極31bの材料としては、例えば、Ti、Pt、Cr、Al、Sm、PtSi、Pd2 Siなどの公知のショットキー材料を用いることができる。
ショットキーバリアダイオード31の順方向の導通開始電圧などについては、図55に示すショットキーバリアダイオード31と同様である。
npn接合ダイオード33の順方向および逆方向の降伏電圧は発光ダイオードの正常動作範囲の電圧と許容最大電圧との間であることが好ましい。これにより、定電圧ダイオードとしてのバックツーバックダイオード33は、許容最大電圧よりも高いサージ電圧などの過電圧から、発光ダイオードを保護する。
コンデンサ34は、発光ダイオードの正常動作範囲の電圧よりも高い高いサージ電圧などの過電圧から、発光ダイオードを保護する。
この第14の実施形態においては、p側電極22の形成工程までは第1の実施形態と同様であるが、それ以降の工程が異なる。ここで、このp側電極22においては、好適には、電極材料(例えばAgなど)の拡散を防ぐためにPdを含有する層を介在させたり、その上に、応力、熱、上層に形成されるAuやSnを含む層(はんだ層やバンプなど)からのAuやSnのp側電極22への拡散などによる不良の発生を防止するために例えばTi、W、Crあるいはこれらの合金などの高融点金属、あるいはこれらの金属の窒化物(TiN、WN、TiWN、CrNなど)を形成することにより、粒界のないアモルファス状のバリアメタル層として用いる技術を適用する。なお、溝20およびこの溝20を埋める誘電体21の説明および図示は省略する。
次に、図64Bに示すように、リソグラフィーにより、Ni膜41およびその上のPd膜などの層を覆う所定形状のレジストパターン42を形成する。
次に、図64Cに示すように、レジストパターン42をマスクとして例えばRIE法によりエッチングすることによりメサ部23を断面形状が台形になるように形成する。このメサ部23の斜面と基板11の主面とのなす角度は例えば35度程度とする。このメサ部23の斜面には必要に応じてλ/4誘電体膜(λ:発光波長)を形成する。
次に、図64Eに示すように、基板全面にパッシベーション膜としてSiO2 膜43を形成する。下地に対する密着性、耐久性、プロセス上の耐食性を考慮に入れた場合、SiO2 膜43の代わりにSiN膜あるいSiON膜を用いてもよい。
次に、図64Fに示すように、このSiO2 膜43をエッチバックして薄くした後、メサ部23の斜面のSiO2 膜43上に反射膜としてAl膜44を形成する。このAl膜44は、活性層17から発生する光を基板11側に反射させて光の取り出し効率の向上を図るためのものである。このAl膜44の一端はn側電極24と接触するように形成する。これは、Al膜44とn側電極24との間に隙間をつくらないようにすることで光の反射を増すためである。この後、SiO2 膜43を再度形成してパッシベーション膜として必要な厚さにする。
次に、図64Hに示すように、開口45の部分のNi膜41上にパッド電極47を形成するとともに、開口46の部分のn側電極24上にパッド電極48を形成する。
次に、図64Iに示すように、基板全面にバンプマスク材49を形成した後、このバンプマスク材49のうちのパッド電極48の上方の部分をエッチング除去して開口50を形成し、この部分にパッド電極48を露出させる。
次に、必要に応じて、上述のようにして発光ダイオード構造が形成された基板11をその裏面側から研削やラッピングすることにより厚さを減少させた後、この基板11のスクライビングを行い、バーを形成する。この後、このバーのスクライビングを行うことでチップ化する。
この第15の実施形態においては、第1の実施形態による方法により得られる青色発光の発光ダイオードおよび緑色発光の発光ダイオードに加え、別途用意する赤色発光の発光ダイオード(例えば、AlGaInP系発光ダイオード)を用いて発光ダイオードバックライトを製造する場合について説明する。
第1の実施形態による方法により基板11上に青色発光の発光ダイオード構造を形成し、さらにp側電極22およびn側電極24上にそれぞれバンプ(図示せず)を形成した後、これをチップ化することによりフリップチップの形で青色発光の発光ダイオードを得る。同様にして、緑色発光の発光ダイオードをフリップチップの形で得る。一方、赤色発光の発光ダイオードとしては、n型GaAs基板上にAlGaInP系半導体層を積層してダイオード構造を形成し、その上部にp側電極を形成する工程を経る、AlGaInP系発光ダイオードをチップの形で用いるものとする。
ただし、サブマウント62を省略して、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を直接、放熱性を有する任意のプリント配線基板あるいは、プリント配線基板の機能を有する板、筐体の内外壁(例えば、シャーシの内壁など)にダイレクトマウントすることも可能であり、こうすることで発光ダイオードバックライトあるいはパネル全体の低コスト化を図ることができる。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
この第16の実施形態においては、第15の実施形態と同様にして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を基板61上に所定のパターンで必要な数配置した後、図68に示すように、赤色発光の発光ダイオードチップ63を覆うようにこの発光ダイオードチップ63に適した透明樹脂69のポッティングを行い、緑色発光の発光ダイオードチップ64を覆うようにこの発光ダイオードチップ64に適した透明樹脂70のポッティングを行い、青色発光の発光ダイオードチップ65を覆うようにこの発光ダイオードチップ65に適した透明樹脂71のポッティングを行う。この後、透明樹脂69〜71のキュア処理を行う。このキュア処理により透明樹脂69〜71は固化し、それに伴い少し縮小する。こうして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を一単位としたものが基板61上にアレイ状に配列された発光ダイオードバックライトが得られる。この場合、透明樹脂70、71はそれぞれ緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65の基板11の裏面と接触しているため、この基板11の裏面が空気と直接接触している場合に比べて屈折率差が小さくなり、したがってこの基板11を透過して外部に出ようとする光がこの基板11の裏面で反射される割合が減少し、それによって光取り出し効率が向上することで発光効率が向上する。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
この第17の実施形態においては、第1の実施形態による方法により得られる青色発光の発光ダイオードおよび緑色発光の発光ダイオードに加え、別途用意する赤色発光の発光ダイオードを用いて光源セルユニットを製造する場合について説明する。
図69Aに示すように、この第17の実施形態においては、第16の実施形態と同様にして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65をそれぞれ少なくとも一つ含み、これらが所定のパターンで配置されたセル75をプリント配線基板76上に所定のパターンで必要な数配置する。この例では、各セル75は、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65をそれぞれ一つ含み、これらが正三角形の頂点に配置されている。図69Bにセル75を拡大して示す。各セル75における赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65の間隔aは例えば4mmであるが、これに限定されるものではない。セル75の間隔bは例えば30mmであるが、これに限定されるものではない。プリント配線基板76としては、例えば、FR4(Flame Retardant Type 4の略)基板やメタルコア基板やフレキシブル配線基板などを用いることができるが、放熱性を有するプリント配線基板であれば他のものを用いることもでき、これらに限定されるものではない。第16の実施形態と同様にして、各セル76を覆うように透明樹脂68のポッティングを行い、あるいは、第17の実施形態と同様にして、赤色発光の発光ダイオードチップ63を覆うように透明樹脂69のポッティングを行い、緑色発光の発光ダイオードチップ64を覆うように透明樹脂70のポッティングを行い、青色発光の発光ダイオードチップ65を覆うように透明樹脂71のポッティングを行う。こうして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65からなるセル75がプリント配線基板76上に配置された光源セルユニットが得られる。
図72はセル75の他の構成例を示す。この例では、セル75は、赤色発光の発光ダイオードチップ63を一つ、緑色発光の発光ダイオードチップ64を二つ、青色発光の発光ダイオードチップ65を一つ含み、これらが例えば正方形の頂点に配置されている。二つの緑色発光の発光ダイオードチップ64はこの正方形の一つの対角線の両端の頂点に配置され、赤色発光の発光ダイオードチップ63および青色発光の発光ダイオードチップ65はこの正方形のもう一つの対角線の両端の頂点に配置されている。
この光源セルユニットを一つまたは複数配列することにより、例えば液晶パネルのバックライトに用いて好適な発光ダイオードバックライトを得ることができる。
この第18の実施形態においては、第12の実施形態と同様にして貫通転位19の部分に溝20を形成するが、この場合、図73に示すように、凹部13に対応する部分に形成する溝20は基板11が露出する深さに形成し、凸部12の中央部に対応する部分に形成する溝20はn型窒化物系III−V族化合物半導体層16の厚さの途中の深さに形成する。凸部12の材料としては、必要に応じて、ウエットエッチングにより容易にエッチング除去することができるように、好適には、SiO2 などの非晶質材料が用いられる。
ここで、基板11の凸部12および凹部13のパターンが図10に示すような蜂の巣状パターンであるとすると、この場合の貫通転位19のパターンは図12に示すようになり、この貫通転位19を除去するように溝20を形成し、この溝20に絶縁膜81を埋め込むと、平面形状が六角形でp側電極22およびn側電極24を有する発光ダイオードが、絶縁膜81により埋め込まれた溝20により互いに電気的に分離した状態で蜂の巣状に二次元的に配列した発光ダイオードアレイが得られる。各発光ダイオードの駆動は、配線基板85に形成された発光ダイオード駆動回路により行われる。
この第18の実施形態によれば、発光ダイオード駆動回路が形成された配線基板85を発光ダイオードアレイに容易に一体化することができる。この配線基板85を一体化した発光ダイオードアレイは、発光ダイオードディスプレイ、発光ダイオードバックライト、発光ダイオード照明装置、光源セルユニットなどに用いて好適なものである。
この第19の実施形態においては、第12の実施形態と同様にして貫通転位19の部分に溝20を形成するが、この場合、図77に示すように、凹部13に対応する部分に形成する溝20および凸部12の中央部に対応する部分に形成する溝20とも、基板11が露出する深さに形成する。凸部12の材料としては、後のウエットエッチングの際に容易にエッチング除去することができるように、好適には、SiO2 などの非晶質材料が用いられるが、これに限定されるものではない。
次に、発光ダイオード駆動回路などが形成されたプリント配線基板などの配線基板85の一主面上に、基板11上の電極84に対応する位置に電極88が形成されたものを別途用意し、この配線基板85の電極88を、基板11上の電極84とそれぞれ対向させ、図79に示すように、これらを圧着して接合する。
次に、図81に示すように、溝20に絶縁膜89を埋め込んで、n型窒化物系III−V族化合物半導体層15の裏面を平坦化した後、その上にn側電極24として例えばITOなどからなる透明電極を形成する。さらに、この透明電極からなるn側電極24の一部の上に電極90を形成する。
例えば、上述の第1〜第19の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセス、凸部12および凹部13の方位などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセスなどを用いてもよい。
具体的には、例えば、上述の第1〜第19の実施形態において、p型層およびn型層の導電型を互いに逆にしてもよい。
また、必要に応じて、上述の第1〜第19の実施形態のうちの二以上を組み合わせてもよい。
また、第15〜第19の実施形態において、基板61、プリント配線基板76および配線基板85の代わりに、図82に示すように、プリント配線基板76と同等の配線パターンを有する互いに電気的に絶縁された薄い導電性基板91a、91b、91c(例えば、リードフレーム)の所定部位に赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65の一方の電極側をそれぞれダイレクトマウントし、他方の電極にそれぞれワイヤー67によりワイヤボンディングを行った後、例えば金型を用いた一体成型技術によりそれぞれ透明樹脂69〜71でモールドしてもよい。ここで、発光ダイオードチップ63、64、65は、例えば図41に示す発光ダイオードのような垂直電流注入型である。また、発光ダイオードチップ63、64、65は、早期混色化(白色化、均一化)を目的として最適設計された所望の配置、配列でマウントするのが好ましい。発光ダイオードチップ63、64、65は透明樹脂68により一体でモールドしてもよい。導電性基板91a、91b、91cのうちの発光ダイオードチップ63、64、65をマウントする部分は、斜面を有するカップ状に形成してもよく、こうすることでこの斜面による反射により光取り出し量を増加させることができる。また、導電性基板91a、91b、91c上の発光ダイオードチップ63、64、65側から最終的に光を取り出す場合、放熱性能を向上させる目的で、最終的に発光ダイオードチップ63、64、65側だけに透明樹脂69〜71または透明樹脂68がモールドされた形態にして、発光ダイオードチップ63、64、65と反対側の、外部に露出した部分の導電性基板91から直接放熱を行うようにするのが望ましい。なお、発光ダイオードチップ63、64、65はフリップチップ(ワイヤボンディングなし)、フェースアップ(ワイヤボンディングあり)などの様々な形態があり、光取り出し側も、発光ダイオードチップ63、64、65側、発光ダイオードチップ63、64、6と反対側などがあるため、これらの形態などによっては、上記のモールド側と放熱側とが逆になる場合もあることは言うまでもない。
Claims (12)
- 一主面に複数の凸部を有する基板を用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と、
上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分を、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去することにより溝を形成する工程と、
上記活性層からの発光波長の光に対して透明な誘電体により上記溝を埋め、この際、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含むようにする工程と
を有することを特徴とする発光ダイオードの製造方法。 - 上記第1の窒化物系III−V族化合物半導体層を成長させる際に、上記凹部の底面との界面から上記一主面に対して垂直方向に発生する転位が、上記三角形状の断面形状となる状態の上記第1の窒化物系III−V族化合物半導体層の斜面またはその近傍に到達したとき、上記一主面に平行な方向に屈曲することを特徴とする請求項1記載の発光ダイオードの製造方法。
- 上記凸部は上記基板と異なる材料からなることを特徴とする請求項1記載の発光ダイオードの製造方法。
- 上記誘電体が、上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層の屈折率よりも小さい屈折率を有することを特徴とする請求項1記載の発光ダイオードの製造方法。
- 一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されて溝が形成され、上記活性層からの発光波長の光に対して透明な誘電体により上記溝が埋められ、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含む
ことを特徴とする発光ダイオード。 - 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ少なくとも一つ含むセルが複数個配列した光源セルユニットにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されて溝が形成され、上記活性層からの発光波長の光に対して透明な誘電体により上記溝が埋められ、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含むものである
ことを特徴とする光源セルユニット。 - 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードバックライトにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されて溝が形成され、上記活性層からの発光波長の光に対して透明な誘電体により上記溝が埋められ、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含むものである
ことを特徴とする発光ダイオードバックライト。 - 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオード照明装置において、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されて溝が形成され、上記活性層からの発光波長の光に対して透明な誘電体により上記溝が埋められ、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含むものである
ことを特徴とする発光ダイオード照明装置。 - 赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードをそれぞれ複数個配列した発光ダイオードディスプレイにおいて、
上記赤色発光の発光ダイオード、上記緑色発光の発光ダイオードおよび上記青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されて溝が形成され、上記活性層からの発光波長の光に対して透明な誘電体により上記溝が埋められ、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含むものである
ことを特徴とする発光ダイオードディスプレイ。 - 一つまたは複数の発光ダイオードを有する電子機器において、
少なくとも一つの上記発光ダイオードが、
一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の窒化物系III−V族化合物半導体層と、
上記第5の窒化物系III−V族化合物半導体層上の第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層とを有し、
上記第5の窒化物系III−V族化合物半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも上記第3の窒化物系III−V族化合物半導体層が露出するまで除去されて溝が形成され、上記活性層からの発光波長の光に対して透明な誘電体により上記溝が埋められ、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含むものである
ことを特徴とする電子機器。 - 一主面に複数の凸部を有する基板を用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の半導体層を成長させる工程と、
上記第1の半導体層から上記基板上に第2の半導体層を横方向成長させる工程と、
上記第2の半導体層上に第1の導電型の第3の半導体層、活性層および第2の導電型の第4の半導体層を成長させる工程と、
上記第1の半導体層、上記第2の半導体層、上記第3の半導体層、上記活性層および上記第4の半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分を、上記第4の半導体層の表面から深さ方向に、少なくとも上記第3の半導体層が露出するまで除去することにより溝を形成する工程と、
上記活性層からの発光波長の光に対して透明な誘電体により上記溝を埋め、この際、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含むようにする工程と
を有することを特徴とする発光ダイオードの製造方法。 - 一主面に複数の凸部を有する基板と、
上記基板上に、上記基板の凹部に空隙を形成しないで成長された第5の半導体層と、
上記第5の半導体層上の第1の導電型の第3の半導体層、活性層および第2の導電型の第4の半導体層とを有し、
上記第5の半導体層において、上記凹部の底面との界面から上記一主面に対して垂直方向に発生した転位が、上記凹部の底面を底辺とする三角形状部の斜面またはその近傍に到達し、そこから上記一主面に平行な方向に屈曲しており、
上記第5の半導体層、上記第3の半導体層、上記活性層および上記第4の半導体層のうちの上記凹部および/または互いに隣接する上記凹部の間の中央部に対応する部分が、上記第4の半導体層の表面から深さ方向に、少なくとも上記第3の半導体層が露出するまで除去されて溝が形成され、上記活性層からの発光波長の光に対して透明な誘電体により上記溝が埋められ、当該誘電体の表面が凹部および/または凸部を有し、および/または、当該誘電体が光散乱粒子を含む
ことを特徴とする発光ダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006311452A JP4915218B2 (ja) | 2006-11-17 | 2006-11-17 | 発光ダイオードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006311452A JP4915218B2 (ja) | 2006-11-17 | 2006-11-17 | 発光ダイオードの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008130656A true JP2008130656A (ja) | 2008-06-05 |
JP4915218B2 JP4915218B2 (ja) | 2012-04-11 |
Family
ID=39556213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006311452A Expired - Fee Related JP4915218B2 (ja) | 2006-11-17 | 2006-11-17 | 発光ダイオードの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4915218B2 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010004005A (ja) * | 2008-06-19 | 2010-01-07 | Seoul Opto Devices Co Ltd | 発光素子及びその製造方法 |
JP2010157716A (ja) * | 2008-12-31 | 2010-07-15 | Seoul Opto Devices Co Ltd | 複数の非極性発光セルを有する発光素子及びその製造方法 |
JP2010278224A (ja) * | 2009-05-28 | 2010-12-09 | Sharp Corp | 窒化物半導体発光素子およびその製造方法 |
KR20120038338A (ko) * | 2010-10-13 | 2012-04-23 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 |
CN102487111A (zh) * | 2010-12-04 | 2012-06-06 | 展晶科技(深圳)有限公司 | 半导体发光芯片制造方法 |
US8211724B2 (en) | 2008-12-31 | 2012-07-03 | Seoul Opto Device Co., Ltd. | Light emitting device having a plurality of non-polar light emitting cells and a method of fabricating the same |
US8232571B2 (en) | 2008-12-24 | 2012-07-31 | Seoul Opto Device Co., Ltd. | Light emitting device having plurality of light emitting cells and method of fabricating the same |
JP2013191670A (ja) * | 2012-03-13 | 2013-09-26 | Stanley Electric Co Ltd | 半導体発光素子及びその製造方法 |
US20130256650A1 (en) * | 2012-04-03 | 2013-10-03 | National Taiwan University | Semiconductor device and fabrication method thereof |
JP2014112599A (ja) * | 2012-12-05 | 2014-06-19 | Stanley Electric Co Ltd | 半導体発光素子及びその製造方法 |
US9048409B2 (en) | 2010-09-24 | 2015-06-02 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
JP2015156484A (ja) * | 2014-01-20 | 2015-08-27 | ローム株式会社 | 発光素子 |
US10580929B2 (en) | 2016-03-30 | 2020-03-03 | Seoul Viosys Co., Ltd. | UV light emitting diode package and light emitting diode module having the same |
CN111106211A (zh) * | 2018-10-25 | 2020-05-05 | 晶元光电股份有限公司 | 发光二极管结构 |
CN116995172A (zh) * | 2023-09-25 | 2023-11-03 | 江西兆驰半导体有限公司 | 一种绿光led芯片及其制备方法 |
CN117080342A (zh) * | 2023-10-18 | 2023-11-17 | 江西兆驰半导体有限公司 | 一种发光二极管芯片及其制备方法 |
KR102666539B1 (ko) * | 2017-12-13 | 2024-05-17 | 삼성전자주식회사 | 자외선 반도체 발광소자 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024222A (ja) * | 1999-07-06 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体発光素子およびその製造方法 |
JP2002314198A (ja) * | 2001-04-13 | 2002-10-25 | Sony Corp | 半導体レーザ |
JP2004165550A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 窒化物半導体素子 |
JP2004363251A (ja) * | 2003-06-03 | 2004-12-24 | Sumitomo Chem Co Ltd | 3−5族化合物半導体とその製造方法 |
WO2005015647A1 (en) * | 2003-08-08 | 2005-02-17 | Vichel Inc. | Nitride micro light emitting diode with high brightness and method of manufacturing the same |
JP2006156509A (ja) * | 2004-11-26 | 2006-06-15 | Sony Corp | 半導体装置 |
US20060258027A1 (en) * | 2005-05-16 | 2006-11-16 | Akira Ohmae | Light-emitting diode, method for making light-emitting diode, integrated light-emitting diode and method for making integrated light-emitting diode, method for growing a nitride-based iii-v group compound semiconductor, light source cell unit, light-emitting diode backlight, and light-emitting diode display and electronic device |
-
2006
- 2006-11-17 JP JP2006311452A patent/JP4915218B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024222A (ja) * | 1999-07-06 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体発光素子およびその製造方法 |
JP2002314198A (ja) * | 2001-04-13 | 2002-10-25 | Sony Corp | 半導体レーザ |
JP2004165550A (ja) * | 2002-11-15 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 窒化物半導体素子 |
JP2004363251A (ja) * | 2003-06-03 | 2004-12-24 | Sumitomo Chem Co Ltd | 3−5族化合物半導体とその製造方法 |
WO2005015647A1 (en) * | 2003-08-08 | 2005-02-17 | Vichel Inc. | Nitride micro light emitting diode with high brightness and method of manufacturing the same |
JP2006156509A (ja) * | 2004-11-26 | 2006-06-15 | Sony Corp | 半導体装置 |
US20060258027A1 (en) * | 2005-05-16 | 2006-11-16 | Akira Ohmae | Light-emitting diode, method for making light-emitting diode, integrated light-emitting diode and method for making integrated light-emitting diode, method for growing a nitride-based iii-v group compound semiconductor, light source cell unit, light-emitting diode backlight, and light-emitting diode display and electronic device |
Cited By (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010004005A (ja) * | 2008-06-19 | 2010-01-07 | Seoul Opto Devices Co Ltd | 発光素子及びその製造方法 |
US8390002B2 (en) | 2008-06-19 | 2013-03-05 | Seoul Opto Device Co., Ltd. | Light emitting device and method of manufacturing the same |
US8232571B2 (en) | 2008-12-24 | 2012-07-31 | Seoul Opto Device Co., Ltd. | Light emitting device having plurality of light emitting cells and method of fabricating the same |
US8436389B2 (en) | 2008-12-31 | 2013-05-07 | Seoul Opto Device Co., Ltd. | Light emitting device having a plurality of non-polar light emitting cells and a method of fabricating the same |
JP2010157716A (ja) * | 2008-12-31 | 2010-07-15 | Seoul Opto Devices Co Ltd | 複数の非極性発光セルを有する発光素子及びその製造方法 |
US8183072B2 (en) | 2008-12-31 | 2012-05-22 | Seoul Opto Device Co., Ltd. | Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same |
US8648380B2 (en) | 2008-12-31 | 2014-02-11 | Seoul Opto Device Co., Ltd. | Light emitting device having a plurality of non-polar light emitting cells and a method of fabricating the same |
US8211724B2 (en) | 2008-12-31 | 2012-07-03 | Seoul Opto Device Co., Ltd. | Light emitting device having a plurality of non-polar light emitting cells and a method of fabricating the same |
US8294171B2 (en) | 2008-12-31 | 2012-10-23 | Seoul Opto Device Co., Ltd. | Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same |
JP2010278224A (ja) * | 2009-05-28 | 2010-12-09 | Sharp Corp | 窒化物半導体発光素子およびその製造方法 |
US9070851B2 (en) | 2010-09-24 | 2015-06-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
US10879437B2 (en) | 2010-09-24 | 2020-12-29 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
US10892386B2 (en) | 2010-09-24 | 2021-01-12 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
US10069048B2 (en) | 2010-09-24 | 2018-09-04 | Seoul Viosys Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
US9882102B2 (en) | 2010-09-24 | 2018-01-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode and wafer-level light emitting diode package |
US9543490B2 (en) | 2010-09-24 | 2017-01-10 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
US9293664B2 (en) | 2010-09-24 | 2016-03-22 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
US9048409B2 (en) | 2010-09-24 | 2015-06-02 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
US9219196B2 (en) | 2010-09-24 | 2015-12-22 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
US9153750B2 (en) | 2010-09-24 | 2015-10-06 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
KR20120038338A (ko) * | 2010-10-13 | 2012-04-23 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 |
KR101683906B1 (ko) * | 2010-10-13 | 2016-12-07 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 |
CN102487111B (zh) * | 2010-12-04 | 2014-08-27 | 展晶科技(深圳)有限公司 | 半导体发光芯片制造方法 |
US8664026B2 (en) | 2010-12-04 | 2014-03-04 | Advanced Optoelectronic Technology, Inc. | Method for fabricating semiconductor lighting chip |
CN102487111A (zh) * | 2010-12-04 | 2012-06-06 | 展晶科技(深圳)有限公司 | 半导体发光芯片制造方法 |
JP2013191670A (ja) * | 2012-03-13 | 2013-09-26 | Stanley Electric Co Ltd | 半導体発光素子及びその製造方法 |
US20130256650A1 (en) * | 2012-04-03 | 2013-10-03 | National Taiwan University | Semiconductor device and fabrication method thereof |
JP2014112599A (ja) * | 2012-12-05 | 2014-06-19 | Stanley Electric Co Ltd | 半導体発光素子及びその製造方法 |
JP2015156484A (ja) * | 2014-01-20 | 2015-08-27 | ローム株式会社 | 発光素子 |
US10580929B2 (en) | 2016-03-30 | 2020-03-03 | Seoul Viosys Co., Ltd. | UV light emitting diode package and light emitting diode module having the same |
KR102666539B1 (ko) * | 2017-12-13 | 2024-05-17 | 삼성전자주식회사 | 자외선 반도체 발광소자 |
CN111106211A (zh) * | 2018-10-25 | 2020-05-05 | 晶元光电股份有限公司 | 发光二极管结构 |
CN116995172B (zh) * | 2023-09-25 | 2023-12-26 | 江西兆驰半导体有限公司 | 一种绿光led芯片及其制备方法 |
CN116995172A (zh) * | 2023-09-25 | 2023-11-03 | 江西兆驰半导体有限公司 | 一种绿光led芯片及其制备方法 |
CN117080342A (zh) * | 2023-10-18 | 2023-11-17 | 江西兆驰半导体有限公司 | 一种发光二极管芯片及其制备方法 |
CN117080342B (zh) * | 2023-10-18 | 2024-01-19 | 江西兆驰半导体有限公司 | 一种发光二极管芯片及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4915218B2 (ja) | 2012-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4915218B2 (ja) | 発光ダイオードの製造方法 | |
KR101350594B1 (ko) | 발광 다이오드 및 그 제조 방법과 집적형 발광 다이오드 및그 제조 방법과 질화물계 ⅲ-ⅴ족 화합물 반도체의 성장방법과 질화물계 ⅲ-ⅴ족 화합물 반도체 성장용 기판과광원 셀 유닛과 광원 다이오드 백 라이트와 발광 다이오드조명 장치와 발광 다이오드 디스플레이와 전자 기기와 전자장치 및 그 제조 방법 | |
JP5082278B2 (ja) | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 | |
JP4910608B2 (ja) | 発光ダイオードの製造方法および電子装置の製造方法 | |
JP5152121B2 (ja) | 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法 | |
US7786493B2 (en) | Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, electronic apparatus, electronic device, and method for manufacturing electronic device | |
KR101183776B1 (ko) | 반도체 소자 | |
TWI568018B (zh) | 氮化物半導體發光二極體 | |
JP2006339534A (ja) | 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器 | |
US20080121903A1 (en) | Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus | |
JP2006324331A (ja) | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系iii−v族化合物半導体の成長方法ならびに窒化物系iii−v族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 | |
KR20080101805A (ko) | 반도체층 성장 방법, 반도체 발광 소자 제조 방법, 반도체발광 소자 및 전자 장치 | |
JP2008130606A (ja) | 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、照明装置、ディスプレイ、電子機器、半導体素子および半導体素子の製造方法 | |
JP4915234B2 (ja) | 発光ダイオードの製造方法および機能素子の製造方法 | |
JP4735037B2 (ja) | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 | |
JP2008270431A (ja) | 発光ダイオードの製造方法、半導体装置の製造方法、電子装置の製造方法および窒化物系iii−v族化合物半導体基板の製造方法 | |
JP5140979B2 (ja) | AlGaInP系発光ダイオード、光源セルユニット、ディスプレイおよび電子機器 | |
KR20130043708A (ko) | 발광소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |