CN117080342B - 一种发光二极管芯片及其制备方法 - Google Patents
一种发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN117080342B CN117080342B CN202311346280.7A CN202311346280A CN117080342B CN 117080342 B CN117080342 B CN 117080342B CN 202311346280 A CN202311346280 A CN 202311346280A CN 117080342 B CN117080342 B CN 117080342B
- Authority
- CN
- China
- Prior art keywords
- layer
- sio
- nano
- type gan
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 14
- 239000011258 core-shell material Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 239000003292 glue Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000010894 electron beam technology Methods 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 4
- 230000000737 periodic effect Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 238000000605 extraction Methods 0.000 abstract description 9
- 229910002601 GaN Inorganic materials 0.000 description 64
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 46
- 238000002474 experimental method Methods 0.000 description 8
- 239000011265 semifinished product Substances 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000005699 Stark effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 239000004038 photonic crystal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000002198 surface plasmon resonance spectroscopy Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种发光二极管芯片及其制备方法，发光二极管芯片包括：衬底以及依次沉积于衬底上的缓冲层、n型GaN层、有源层与p型GaN层；p型GaN层上设有若干纳米凹槽，纳米凹槽内设有SiO2凹槽，SiO2凹槽内设有第一Ag金属层，p型GaN层未设置纳米凹槽的部位上依次设有SiO2层与第二Ag金属层，第一Ag金属层与第二Ag金属层上设有ITO层，ITO层与n型GaN层上设有电极层，本发明可有效激发SPP并与有源层中的量子阱强烈耦合，极大地提高了发光二极管芯片的IQE，同时有效提高发光二极管芯片的SPP提取效率和LEE。
Description
技术领域
本发明属于半导体的技术领域，具体地涉及一种发光二极管芯片及其制备方法。
背景技术
发光二极管由于其本身的特性，具有尺寸小、功耗低、亮度高、响应速度快、使用寿命长、可靠性高等优点。近年来，GaN基LED在固态照明等领域得到了广泛的应用。虽然目前GaN基LED的发光效率已经不低，但是研究如何进一步提高LED的发光效率仍有必要；
LED的发光效率主要取决于内量子效率（IQE）和光提取效率（LEE），一方面，由于GaN的折射率远大于空气的折射率，大部分光线被反射回器件内部并产生了热量，不仅影响了LED的LEE，而且会缩短器件的使用寿命，采用表面粗化、光子晶体、倒装结构等方式可以有效的提高LED的LEE；另一方面，由于高密度的位错缺陷、晶格失配以及量子局限斯塔克效应的影响，导致室温下传统GaN基LED的IQE还存在提升空间，而提高IQE主要依赖LED材料质量的提升，但是材料质量的提升必然会使制作成本大大提高；
目前，采用表面等离子体共振效应是提高LED的IQE的重要方式，当金属激发的表面等离子体的共振频率和InGaN/GaN QWs的发光频率一致时，金属和介质产生的表面等离极化激元（SPP）与量子阱相互耦合，可以将其IQE得到极大的提高；然而，由单一金属层覆盖的微纳米结构LED中，存在三个问题：1.金属层的衰减全反射和吸收损耗较大，导致LED顶层的光提取效率非常低；2.金属层和介质表面产生的SPP提取效率非常低；3.金属膜侧材料折射率的不对称分布导致光在金属膜中的传输效率低，这几个问题一直限制着表面等离激元LED发光效率的提高。
发明内容
为了解决上述技术问题，本发明提供了一种发光二极管芯片及其制备方法，以解决上述背景技术中提出的问题。
第一方面，本发明实施例提供以下技术方案，一种发光二极管芯片，包括衬底以及依次沉积于所述衬底上的缓冲层、n型GaN层、有源层与p型GaN层；
所述p型GaN层上设有若干周期性间隔设置的纳米凹槽，所述纳米凹槽内设有SiO2凹槽，所述SiO2凹槽内设有第一Ag金属层，以在所述纳米凹槽内形成Ag/SiO2核壳结构，所述p型GaN层未设置纳米凹槽的部位上依次设有SiO2层与第二Ag金属层，以在所述p型GaN层上形成SiO2-Ag光栅，所述第一Ag金属层与所述第二Ag金属层上设有ITO层，所述ITO层与所述n型GaN层上设有电极层。
相比现有技术，本申请的有益效果为：本申请通过在p型GaN层上刻蚀形成纳米凹槽，并通过在纳米凹槽内设置SiO2凹槽，并在SiO2凹槽内设置第一Ag金属层，以此可有效激发SPP并与有源层中的量子阱强烈耦合，极大地提高了发光二极管芯片的IQE，同时本发明通过在p型GaN层上设置SiO2-Ag光栅，可有效提高发光二极管芯片的SPP提取效率和LEE，又采用了Ag/SiO2核壳结构来降低金属Ag和p型GaN层直接接触造成的吸收损耗，且本发明通过设置ITO层，以此可增加出光面积进而提高发光二极管芯片的LEE。
较佳的，所述SiO2层的厚度范围为50Å-350Å。
较佳的，所述第一Ag金属层与所述第二Ag金属层的厚度范围均为50Å-350Å。
较佳的，所述ITO层的厚度范围为1000Å-3500Å。
较佳的，所述纳米凹槽底部与所述有源层之间的距离范围为200Å-500Å。
较佳的，所述电极层包括设于所述ITO层上的p型电极以及设于所述n型GaN层上的n型电极。
较佳的，所述p型电极与所述n型电极材料均为Cr/Al/Ti/Au。
较佳的，相邻两所述纳米凹槽之间的距离范围为500nm-3000nm。
较佳的，所述ITO层具体为ITO等腰三角形光栅。
第二方面，本发明实施例还提供以下技术方案，一种发光二极管芯片的制备方法，所述制备方法包括以下步骤：
提供一衬底，在所述衬底上依次沉积缓冲层、n型GaN层、有源层与p型GaN层；
在所述p型GaN层上涂布纳米压印胶，使用纳米压印软膜在纳米压印胶上压印出周期性的纳米凹槽图案并固化成型；
将固化成型后的纳米压印胶作为掩膜并采用电感耦合等离子体刻蚀技术在所述p型GaN层上刻蚀出周期性间隔设置的纳米凹槽；
在所述p型GaN层与所述纳米凹槽内沉积初始SiO2层，并通过聚焦离电子束处理所述初始SiO2层，以在所述纳米凹槽内形成SiO2凹槽并在所述p型GaN层上形成SiO2层；
在所述纳米凹槽内的SiO2凹槽内沉积第一Ag金属层，以得到Ag/SiO2核壳结构，在所述p型GaN层上的SiO2层上沉积第二Ag金属层，以得到SiO2-Ag光栅；
在所述第一Ag金属层与所述第二Ag金属层上沉积ITO层，之后在所述ITO层上蒸镀电极层，以得到发光二极管芯片成品。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的发光二极管芯片的结构图；
图2为本发明实施例二提供的发光二极管芯片的制备方法的流程图；
图3为本发明实施例二提供的发光二极管芯片的制备方法的步骤S1产生的半成品示意图；
图4为本发明实施例二提供的发光二极管芯片的制备方法的步骤S3产生的半成品示意图；
图5为本发明实施例二提供的发光二极管芯片的制备方法的步骤S4产生的半成品示意图；
图6为本发明实施例二提供的发光二极管芯片的制备方法的步骤S5产生的半成品示意图。
附图标记说明：
以下将结合附图说明对本发明实施例作进一步说明。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明的实施例，而不能理解为对本发明的限制。
在本发明实施例的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明实施例中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明实施例中的具体含义。
实施例一
如图1所示，本发明第一实施例提供了一种发光二极管芯片，包括衬底1以及依次沉积于所述衬底1上的缓冲层2、n型GaN层3、有源层4与p型GaN层5；
所述p型GaN层5上设有若干周期性间隔设置的纳米凹槽13，所述纳米凹槽13内设有SiO2凹槽10，所述SiO2凹槽10内设有第一Ag金属层9，以在所述纳米凹槽13内形成Ag/SiO2核壳结构，所述p型GaN层5未设置纳米凹槽13的部位上依次设有SiO2层6与第二Ag金属层7，以在所述p型GaN层5上形成SiO2-Ag光栅，所述第一Ag金属层9与所述第二Ag金属层7上设有ITO层8，所述ITO层8与所述n型GaN层3上设有电极层；
其中，所述缓冲层2具体为氮化镓缓冲层，而有源层4具体包括若干周期性交替排布的阱层与垒层组成，排布周期数为3，且p型GaN层5上的纳米凹槽13具体通过等离子体刻蚀的方式制备得到，同时纳米凹槽13具体为虚拟结构，而设于纳米凹槽13内的SiO2凹槽10为实体结构，在具体的制备过程中，首先在p型GaN层5与纳米凹槽13的侧壁、底面沉积一层初始SiO2层，之后通过聚焦电子束将纳米凹槽13侧壁的初始SiO2层进行部分去除，以此使得保留在p型GaN层5上的初始SiO2层作为本实施例中的SiO2层6，而保留在纳米凹槽13底部的初始SiO2层作为本实施例中的SiO2凹槽10，需要说明的是，SiO2凹槽10其截面呈U型结构，即在SiO2凹槽10上设置有用于沉积第一Ag金属层9的沉积槽，以此通过在沉积槽内沉积第一Ag金属层9，即可在纳米凹槽13内形成Ag/SiO2核壳结构，通过设置Ag/SiO2核壳结构，一方面可有效激发SPP并与有源层中的量子阱强烈耦合，极大地提高了发光二极管芯片的IQE，另一方面可降低金属Ag和p型GaN层直接接触造成的吸收损耗；
之后，通过在p型GaN层5上的SiO2层6上沉积第二Ag金属层7，以此可在所述p型GaN层5上形成SiO2-Ag光栅，通过SiO2-Ag光栅可有效提高发光二极管芯片的SPP提取效率和LEE；
其中，所述ITO层8具体为ITO等腰三角形光栅，通过在SiO2-Ag光栅上形成等腰三角形光栅的ITO层8，以此可增加出光面积进而提高发光二极管芯片的LEE。
在本实施例中，所述SiO2层6的厚度范围为50Å-350Å。
在本实施例中，所述第一Ag金属层9与所述第二Ag金属层7的厚度范围均为50Å-350Å。
在本实施例中，所述ITO层8的厚度范围为1000Å-3500Å。
在本实施例中，所述纳米凹槽13底部与所述有源层4之间的距离范围为200Å-500Å。
在本实施例中，所述电极层包括设于所述ITO层8上的p型电极11以及设于所述n型GaN层3上的n型电极12。
在本实施例中，所述p型电极11与所述n型电极12材料均为Cr/Al/Ti/Au。
在本实施例中，相邻两所述纳米凹槽13之间的距离范围为500nm-3000nm。
为了方便后续的辐射强度测试以及便于理解，在本申请中引入若干实验组与对照组，同时为了便于区分，在若干实验组与对照组中，将第一Ag金属层9与所述第二Ag金属层7的厚度记为a，将SiO2层的厚度记为b，将ITO层8的厚度记为c，将相邻两纳米凹槽13之间的距离记为d，将纳米凹槽13底部与有源层4之间的距离记为e，以下均以a、b、c、d、e代替。
其中，实验组包括实验组一至实验组十一，对照组则采用现有技术中的发光二极管芯片，其结构与实施例一大致相同，但区别如下：对照组中只包括衬底1以及依次沉积于所述衬底1上的缓冲层2、n型GaN层3、有源层4与p型GaN层5，同时在p型GaN层5设有ITO层8，所述ITO层8的厚度c为1500 Å；
实验组一与实施例一的结构大致相同，但区别如下：在实验组一中，a为200Å，b为200Å，c为1500Å，d为2100nm，e为300Å；
实验组二与实施例一的结构大致相同，但区别如下：在实验组二中，a为50Å，b为200Å，c为1500Å，d为2100nm，e为300Å；
实验组三与实施例一的结构大致相同，但区别如下：在实验组三中，a为350Å，b为200Å，c为1500Å，d为2100nm，e为300Å；
实验组四与实施例一的结构大致相同，但区别如下：在实验组四中，a为200Å，b为50Å，c为1500Å，d为2100nm，e为300Å；
实验组五与实施例一的结构大致相同，但区别如下：在实验组五中，a为200Å，b为350Å，c为1500Å，d为2100nm，e为300Å；
实验组六与实施例一的结构大致相同，但区别如下：在实验组六中，a为200Å，b为200Å，c为1000Å，d为2100nm，e为300Å；
实验组七与实施例一的结构大致相同，但区别如下：在实验组七中，a为200Å，b为200Å，c为3500Å，d为2100nm，e为300Å；
实验组八与实施例一的结构大致相同，但区别如下：在实验组八中，a为200Å，b为200Å，c为1500Å，d为500nm，e为300Å；
实验组九与实施例一的结构大致相同，但区别如下：在实验组九中，a为200Å，b为200Å，c为1500Å，d为3000nm，e为300Å；
实验组十与实施例一的结构大致相同，但区别如下：在实验组十中，a为200Å，b为200Å，c为1500Å，d为2100nm，e为200Å；
实验组十一与实施例一的结构大致相同，但区别如下：在实验组十一中，a为200Å，b为200Å，c为1500Å，d为2100nm，e为500Å；
将上述若干实验组以及对照组中的发光二极管芯片制备为一定尺寸的芯片，并进行辐射强度测试，测试结果表1所示：
表1
从表1中可以看出，实验组一中所公开的发光二极管芯片，其辐射强度最大，为6.4*10-9Vm，因此实验组一中所公开的发光二极管芯片，其IQE和LEE更高，具备更高的发光效率。
综上所述，本实施例一的好处在于：本申请通过在p型GaN层5上刻蚀形成纳米凹槽13，并通过在纳米凹槽13内设置SiO2凹槽10，并在SiO2凹槽10内设置第一Ag金属层9，以此可有效激发SPP并与有源层4中的量子阱强烈耦合，极大地提高了发光二极管芯片的IQE，同时本发明通过在p型GaN层5上设置SiO2-Ag光栅，可有效提高发光二极管芯片的SPP提取效率和LEE，又采用了Ag/SiO2核壳结构来降低金属Ag和p型GaN层5直接接触造成的吸收损耗，且本发明通过设置ITO等腰三角形光栅，以此可增加出光面积进而提高发光二极管芯片的LEE。
实施例二
如图2所示，本发明第二实施例提供了一种发光二极管芯片的制备方法，所述制备方法包括以下步骤：
S1、提供一衬底1，在所述衬底1上依次沉积缓冲层2、n型GaN层3、有源层4与p型GaN层5；
具体的，在本实施例中，衬底1具体为蓝宝石衬底，蓝宝石衬底具备制备工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性的特点，而缓冲层2具体为氮化镓缓冲层，氮化镓缓冲层的厚度为1um，有源层4具体为三个周期层叠的InGaN层与GaN层，需要说明的是，在生长完有源层4之后，需在有源层4上沉积p型AlGaN层，且p型AlGaN层的厚度为20nm，之后在p型AlGaN层上沉积p型GaN层5，具体如图3所示；
在经过步骤S1的制备过程之后，可得到一外延片半成品，且在执行后续的步骤S2之前，需要对外延片半成品进行清洗，其具体过程如下：
将外延片半成品放置在丙酮内超声清洗5min，之后将清洗后的外延片半成品放置在异丙酮中晃动30S，之后将其放置在硫酸双氧水混合溶液并在90℃的温度条件下浸泡5min，其中硫酸与双氧水的比例为5:1，以此可得到清洗完毕后的外延片半成品。
S2、在所述p型GaN层5上涂布纳米压印胶，使用纳米压印软膜在纳米压印胶上压印出周期性的纳米凹槽图案并固化成型；
具体的，将清洗完毕后外延片半成品表面，即在p型GaN层5表面涂布一层纳米压印胶，之后采用纳米压印软膜在纳米压印胶上压出具有周期性间隔设置的纳米凹槽13的图案，且在压印之后直接紫外固化成型，以此可得到带有纳米凹槽13图案的纳米压印。
S3、将固化成型后的纳米压印胶作为掩膜并采用电感耦合等离子体刻蚀技术在所述p型GaN层5上刻蚀出周期性间隔设置的纳米凹槽13；
具体的，在得到带有纳米凹槽13图案的纳米压印，之后以纳米压印为刻蚀掩膜，采用电感耦合等离子体刻蚀技术在所述p型GaN层5刻蚀具有周期性间隔的纳米凹槽13，且相邻两所述纳米凹槽13之间的距离范围为500nm-3000nm，在本实施例中，相邻两所述纳米凹槽13之间的距离优选为2100nm，且在刻蚀出纳米凹槽13之后，所述纳米凹槽13底部与所述有源层4之间的距离范围为200Å-500Å，所述纳米凹槽13底部与所述有源层4之间的距离优选为300Å，需要说明的是，此处的距离是指纳米凹槽13底面与有源层4上表面之间的距离，具体如图4所示。
S4、在所述p型GaN层5与所述纳米凹槽13内沉积初始SiO2层，并通过聚焦离电子束处理所述初始SiO2层，以在所述纳米凹槽13内形成SiO2凹槽10并在所述p型GaN层5上形成SiO2层6；
具体的，在刻蚀出纳米凹槽13之后，利用PECVD设备在p型GaN层5上以及纳米凹槽13内沉积初始SiO2层，需要说明的是，此时的初始SiO2层连贯设置在p型GaN层5上以及纳米凹槽13的底面与侧壁，之后聚焦离电子束在纳米凹槽13内制备SiO2凹槽10，其具体为将纳米凹槽13侧壁上的初始SiO2层去除掉，且在去除过程中，在靠近纳米凹槽13底面的初始SiO2层时，将侧壁的初始SiO2层进行部分保留，以此可得到截面为U型结构的SiO2凹槽10，同时将保留在p型GaN层5上的初始SiO2层作为SiO2层6，具体如图5所示；
需要说明的是，所述SiO2层6的厚度范围为50Å-350Å，在本实施例中，所述SiO2层6的厚度优选为200Å。
S5、在所述纳米凹槽13内的SiO2凹槽10内沉积第一Ag金属层9，以得到Ag/SiO2核壳结构，在所述p型GaN层5上的SiO2层6上沉积第二Ag金属层7，以得到SiO2-Ag光栅；
具体的，利用电子蒸镀技术在SiO2层6上与SiO2凹槽10内分别沉积第二Ag金属层7与第一Ag金属层9，以此可在纳米凹槽13内制备得到Ag/SiO2核壳结构，同时也能够在p型GaN层5上制备得到SiO2-Ag光栅，通过设置Ag/SiO2核壳结构，一方面可有效激发SPP并与有源层中的量子阱强烈耦合，极大地提高了发光二极管芯片的IQE，另一方面可降低金属Ag和p型GaN层直接接触造成的吸收损耗，通过SiO2-Ag光栅可有效提高发光二极管芯片的SPP提取效率和LEE，具体如图6所示；
同时，在本实施例中，所述第一Ag金属层9与所述第二Ag金属层7的厚度范围均为50Å-350Å，且所述第一Ag金属层9与所述第二Ag金属层7的厚度优选为200Å。
S6、在所述第一Ag金属层9与所述第二Ag金属层7上沉积ITO层8，之后在所述ITO层8上蒸镀电极层，以得到发光二极管芯片成品；
具体的，所述ITO层8为ITO等腰三角形光栅，其具体制备方法为： 首先在所述第一Ag金属层9与所述第二Ag金属层7上沉积ITO层8，且ITO层8会填满整个纳米凹槽13，在沉积完ITO层8之后，使用一纳米模板将等腰三角形图案压印至光刻胶上，并通过刻蚀的方式将等腰三角形图案转移至ITO层8上，以此可制备得到ITO等腰三角形光栅，且ITO等腰三角形光栅的截面为连续的等腰三角形结构，同时通过设置ITO层8，可增加出光面积进而提高发光二极管芯片的LEE；
其中，所述ITO层8的厚度范围为1000Å-3500Å，所述ITO层8的厚度优选为1500Å；
在制备完ITO层8之后，在ITO层8表面蒸镀p型电极11，同时将ITO层8、第二Ag金属层7、SiO2层6、p型GaN层5以及有源层4进行部分刻蚀，以使n型GaN层3部分裸露出，之后在裸露的n型GaN层3上蒸镀n型电极12，以此可得到最终的发光二极管成品，其中，所述p型电极11与所述n型电极12材料均为Cr/Al/Ti/Au。
综上，本申请通过在p型GaN层5上刻蚀形成纳米凹槽13，并通过在纳米凹槽13内设置SiO2凹槽10，并在SiO2凹槽10内设置第一Ag金属层9，以此可有效激发SPP并与有源层4中的量子阱强烈耦合，极大地提高了发光二极管芯片的IQE，同时本发明通过在p型GaN层5上设置SiO2-Ag光栅，可有效提高发光二极管芯片的SPP提取效率和LEE，又采用了Ag/SiO2核壳结构来降低金属Ag和p型GaN层5直接接触造成的吸收损耗，且本发明通过设置ITO等腰三角形光栅，以此可增加出光面积进而提高发光二极管芯片的LEE。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种发光二极管芯片的制备方法，其特征在于，所述制备方法包括以下步骤：
提供一衬底，在所述衬底上依次沉积缓冲层、n型GaN层、有源层与p型GaN层；
在所述p型GaN层上涂布纳米压印胶，使用纳米压印软膜在纳米压印胶上压印出周期性的纳米凹槽图案并固化成型；
将固化成型后的纳米压印胶作为掩膜并采用电感耦合等离子体刻蚀技术在所述p型GaN层上刻蚀出周期性间隔设置的纳米凹槽；
在所述p型GaN层与所述纳米凹槽内沉积初始SiO2层，并通过聚焦离电子束处理所述初始SiO2层，将纳米凹槽侧壁上的初始SiO2层去除掉，且在去除过程中，在靠近纳米凹槽底面的初始SiO2层时，将侧壁的初始SiO2层进行部分保留，以此可得到截面为U型结构的SiO2凹槽，同时将保留在p型GaN层上的初始SiO2层作为SiO2层，以在所述纳米凹槽内形成SiO2凹槽并在所述p型GaN层上形成SiO2层；
在所述纳米凹槽内的SiO2凹槽内沉积第一Ag金属层，以得到Ag/SiO2核壳结构，在所述p型GaN层上的SiO2层上沉积第二Ag金属层，以得到SiO2-Ag光栅；
在所述第一Ag金属层与所述第二Ag金属层上沉积ITO层，ITO层部分填充纳米凹槽，之后在所述ITO层上蒸镀电极层，以得到发光二极管芯片成品。
2.一种发光二极管芯片，所述发光二极管芯片采用如权利要求1所述的发光二极管芯片的制备方法制备得到，其特征在于，包括衬底以及依次沉积于所述衬底上的缓冲层、n型GaN层、有源层与p型GaN层；
所述p型GaN层上设有若干周期性间隔设置的纳米凹槽，所述纳米凹槽内设有SiO2凹槽，所述SiO2凹槽内设有第一Ag金属层，以在所述纳米凹槽内形成Ag/SiO2核壳结构，所述p型GaN层未设置纳米凹槽的部位上依次设有SiO2层与第二Ag金属层，以在所述p型GaN层上形成SiO2-Ag光栅，所述第一Ag金属层与所述第二Ag金属层上设有ITO层，所述ITO层与所述n型GaN层上设有电极层。
3.根据权利要求2所述的发光二极管芯片，其特征在于，所述SiO2层的厚度范围为50Å-350Å。
4.根据权利要求2所述的发光二极管芯片，其特征在于，所述第一Ag金属层与所述第二Ag金属层的厚度范围均为50Å-350Å。
5.根据权利要求2所述的发光二极管芯片，其特征在于，所述ITO层的厚度范围为1000Å-3500Å。
6.根据权利要求2所述的发光二极管芯片，其特征在于，所述纳米凹槽底部与所述有源层之间的距离范围为200Å-500Å。
7.根据权利要求2所述的发光二极管芯片，其特征在于，所述电极层包括设于所述ITO层上的p型电极以及设于所述n型GaN层上的n型电极。
8.根据权利要求7所述的发光二极管芯片，其特征在于，所述p型电极与所述n型电极材料均为Cr/Al/Ti/Au。
9.根据权利要求2所述的发光二极管芯片，其特征在于，相邻两所述纳米凹槽之间的距离范围为500nm-3000nm。
10.根据权利要求2所述的发光二极管芯片，其特征在于，所述ITO层具体为ITO等腰三角形光栅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311346280.7A CN117080342B (zh) | 2023-10-18 | 2023-10-18 | 一种发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311346280.7A CN117080342B (zh) | 2023-10-18 | 2023-10-18 | 一种发光二极管芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117080342A CN117080342A (zh) | 2023-11-17 |
| CN117080342B true CN117080342B (zh) | 2024-01-19 |
Family
ID=88708457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311346280.7A Active CN117080342B (zh) | 2023-10-18 | 2023-10-18 | 一种发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117080342B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130656A (ja) * | 2006-11-17 | 2008-06-05 | Sony Corp | 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 |
| CN102185074A (zh) * | 2011-04-07 | 2011-09-14 | 上海大学 | Ag/氧化锌基复合透明电极的发光二极管及其制备方法 |
| JP2011216555A (ja) * | 2010-03-31 | 2011-10-27 | Furukawa Electric Co Ltd:The | 発光素子 |
| CN102593305A (zh) * | 2012-03-21 | 2012-07-18 | 电子科技大学 | 发光二极管表面金属周期性亚波长结构及其制备方法 |
| CN102804424A (zh) * | 2009-06-19 | 2012-11-28 | 塞伦光子学有限公司 | 发光二极管 |
| CN102983236A (zh) * | 2012-12-11 | 2013-03-20 | 映瑞光电科技(上海)有限公司 | 一种led芯片及其制作方法 |
| CN103325901A (zh) * | 2013-05-22 | 2013-09-25 | 中国科学院半导体研究所 | 垂直结构表面等离激元增强GaN基纳米柱LED及制备方法 |
| CN103824907A (zh) * | 2014-03-11 | 2014-05-28 | 映瑞光电科技(上海)有限公司 | 一种led芯片及其制作方法 |
| CN107507892A (zh) * | 2017-08-25 | 2017-12-22 | 华南理工大学 | 一种高发光效率的垂直结构led芯片及其制备方法 |
| CN108183160A (zh) * | 2018-01-03 | 2018-06-19 | 燕山大学 | 一种高发光效率氮化物led器件 |
| CN110828624A (zh) * | 2019-12-13 | 2020-02-21 | 广东技术师范大学 | 一种具有局域等离子体增强效应的led的制备方法 |
| CN111769182A (zh) * | 2020-07-10 | 2020-10-13 | 中国科学院半导体研究所 | 表面等离激元GaN基LED外延结构及其制备方法和应用 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0902569D0 (en) * | 2009-02-16 | 2009-04-01 | Univ Southampton | An optical device |
-
2023
- 2023-10-18 CN CN202311346280.7A patent/CN117080342B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130656A (ja) * | 2006-11-17 | 2008-06-05 | Sony Corp | 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 |
| CN102804424A (zh) * | 2009-06-19 | 2012-11-28 | 塞伦光子学有限公司 | 发光二极管 |
| JP2011216555A (ja) * | 2010-03-31 | 2011-10-27 | Furukawa Electric Co Ltd:The | 発光素子 |
| CN102185074A (zh) * | 2011-04-07 | 2011-09-14 | 上海大学 | Ag/氧化锌基复合透明电极的发光二极管及其制备方法 |
| CN102593305A (zh) * | 2012-03-21 | 2012-07-18 | 电子科技大学 | 发光二极管表面金属周期性亚波长结构及其制备方法 |
| CN102983236A (zh) * | 2012-12-11 | 2013-03-20 | 映瑞光电科技(上海)有限公司 | 一种led芯片及其制作方法 |
| CN103325901A (zh) * | 2013-05-22 | 2013-09-25 | 中国科学院半导体研究所 | 垂直结构表面等离激元增强GaN基纳米柱LED及制备方法 |
| CN103824907A (zh) * | 2014-03-11 | 2014-05-28 | 映瑞光电科技(上海)有限公司 | 一种led芯片及其制作方法 |
| CN107507892A (zh) * | 2017-08-25 | 2017-12-22 | 华南理工大学 | 一种高发光效率的垂直结构led芯片及其制备方法 |
| CN108183160A (zh) * | 2018-01-03 | 2018-06-19 | 燕山大学 | 一种高发光效率氮化物led器件 |
| CN110828624A (zh) * | 2019-12-13 | 2020-02-21 | 广东技术师范大学 | 一种具有局域等离子体增强效应的led的制备方法 |
| CN111769182A (zh) * | 2020-07-10 | 2020-10-13 | 中国科学院半导体研究所 | 表面等离激元GaN基LED外延结构及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117080342A (zh) | 2023-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104465917B (zh) | 图案化光电基板及其制作方法 | |
| KR101062544B1 (ko) | ＧａＮ계 반도체 발광 소자의 제조 방법 및 램프 | |
| KR20140095390A (ko) | 반도체 발광소자 | |
| CN102054911B (zh) | 发光二极管芯片及其制作方法和具有该芯片的发光二极管 | |
| CN102244170B (zh) | 准光子晶体图形蓝宝石衬底及其制造方法、发光二极管及其制备方法 | |
| TWI396297B (zh) | 發光二極體結構及其製造方法 | |
| WO2010095531A1 (ja) | 半導体発光ダイオード | |
| JP2007059418A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2005244201A (ja) | 半導体発光素子及びその製造方法 | |
| KR100955319B1 (ko) | 발광다이오드 제조방법 및 이에 의해 제조되는발광다이오드 | |
| WO2023143307A1 (zh) | 一种微发光二极管 | |
| CN103178179A (zh) | 一种双面图形的硅化物复合衬底GaN基LED芯片及其制作方法 | |
| CN215070019U (zh) | 图形化复合衬底及其led芯片 | |
| CN107968140A (zh) | 一种红黄光发光二极管芯片及其制造方法 | |
| WO2012058961A1 (zh) | 发光二极管及其制造方法 | |
| WO2020011117A1 (zh) | 一种提高光提取效率的紫外发光二极管芯片及其制作方法 | |
| CN108682727A (zh) | 一种发光二极管芯片及其制作方法 | |
| WO2023137814A1 (zh) | 一种高压led芯片的制作方法 | |
| TWI593137B (zh) | 具有異質材料結構之發光元件及其製造方法 | |
| CN102983233B (zh) | 氮化镓基发光二极管的制造方法 | |
| WO2023087314A1 (zh) | 发光二极管及制备方法和显示面板 | |
| KR101457202B1 (ko) | 나노 로드를 포함하는 투명 전극층을구비하는 발광다이오드 및 그 제조방법 | |
| CN102983231B (zh) | 具有四方环状结构反射层的发光二极管的制造方法 | |
| CN117080342B (zh) | 一种发光二极管芯片及其制备方法 | |
| CN109192832B (zh) | 一种侧壁具有纳米棱镜结构的氮化镓基发光二极管芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |