CN116207201B - 一种抗静电led芯片及其制备方法 - Google Patents
一种抗静电led芯片及其制备方法 Download PDFInfo
- Publication number
- CN116207201B CN116207201B CN202310498146.2A CN202310498146A CN116207201B CN 116207201 B CN116207201 B CN 116207201B CN 202310498146 A CN202310498146 A CN 202310498146A CN 116207201 B CN116207201 B CN 116207201B
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- doped gan
- led chip
- type electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 29
- 239000003989 dielectric material Substances 0.000 claims abstract description 29
- 230000000903 blocking effect Effects 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 238000002161 passivation Methods 0.000 claims description 22
- 238000003892 spreading Methods 0.000 claims description 15
- 230000007480 spreading Effects 0.000 claims description 15
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- 230000003068 static effect Effects 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000004880 explosion Methods 0.000 description 6
- 238000005286 illumination Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000005566 electron beam evaporation Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及半导体器件技术领域，尤其涉及一种抗静电LED芯片及其制备方法，芯片包括衬底、外延层、电流阻挡层、电流扩展层、N型电极及P型电极，外延层包括依次层叠在衬底上的N型掺杂的GaN层、有源层及P型掺杂的GaN层，P型掺杂的GaN层上设有通过刻蚀延伸至N型掺杂的GaN层的第一凹槽和第二凹槽，N型电极设在第一凹槽的N型掺杂的GaN层上，第二凹槽内填充有介电材料层；电流阻挡层及电流扩展层依次层叠在P型掺杂的GaN层上，P型电极设在电流扩展层上，P型电极的下端与P型掺杂的GaN层电性连接，P型电极延伸有P型手指，第二凹槽的位置与P型手指远离P型电极的一端上下对应。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种抗静电LED芯片及其制备方法。
背景技术
发光二极管（Light-Emitting Diode，LED）是一种能发光的半导体电子元件。这种电子元件早在1962年出现，早期只能发出低光度的红光，之后发展出其他单色光的版本，时至今日能发出的光已遍及可见光、红外线及紫外线，光度也提高到相当的光度。由于其具有节能、环保、安全、寿命长、低功耗、低热、高亮度、防水、微型、防震、易调光、光束集中、维护简便等特点，可以广泛应用于各种指示、显示、装饰、背光源、普通照明等领域。
随着LED技术的快速发展以及LED光效的逐步提高，LED的应用将越来越广泛，人们越来越关注LED在照明市场的发展前景，LED将是取代白炽灯、钨丝灯和荧光灯的潜力光源；LED照明市场发展空间广阔，LED照明灯具应用已经从过去室外景观照明LED发展向室内照明应用。
LED芯片的可靠性,包括电学性能和发光性能，行业内，静电是造成LED器件失效的主要原因之一，其主要原因是由于静电释放会导致LED器件的漏电死灯现象，因此，为提高LED的可靠性能和寿命，使LED芯片具有抗静电将发挥异常重要的作用。而抗静电能力也一直是研究的热点，为了提升LED的抗静电能力，有利用分流电路来提升抗静电，也有通过电流扩散层,不仅提高了光输出,同时也提高了抗静电特性；还有在外部电路外接电容来保护LED受静电影响，电容主要是防止电压突变，电容和LED晶片并联，目的就是防止电源瞬间高压对LED造成的冲击，因为很多电源启动电压瞬间太高会击穿LED，加电容可起到保护作用。
目前绝大多数的LED芯片ESD爆点位置在P-finger（P型电极或P型焊盘引出的手指状的电极，用于使芯片电流扩展的更加均匀）尾端，为了增加LED芯片的抗ESD能力，有必要提供一种抗静电LED芯片及其制备方法。
发明内容
为了解决上述技术问题，本发明提供了一种抗静电LED芯片及其制备方法。
本发明采用以下技术方案：一种抗静电LED芯片，所述芯片包括衬底、外延层、电流阻挡层、电流扩展层、N型电极及P型电极，所述外延层包括依次层叠在所述衬底上的N型掺杂的GaN层、有源层及P型掺杂的GaN层，所述P型掺杂的GaN层上设有通过刻蚀延伸至所述N型掺杂的GaN层的第一凹槽和第二凹槽，所述N型电极设在所述第一凹槽的所述N型掺杂的GaN层上，所述第二凹槽内填充有介电材料层；
所述电流阻挡层及所述电流扩展层依次层叠在所述P型掺杂的GaN层上，所述P型电极设在所述电流扩展层上，所述P型电极的下端与所述P型掺杂的GaN层电性连接，所述P型电极延伸有P型手指，所述第二凹槽的位置与所述P型手指远离所述P型电极的一端上下对应。
本发明一实施例的抗静电LED芯片，通过在与P型手指尾端对应的P型掺杂的GaN层上刻蚀出延伸至N型掺杂的GaN层第二凹槽，使得P型电极与N型掺杂的GaN层之间镂空，并在第二凹槽内填充介电材料层，使之形成微型电容，从而可以避免LED芯片在P型手指尾端形成ESD爆点，有效提升了LED芯片的抗ESD能力。
进一步的，所述第一凹槽及所述第二凹槽的深度为0.9μm～1.1μm。
进一步的，所述介电材料层由SiO2层、Si3N层、SiON层中的一种或多种层叠组成。
进一步的，所述N型电极包括N型焊盘和N型手指，所述P型电极包括P型焊盘和两根所述P型手指，两根所述P型手指呈横卧的“U”形分布，所述N型手指嵌在两根所述P型手指之间。
进一步的，所述电流阻挡层的厚度为280nm～320nm，所述电流扩展层的厚度为50nm～70nm。
进一步的，所述N型电极和所述P型电极均由Cr层、Al层、Ti层、Pt层、Au层中的一种或多种层叠组成。
进一步的，所述芯片还包括钝化层，所述钝化层覆盖在所述电流扩展层上，并从所述电流扩展层延伸至所述N型电极及所述P型电极的侧壁上，所述钝化层的厚度为70nm～90nm。
一种抗静电LED芯片的制备方法，所述制备方法用于制备上述的抗静电LED芯片，所述制备方法包括：
提供一衬底；
在所述衬底上制作外延层，所述外延层自下而上依次包括N型掺杂的GaN层、有源层、P型掺杂的GaN层；
对所述P型掺杂的GaN层进行刻蚀以暴露出所述N型掺杂的GaN层，并形成第一凹槽及第二凹槽；
在所述第二凹槽内沉积介电材料层；
在所述P型掺杂的GaN层上制作电流阻挡层；
在所述电流阻挡层上制作电流扩展层；
在所述第一凹槽的所述N型掺杂的GaN层上制作N型电极，在所述电流扩展层上制作与所述P型掺杂的GaN层电性连接的P型电极；
在所述N型电极上制作N型焊盘和N型手指，在所述P型电极上制作P型焊盘和两根P型手指，并使所述P型手指远离所述P型电极的一端与所述第二凹槽上下对应；
在所述电流扩展层上制作钝化层，并对所述钝化层进行刻蚀以暴露出所述N型电极及所述P型电极。
本发明一实施例的抗静电LED芯片的制备方法，通过在与P型手指尾端对应的P型掺杂的GaN层上刻蚀出延伸至N型掺杂的GaN层第二凹槽，使得P型电极与N型掺杂的GaN层之间镂空，并在第二凹槽内填充介电材料层，使之形成微型电容，从而可以避免LED芯片在P型手指尾端形成ESD爆点，有效提升了LED芯片的抗ESD能力。
进一步的，在所述P型掺杂的GaN层上沉积所述介电材料层，以使所述介电材料层将所述第二凹槽填充并与所述P型掺杂的GaN层齐平，对所述第二凹槽外的所述介电材料层进行刻蚀去除，所述介电材料层由SiO2层、Si3N层、SiON层中的一种或多种层叠组成。
进一步的，所述N型电极和所述P型电极的生长温度为3000℃～6000℃。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的抗静电LED芯片的主视图；
图2为本发明的抗静电LED芯片的俯视图；
图3为本发明的抗静电LED芯片的制备方法的流程图。
附图标记说明：
1、衬底；10、外延层；11、N型掺杂的GaN层；12、有源层；13、P型掺杂的GaN层；131、第一凹槽；132、第二凹槽；1321、介电材料层；14、电流阻挡层；15、电流扩展层；16、N型电极；161、N型焊盘；162、N型手指；17、P型电极；171、P型焊盘；172、P型手指；18、钝化层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明的实施例，而不能理解为对本发明的限制。
在本发明实施例的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明实施例中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明实施例中的具体含义。
实施例一
参照图1至图2，本发明的第一实施例，一种抗静电LED芯片，芯片包括衬底1、外延层10、电流阻挡层14、电流扩展层15、N型电极16及P型电极17，外延层10包括依次层叠在衬底1上的N型掺杂的GaN层11、有源层12及P型掺杂的GaN层13，P型掺杂的GaN层13上设有通过刻蚀延伸至N型掺杂的GaN层11的第一凹槽131和第二凹槽132，N型电极16设在第一凹槽131的N型掺杂的GaN层11上，第二凹槽132内填充有介电材料层1321；电流阻挡层14及电流扩展层15依次层叠在P型掺杂的GaN层13上，P型电极17设在电流扩展层15上，P型电极17的下端与P型掺杂的GaN层13电性连接，P型电极17延伸有P型手指172，第二凹槽132的位置与P型手指172远离P型电极17的一端上下对应。
第一凹槽131及第二凹槽132的深度为0.9μm～1.1μm；本实施例中，第二凹槽132设有两个，第一凹槽131及第二凹槽132的刻蚀深度为1.0μm。
介电材料层1321由SiO2层、Si3N层、SiON层中的一种或多种层叠组成，本实施例中，介电材料层1321为SiO2层。
N型电极16包括N型焊盘161和N型手指162，P型电极17包括P型焊盘171和两根P型手指172，两根P型手指172呈横卧的“U”形分布，N型手指162嵌在两根P型手指172之间；本实施例中，N型手指162的一端与N型焊盘161的左侧连接，另一端向P型焊盘171的方向延伸，P型手指172的一端与P型焊盘171的前侧或后侧连接，另一端向N型焊盘161的方向延伸；本实施例中，P型手指172尾端投影的前后宽度小于第二凹槽132的前后宽度。
电流阻挡层14的厚度为280nm～320nm；电流扩展层15的厚度为50nm～70nm；N型电极16和P型电极17由Cr层、Al层、Ti层、Pt层、Au层中的一种或多种层叠组成；本实施例中，电流阻挡层14的厚度为300nm，电流阻挡层14为SiO2层；电流扩展层15的厚度为60nm，电流扩展层15为ITO透明导电膜层；N型电极16和P型电极17为Au层；
芯片还包括钝化层18，钝化层18覆盖在电流扩展层15上，并从电流扩展层15延伸至N型电极16及P型电极17的侧壁上，钝化层18的厚度为70nm～90nm，本实施例中，钝化层18的厚度为80nm，钝化层18为SiO2层。
本发明一实施例的抗静电LED芯片，通过在与P型手指172尾端对应的P型掺杂的GaN层13上刻蚀出延伸至N型掺杂的GaN层11第二凹槽132，使得P型电极17与N型掺杂的GaN层11之间镂空，并在第二凹槽132内填充介电材料层1321，使之形成微型电容，从而可以避免LED芯片在P型手指172尾端形成ESD爆点，有效提升了LED芯片的抗ESD能力。
实施例二
参照图3，一种抗静电LED芯片的制备方法，制备方法包括：
S1：提供一衬底1。
S2：在衬底1上制作外延层10，外延层10自下而上依次包括N型掺杂的GaN层11、有源层12、P型掺杂的GaN层13。
S3：对P型掺杂的GaN层13进行刻蚀以暴露出N型掺杂的GaN层11，并形成第一凹槽131及第二凹槽132；第一凹槽131及第二凹槽132的刻蚀深度为0.9μm～1.1μm，且第二凹槽132与P型电极17延伸的P型手指172的尾端上下对应；本实施例中，采用ICP技术对外延层进行刻蚀，ICP（Inductively Couple Plasma，电感耦合等离子体刻蚀）工作条件为在真空室内通过射频将Cl2、BCL电离成离子、原子、分子、电子混合物，在电场作用下轰击晶圆表面打断GaN化学键，同时与GaN发生化学反应，从而实现GaN的刻蚀；具体的，采用ICP（Inductively Couple Plasma，电感耦合等离子体刻蚀）蚀刻技术，将待处理GaN外延片由P型掺杂的GaN层13向衬底1方向蚀刻，以使N型掺杂的GaN层11裸露，刻蚀深度为1.0um。
S4：在第二凹槽132内沉积介电材料层1321；在P型掺杂的GaN层13上沉积介电材料层1321，以使介电材料层1321将第二凹槽132填充并与P型掺杂的GaN层13齐平，对第二凹槽132外的介电材料层1321进行刻蚀去除，介电材料层1321由SiO2层、Si3N层、SiON层中的一种或多种层叠组成；本实施例中，利用PECVD机台在P型掺杂的GaN层13镀1um的SiO2以填充与P型手指172尾端对应的第二凹槽132，除第二凹槽132填充的部分SiO2，其余部分全部被BOE溶液刻蚀。
S5：在P型掺杂的GaN层13上制作电流阻挡层14；本实施例中，电流阻挡层14采用PECVD进行沉积SiO2层，原理为通笑气和硅烷，通过射频通电压让气体分解，N2O也有一个清洁的作用，经过化学反应得到SiO2层沉积在P型掺杂的GaN层13表面，再采用光刻刻蚀技术对电流阻挡层14进行刻蚀，使之形成P型电极17通孔，以便使得后续制作的P型电极17能够与P型掺杂的GaN层13电性连接；本实施例中，电流阻挡层14的厚度为300nm。
S6：在电流阻挡层14上制作电流扩展层15；本实施例中，电流扩展层15为ITO透明导电膜层，ITO透明导电膜层采用磁控溅射沉积，原理为在真空条件下将Ar气电离加速轰击靶材（In2O3和SnO2），使得靶材溅镀在晶圆表面形成ITO薄膜，并在镀完膜层之后进行RTA退火，550℃条件下15分钟；本实施例中，电流扩展层15的厚度为60nm。
S7：在第一凹槽131的N型掺杂的GaN层11上制作N型电极16，在电流扩展层15上制作与P型掺杂的GaN层13电性连接的P型电极17；N型电极16的生长温度为3000℃～6000℃；本实施例中，采用电子束蒸镀技术制备芯片的N型电极16，N型电极16结构为Au层，电子束蒸镀是利用加速电子轰击镀膜材料，电子的动能转换成热能使镀膜材料加热蒸发，并在芯片表面成膜，加热温度可达4500℃；本实施例中，采用电子束蒸镀技术制备芯片的P型电极17，P型电极17结构为Au层，电子束蒸镀是利用加速电子轰击镀膜材料，电子的动能转换成热能使镀膜材料加热蒸发，并在芯片表面成膜，加热温度可达4500℃。
S8：在N型电极16上制作N型焊盘161和N型手指162，在P型电极17上制作P型焊盘171和两根P型手指172，并使P型手指172远离P型电极17的一端与第二凹槽132上下对应；本实施例中，通过刻蚀制作N型焊盘161、N型手指162、P型焊盘171及P型手指172。
S9：在电流扩展层15上制作钝化层18，并对钝化层18进行刻蚀以暴露出N型电极16及P型电极17；本实施例中，采用PECVD在芯片表面沉积80nm的SiO2层作为钝化层，最后对前段制程完成的芯片进行研磨，通过Laser切割制成单颗芯片晶粒。
本发明一实施例的抗静电LED芯片的制备方法，通过在与P型手指172尾端对应的P型掺杂的GaN层13上刻蚀出延伸至N型掺杂的GaN层11第二凹槽132，使得P型电极17与N型掺杂的GaN层11之间镂空，并在第二凹槽132内填充介电材料层1321，使之形成微型电容，从而可以避免LED芯片在P型手指 172尾端形成ESD爆点，有效提升了LED芯片的抗ESD能力。
本实施例制备方法制备的抗静电LED芯片与对照例制备的LED芯片尺寸规格相同，经测试仪器测试本实施例制备方法制备的抗静电LED芯片的击穿静电电压为780V，具体结果如表1所示。
实施例三
本实施例与实施例二的不同之处在于：本实施例中第一凹槽131及第二凹槽132刻蚀深度为0.9μm，电流阻挡层14的厚度为280nm，电流扩展层15的厚度为50nm，钝化层18厚度为70nm。
本实施例制备方法制备的抗静电LED芯片与对照例制备的LED芯片尺寸规格相同，经测试仪器测试本实施例制备方法制备的抗静电LED芯片的击穿静电电压为720V，具体结果如表1所示。
实施例四
本实施例与实施例二的不同之处在于：本实施例中，电流阻挡层14的厚度为290nm，电流扩展层15的厚度为55nm，钝化层18厚度为75nm。
本实施例制备方法制备的抗静电LED芯片与对照例制备的LED芯片尺寸规格相同，经测试仪器测试本实施例制备方法制备的抗静电LED芯片的击穿静电电压为760V，具体结果如表1所示。
实施例五
本实施例与实施例二的不同之处在于：本实施例中第一凹槽131及第二凹槽132刻蚀深度为0.9μm，钝化层18厚度为70nm。
本实施例制备方法制备的抗静电LED芯片与对照例制备的LED芯片尺寸规格相同，经测试仪器测试本实施例制备方法制备的抗静电LED芯片的击穿静电电压为740V，具体结果如表1所示。
实施例六
本实施例与实施例二的不同之处在于：本实施例中第一凹槽131及第二凹槽132刻蚀深度为0.9μm，电流阻挡层14的厚度为310nm，电流扩展层15的厚度为65nm，钝化层18厚度为70nm
本实施例制备方法制备的抗静电LED芯片与对照例制备的LED芯片尺寸规格相同，经测试仪器测试本实施例制备方法制备的抗静电LED芯片的击穿静电电压为760V，具体结果如表1所示。
实施例七
本实施例与实施例二的不同之处在于：本实施例中第一凹槽131及第二凹槽132刻蚀深度为1.1μm，电流阻挡层14的厚度为290nm，电流扩展层15的厚度为70nm。
本实施例制备方法制备的抗静电LED芯片与对照例制备的LED芯片尺寸规格相同，经测试仪器测试本实施例制备方法制备的抗静电LED芯片的击穿静电电压为750V，具体结果如表1所示。
实施例八
本实施例与实施例二的不同之处在于：本实施例中第一凹槽131及第二凹槽132刻蚀深度为0.9μm，电流扩展层15的厚度为55nm，钝化层18厚度为85nm。
本实施例制备方法制备的抗静电LED芯片与对照例制备的LED芯片尺寸规格相同，经测试仪器测试本实施例制备方法制备的抗静电LED芯片的击穿静电电压为730V，具体结果如表1所示。
实施例九
本实施例与实施例二的不同之处在于：本实施例中，电流阻挡层14的厚度为310nm，电流扩展层15的厚度为65nm。
本实施例制备方法制备的抗静电LED芯片与对照例制备的LED芯片尺寸规格相同，经测试仪器测试本实施例制备方法制备的抗静电LED芯片的击穿静电电压为770V，具体结果如表1所示。
实施例十
本实施例与实施例二的不同之处在于：本实施例中第一凹槽131及第二凹槽132刻蚀深度为1.1μm，电流阻挡层14的厚度为320nm，电流扩展层15的厚度为70nm，钝化层18厚度为90nm。
本实施例制备方法制备的抗静电LED芯片与对照例制备的LED芯片尺寸规格相同，经测试仪器测试本实施例制备方法制备的抗静电LED芯片的击穿静电电压为750V，具体结果如表1所示。
对照例
本对照例采用现有制备技术制备的LED芯片，未在与P型手指尾端对应的P型掺杂的GaN层上刻蚀出延伸至N型掺杂的GaN层第二凹槽，并在第二凹槽内填充介电材料层，经测试仪器测试该LED芯片的击穿静电电压为500V。
表1：各实施例及对照例的部分参数比对以及对应LED芯片击穿静电电压的对比表
从表1可知，本发明通过在与P型手指172尾端对应的P型掺杂的GaN层13上刻蚀出延伸至N型掺杂的GaN层11第二凹槽132，使得P型电极17与N型掺杂的GaN层11之间镂空，并在第二凹槽132内填充介电材料层1321，并且通过调整第一凹槽131及第二凹槽132的刻蚀深度、电流阻挡层14的厚度、电流扩展层15的厚度及N型电极16或P型电极17的加热温度，使得采用本发明制备方法制备的抗静电LED芯片相对于对照例制备的LED芯片的击穿静电电压有了明显的提升。
综上，本发明的抗静电LED芯片，通过在与P型手指172尾端对应的P型掺杂的GaN层13上刻蚀出延伸至N型掺杂的GaN层11第二凹槽132，使得P型电极17与N型掺杂的GaN层11之间镂空，并在第二凹槽132内填充介电材料层1321，使之形成微型电容，从而可以避免LED芯片在P型手指172尾端形成ESD爆点，有效提升了LED芯片的抗ESD能力。
在不出现冲突的前提下，本领域技术人员可以将上述附加技术特征自由组合以及叠加使用。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种抗静电LED芯片的制备方法，其特征在于，所述制备方法包括：
提供一衬底；
在所述衬底上制作外延层，所述外延层自下而上依次包括N型掺杂的GaN层、有源层、P型掺杂的GaN层；
对所述P型掺杂的GaN层进行刻蚀以暴露出所述N型掺杂的GaN层，并形成第一凹槽及第二凹槽；
在所述第二凹槽内沉积介电材料层；
在所述P型掺杂的GaN层上制作电流阻挡层；
在所述电流阻挡层上制作电流扩展层；
在所述第一凹槽的所述N型掺杂的GaN层上制作N型电极，在所述电流扩展层上制作与所述P型掺杂的GaN层电性连接的P型电极；
在所述N型电极上制作N型焊盘和N型手指，在所述P型电极上制作P型焊盘和两根P型手指，并使所述P型手指远离所述P型电极的一端与所述第二凹槽上下对应；
在所述电流扩展层上制作钝化层，并对所述钝化层进行刻蚀以暴露出所述N型电极及所述P型电极。
2.根据权利要求1所述的抗静电LED芯片的制备方法，其特征在于，在所述P型掺杂的GaN层上沉积所述介电材料层，以使所述介电材料层将所述第二凹槽填充并与所述P型掺杂的GaN层齐平，对所述第二凹槽外的所述介电材料层进行刻蚀去除，所述介电材料层由SiO2层、Si3N层、SiON层中的一种或多种层叠组成。
3.根据权利要求1所述的抗静电LED芯片的制备方法，其特征在于，所述N型电极和所述P型电极的生长温度为3000℃～6000℃。
4.根据权利要求1所述的抗静电LED芯片的制备方法，其特征在于，所述第一凹槽及所述第二凹槽的深度为0.9μm～1.1μm。
5.根据权利要求1所述的抗静电LED芯片的制备方法，其特征在于，两根所述P型手指呈横卧的“U”形分布，所述N型手指嵌在两根所述P型手指之间。
6.根据权利要求1所述的抗静电LED芯片的制备方法，其特征在于，所述电流阻挡层的厚度为280nm～320nm，所述电流扩展层的厚度为50nm～70nm。
7.根据权利要求1所述的抗静电LED芯片的制备方法，其特征在于，所述N型电极和所述P型电极均由Cr层、Al层、Ti层、Pt层、Au层中的一种或多种层叠组成。
8.根据权利要求1所述的抗静电LED芯片的制备方法，其特征在于，所述钝化层的厚度为70nm～90nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310498146.2A CN116207201B (zh) | 2023-05-06 | 2023-05-06 | 一种抗静电led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310498146.2A CN116207201B (zh) | 2023-05-06 | 2023-05-06 | 一种抗静电led芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116207201A CN116207201A (zh) | 2023-06-02 |
| CN116207201B true CN116207201B (zh) | 2023-07-18 |
Family
ID=86511565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310498146.2A Active CN116207201B (zh) | 2023-05-06 | 2023-05-06 | 一种抗静电led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116207201B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060086695A (ko) * | 2005-01-27 | 2006-08-01 | 삼성전기주식회사 | Ｅｓｄ 보호용 ｌｅｄ를 구비한 질화갈륨계 발광 소자 및그 제조 방법 |
| KR20120045531A (ko) * | 2010-10-29 | 2012-05-09 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광소자 패키지 |
| TW201304189A (zh) * | 2011-07-12 | 2013-01-16 | Huga Optotech Inc | 發光元件及其製作方法 |
| KR20130053005A (ko) * | 2011-11-14 | 2013-05-23 | 엘지이노텍 주식회사 | 발광소자 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007305959A (ja) * | 2006-04-10 | 2007-11-22 | Seiko Epson Corp | 光素子およびその製造方法 |
| KR101007077B1 (ko) * | 2009-11-06 | 2011-01-10 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 그 제조방법 |
| TW201216517A (en) * | 2010-10-06 | 2012-04-16 | Chi Mei Lighting Tech Corp | Light-emitting diode device and manufacturing method thereof |
| US20150303179A1 (en) * | 2014-04-18 | 2015-10-22 | Toshiba Corporation | Light Emitting Diode Assembly With Integrated Circuit Element |
| CN104064645B (zh) * | 2014-07-03 | 2017-07-14 | 厦门市三安光电科技有限公司 | 一种提升led抗静电能力与亮度的制备方法 |
| CN107437542B (zh) * | 2017-07-31 | 2023-05-05 | 广东工业大学 | 一种紫外led芯片及其制备方法 |
| CN209804697U (zh) * | 2019-05-13 | 2019-12-17 | 厦门三安光电有限公司 | 一种发光二极管 |
| CN110364602B (zh) * | 2019-06-21 | 2021-06-15 | 华灿光电(苏州）有限公司 | 发光二极管的芯片及其制备方法 |
| CN213636024U (zh) * | 2020-09-03 | 2021-07-06 | 安徽三安光电有限公司 | 一种发光二极管 |
-
2023
- 2023-05-06 CN CN202310498146.2A patent/CN116207201B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060086695A (ko) * | 2005-01-27 | 2006-08-01 | 삼성전기주식회사 | Ｅｓｄ 보호용 ｌｅｄ를 구비한 질화갈륨계 발광 소자 및그 제조 방법 |
| KR20120045531A (ko) * | 2010-10-29 | 2012-05-09 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광소자 패키지 |
| TW201304189A (zh) * | 2011-07-12 | 2013-01-16 | Huga Optotech Inc | 發光元件及其製作方法 |
| KR20130053005A (ko) * | 2011-11-14 | 2013-05-23 | 엘지이노텍 주식회사 | 발광소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116207201A (zh) | 2023-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10134950B2 (en) | Micro light emitting diode and manufacturing method thereof | |
| US8816383B2 (en) | High performance light emitting diode with vias | |
| EP2244309A1 (en) | Led package structure having the led and method for fabricating the led | |
| CN102326270B (zh) | 发光器件 | |
| CN103730556B (zh) | 发光二极管芯片及其制作方法 | |
| CN106159057B (zh) | Led芯片及其制作方法 | |
| CN102130260A (zh) | 发光装置及其制造方法 | |
| CN110085620B (zh) | 一种微阵列集成led芯片及其制备方法 | |
| CN115579438A (zh) | 一种倒装银镜发光二极管芯片及其制备方法 | |
| CN103367590A (zh) | 一种氮化镓基发光二极管及其制作方法 | |
| CN109326700A (zh) | 一种GaN基LED电极结构及其制作方法 | |
| CN105633224A (zh) | 一种led芯片电极与芯片结构及其制作方法 | |
| CN101257072B (zh) | 一种立体式空间分布电极的发光二极管及其制造方法 | |
| CN108198923A (zh) | 一种发光二极管芯片及其制作方法 | |
| CN116207201B (zh) | 一种抗静电led芯片及其制备方法 | |
| CN103647010B (zh) | 一种大功率led芯片的制作方法 | |
| CN109545935A (zh) | 一种高亮度led芯片及其制作方法 | |
| CN102456792B (zh) | 制造半导体发光器件的方法 | |
| CN102856460A (zh) | 发光二极管元件、其制作方法以及发光装置 | |
| CN115440867A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN106848005B (zh) | 提升亮度的倒装led芯片及其制备方法 | |
| CN209282231U (zh) | 一种高亮度led芯片 | |
| CN206650101U (zh) | 一种led芯片及汽车车灯 | |
| CN102569330A (zh) | 一种带静电保护的发光二极管及其制备方法 | |
| CN108493307A (zh) | 一种正装led芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |