JP3674255B2 - 受光素子の製造方法 - Google Patents

受光素子の製造方法 Download PDF

Info

Publication number
JP3674255B2
JP3674255B2 JP22921997A JP22921997A JP3674255B2 JP 3674255 B2 JP3674255 B2 JP 3674255B2 JP 22921997 A JP22921997 A JP 22921997A JP 22921997 A JP22921997 A JP 22921997A JP 3674255 B2 JP3674255 B2 JP 3674255B2
Authority
JP
Japan
Prior art keywords
diffusion region
insulating film
light
film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22921997A
Other languages
English (en)
Other versions
JPH1168144A (ja
Inventor
賢一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP22921997A priority Critical patent/JP3674255B2/ja
Publication of JPH1168144A publication Critical patent/JPH1168144A/ja
Application granted granted Critical
Publication of JP3674255B2 publication Critical patent/JP3674255B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、高速の光応答をする受光素子において本来の光電流よりも非常に遅い応答をする光電流成分(テールカレント)を低減した受光素子に関するものである。
【0002】
【従来の技術】
現在広く用いられている高速の受光素子として、シリコンあるいは化合物半導体を材料とするpinフォトダイオードがある。一般のpinフォトダイオードでは、高濃度のn型半導体基板上に低濃度のn型半導体を結晶成長し、この低濃度のn型半導体の途中までp型不純物を拡散して島状の拡散領域を形成している。特にInGaAs/InP等の化合物半導体を用いたpinフォトダイオードでは、低濃度のn型半導体を2層に分け、半導体基板側に禁制帯幅の小さい光吸収層、その上に禁制帯幅の大きい窓層を形成して、窓層にp型不純物を拡散する。このp型拡散領域の下にある光吸収層が、入射光に応じて光電流を発生する受光部として機能する。より具体的には、p型拡散領域の下にある低濃度n型半導体層で光励起された電子−正孔対が電界によって分離され、電子が高濃度n型半導体基板に、正孔がp型拡散領域に到達することで光電流となる。
【0003】
一方、受光部以外に光が入射した場合にも低濃度n型半導体層で電子−正孔対は発生するが、ここには電界が存在しないので正孔は拡散によって移動していく。低濃度n型半導体層中の正孔の寿命時間は長いので、長時間拡散した後p型拡散領域に到達する正孔も存在する。このとき発生する光電流は、本来の受光部で発生する光電流よりも非常に遅い応答をすることになる。この非常に応答の遅い光電流成分はテールカレントと呼ばれ、受光素子の用途によっては大きな問題となる。
【0004】
以上述べたように、テールカレントの原因は受光部以外の領域で電子−正孔対が発生することにあるので、その対策としては金属薄膜等の遮光膜で受光部以外の領域を覆うということが考えられる。これはシリコンpinフォトダイオードでは一般に用いられている技術であるが、化合物半導体のpinフォトダイオードにも同様の遮光膜を導入することが考案されている。この技術は、例えば特開平3−276769号公報に開示されており、その構成を図4に示す。
【0005】
n型InP基板401上にn型InPバッファ層402、n型InGaAs光吸収層403、n型InP窓層404がこの順序で積層して形成されている。また、基板401裏面には正電極405が形成されている。窓層404の一部にはp型不純物を拡散した拡散領域406が形成され、拡散領域406を形成後に半絶縁性InPキャップ層407が結晶成長される。キャップ層407には貫通孔が形成され、そこにp型InGaAs導電性埋込み部408が結晶成長される。
【0006】
導電性埋込み部408に引き続いて結晶成長されたp型InGaAsによってキャップ層407上に配線層409およびワイヤボンディング部410が形成される。配線層409と露出したキャップ層407上にはSiN等の絶縁膜411が形成される。最後にTi/Au等の金属薄膜を蒸着・パターニングして、ワイヤボンディング部410上にはパッド412を形成し、絶縁膜411上には遮光膜413を形成する。本従来例では、受光領域414以外の領域は、基本的に金属薄膜で覆われた構造となるので、テールカレントが低減される。また、半絶縁性InPキャップ層407は、配線層409およびワイヤボンディング部410と、窓層404の間の層間容量を低減するためのものである。
【0007】
テールカレントを低減する第2の方法として、受光部以外の領域にもp型不純物を拡散するというものがある。この構成は、例えばY. Kuhara他 "Characterization and theoretical analysis of second-order intermodulation distortion of InGaAs/InP p-i-n photodiode modules for fiber-optic CATV"、ジャーナル・オブ・ライトウェーヴ・テクノロジ(Journal of Lightwave Technology)誌、15巻(1997年)、636頁〜641頁に開示されている。これを図5に示すが、n型InP基板501上にn型InPバッファ層502、n型InGaAs光吸収層503、n型InP窓層504が結晶成長されている。窓層504のうち、島状拡散領域505とこれを取り囲む外部拡散領域506にはZnが拡散され、p型となっている。島状拡散領域505の上には負電極507がリング状に形成され、基板501の裏面には正電極508が形成されている。負電極507の内側の窓層504上には反射防止膜509が堆積されており、外側には保護膜510が堆積されている。島状拡散領域505の下の光吸収層503が受光部となるが、外部拡散領域506の下の光吸収層503で発生した正孔は外部拡散領域に吸い込まれるので、テールカレントの原因となることはない。
【0008】
【発明が解決しようとする課題】
テールカレントを低減するために金属遮光膜を使うという方法に関しては、図4に示す構造ではワイヤボンディング部・配線層とパッド・遮光膜に別々の薄膜を用いており、製造工程が複雑になるという課題がある。これについては、パッド・配線・遮光膜を同一の金属薄膜で形成することも可能であるが、より一般的な課題としてパッドと遮光膜がワイヤボンディング時にショートするという点がある。一般に、pinフォトダイオードを高速動作させるためには素子容量の低減が必要であり、パッドの面積はできるだけ小さくする方が望ましい。
【0009】
また、遮光効果を高めるためには、遮光膜とパッド・配線の間隙を小さくする必要がある。ところが、パッド面積が小さく、パッドと遮光膜の間隙が小さい場合には、パッドにワイヤをボンディングする際のワイヤ先端のつぶれが遮光膜に達し、パッドと遮光膜がショートしてしまう危険性が高くなる。ワイヤボンディングではなく、フリップチップボンディングでpinフォトダイオードを実装する場合にも、フォトダイオードチップと配線基板の位置ずれで同様の問題が生じる。
【0010】
また、パッド・配線と遮光膜に同一の金属薄膜を用いた場合、製造上の課題もある。一般に、化合物半導体プロセスで金属薄膜のパターン形成を行う場合、フォトレジストでパターン形成した半導体基板全面に金属薄膜を蒸着し、この後フォトレジストを溶媒中に溶融させてその上の金属薄膜を除去する、いわゆるリフトオフ法が用いられることが多い。しかし、リフトオフで狭い間隙のあるパターンを形成するのは容易ではなく、間隙に金属薄膜が残存する可能性が高い。すなわち、遮光効果を高めるためにパッド・配線と遮光膜の間隙を小さくすると、製造歩留りが低下するという課題がある。
【0011】
一方、受光部以外の領域にもp型不純物を拡散するという方法では、島状拡散領域と外部拡散領域の間に一定の間隔を設ける必要があり、ここに入射した光によってテールカレントを生じるという課題がある。島状拡散領域と外部拡散領域は同じp型なので、両者から低濃度n型の窓層に対して伸びる空乏層がつながると電気的にショート状態となる。また、空乏層が完全につながらなくても、半導体表面にチャンネルが形成されてリーク電流が流れるという現象も発生するので、島状拡散領域と外部拡散領域は20μm程度離す必要がある。島状拡散領域と外部拡散領域の間の光吸収層で生成された正孔はテールカレントの原因となるので、この外部拡散領域によってテールカレントの低減はできてもテールカレントを完全に無くすことはできない。
【0012】
【課題を解決するための手段】
本発明では上記課題を解決するために以下に示す構成の受光素子の製造を行う。
【0013】
第1の構成は、半導体基板と、前記半導体基板上に順次積層された光吸収層および窓層と、前記窓層に島状に形成された拡散領域と、前記拡散領域上に形成された負電極と、前記窓層上に形成された絶縁膜と、前記拡散領域以外の前記絶縁膜上に形成されたパッドと、前記負電極と前記パッドを接続する前記絶縁膜上に形成された配線と、前記拡散領域を取り囲んで前記配線とは重ならないように前記絶縁膜上に形成された遮光膜とを有する。ここで、パッドと配線と遮光膜が同一の金属薄膜によって形成されており、前記配線と前記遮光膜の間隙は拡散領域の近傍では5μm以下であり、前記パッドと前記遮光膜の間隔は20μm以上であってもよい。
【0014】
本構成の要点は、拡散領域上の負電極とこれと離れた位置にあるパッドを配線によって接続し、拡散領域を取り囲んで形成された遮光膜と配線の間隙は極力小さくするのに対し、パッドと遮光膜の間隔は大きくするという点にある。遮光膜と配線の間隙を5μm以下と小さくすれば、十分な遮光効果が得られる。一方、パッドは本来の受光部(拡散領域)から離れた位置にあるので、遮光膜との間隔を小さくする必要はない。パッドと遮光膜の間隔を20μm以上と大きくすれば、ワイヤボンディング時あるいはフリップチップボンディング時にパッドと遮光膜がショートすることはない。
【0015】
第2の構成は、半導体基板と、前記半導体基板上に順次積層された光吸収層および窓層と、前記窓層に形成された概ね円形の受光拡散領域と、前記受光拡散領域と接して形成された前記受光拡散領域よりも面積の小さい付加拡散領域と、前記付加拡散領域上に形成された負電極と、前記窓層上に形成された絶縁膜と、前記受光拡散領域および前記付加拡散領域以外の前記絶縁膜上に形成されたパッドと、前記負電極と前記パッドを接続する前記絶縁膜上に形成された配線と、前記受光拡散領域および前記付加拡散領域を取り囲んで前記配線とは重ならないように前記絶縁膜上に形成された遮光膜とを有する。ここで、パッドと配線と遮光膜が同一の金属薄膜によって形成されており、前記配線と前記遮光膜の間隙は拡散領域の近傍では5μm以下であり、前記パッドと前記遮光膜の間隔は20μm以上であってもよい。
【0016】
本構成は、基本的には第1の構成と同じであるが、拡散領域を受光拡散領域と付加拡散領域に分けた点に特徴がある。受光拡散領域は概ね円形であり、本来の受光部として機能する。一方、付加拡散領域は絶縁膜上の配線パターンと受光拡散領域の間に間隔を空けるために設けている。第1の構成では、拡散領域から窓層および光吸収層に水平に広がる空乏層に重なるように遮光膜を形成することで、この部分でのテールカレントの発生を完全に抑圧できる。ただ、配線を絶縁膜上に引き出す部分では、遮光膜と配線の間にわずかに隙間ができるので、この部分でテールカレントが発生する。このテールカレントは遮光膜を用いない場合に比べるとはるかに小さく、実用上問題とならない場合も多いが、第2の構成ではさらにテールカレントを低減できる。第2の構成は、受光拡散領域からパッド側に突き出す形で付加拡散領域を形成し、この部分から配線を絶縁膜上に引き出す。入射光は基本的に受光部に位置合せされるので、ビーム広がり、位置ずれ、散乱等で入射光が受光部外に照射される場合も、一般に受光部から離れるほどその光量は小さくなると考えられる。従って、配線を絶縁膜上に引き出す部分を受光部から離すことで、テールカレントをさらに低減することができる。
【0017】
上記第1および第2の構成の製造方法として、半導体基板上に光吸収層および窓層を順次結晶成長する工程と、前記窓層に島状に不純物を拡散して拡散領域を形成する工程と、前記窓層上に第1の絶縁膜を堆積する工程と、前記第1の絶縁膜をエッチングして前記拡散領域上に開口部を形成する工程と、前記第1の絶縁膜および前記開口部上に第2の絶縁膜を堆積する工程と、前記第2の絶縁膜上にフォトレジストを塗布してパターニングする工程と、前記フォトレジストをマスクとして前記第2の絶縁膜をエッチングする工程と、金属薄膜を蒸着する工程と、前記フォトレジストによって前記金属薄膜をリフトオフする工程とを用いる。ここで、拡散領域上にある負電極と、前記拡散領域以外の第1の絶縁膜上にあるパッドと、前記負電極と前記パッドを接続する前記第1の絶縁膜上にある配線と、前記拡散領域を取り囲む前記配線とは重ならない前記第1の絶縁膜上にある遮光膜とを金属薄膜をリフトオフする工程によって一括形成してもよい。
【0018】
本製造方法の要点は、パッド・配線と窓層の間を電気的に絶縁するとともに、その層間容量を低減するための第1の絶縁膜の他に、リフトオフ時にスペーサとして機能する第2の絶縁膜を用いるということにある。フォトレジストのみで金属薄膜をリフトオフしようとすると、特に金属薄膜の主成分がAuである場合にはフォトレジストが完全に金属で覆われてしまい、狭い間隙をリフトオフできない。これに対して、第2の絶縁膜上にフォトレジストパターンを形成し、これをマスクにして第2の絶縁膜をエッチングした後に金属薄膜を蒸着すると、第2の絶縁膜とフォトレジストの界面で金属薄膜の段切れが生じ、狭い間隙でも容易にリフトオフすることができる。
【0019】
【発明の実施の形態】
以下本発明の実施の形態について、図1から図3を用いて説明する。
【0020】
(実施の形態1)
図1(A)は受光素子の断面図、(B)はその平面図である。n型InP半導体基板101上に低濃度n型InGaAs光吸収層102および低濃度n型InP窓層103が順次積層されている。窓層103には島状にZn等のp不純物が拡散された拡散領域104が形成されており、拡散領域104上には一部が欠けたリング状の負電極105が形成されている。負電極105を完全なリングとせず、一部を欠けさせておくのは、実施の形態3で述べる製造方法において、負電極105の内側の金属薄膜のリフトオフを容易にするためである。
【0021】
一方、拡散領域104外の窓層103上には例えば厚さ30nmのSiNと厚さ500nmのSiO2を積層した絶縁膜106が堆積されている。ここで、SiNは受光素子の暗電流を低減するパッシベーション効果があり、SiO2はSiNよりも誘電率が低いので層間容量を低減する効果がある。絶縁膜106上にはパッド107が形成され、負電極105とパッド107は絶縁膜106上に形成された配線108によって接続されている。さらに、拡散領域104を取り囲んで、配線108とは重ならないように絶縁膜106上に遮光膜109が形成されている。ここで、パッド107と配線108と遮光膜109は同時に蒸着されたTi/Pt/Au等の金属薄膜をパターニングしたものである。
【0022】
さらに、負電極105も同じ金属薄膜で形成してもよい。ここで、配線108と遮光膜109の間隙は拡散領域104の近傍では5μm以下とし、パッド107と遮光膜109の間隔は20μm以上とすることが望ましい。また、半導体基板101の裏面には正電極110が蒸着されている。
【0023】
本受光素子では、拡散領域104上の負電極105と、これと離れた位置にあるパッド107を配線108によって接続し、拡散領域104を取り囲んで形成された遮光膜109と配線108の間隙は極力小さくするのに対し、パッド107と遮光膜109の間隔は大きくしている。遮光膜109と配線108の間隙を5μm以下と小さくすれば、十分な遮光効果が得られる。一方、パッド107は本来の受光部(拡散領域104)から離れた位置にあるので、遮光膜109との間隔を小さくする必要はない。パッド107と遮光膜109の間隔を20μm以上と大きくすれば、ワイヤボンディング時あるいはフリップチップボンディング時にパッド107と遮光膜109がショートすることはない。
【0024】
(実施の形態2)
図2(A)は受光素子の断面図、(B)はその平面図である。n型InP半導体基板201上に低濃度n型InGaAs光吸収層202および低濃度n型InP窓層203が順次積層されている。窓層203には島状にZn等のp不純物が拡散され、概ね円形の受光拡散領域204と、これと接する受光拡散領域204よりも面積の小さい付加拡散領域205が形成されている。付加拡散領域205上には円形の負電極206が形成されている。
【0025】
一方、受光拡散領域204および付加拡散領域205外の窓層203上には例えば厚さ30nmのSiNと厚さ500nmのSiO2を積層した絶縁膜207が堆積されている。絶縁膜207上にはパッド208が形成され、負電極206とパッド208は絶縁膜207上に形成された配線209によって接続されている。さらに、受光拡散領域204および付加拡散領域205を取り囲んで、配線209とは重ならないように絶縁膜207上に遮光膜210が形成されている。ここで、パッド208と配線209と遮光膜210は同時に蒸着されたTi/Pt/Au等の金属薄膜をパターニングしたものである。
【0026】
さらに、負電極206も同じ金属薄膜で形成してもよい。ここで、配線209と遮光膜210の間隙は付加拡散領域205の近傍では5μm以下とし、パッド208と遮光膜210の間隔は20μm以上とすることが望ましい。また、半導体基板201の裏面には正電極211が蒸着されている。
【0027】
本受光素子は、基本構成は実施の形態1の受光素子と同じであるが、拡散領域を受光拡散領域204と付加拡散領域205に分けた点に特徴がある。受光拡散領域204は概ね円形であり、本来の受光部として機能する。一方、付加拡散領域205は絶縁膜207上の配線209と受光拡散領域204の間に間隔を空けるために設けている。実施の形態1の受光素子では、拡散領域104から窓層103および光吸収層102に水平に広がる空乏層に重なるように遮光膜109を形成することで、この部分でのテールカレントの発生を完全に抑圧できる。ただ、配線108を絶縁膜106上に引き出す部分では、遮光膜109と配線108の間にわずかに隙間ができるので、この部分でテールカレントが発生する。このテールカレントは遮光膜109を用いない場合に比べるとはるかに小さく、実用上問題とならない場合も多いが、実施の形態2の受光素子ではさらにテールカレントを低減できる。
【0028】
この受光素子では、受光拡散領域204からパッド208側に突き出す形で付加拡散領域205を形成し、この部分から配線209を絶縁膜207上に引き出す。入射光は基本的に受光部に位置合せされるので、ビーム広がり、位置ずれ、散乱等で入射光が受光部外に照射される場合も、一般に受光部から離れるほどその光量は小さくなると考えられる。従って、配線208を絶縁膜207上に引き出す部分を受光部から離すことで、テールカレントをさらに低減することができる。
【0029】
(実施の形態3)
図3(A)〜(D)は、実施の形態1に示した受光素子の製造方法を示す断面図である。まず、図3(A)に示すように半導体基板301上に光吸収層302および窓層を順次結晶成長し、窓層303に島状に不純物を拡散して拡散領域304を形成する。次に、図3(B)のように窓層303上に第1の絶縁膜305を堆積後、これをエッチングして拡散領域304上に開口部を形成するする。さらに、第1の絶縁膜305およびその開口部上に第2の絶縁膜306を堆積する。第1の絶縁膜305としては、例えば厚さ30nmのSiNと厚さ500nmのSiO2の積層膜を用い、第2の絶縁膜306としては厚さ200nm前後のSiNを用いる。この後、図3(C)のように第2の絶縁膜306上にフォトレジスト307を塗布してパターニングし、このフォトレジスト307をマスクとして第2の絶縁膜306をエッチングする。最後に、図3(D)のように金属薄膜308を蒸着し、フォトレジスト307によって金属薄膜308をリフトオフする。
【0030】
この金属薄膜308によって、拡散領域304上の負電極309、拡散領域304以外の第1の絶縁膜305上にあるパッド310、負電極309とパッド310を接続する第1の絶縁膜305上にある配線311、および拡散領域304を取り囲む配線311とは重ならない遮光膜312とが一括形成される。図1に示した受光素子と同じ構造にするためには第2の絶縁膜306を除去する必要があるが、第2の絶縁膜306をそのまま残して反射防止膜として用いることもできる。この場合は、第2の絶縁膜の厚さを光学長が受光波長の4分の1となるようにしておく。
【0031】
本製造方法では、パッド310・配線311と窓層303の間を電気的に絶縁するとともに、その層間容量を低減するための第1の絶縁膜305の他に、リフトオフ時にスペーサとして機能する第2の絶縁膜306を用いるということにある。フォトレジスト307のみで金属薄膜308をリフトオフしようとすると、特に金属薄膜の主成分がAuである場合にはフォトレジスト307が完全に金属で覆われてしまい、狭い間隙をリフトオフできない。これに対して、第2の絶縁膜306上にフォトレジスト307でパターンを形成し、これをマスクにして第2の絶縁膜306をエッチングした後に金属薄膜308を蒸着すると、第2の絶縁膜306とフォトレジスト307の界面で金属薄膜308の段切れが生じ、狭い間隙でも容易にリフトオフすることができる。
【0032】
【発明の効果】
本発明によれば、遮光膜によってテールカレントを低減するpinフォトダイオードに対して、ワイヤボンディングあるいはフリップチップボンディングの際にパッドと遮光膜がショートすることのない受光素子を実現できる。
【0033】
また、パッド・配線と遮光膜を同一の金属薄膜で形成する構造で、テールカレントを大幅に低減することができる。
【0034】
さらに、本発明の受光素子の製造方法によれば、パッド・配線と遮光膜を同一の金属薄膜のリフトオフで形成する際に、狭い間隙のあるパターンの形成が容易になり、製造歩留りが高くなる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の受光素子の断面図および平面図
【図2】本発明の実施の形態2の受光素子の断面図および平面図
【図3】本発明の実施の形態3の受光素子の製造方法を示す断面図
【図4】従来の受光素子の断面図および平面図
【図5】従来の受光素子の断面図
【符号の説明】
101 半導体基板
102 光吸収層
103 窓層
104 拡散領域
105 負電極
106 絶縁膜
107 パッド
108 配線
109 遮光膜
201 半導体基板
202 光吸収層
203 窓層
204 受光拡散領域
205 付加拡散領域
206 負電極
207 絶縁膜
208 パッド
209 配線
210 遮光膜
301 半導体基板
302 光吸収層
303 窓層
304 拡散領域
305 第1の絶縁膜
306 第2の絶縁膜
307 フォトレジスト
308 金属薄膜

Claims (2)

  1. 半導体基板上に光吸収層および窓層を順次結晶成長する工程と、前記窓層に島状に不純物を拡散して拡散領域を形成する工程と、前記窓層上に第1の絶縁膜を堆積する工程と、前記第1の絶縁膜をエッチングして前記拡散領域上に開口部を形成する工程と、前記第1の絶縁膜および前記開口部上に第2の絶縁膜を堆積する工程と、前記第2の絶縁膜上にフォトレジストを塗布してパターニングする工程と、前記フォトレジストをマスクとして前記第2の絶縁膜をエッチングする工程と、金属薄膜を蒸着する工程と、前記第2の絶縁膜をスペーサとして前記フォトレジストによって前記金属薄膜をリフトオフする工程とを有することを特徴とする受光素子の製造方法。
  2. 拡散領域上にある負電極と、前記拡散領域以外の第1の絶縁膜上にあるパッドと、前記負電極と前記パッドを接続する前記第1の絶縁膜上にある配線と、前記拡散領域を取り囲む前記配線とは重ならない前記第1の絶縁膜上にある遮光膜とを金属薄膜をリフトオフする工程によって一括形成することを特徴とする請求項1記載の受光素子の製造方法。
JP22921997A 1997-08-26 1997-08-26 受光素子の製造方法 Expired - Fee Related JP3674255B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22921997A JP3674255B2 (ja) 1997-08-26 1997-08-26 受光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22921997A JP3674255B2 (ja) 1997-08-26 1997-08-26 受光素子の製造方法

Publications (2)

Publication Number Publication Date
JPH1168144A JPH1168144A (ja) 1999-03-09
JP3674255B2 true JP3674255B2 (ja) 2005-07-20

Family

ID=16888702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22921997A Expired - Fee Related JP3674255B2 (ja) 1997-08-26 1997-08-26 受光素子の製造方法

Country Status (1)

Country Link
JP (1) JP3674255B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3601761B2 (ja) * 1998-11-19 2004-12-15 松下電器産業株式会社 受光素子およびその製造方法
KR100654014B1 (ko) * 2004-09-24 2006-12-04 엘에스전선 주식회사 대구경 수광부를 위한 전극구조를 구비한 포토 다이오드
JP4924796B2 (ja) * 2006-01-16 2012-04-25 セイコーエプソン株式会社 半導体レーザおよび光素子の製造方法
JP5394966B2 (ja) 2010-03-29 2014-01-22 日本オクラロ株式会社 半導体受光素子及びその製造方法
JP6518076B2 (ja) * 2015-02-16 2019-05-22 エイブリック株式会社 受光素子を有する光検出半導体装置
WO2023132005A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置

Also Published As

Publication number Publication date
JPH1168144A (ja) 1999-03-09

Similar Documents

Publication Publication Date Title
JP3601761B2 (ja) 受光素子およびその製造方法
US6740861B2 (en) Photodetector and method having a conductive layer with etch susceptibility different from that of the semiconductor substrate
JP4220688B2 (ja) アバランシェホトダイオード
US6399967B1 (en) Device for selectively detecting light by wavelengths
EP1205983A1 (en) A semiconductor photodiode and an optical receiver
EP1233458A1 (en) Photodetector array
JP3674255B2 (ja) 受光素子の製造方法
JP2002050786A (ja) 受光素子およびその製造方法
JP4109159B2 (ja) 半導体受光素子
JPH0582829A (ja) 半導体受光素子
JP2002319669A (ja) 裏面入射型ホトダイオード及びホトダイオードアレイ
KR100636093B1 (ko) 광검출기 디바이스 및 그 제조방법
KR20180119203A (ko) 광 검출 소자
JP3008571B2 (ja) 受光装置
KR100444820B1 (ko) 광검출기와 이종접합 바이폴라 트랜지스터가 집적된 장파장 반도체 광수신 칩
JP2847561B2 (ja) 半導体受光素子
JP2008047580A (ja) 半導体受光素子
JP2023097802A (ja) 受光素子及び受光素子の製造方法
JPH05226687A (ja) 受光素子及びその製造方法
JPH02226777A (ja) 半導体受光素子及びその製造方法
CN117012774A (zh) 光电探测器及其制作方法
JP2766761B2 (ja) 半導体光検出器およびその製造方法
JP2562569Y2 (ja) フオトダイオード
CN110611000A (zh) 一种背入式雪崩光电探测器芯片及其制作方法
JPH03276769A (ja) 半導体受光装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees