CN109244152B - 一种短距离通信高速光电二极管芯片及其制作方法 - Google Patents
一种短距离通信高速光电二极管芯片及其制作方法 Download PDFInfo
- Publication number
- CN109244152B CN109244152B CN201810871585.2A CN201810871585A CN109244152B CN 109244152 B CN109244152 B CN 109244152B CN 201810871585 A CN201810871585 A CN 201810871585A CN 109244152 B CN109244152 B CN 109244152B
- Authority
- CN
- China
- Prior art keywords
- layer
- boss
- chip
- negative electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000004891 communication Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 239000002346 layers by function Substances 0.000 claims abstract description 66
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims description 251
- 238000010521 absorption reaction Methods 0.000 claims description 27
- 238000002161 passivation Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 22
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000003466 welding Methods 0.000 claims description 2
- 239000006096 absorbing agent Substances 0.000 claims 1
- 230000003287 optical effect Effects 0.000 abstract description 22
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000001704 evaporation Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明公开了一种短距离通信高速光电二极管芯片及其制作方法，本发明技术方案采用非掺杂GaAs衬底，在非掺杂GaAs衬底上形成与非掺杂GaAs衬底晶格匹配的外延功能层，可以使得接收速率为10Gbps的光电二极管芯片在小于1公里的范围内接收850nm的光信号，扩大了接收速率为10Gbps的光电二极管芯片在小于1公里的范围内接收850nm的光信号。
Description
技术领域
本发明涉及半导体器件技术领域，更具体的说，涉及一种短距离通信高速光电二极管芯片及其制作方法。
背景技术
随着科学技术的不断发展，光通信技术广泛的应用于人们的日常生活和工作当中，为人们的日常生活和工作带来了巨大的便利，成为当今人们不可或缺的重要工具。
目前，基于光通信技术的云计算以及语音视频迅速发展，各大网络中心建立了大型以及超大型的数据中心，对数据传输的带宽需求越来越大，现有光电二极管芯片的接收速率常见的为1.25Gbps以及2.5Gbps，现有光电二极管芯片的接收速率已经不能满足数据传输的需求，接收速率为10Gbps的光电二极管芯片成为当前光电二极管芯片领域一个主要发展方向。
现有接收速率为10Gbps的光电二极管芯片一般都是用于接收1310nm的光信号或是1550nm的光信号的长距离(数公里或是数十公里)通信用于光电二极管芯片，不适合短距离接收光信号，限制了接收速率为10Gbps的光电二极管芯片的使用范围。
发明内容
为了解决上述问题，本发明技术方案提供了一种短距离通信高速光电二极管芯片及其制作方法，可以使得接收速率为10Gbps的光电二极管芯片在小于1公里的范围内接收850nm的光信号。
为了实现上述目的，本发明提供如下技术方案：
一种短距离通信高速光电二极管芯片，所述光电二极管芯片包括：
芯片衬底，所述芯片衬底为非掺杂GaAs衬底；
设置在所述芯片衬底一侧表面的外延功能层；所述外延功能层具有位于所述芯片衬底表面的负极凸台以及位于所述负极凸台背离所述芯片衬底一侧表面的正极凸台；所述负极凸台背离所述芯片衬底一侧的表面具有第一区域以及包围所述第一区域的第二区域，所述正极凸台位于所述第一区域；
位于所述正极凸台背离所述负极凸台一侧表面的第一电极环；
位于所述第二区域的第二电极环。
优选的，在上述光电二极管芯片中，所述外延功能层包括与所述非掺杂GaAs衬底晶格匹配的多层子功能层；
所述多层子功能层在垂直于所述芯片衬底的方向上层叠设置。
优选的，在上述光电二极管芯片中，所述多层子功能层包括：在所述芯片衬底的同一侧依次外延生长的缓冲层、吸收层、本征层以及顶层；所述顶层表面设置有接触层；
所述缓冲层用于形成所述负极凸台，所述吸收层、所述本征层以及所述顶层用于形成所述正极凸台；
所述接触层包括位于所述第一电极环与所述顶层之间的接触单元，用于减少接触电阻。
优选的，在上述光电二极管芯片中，所述缓冲层为n型GaAs层；所述吸收层为n型AlGaAs层；所述本征层为本征GaAs层；所述顶层为p型AlGaAs层；所述接触层为p型GaAs层。
优选的，在上述光电二极管芯片中，所述外延功能层中，所述吸收层的掺杂浓度最大。
优选的，在上述光电二极管芯片中，所述外延功能层中，至少包括如下方式之一：
所述缓冲层的厚度大于2μm，且小于5μm，掺杂浓度大于1×1018cm-3；
或，所述吸收层的掺杂浓度大于1×1017cm-3，厚度大于0.1μm，且小于3μm；
或，所述本征层的厚度范围是2.5μm-5μm，包括端点值；
或，所述顶层的掺杂浓度大于1×1018cm-3，厚度范围是0.5μm-2μm，包括端点值；
或，所述接触层的掺杂浓度大于1×1018cm-3。
优选的，在上述光电二极管芯片中，所述正极凸台背离所述负极凸台的一侧表面为圆形，该圆形的直径范围是40μm-70μm，包括端点值。
优选的，在上述光电二极管芯片中，所述正极凸台背离所述负极凸台的一侧表面包括：通光窗口以及包围所述通光窗口的外围区域；
所述第一电极环位于所述外围区域，包围所述通光窗口；
所述第二电极环位于所述第二区域，包围所述正极凸台。
优选的，在上述光电二极管芯片中，所述芯片衬底设置所述外延功能层的一侧表面包括：第三区域以及包围所述第三区域的第四区域；
所述外延功能层位于所述第三区域；
所述光电二极管芯片还包括：覆盖所述第四区域、所述负极凸台以及所述正极凸台的钝化层，所述钝化层对应所述通光窗口、所述第一电极环以及所述第二电极的位置具有开口。
优选的，在上述光电二极管芯片中，还包括：
覆盖所述通光窗口的增透膜；
其中，所述增透膜还覆盖所述钝化层。
优选的，在上述光电二极管芯片中，所述芯片衬底背离所述外延功能层的一侧表面还设置有焊接层。
优选的，在上述光电二极管芯片中，所述芯片衬底的厚度大于300μm。
本发明还提供了一种短距离通信高速光电二极管芯片制作方法，所述制作方法包括：
提供一晶圆，所述晶圆包括多个芯片衬底，相邻芯片衬底之间具有切割沟道；所述晶圆为非掺杂GaAs晶圆；
在所述晶圆的一侧表面形成图案化的外延功能层，所述外延功能层对于每个所述芯片衬底的区域具有位于所述芯片衬底表面的负极凸台以及位于所述负极凸台背离所述芯片衬底一侧表面的正极凸台；所述负极凸台背离所述芯片衬底一侧的表面具有第一区域以及包围所述第一区域的第二区域，所述正极凸台位于所述第一区域；
形成电极结构，所述电极结构包括位于所述正极凸台背离所述负极凸台一侧表面的第一电极环以及位于所述第二区域的第二电极环；
基于切割沟道进行分割，形成多个单粒的光电二极管芯片。
优选的，在上述制作方法中，所述在所述晶圆的一侧表面形成图案化的外延功能层包括：
采用外延生长工艺依次在所述晶圆的表面形成缓冲层、吸收层、本征层以及顶层；
刻蚀所述吸收层、所述本征层以及所述顶层，形成所述正极凸台，刻蚀所述缓冲层，形成所述负极凸台；
其中，所述顶层表面设置有接触层；所述接触层包括位于所述第一电极环与所述顶层之间的接触单元，用于减少接触电阻。
优选的，在上述制作方法中，所述缓冲层为n型GaAs层；所述吸收层为n型AlGaAs层；所述本征层为本征GaAs层；所述顶层为p型AlGaAs层；所述接触层为p型GaAs层。
优选的，在上述制作方法中，所述正极凸台背离所述负极凸台的一侧表面包括：通光窗口以及包围所述通光窗口的外围区域；所述接触层包括多个与所述芯片衬底一一对应的接触单元，所述接触单元位于所述外围区域，且包围所述通光窗口；
所述形成电极结构包括：
形成覆盖所述外延功能层的钝化层；
图案化所述钝化层；
在图案化后的所述钝化层表面，制作所述第一电极环以及所述第二电极环。
优选的，在上述制作方法中，还包括：
在形成电极结构之前，形成覆盖所述通光窗口的增透膜。
优选的，在上述制作方法中，所述正极凸台背离所述负极凸台的一侧表面为圆形，该圆形的直径范围是40μm-70μm，包括端点值。
优选的，在上述制作方法中，还包括：
在分割所述晶圆之前，在所述晶圆背离所述外延功能层的一侧表面形成图案化的焊接层。
通过上述描述可知，本发明技术方案提供的短距离通信高速光电二极管芯片及其制作方法中，所述光电二极管芯片包括：芯片衬底，所述芯片衬底为非掺杂GaAs衬底；设置在所述芯片衬底一侧表面的外延功能层；所述外延功能层具有位于所述芯片衬底表面的负极凸台以及位于所述负极凸台背离所述芯片衬底一侧表面的正极凸台；所述负极凸台背离所述芯片衬底一侧的表面具有第一区域以及包围所述第一区域的第二区域，所述正极凸台位于所述第一区域；位于所述正极凸台背离所述负极凸台一侧表面的第一电极环；位于所述第二区域的第二电极环。本发明所述光电二极管芯片采用非掺杂GaAs衬底，在非掺杂GaAs衬底上形成与非掺杂GaAs衬底晶格匹配的外延功能层，可以使得接收速率为10Gbps的光电二极管芯片在小于1公里的范围内接收850nm的光信号，扩大了接收速率为10Gbps的光电二极管芯片在小于1公里的范围内接收850nm的光信号。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种光电二极管芯片的正面俯视图；
图2为图1所示光电二极管芯片在A-A方向的切面图；
图3-图12为本发明实施例提供的一种制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，常规的光电二极管芯片一般采用Fe掺杂的InP衬底，在InP衬底上形成晶格匹配的外延功能层以及电极结构。如背景技术所述，这样形成的接收速率为10Gbps的光电二极管芯片一般都是用于接收1310nm的光信号或是1550nm的光信号的长距离(数公里或是数十公里)通信用于光电二极管芯片，不适合短距离接收光信号，限制了接收速率为10Gbps的光电二极管芯片的使用范围。
为了解决上述问题，本发明实施例提供了一种短距离通信高速光电二极管芯片及其制作方法，采用非掺杂GaAs衬底作为芯片衬底，并在该非掺杂GaAs衬底上形成晶格匹配的外延功能层，基于此可以制成接收速率为10Gbps的光电二极管芯片，使得光电二极管芯片在小于1公里的范围内接收850nm的光信号，使得光电二极管芯片适用于短距离的通信需求。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1和图2，图1为本发明实施例提供的一种光电二极管芯片的正面俯视图，图2为图1所示光电二极管芯片在A-A方向的切面图，所示光电二极管芯片包括：芯片衬底1，所述芯片衬底1为非掺杂GaAs衬底；设置在所述芯片衬底1一侧表面的外延功能层100。
所述外延功能层100具有位于所述芯片衬底1表面的负极凸台101以及位于所述负极凸台101背离所述芯片衬底1一侧表面的正极凸台102；所述负极凸台101背离所述芯片衬底1一侧的表面具有第一区域以及包围所述第一区域的第二区域，所述正极凸台102位于所述第一区域。
所述光电二极管芯片还包括：位于所述正极凸台102背离所述负极凸台101一侧表面的第一电极环13；以及位于所述第二区域的第二电极环12。
本发明是实例所述光电二极管芯片中，芯片衬底1为非掺杂GaAs衬底，这样通过外延生长工艺在所述芯片衬底的表面形成与之晶格匹配的外延功能层100，可以形成接收速率为10Gbps的光电二极管芯片，并使得光电二极管芯片在小于1公里的范围内接收850nm的光信号，即通信距离小于1公里，扩大了接收速率为10Gbps的光电二极管芯片在小于1公里的范围内接收850nm的光信号。例如，形成的光电二极管芯片的通信距离可以为数百米，如200m、400m、700m或是800m等，可以通过调整光电二极管芯片中一些设计参数，以调整通信距离。
如上述，可以通过外延生长工艺形成所述外延功能层100。所述外延功能层100包括与所述非掺杂GaAs衬底晶格匹配的多层子功能层；所述多层子功能层在垂直于所述芯片衬底1的方向上层叠设置。可以通过MOCVD外延生长设备制备所述外延功能层。
所述多层子功能层包括：在所述芯片衬底1的同一侧依次外延生长的缓冲层2、吸收层3、本征层4以及顶层5；所述顶层5表面设置有接触层6。所述缓冲层2用于形成所述负极凸台101，所述吸收层3、所述本征层4以及所述顶层5用于形成所述正极凸台102；所述接触层6包括位于所述第一电极环13与所述顶层5之间的接触单元，用于减少接触电阻。
所述光电二极管芯片中，芯片衬底1的厚度大于300μm。所述缓冲层2为n型GaAs层；所述吸收层3为n型AlGaAs层；所述本征层4为本征GaAs层；所述顶层5为p型AlGaAs层；所述接触层6为p型GaAs层。其中，所述外延功能层100中，所述吸收层3的掺杂浓度最大，以使得光电二极管芯片能够在短距离内高效的接收850nm的光信号。
可选的，所述外延功能层100中，至少包括如下方式之一：所述缓冲层2的厚度大于2μm，且小于5μm，掺杂浓度大于1×1018cm-3；或，所述吸收层3的掺杂浓度大于1×1017cm-3，厚度大于0.1μm，且小于3μm；或，所述本征层4的厚度范围是2.5μm-5μm，包括端点值；或，所述顶层5的掺杂浓度大于1×1018cm-3，厚度范围是0.5μm-2μm，包括端点值；或，所述接触层6的掺杂浓度大于1×1018cm-3。
所述光电二极管芯片中，所述正极凸台102背离所述负极凸台101的一侧表面为圆形，该圆形的直径范围是40μm-70μm，包括端点值。该圆形半径太小，制备工艺难度较大，影响后续器件级别的耦合效率，太大影响芯片带宽，接收速率达不到10Gbps。在该直径范围内，可以使得制备工艺较为简单，便于后续器件级别的耦合效率，可以保证接收速率达到10Gbps。
所述光电二极管芯片中，所述正极凸台102背离所述负极凸台101的一侧表面包括：通光窗口17以及包围所述通光窗口17的外围区域；所述第一电极环13位于所述外围区域，所述第一电极环13包围所述通光窗口17；所述第二电极环12位于所述第二区域，所述第二电极环12包围所述正极凸台102。
所述光电二极管芯片中，所述芯片衬底1设置所述外延功能层100的一侧表面包括：第三区域以及包围所述第三区域的第四区域；所述外延功能层100位于所述第三区域；所述光电二极管芯片还包括：覆盖所述第四区域、所述负极凸台101以及所述正极凸台102的钝化层7，所述钝化层7对应所述通光窗口17、所述第一电极环13以及所述第二电极环12的位置具有开口。所述第一电极环13通过对应开口与顶层5电连接，所述第二电极环12通过对应的开口与缓冲层2电连接。
所述钝化层7包括至少一层子层，当具有多层子层时，所述子层层叠设置。可选的所述钝化层可以为包括两层子层，该两层子层为氮化硅层和二氧化硅层。可以设置氮化硅层位于朝向所述外延功能层100的一侧。
如图2所示，所述光电二极管芯片还包括：覆盖所述通光窗口17的增透膜9。通过所述增透膜9，可以增加所述通光窗口17位置的光透过率，提高光电二极管芯片的光电转换效率。
所述光电二极管芯片中，所述芯片衬底1背离所述外延功能层100的一侧表面还设置有焊接层18。所述焊接层18可以为Au层。所述焊接层18用于将所述光电二极管芯片固定在一预设载体板上，所述载体板可以为具有焊接层的陶瓷板等。
如图2所示，本发明是实例所述光电二极管芯片中，形成外延功能层100后，在外延功能层100背离芯片衬底1的一侧表面形成接触层6，图案化接触层，形成对应第一电极环13的接触单元，以便于在该接触单元上形成第一电极环13。之后，刻蚀形成正极凸台102以及负极凸台101。再形成钝化层7以及增透膜。在钝化层7上设置有开口，所述开口包括：用于连接第一电极环13的通孔8、用于连接第二电极环12的通孔10以及用于露出所述通光窗口17的通孔。所述通孔8用于露出接触单元，以便于第一电极环13与接触单元电接触。所述通孔10用于露出部分缓冲层2，以便于第二电极环12与该部分缓冲层2电接触。增透膜9对应通孔8的位置具有通孔，以便于第一电极环13与接触单元电接触。
本发明实施例所述光电二极管芯片中，所述第一电极环13连接有一个焊盘15。所述第一电极环13为封闭圆环。所述焊盘15与所述第一电极环13电连接。所述第二电极环12连接有第一焊盘14和第二焊盘16。所述第二电极环12具有开口，该开口用于引出所述焊盘15，该开口的两端分别连接第一焊盘14以及第二焊盘16。所述焊盘15、所述第一焊盘14以及所述第二焊盘16位于同一平面，以便于使得所述光电二极管芯片与跨阻放大器焊接连接。可以设置所述焊盘15、所述第一焊盘14以及所述第二焊盘16均位于第四区域，以使得三者位于同一平面。
第一电极环13与所连接的焊盘构成芯片的正极。第二电极环12与所连接的焊盘构成芯片的负极。
本发明实施例中，可以设置第一电极环13与第二电极环12都是分别连接一个焊盘，以便于使得该光电二极管芯片与其他元件连接。所述其他元件可以为跨阻放大器。
优选的，为了降低与其他元件连接时金属线增加的电感，本发明实施例所述光电二极管芯片中，设置第一电极环13连接有一个焊盘15，第二电极环12连接有第一焊盘14以及第二焊盘16，相对于第一电极环和第二电极环均是一个焊盘的传统结构，本发明实施例所述光电二极管芯片可以降低光电二极管芯片与跨阻放大器连接时的电感。由于第二电极环12连接有两个焊盘，在与跨阻放大器连接时，该两个焊盘可以分别通过一根金属线对应连接跨阻放大器中的一个焊盘，两根金属线为并行方式，相对于现有采用一根金属线的方式，可以大大降低电感。一般的，跨阻放大器中具有三个焊盘用于和光电二极管芯片电连接，第二电极环12设置两个焊盘，第一电极环13设置一个焊盘更容易焊盘的布局引出。
具体的，第二电极环12的两个焊盘可以分别通过一根直径我25μm的金属线与跨阻放大器的两个焊盘对应连接，由于两个金属线采用并行的连接方式，连接后电感L可以如下表示：
其中，l为金属线长度，d为金属线直径，二者单位均为cm，连接后由于金属线引入的电感值L中，相对于传统结构中负极连接一个焊盘采用的一根金属线方式，本发明实施方式中，负极具有两个焊盘，采用两根金属线分别与跨阻放大器的两个焊盘连接，等效于金属线直径增加了一倍，电感值降低约1倍。
本发明实施例所述光电二极管芯片中，采用GaAs材料进行短波波长光信号的传输，可以很好的适应于数据中心短距离传输需求。
通过上述描述可知，本发明实施例所述光电二极管芯片中，采用非掺杂GaAs衬底，在非掺杂GaAs衬底上形成与非掺杂GaAs衬底晶格匹配的外延功能层，可以使得接收速率为10Gbps的光电二极管芯片在小于1公里的范围内接收850nm的光信号，扩大了接收速率为10Gbps的光电二极管芯片在小于1公里的范围内接收850nm的光信号。而且，可以设置第二金属环12具有两个焊盘，以降低以跨阻放大器连接时金属线引入的电感。
基于上述光电二极管芯片实施例，本发明另一实施例还提供了一种制作方法，用于制作上述实施例所述的光电二极管芯片，该制作方法如图3-图12所示，图3-图12为本发明实施例提供的一种制作方法的流程示意图，该制作方法包括：
步骤S11：如图3和图4所示，提供一晶圆50，所述晶圆50包括多个芯片衬底1，相邻芯片衬底1之间具有切割沟道51。
其中，图3为晶圆50的俯视图，图4为图3在P-P’方向的切面图。所述晶圆50为非掺杂GaAs晶圆。晶圆50的厚度大于300μm。这样，每个所述芯片衬底1均为非掺杂GaAs衬底。
步骤S12：如图5和图6所示，在所述晶圆50的一侧表面形成图案化的外延功能层100。
所述外延功能层100对于每个所述芯片衬底1的区域具有位于所述芯片衬底表面的负极凸台101以及位于所述负极凸台101背离所述芯片衬底1一侧表面的正极凸台102；所述负极凸台101背离所述芯片衬底1一侧的表面具有第一区域以及包围所述第一区域的第二区域，所述正极凸台102位于所述第一区域。
该步骤中，所述在所述晶圆50的一侧表面形成图案化的外延功能层100包括：
首先，如图5所示，采用外延生长工艺依次在所述晶圆50的表面形成缓冲层2、吸收层3、本征层4以及顶层5。所述顶层5表面设置有接触层6。同样可以通过外延生长工艺形成所述接触层6。
然后，如图6所示，刻蚀所述吸收层3、所述本征层4以及所述顶层5，形成所述正极凸台102，刻蚀所述缓冲层2，形成所述负极凸台101。在形成正极凸台102之前，刻蚀接触层6，图案化接触层6，图案化后的接触层6包括位于第一电极环13与顶层5之间的接触单元，用于减少接触电阻。
缓冲层2可以为n型GaAs层，厚度大于2μm，且小于5μm，掺杂浓度大于1×1018cm-3。吸收层3为高掺的n型AlGaAs层，掺杂浓度大于1×1017cm-3，厚度大于0.1μm，且小于3μm。本征层4为GaAs层，厚度范围是2.5μm-5μm。顶层5为p型AlGaAs层，掺杂浓度大于1×1018cm-3，厚度范围是0.5μm-2μm。接触层6为p型GaAs层，掺杂浓度大于1×1018cm-3。
可以采用光刻和湿法腐蚀图案化所述接触层6，形成多个与芯片衬底1一一对应的接触单元。其他方式中，还可以通过RIE(反应离子刻蚀)的方法图案化所述接触层6。每个所述芯片衬底对应设置有一个所述接触单元，所述接触单元为环形，该环形中间区域为通光窗口17。
图案化所述接触层6后，可以采用光刻和湿法腐蚀图案化所述吸收层3、所述本征层4以及所述顶层5，形成所述正极凸台102，其他方式中，还可以通过RIE的方法图案化所述吸收层3、所述本征层4以及所述顶层5，形成所述正极凸台102。正极凸台102背离芯片衬底1的一侧表面为圆形，该圆形直径范围是40μm-70μm，该直径太小工艺难度高，影响后续器件级别的耦合效率，太大影响芯片带宽，速率达不到10Gbps。
形成所述正极凸台102后，可以采用相同的工艺方案图案化所述缓冲层2，形成负极凸台101。
步骤S13：如图7-图9所示，形成电极结构。
其中，所述电极结构包括位于所述正极凸台102背离所述负极凸台101一侧表面的第一电极环13以及位于所述第二区域的第二电极环12。
所述正极凸台101背离所述负极凸台101的一侧表面包括：通光窗口17以及包围所述通光窗口17的外围区域。如上述，所述接触层6包括多个与所述芯片衬底1一一对应的接触单元，所述接触单元位于所述外围区域，且包围所述通光窗口17。
该步骤中，所述形成电极结构包括：
首先，形成覆盖所述外延功能层的钝化层7。可以通过PECVD设备在图案化后的外延功能层100表面依次沉积氮化硅层以及二氧化硅层作为钝化层7，钝化层7的厚度大于0.1μm，且小于1μm。
然后，如图7所示，图案化所述钝化层7。在钝化层7表面形成开口，以露出所述通光窗口17，并形成用于连接第一电极环13的通孔8。可以通过光刻剥离以及蒸发工艺，在通孔8内形成欧姆接触层，以进一步降低接触电阻。
最后，如图8和图9所示，在图案化后的所述钝化层7表面，制作所述第一电极环13以及所述第二电极环12。
该步骤中，还包括：在形成电极结构之前，形成覆盖所述通光窗口17的增透膜9。增透膜9还覆盖钝化层7。通过PECVD设备形成增透膜9，厚度大于0.1μm，且小于0.5μm。
增透膜9具有用于设置第一电极环13的通孔11以及用于设置第二电极环12的通孔10。该通孔10贯穿钝化层7以及增透膜9。第一电极环13通过通孔11和通孔8与接触层6电连接。形成增透膜9以后，在形成通孔10的同时，将相邻芯片衬底1之间的增透膜9分离，以便于后续分割晶圆50。
可以首先通过溅射或e-beam(电子束)蒸镀以及光刻剥离的方法，在通孔11以及通孔10内形成欧姆接触层。再通过溅射或e-beam(电子束)蒸镀以及光刻剥离的方法，形成第一电极环13和第二电极环12。
通过相同的导电层在正极凸台102上制备第一电极环13，在负极凸台101上制作第二电极环12，以及两个电极连接的焊盘。第一电极环13通过通孔8和通孔11与接触层6电接触。第二电极环12通过通孔10与缓冲层2电接触。制作电极结构的导电层包括依次层叠设置的Ti层、Pt层以及Au层，Au层位于最外侧。Ti层可以增加与下方材料的结合稳定性，Pt为过渡层，可以增大Ti和Au之间的扩散，提高电极可靠性，避免Au扩散后污染外延功能层100。采用该导电层结构，能够有效降低接触电阻，从而有利于提高芯片带宽。
具体的正负电极的结构可以参考上述实施例描述，在此不再赘述。
步骤S14：如图10-图12所示，基于切割沟道51进行分割，形成多个单粒的光电二极管芯片。
该步骤中，如图10和图11所示，还包括：在分割所述晶圆之前，在所述晶圆50背离所述外延功能层100的一侧表面形成图案化的焊接层18。
首先，如图10所示，形成覆盖晶圆50表面的焊接层18，再如图11所示，将相邻芯片衬底1之间的焊接层18分离，以便于后续对晶圆50进行分割处理。可以通过溅射或是e-beam(电子束)蒸镀形成焊接层18，通过光刻剥离的方法分离相邻芯片衬底1之间的焊接层18。可以通过热阻蒸发工艺在晶圆50表面蒸镀一层Au层作为焊接层18。
在形成焊接层18之前，可以先对晶圆50背离外延功能层100的一侧表面进行减薄处理，使得芯片的整体厚度减至120μm±10μm。
然后，如图12所示，通过切割工艺，分割晶圆50，形成多个单粒光电二极管芯片。
通过上述描述可知，本发明实施例所述制作方法，可以用于制作上述实施例所述光电二极管芯片，制作方法简单，制作成本低。制备的光电二极管芯片采用非掺杂GaAs衬底，在非掺杂GaAs衬底上形成与非掺杂GaAs衬底晶格匹配的外延功能层，可以使得接收速率为10Gbps的光电二极管芯片在小于1公里的范围内接收850nm的光信号，扩大了接收速率为10Gbps的光电二极管芯片在小于1公里的范围内接收850nm的光信号。而且，可以设置第二金属环12具有两个焊盘，以降低以跨阻放大器连接时金属线引入的电感。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种短距离通信高速光电二极管芯片，其特征在于，所述光电二极管芯片包括：
芯片衬底，所述芯片衬底为非掺杂GaAs衬底；
设置在所述芯片衬底一侧表面的外延功能层；其中，所述外延功能层包括与所述非掺杂GaAs衬底晶格匹配的多层子功能层；所述多层子功能层在垂直于所述芯片衬底的方向上层叠设置；
所述多层子功能层包括：缓冲层、吸收层、本征层、顶层以及接触层；其中，所述缓冲层为n型GaAs层；所述吸收层为n型AlGaAs层；所述本征层为本征GaAs层；所述顶层为p型AlGaAs层；所述接触层为p型GaAs层；
所述外延功能层具有位于所述芯片衬底表面的负极凸台以及位于所述负极凸台背离所述芯片衬底一侧表面的正极凸台，其中，所述正极凸台背离所述负极凸台的一侧表面为圆形，所述圆形的直径范围是40μm-70μm，包括端点值；所述负极凸台背离所述芯片衬底一侧的表面具有第一区域以及包围所述第一区域的第二区域，所述正极凸台位于所述第一区域；
位于所述正极凸台背离所述负极凸台一侧表面的第一电极环；
位于所述第二区域的第二电极环。
2.根据权利要求1所述的光电二极管芯片，其特征在于，所述缓冲层、所述吸收层、所述本征层以及所述顶层在所述芯片衬底的同一侧依次外延生长，所述接触层设置于所述顶层表面；
所述缓冲层用于形成所述负极凸台，所述吸收层、所述本征层以及所述顶层用于形成所述正极凸台；
所述接触层包括位于所述第一电极环与所述顶层之间的接触单元，用于减少接触电阻。
3.根据权利要求1所述的光电二极管芯片，其特征在于，所述外延功能层中，至少包括如下方式之一：
所述缓冲层的厚度大于2μm，且小于5μm，掺杂浓度大于1×1018cm-3；
或，所述吸收层的掺杂浓度大于1×1017cm-3，厚度大于0.1μm，且小于3μm；
或，所述本征层的厚度范围是2.5μm-5μm，包括端点值；
或，所述顶层的掺杂浓度大于1×1018cm-3，厚度范围是0.5μm-2μm，包括端点值；
或，所述接触层的掺杂浓度大于1×1018cm-3；
其中，所述吸收层的掺杂浓度最大。
4.根据权利要求1所述的光电二极管芯片，其特征在于，所述正极凸台背离所述负极凸台的一侧表面包括：通光窗口以及包围所述通光窗口的外围区域；
所述第一电极环位于所述外围区域，包围所述通光窗口；
所述第二电极环位于所述第二区域，包围所述正极凸台。
5.根据权利要求1所述的光电二极管芯片，其特征在于，所述芯片衬底设置所述外延功能层的一侧表面包括：第三区域以及包围所述第三区域的第四区域；
所述外延功能层位于所述第三区域；
所述光电二极管芯片还包括：覆盖所述第四区域、所述负极凸台以及所述正极凸台的钝化层，所述钝化层对应通光窗口、所述第一电极环以及所述第二电极的位置具有开口。
6.一种短距离通信高速光电二极管芯片的制作方法，其特征在于，所述制作方法包括：
提供一晶圆，所述晶圆包括多个芯片衬底，相邻芯片衬底之间具有切割沟道；所述晶圆为非掺杂GaAs晶圆；
在所述晶圆的一侧表面形成图案化的外延功能层，其中，所述外延功能层包括与非掺杂GaAs衬底晶格匹配的多层子功能层，所述多层子功能层包括缓冲层、吸收层、本征层、顶层以及接触层，所述缓冲层为n型GaAs层；所述吸收层为n型AlGaAs层；所述本征层为本征GaAs层；所述顶层为p型AlGaAs层；所述接触层为p型GaAs层；所述外延功能层对于每个所述芯片衬底的区域具有位于所述芯片衬底表面的负极凸台以及位于所述负极凸台背离所述芯片衬底一侧表面的正极凸台，其中，所述正极凸台背离所述负极凸台的一侧表面为圆形，所述圆形的直径范围是40μm-70μm，包括端点值；所述负极凸台背离所述芯片衬底一侧的表面具有第一区域以及包围所述第一区域的第二区域，所述正极凸台位于所述第一区域；
形成电极结构，所述电极结构包括位于所述正极凸台背离所述负极凸台一侧表面的第一电极环以及位于所述第二区域的第二电极环；
基于切割沟道进行分割，形成多个单粒的光电二极管芯片。
7.根据权利要求6所述的制作方法，其特征在于，所述在所述晶圆的一侧表面形成图案化的外延功能层包括：
采用外延生长工艺依次在所述晶圆的表面形成缓冲层、吸收层、本征层以及顶层；
刻蚀所述吸收层、所述本征层以及所述顶层，形成所述正极凸台，刻蚀所述缓冲层，形成所述负极凸台；
其中，所述顶层表面设置有接触层；所述接触层包括位于所述第一电极环与所述顶层之间的接触单元，用于减少接触电阻。
8.根据权利要求7所述的制作方法，其特征在于，所述正极凸台背离所述负极凸台的一侧表面包括：通光窗口以及包围所述通光窗口的外围区域；所述接触层包括多个与所述芯片衬底一一对应的接触单元，所述接触单元位于所述外围区域，且包围所述通光窗口；
所述形成电极结构包括：
形成覆盖所述外延功能层的钝化层；
图案化所述钝化层；
在图案化后的所述钝化层表面，制作所述第一电极环以及所述第二电极环。
9.根据权利要求6所述的制作方法，其特征在于，还包括：
在分割所述晶圆之前，在所述晶圆背离所述外延功能层的一侧表面形成图案化的焊接层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810871585.2A CN109244152B (zh) | 2018-08-02 | 2018-08-02 | 一种短距离通信高速光电二极管芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810871585.2A CN109244152B (zh) | 2018-08-02 | 2018-08-02 | 一种短距离通信高速光电二极管芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109244152A CN109244152A (zh) | 2019-01-18 |
| CN109244152B true CN109244152B (zh) | 2023-09-29 |
Family
ID=65072784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810871585.2A Active CN109244152B (zh) | 2018-08-02 | 2018-08-02 | 一种短距离通信高速光电二极管芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109244152B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109216477B (zh) * | 2018-08-02 | 2024-04-12 | 芯思杰技术(深圳)股份有限公司 | 双负极光电二极管芯片及其制作方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101183691A (zh) * | 2007-11-30 | 2008-05-21 | 中山大学 | 半导体光电探测器芯片结构 |
| DE102007006211B3 (de) * | 2007-02-08 | 2008-07-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Heteroübergang-pin-Photodiode und deren Verwendung |
| CN101383388A (zh) * | 2007-09-05 | 2009-03-11 | 中国科学院微电子研究所 | 一种接收有源区位于斜面上的光电探测器的制造方法 |
| CN102332456A (zh) * | 2011-10-11 | 2012-01-25 | 清华大学 | 光探测器集成器件及制备方法 |
| CN103996737A (zh) * | 2014-05-07 | 2014-08-20 | 中山大学 | 一种吸收、倍增层分离且具有滤波功能的可见光雪崩光电探测器 |
| CN105679896A (zh) * | 2016-03-28 | 2016-06-15 | 扬州乾照光电有限公司 | 一种砷化镓基底低亮度黄光发光二极管芯片及其制作方法 |
| CN105957918A (zh) * | 2016-07-04 | 2016-09-21 | 中国科学院半导体研究所 | 一种双通道宽光谱探测器及其制备方法 |
| CN107170847A (zh) * | 2017-05-16 | 2017-09-15 | 中国科学院半导体研究所 | 基于AlInAsSb体材料作倍增区的雪崩光电二极管及其制备方法 |
| CN107611195A (zh) * | 2017-08-03 | 2018-01-19 | 天津大学 | 吸收层变掺杂InGaAs雪崩光电二极管及制备方法 |
| CN108110081A (zh) * | 2018-02-01 | 2018-06-01 | 北京径科技有限公司 | 新型异质结雪崩光电二极管 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7723206B2 (en) * | 2007-12-05 | 2010-05-25 | Fujifilm Corporation | Photodiode |
| TW201001736A (en) * | 2008-06-19 | 2010-01-01 | Univ Nat Central | A high-speed avalanche photodiode |
| JP5414415B2 (ja) * | 2009-08-06 | 2014-02-12 | 株式会社日立製作所 | 半導体受光素子及びその製造方法 |
| US10446700B2 (en) * | 2013-05-22 | 2019-10-15 | W&Wsens Devices, Inc. | Microstructure enhanced absorption photosensitive devices |
| EP2808908B1 (en) * | 2013-05-31 | 2023-04-19 | Mellanox Technologies, Ltd. | High-speed photodetector |
-
2018
- 2018-08-02 CN CN201810871585.2A patent/CN109244152B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007006211B3 (de) * | 2007-02-08 | 2008-07-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Heteroübergang-pin-Photodiode und deren Verwendung |
| CN101383388A (zh) * | 2007-09-05 | 2009-03-11 | 中国科学院微电子研究所 | 一种接收有源区位于斜面上的光电探测器的制造方法 |
| CN101183691A (zh) * | 2007-11-30 | 2008-05-21 | 中山大学 | 半导体光电探测器芯片结构 |
| CN102332456A (zh) * | 2011-10-11 | 2012-01-25 | 清华大学 | 光探测器集成器件及制备方法 |
| CN103996737A (zh) * | 2014-05-07 | 2014-08-20 | 中山大学 | 一种吸收、倍增层分离且具有滤波功能的可见光雪崩光电探测器 |
| CN105679896A (zh) * | 2016-03-28 | 2016-06-15 | 扬州乾照光电有限公司 | 一种砷化镓基底低亮度黄光发光二极管芯片及其制作方法 |
| CN105957918A (zh) * | 2016-07-04 | 2016-09-21 | 中国科学院半导体研究所 | 一种双通道宽光谱探测器及其制备方法 |
| CN107170847A (zh) * | 2017-05-16 | 2017-09-15 | 中国科学院半导体研究所 | 基于AlInAsSb体材料作倍增区的雪崩光电二极管及其制备方法 |
| CN107611195A (zh) * | 2017-08-03 | 2018-01-19 | 天津大学 | 吸收层变掺杂InGaAs雪崩光电二极管及制备方法 |
| CN108110081A (zh) * | 2018-02-01 | 2018-06-01 | 北京径科技有限公司 | 新型异质结雪崩光电二极管 |
Non-Patent Citations (2)
| Title |
|---|
| "long wavelength MSM photodetectors fabricated on InGaNAs;Gouin Francois等;《SEMICONDUCTOR PHOTODETECTORS III》;第6119卷;全文 * |
| 一种850nm单片集成光接收机前端;冯欧等;《固体电子学研究与进展》;第27卷(第3期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109244152A (zh) | 2019-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10468543B2 (en) | Microstructure enhanced absorption photosensitive devices | |
| US10446700B2 (en) | Microstructure enhanced absorption photosensitive devices | |
| US6740861B2 (en) | Photodetector and method having a conductive layer with etch susceptibility different from that of the semiconductor substrate | |
| US6399967B1 (en) | Device for selectively detecting light by wavelengths | |
| US11749772B2 (en) | Photodetector, manufacturing method thereof, and lidar system | |
| WO2019089437A1 (en) | Microstructure enhanced absorption photosensitive devices | |
| CN112490302B (zh) | 一种多电极的高速光电探测器及其制备方法 | |
| CN112534590A (zh) | 光电探测器及其制造方法 | |
| US7875905B2 (en) | Semiconductor optical receiver device, optical receiver module, and method for manufacturing semiconductor optical receiver device | |
| CN109244152B (zh) | 一种短距离通信高速光电二极管芯片及其制作方法 | |
| CN109216477B (zh) | 双负极光电二极管芯片及其制作方法 | |
| TWI818027B (zh) | 通用寬頻帶光偵測器設計以及製造製程 | |
| JP2008010776A (ja) | 半導体受光素子、それを備えた光電変換回路およびそれらの製造方法 | |
| CN108305882A (zh) | 全集成的雪崩光电二极管接收器 | |
| CN110854141A (zh) | 一种单片集成型平衡光电探测器芯片及制作方法 | |
| US20060039429A1 (en) | Device for bi-directional optical communication and method for fabricating the same | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| CN208596681U (zh) | 一种双负极光电二极管芯片 | |
| JPH0582829A (ja) | 半導体受光素子 | |
| CN208596680U (zh) | 一种短距离通信高速光电二极管芯片 | |
| CN211320113U (zh) | 一种芯片 | |
| KR101066604B1 (ko) | 아발란치 포토 다이오드의 제조 방법 | |
| JP3674255B2 (ja) | 受光素子の製造方法 | |
| JP2005129789A (ja) | 半導体受光素子 | |
| JP2005129776A (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 518000 4th Floor, Building A5, Nanshan Zhiyuan, 1001 Xueyuan Avenue, Nanshan District, Shenzhen City, Guangdong Province Applicant after: Core technology (Shenzhen) Co.,Ltd. Address before: 518000 4th Floor, Building A5, Nanshan Zhiyuan, 1001 Xueyuan Avenue, Nanshan District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN PHOGRAIN INTELLIGENT SENSING TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |