CN110212069A - 发光二极管芯片及其制作方法 - Google Patents
发光二极管芯片及其制作方法 Download PDFInfo
- Publication number
- CN110212069A CN110212069A CN201910311396.4A CN201910311396A CN110212069A CN 110212069 A CN110212069 A CN 110212069A CN 201910311396 A CN201910311396 A CN 201910311396A CN 110212069 A CN110212069 A CN 110212069A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- emitting diode
- light
- type layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 347
- 238000002161 passivation Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910021389 graphene Inorganic materials 0.000 claims description 4
- 230000003760 hair shine Effects 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims 1
- 230000006798 recombination Effects 0.000 abstract description 12
- 238000005215 recombination Methods 0.000 abstract description 7
- 230000005611 electricity Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 3
- 238000004020 luminiscence type Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管芯片及其制作方法，属于发光二极管领域。所述发光二极管芯片包括：衬底和顺次层叠在所述衬底上的N型层、有效发光层和P型层，所述有效发光层包括发光层中心区域和发光层边界区域，所述发光层边界区域围绕所述发光层中心区域，所述P型层覆盖在所述发光层中心区域上，所述P型层在所述有效发光层所在平面的投影与所述发光层中心区域重合。通过所述发光二极管芯片，能够减少或者消除载流子通过有效发光层边界漏电或者产生非辐射复合。
Description
技术领域
本发明涉及发光二极管领域，特别涉及一种发光二极管芯片及其制作方法。
背景技术
为了制作独立单颗的LED(Light Emitting Diode，发光二极管)芯片，需要对外延层进行ICP(Inductively Coupled Plasma，感应耦合等离子体)刻蚀，以刻蚀出单颗芯片的有效发光区域；或者，对LED外延片进行深刻蚀，以刻蚀出单颗独立的芯片。
刻蚀时会对芯片四周边界造成破坏，形成一定的漏电通道和非辐射复合中心，载流子进入漏电通道和非辐射复合中心将产生边界效应。边界效应表现在LED芯片性能上就是光效的降低。随着LED芯片尺寸的缩小，特别是mini LED甚至micro LED芯片，芯片四周的面积比芯片的有效发光面的面积更大，芯片光效的降低将更加明显。
发明内容
本发明实施例提供了一种发光二极管芯片及其制作方法，能够减少或者消除载流子通过有效发光层边界漏电或者产生非辐射复合。所述技术方案如下：
一方面，提供了一种发光二极管芯片，所述发光二极管芯片包括：
衬底和顺次层叠在所述衬底上的N型层、有效发光层和P型层，所述有效发光层包括发光层中心区域和发光层边界区域，所述发光层边界区域围绕所述发光层中心区域，所述P型层覆盖在所述发光层中心区域上，所述P型层在所述有效发光层所在平面的投影与所述发光层中心区域重合。
可选地，所述发光层中心区域为方形区域，所述发光层边界区域为回字形区域，所述发光层边界区域的宽度为0.1-2μm，所述P型层的宽度为1-1000μm。
可选地，所述发光二极管芯片还包括绝缘层，所述绝缘层围绕所述P型层、且与所述P型层接触，所述绝缘层的高度与所述P型层的高度相同，所述绝缘层覆盖在所述发光层边界区域上，所述绝缘层在所述有效发光层所在平面的投影位于所述发光层边界区域内。
可选地，所述P型层为P型GaN层，所述绝缘层为呈高阻状态的P型GaN层。
可选地，所述发光二极管芯片还包括透明导电层，所述P型层包括P型层中心区域和P型层边界区域，所述P型层边界区域围绕所述P型层中心区域，所述透明导电层覆盖在所述P型层中心区域上，所述透明导电层在所述P型层所在平面的投影位于所述P型层中心区域内。
可选地，所述透明导电层的材质为ITO，GZO，AZO或者石墨烯。
可选地，所述发光二极管芯片还包括钝化保护层，所述钝化保护层覆盖在所述透明导电层、所述P型层边界区域、以及所述绝缘层上。
另一方面，提供了一种发光二极管芯片的制作方法，所述方法包括：
提供发光二极管芯片坯，所述发光二极管芯片坯包括衬底和顺次层叠在所述衬底上的N型层、有效发光层和P型层，所述P型层在所述有效发光层所在平面的投影与所述有效发光层重合；
对所述P型层进行处理，得到发光二极管芯片，所述有效发光层包括发光层中心区域和发光层边界区域，所述发光层边界区域围绕所述发光层中心区域，处理后的P型层覆盖在所述发光层中心区域上，所述处理后的P型层在所述有效发光层所在平面的投影与所述发光层中心区域重合。
可选地，所述对所述P型层进行处理，包括：
制作掩膜层，以使目标区域暴露在所述掩膜层外，所述掩膜层覆盖在所述P型层上，所述目标区域为所述P型层中除中心区域外的外围区域；
对所述目标区域进行刻蚀，以去除所述目标区域；
去除所述掩膜层。
可选地，所述对所述P型层进行处理，包括：
制作掩膜层，以使目标区域暴露在所述掩膜层外，所述掩膜层覆盖在所述P型层上，所述目标区域为所述P型层中除中心区域外的外围区域；
对所述目标区域进行绝缘处理，以使所述目标区域形成呈高阻状态的绝缘层；
去除所述掩膜层。
本发明实施例提供的技术方案带来的有益效果是：通过有效发光层分为发光层中心区域、以及围绕发光层中心区域的发光层边界区域，而P型层覆盖在发光层中心区域上，并且，P型层在有效发光层所在平面的投影与发光层中心区域重合，即整个P型层仅与有效发光层的中心区域相对；当电流通过发光二极管芯片时，P型层中的空穴将直接进入到相对的有效发光层的中心区域与电子复合发光，而不会进入到有效发光层的边界区域，从而避免空穴进入到分布于边界区域的漏电通道以及非辐射复合中心，这样，进入有效发光层的中心区域的空穴数量增多，减少非辐射复合发光的发生，进而提高了发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管芯片的结构示意图；
图2是本发明实施例提供的发光层边界区域横截面的示意图；
图3是本发明实施例提供的一种发光二极管芯片的结构示意图；
图4是本发明实施例提供的一种发光二极管芯片的结构示意图；
图5是本发明实施例提供的一种发光二极管芯片的制作方法的流程图；
图6是本发明实施例提供的一种发光二极管芯片的制作方法的流程图。
附图中，1衬底、2N型层、3有效发光层、31发光层中心区域、32发光层边界区域、4P型层、41P型层中心区域、42P型层边界区域、5透明导电层、6钝化保护层、7N电极、8P电极、9绝缘层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1示出了本发明实施例提供的一种发光二极管芯片。参见图1，该发光二极管芯片包括：衬底1和顺次层叠在衬底1上的N型层2、有效发光层3和P型层4。有效发光层3包括发光层中心区域31和发光层边界区域32，发光层边界区域32围绕发光层中心区域31。P型层4覆盖在发光层中心区域31上，P型层4在有效发光层3所在平面的投影与发光层中心区域31重合。
通过有效发光层3分为发光层中心区域31、以及围绕发光层中心区域31的发光层边界区域32，而P型层4覆盖在发光层中心区域31上，并且，P型层4在有效发光层3所在平面的投影与发光层中心区域31重合，即整个P型层4仅与有效发光层3的中心区域相对；当电流通过发光二极管芯片时，P型层4中的空穴将直接进入到相对的有效发光层3的中心区域与电子复合发光，而不会进入到有效发光层3的边界区域，从而避免空穴进入到分布于边界区域的漏电通道以及非辐射复合中心，这样，进入有效发光层3的中心区域的空穴数量增多，减少非辐射复合发光的发生，进而提高了发光效率。
示例性地，发光层中心区域31为方形区域，发光层边界区域32为回字形区域，发光层边界区域32的宽度为0.1-2μm，P型层4的宽度、以及发光层中心区域31的宽度相同且为1-1000μm。
参见图1，x方向为发光二极管芯片的横向，y方向为发光二极管芯片的纵向，横向与纵向垂直。发光层边界区域32的宽度是指，发光层边界区域32在横向x方向上的截面(横截面)的宽度。图2为发光层边界区域横截面的示意图，W为发光层边界区域32的宽度。类似地，P型层4的宽度是指，P型层4的横截面的宽度。需要说明的是，当P型层4的横截面的四条边长度不一致时，横截面的宽度指较短的两条边的长度。
在一种实施方式中，参见图3，发光二极管芯片还包括透明导电层5，P型层4包括P型层中心区域41和P型层边界区域42，P型层边界区域42围绕P型层中心区域41，透明导电层5覆盖在P型层中心区域41上，透明导电层5在P型层4所在平面的投影位于P型层中心区域41内。
透明导电层5用于，起到电流横向扩展的作用、以及和P型层4形成良好的欧姆接触。透明导电层5的材质为ITO、GZO、AZO或者石墨烯。
示例性地，参见图3，发光二极管芯片还包括钝化保护层6，钝化保护层6覆盖在透明导电层5和P型层边界区域42上。
钝化保护层6起钝化和保护作用。本发明实施例中的钝化保护层6在倒装芯片结构中通常做成高反射率的材料，可由多层TiO2、SiO2、HfO2、或Ta2O5等绝缘透明的氧化物薄膜组成。本发明实施例中的钝化保护层6在正装芯片结构中通常做成高透过率的材料，可由单层SiO2或Si3N4等绝缘透明的薄膜组成。综上，钝化保护层6的材质为TiO2、SiO2、HfO2、Ta2O5、以及Si3N4中的任何一种。
示例性地，以正装结构的芯片为例，参见图3，发光二极管芯片还包括N电极7和P电极8。N电极7设置在N型层2上，P电极8设置在P型层4上且位于透明导电层5上。本发明实施例中N电极7和P电极8均可由单层或者多层Cr、Al、Ag、Ti、Ni、Pt、Cu、Au、Au、Sn、或In等复合形成。
在另一种实施方式中，参见图4，发光二极管芯片还包括绝缘层9，绝缘层9围绕P型层4、且与P型层4接触，绝缘层9的高度与P型层4的高度相同，绝缘层9覆盖在发光层边界区域32上，绝缘层9在有效发光层3所在平面的投影位于发光层边界区域32内。
其中，绝缘层9的高度是指，绝缘层9在纵向y方向的长度。类似地，P型层4的高度是指，P型层4在纵向y方向的长度。
通过在P型层4的四周设置绝缘层9，绝缘层9为P型层4的高绝缘性的边界，这样也能阻止载流子向有效发光层3的边界区域扩散，提升载流子的注入效率，最终提升光效。
示例性地，绝缘层9的材质可以是二氧化硅、氮化硅和氧化铝等绝缘材料。
其中，该发光二极管芯片为GaN基发光二极管芯片，示例性地，衬底1可以是蓝宝石衬底，N型层2可以是N型GaN层，有效发光层3可以是InGaN/GaN超晶格结构，P型层4可以是P型GaN层。基于此，示例性地，P型层4为P型GaN层，绝缘层9为呈高阻状态的P型GaN层。这样，绝缘层9可以直接对P型GaN层进行绝缘处理得到，不需要重新制作，易于实现。
示例性地，基于绝缘层9的设计，参见图4，钝化保护层6可以覆盖在透明导电层5、P型层边界区域42、以及绝缘层9上。
需要说明的是，本发明实施例提供的发光二极管芯片包括但不限于正装结构、倒装结构和垂直结构的LED芯片，特别是微缩型LED芯片，例如mini LED或者micro LED芯片。
图5示出了本发明实施例提供的一种发光二极管芯片的制作方法，参见图5，该方法流程包括如下步骤。
步骤101、提供发光二极管芯片坯。
其中，发光二极管芯片坯包括衬底和顺次层叠在衬底上的N型层、有效发光层和P型层，P型层在有效发光层所在平面的投影与有效发光层重合。
步骤102、对P型层进行处理，得到发光二极管芯片。
其中，有效发光层包括发光层中心区域和发光层边界区域，发光层边界区域围绕发光层中心区域，处理后的P型层覆盖在发光层中心区域上，处理后的P型层在有效发光层所在平面的投影与发光层中心区域重合。
在步骤101中，发光二极管芯片坯可以由发光二极管外延片裂片得到。
在步骤102中，本发明实施例提供两种P型层的处理方式。
第一种处理方式包括如下步骤。
第一步、制作掩膜层，以使目标区域暴露在掩膜层外。
其中，掩膜层覆盖在P型层上，目标区域为P型层中除中心区域外的外围区域。
第二步、对目标区域进行刻蚀，以去除目标区域。
其中，刻蚀可以采用ICP刻蚀。
第三步、去除掩膜层。
通过第一种处理方式得到的LED芯片为图1或图3示出的LED芯片。
示例性地，第一种处理方式还可以包括第四步。
第四步、在目标区域所在位置制作绝缘层。
其中，绝缘层的大小与目标区域的P型层的大小相同。绝缘层的材质可以是二氧化硅、氮化硅和氧化铝等绝缘材料。
第二种处理方式包括如下步骤。
步骤A、制作掩膜层，以使目标区域暴露在掩膜层外。
其中，掩膜层覆盖在P型层上，目标区域为P型层中除中心区域外的外围区域。
步骤B、对目标区域进行绝缘处理，以使目标区域形成呈高阻状态的绝缘层。
绝缘处理方式包括离子注入、以及等离子吹扫等工艺。通过绝缘处理，目标区域将形成高绝缘性，即呈高阻状态的绝缘区域。
步骤C、去除掩膜层。
通过第二种处理方式得到的LED芯片为图4示出的LED芯片。
示例性地，参见图6，该方法流程还可以包括步骤103-105。
步骤103、在P型层上制作透明导电层。
透明导电层的材质为ITO、GZO、AZO或者石墨烯。
步骤104、在芯片表面制作钝化保护层。
钝化保护层的材质为TiO2、SiO2、HfO2、Ta2O5、以及Si3N4中的任何一种。
步骤105、制作P电极和N电极。
N电极设置在N型层上，P电极设置在P型层上且位于透明导电层上。本发明实施例中N电极和P电极均可由单层或者多层Cr、Al、Ag、Ti、Ni、Pt、Cu、Au、Au、Sn、或In等复合形成。
本发明实施例通过有效发光层分为发光层中心区域、以及围绕发光层中心区域的发光层边界区域，而P型层覆盖在发光层中心区域上，并且，P型层在有效发光层所在平面的投影与发光层中心区域重合，即整个P型层仅与有效发光层的中心区域相对；当电流通过发光二极管芯片时，P型层中的空穴将直接进入到相对的有效发光层的中心区域与电子复合发光，而不会进入到有效发光层的边界区域，从而避免空穴进入到分布于边界区域的漏电通道以及非辐射复合中心，这样，进入有效发光层的中心区域的空穴数量增多，减少非辐射复合发光的发生，进而提高了发光效率。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种发光二极管芯片，其特征在于，所述发光二极管芯片包括：衬底和顺次层叠在所述衬底上的N型层、有效发光层和P型层，所述有效发光层包括发光层中心区域和发光层边界区域，所述发光层边界区域围绕所述发光层中心区域，所述P型层覆盖在所述发光层中心区域上，所述P型层在所述有效发光层所在平面的投影与所述发光层中心区域重合。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述发光层中心区域为方形区域，所述发光层边界区域为回字形区域，所述发光层边界区域的宽度为0.1-2μm，所述P型层的宽度为1-1000μm。
3.根据权利要求1所述的发光二极管芯片，其特征在于，所述发光二极管芯片还包括绝缘层，所述绝缘层围绕所述P型层、且与所述P型层接触，所述绝缘层的高度与所述P型层的高度相同，所述绝缘层覆盖在所述发光层边界区域上，所述绝缘层在所述有效发光层所在平面的投影位于所述发光层边界区域内。
4.根据权利要求3所述的发光二极管芯片，其特征在于，所述P型层为P型GaN层，所述绝缘层为呈高阻状态的P型GaN层。
5.根据权利要求3所述的发光二极管芯片，其特征在于，所述发光二极管芯片还包括透明导电层，所述P型层包括P型层中心区域和P型层边界区域，所述P型层边界区域围绕所述P型层中心区域，所述透明导电层覆盖在所述P型层中心区域上，所述透明导电层在所述P型层所在平面的投影位于所述P型层中心区域内。
6.根据权利要求5所述的发光二极管芯片，其特征在于，所述透明导电层的材质为ITO、GZO、AZO或者石墨烯。
7.根据权利要求5所述的发光二极管芯片，其特征在于，所述发光二极管芯片还包括钝化保护层，所述钝化保护层覆盖在所述透明导电层、所述P型层边界区域、以及所述绝缘层上。
8.一种发光二极管芯片的制作方法，其特征在于，所述方法包括：
提供发光二极管芯片坯，所述发光二极管芯片坯包括衬底和顺次层叠在所述衬底上的N型层、有效发光层和P型层，所述P型层在所述有效发光层所在平面的投影与所述有效发光层重合；
对所述P型层进行处理，得到发光二极管芯片，所述有效发光层包括发光层中心区域和发光层边界区域，所述发光层边界区域围绕所述发光层中心区域，处理后的P型层覆盖在所述发光层中心区域上，所述处理后的P型层在所述有效发光层所在平面的投影与所述发光层中心区域重合。
9.根据权利要求8所述的方法，其特征在于，所述对所述P型层进行处理，包括：
制作掩膜层，以使目标区域暴露在所述掩膜层外，所述掩膜层覆盖在所述P型层上，所述目标区域为所述P型层中除中心区域外的外围区域；
对所述目标区域进行刻蚀，以去除所述目标区域；
去除所述掩膜层。
10.根据权利要求8所述的方法，其特征在于，所述对所述P型层进行处理，包括：
制作掩膜层，以使目标区域暴露在所述掩膜层外，所述掩膜层覆盖在所述P型层上，所述目标区域为所述P型层中除中心区域外的外围区域；
对所述目标区域进行绝缘处理，以使所述目标区域形成呈高阻状态的绝缘层；
去除所述掩膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910311396.4A CN110212069B (zh) | 2019-04-18 | 2019-04-18 | 发光二极管芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910311396.4A CN110212069B (zh) | 2019-04-18 | 2019-04-18 | 发光二极管芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110212069A true CN110212069A (zh) | 2019-09-06 |
| CN110212069B CN110212069B (zh) | 2020-11-10 |
Family
ID=67785370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910311396.4A Active CN110212069B (zh) | 2019-04-18 | 2019-04-18 | 发光二极管芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110212069B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446335A (zh) * | 2020-03-24 | 2020-07-24 | 京东方科技集团股份有限公司 | 一种发光二极管及其制备方法 |
| CN113594329A (zh) * | 2021-07-29 | 2021-11-02 | 河北工业大学 | 一种抑制SRH非辐射复合的Micro LED器件及制备方法 |
| WO2022052560A1 (zh) * | 2020-09-11 | 2022-03-17 | 成都辰显光电有限公司 | 微发光二极管芯片及其制备方法、显示面板 |
| WO2022252476A1 (zh) * | 2021-05-31 | 2022-12-08 | 京东方科技集团股份有限公司 | 发光器件、发光基板和发光器件的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130241A (zh) * | 2010-01-15 | 2011-07-20 | 晶元光电股份有限公司 | 发光二极管阵列结构及其制造方法 |
| WO2017112490A1 (en) * | 2015-12-22 | 2017-06-29 | Sxaymiq Technologies Llc | Led sidewall processing to mitigate non-radiative recombination |
| CN107863431A (zh) * | 2016-09-21 | 2018-03-30 | 丰田合成株式会社 | 发光元件 |
-
2019
- 2019-04-18 CN CN201910311396.4A patent/CN110212069B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130241A (zh) * | 2010-01-15 | 2011-07-20 | 晶元光电股份有限公司 | 发光二极管阵列结构及其制造方法 |
| WO2017112490A1 (en) * | 2015-12-22 | 2017-06-29 | Sxaymiq Technologies Llc | Led sidewall processing to mitigate non-radiative recombination |
| CN107863431A (zh) * | 2016-09-21 | 2018-03-30 | 丰田合成株式会社 | 发光元件 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446335A (zh) * | 2020-03-24 | 2020-07-24 | 京东方科技集团股份有限公司 | 一种发光二极管及其制备方法 |
| CN111446335B (zh) * | 2020-03-24 | 2021-12-14 | 京东方科技集团股份有限公司 | 一种发光二极管及其制备方法 |
| WO2022052560A1 (zh) * | 2020-09-11 | 2022-03-17 | 成都辰显光电有限公司 | 微发光二极管芯片及其制备方法、显示面板 |
| WO2022252476A1 (zh) * | 2021-05-31 | 2022-12-08 | 京东方科技集团股份有限公司 | 发光器件、发光基板和发光器件的制作方法 |
| CN113594329A (zh) * | 2021-07-29 | 2021-11-02 | 河北工业大学 | 一种抑制SRH非辐射复合的Micro LED器件及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110212069B (zh) | 2020-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110212069A (zh) | 发光二极管芯片及其制作方法 | |
| EP2156478B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| CN101656260B (zh) | 一种抗静电氮化镓基发光器件及其制作方法 | |
| CN101789478B (zh) | 一种发光二极管芯片及其制造方法 | |
| US20070221927A1 (en) | Light-emitting diode and method for manufacturing the same | |
| CN105185883A (zh) | 侧壁粗化的AlGaInP基LED及其制造方法 | |
| US20050230700A1 (en) | Flip chip light emitting diode with micromesas and a conductive mesh | |
| US20140038320A1 (en) | Method of manufacturing a light emitting diode | |
| CN108133999B (zh) | 一种led芯片结构及其制备方法 | |
| TWI437737B (zh) | 發光二極體結構及其製造方法 | |
| CN105702820A (zh) | 表面覆盖ITO的反极性AlGaInP基LED及其制造方法 | |
| CN105514230B (zh) | GaN基LED垂直芯片结构及其制备方法 | |
| US20120241803A1 (en) | Semiconductor light emitting device and method for manufacturing same | |
| CN102270714A (zh) | 发光二极管芯片的制备方法 | |
| JP2007042857A (ja) | 半導体発光素子と半導体素子の製造方法及び半導体発光装置 | |
| CN103647010B (zh) | 一种大功率led芯片的制作方法 | |
| TWI446571B (zh) | 發光二極體晶片及其製作方法 | |
| US20120168797A1 (en) | Light emitting diode chip and method for manufacturing the same | |
| TW201340388A (zh) | 發光二極體晶粒及其製造方法 | |
| US9130108B2 (en) | Light-emitting diode and method for manufacturing thereof | |
| EP2276078A2 (en) | Light-emitting element and a production method therefor | |
| CN108718030A (zh) | 一种低电阻、低热阻的氮化物半导体微腔激光器结构及其制备方法 | |
| CN110265534B (zh) | 一种半导体结构 | |
| US8823020B2 (en) | Light emitting diode | |
| Lee et al. | High-brightness InGaN–GaN flip-chip light-emitting diodes with triple-light scattering layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |