CN113594329A - 一种抑制SRH非辐射复合的Micro LED器件及制备方法 - Google Patents
一种抑制SRH非辐射复合的Micro LED器件及制备方法 Download PDFInfo
- Publication number
- CN113594329A CN113594329A CN202110863744.6A CN202110863744A CN113594329A CN 113594329 A CN113594329 A CN 113594329A CN 202110863744 A CN202110863744 A CN 202110863744A CN 113594329 A CN113594329 A CN 113594329A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor material
- type
- type semiconductor
- transmission layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005215 recombination Methods 0.000 title claims abstract description 35
- 230000006798 recombination Effects 0.000 title claims abstract description 35
- 230000002401 inhibitory effect Effects 0.000 title claims abstract description 16
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 183
- 239000004065 semiconductor Substances 0.000 claims abstract description 182
- 230000005540 biological transmission Effects 0.000 claims abstract description 86
- 230000000670 limiting effect Effects 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 238000009413 insulation Methods 0.000 claims abstract description 12
- 229910002601 GaN Inorganic materials 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 22
- 238000001259 photo etching Methods 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 238000001704 evaporation Methods 0.000 claims description 8
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910017083 AlN Inorganic materials 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 3
- 229910003465 moissanite Inorganic materials 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 239000002070 nanowire Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 20
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 230000002829 reductive effect Effects 0.000 description 16
- 239000000969 carrier Substances 0.000 description 8
- 230000007480 spreading Effects 0.000 description 8
- 238000003892 spreading Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910004541 SiN Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明为一种抑制SRH非辐射复合的MicroLED器件及制备方法。该器件的外延结构沿着外延生长方向依次包括衬底、缓冲层、第一N‑型半导体材料层和第二N‑型半导体材料层；第二N‑型半导体材料层上依次覆盖有多量子阱层、P‑型电流阻挡层、P‑型半导体材料传输层；每个P‑型半导体材料传输层的中心覆盖有P‑型重掺杂半导体材料传输层；P‑型半导体材料传输层上的非P‑型重掺杂半导体材料传输层区域，覆盖有绝缘限制层，绝缘限制层和半导体材料传输层的上表面，为电流扩展层。本发明可实现更好的电流限制作用，降低MicroLED器件侧壁缺陷引起的SRH非辐射复合，提高器件的空穴注入效率和外量子效率(EQE)。
Description
技术领域
本发明的技术方案涉及半导体器件,具体地说是一种微型半导体发光二极管(Micro LED)及其制备方法。
背景技术
当前，由于智能手机、平板电脑的快速更迭以及高分辨率显示设备的需求增加，人们对高性能显示器的需求越来越大。自上世纪末至今，显示技术一直在不断发展。现如今，主流的显示屏幕主要分为两种：一种是液晶显示器(LCD)，它具有寿命长、成本低、便携度高以及亮度高的特点，但是存在转换效率差以及色彩饱和度和对比度低的问题；另一种是有机发光二极管(OLED)技术，OLED具有自发光和高对比度的特性，但在亮度以及使用寿命上还存有一定的缺陷。为了弥补LCD和OLED显示技术的不足，在亮度、寿命、分辨率和效率等方面更具备优势性的Micro LED(μLED)成为显示领域的研究热点。
Micro LED的应用主要集中在智能手表、便携式显示、笔记本电脑、微型投影显示器、增强现实(AR)和虚拟现实(VR)等新兴显示技术上。但由于μLED的尺寸很小，只有几十微米，甚至几微米，因此随着μLED芯片的单个像素点尺寸的减小，在器件表面缺陷引起的非辐射(SRH)复合对器件的外量子效率的影响愈发严重。
μLED在器件制备过程中，会不可避免地在器件的侧壁表面区域引入缺陷，这些缺陷会在器件中引入大量的缺陷能级，进而使参与非辐射复合的载流子浓度增加，从而导致参与辐射复合的载流子浓度降低，最终降低了器件的外部量子效率(EQE)。同时，器件侧壁表面缺陷产生漏电通道，使器件中部分的载流子向器件边缘扩散，致使器件的漏电流增加，影响了器件的可靠性。
发明内容
针对当前技术中存在的不足，本发明提供一种抑制侧壁SRH非辐射复合的MicroLED器件结构及制备方法；本发明在GaN基Micro LED器件的P-型重掺杂半导体传输层的边缘处嵌入具有一定介电常数的绝缘限制层。该绝缘限制层可抑制电流向边缘扩散；此外，由于绝缘材料的介电常数越大其自身的电阻率就越小，因此通过采用介电常数较大的绝缘限制层，可以屏蔽P-型半导体材料传输层内部极化电场，可以进一步减小Micro LED边缘处的载流子浓度，降低电流的扩散长，从而可实现更好的电流限制作用，降低Micro LED器件侧壁缺陷引起的SRH非辐射复合，提高器件的空穴注入效率和外量子效率(EQE)。
为了解决该技术问题，本发明所采用的技术方案是：
一种抑制SRH非辐射复合的Micro LED器件，该器件的外延结构沿着外延生长方向依次包括衬底、缓冲层、N-型半导体材料层；所述的N-型半导体材料层分为第一N-型半导体材料层和第二N-型半导体材料层；其中第一N-型半导体材料层上矩阵均匀分布有矩形的第二N-型半导体材料层；第二N-型半导体材料层上依次覆盖有多量子阱层、P-型电流阻挡层、P-型半导体材料传输层；每个P-型半导体材料传输层的中心覆盖有P-型重掺杂半导体材料传输层；P-型半导体材料传输层上的非P-型重掺杂半导体材料传输层区域，覆盖有绝缘限制层，绝缘限制层的厚度与半导体材料传输层相同；绝缘限制层和半导体材料传输层的上表面，为电流扩展层，电流扩展层上分布有P-型欧姆电极；
所述的第一N-型半导体材料层上的非第二N-型半导体材料层区域，还分布有N-型欧姆电极；
所述的P-型重掺杂半导体材料传输层的投影面积为P-型半导体材料传输层投影面的50～95％；
所述的第二N-型半导体材料层的投影面积为第一N-型半导体材料层面积的60％～80％。
所述绝缘限制层其材质为非掺杂的AlN、SiN、SiO2、TiO2、HfO2或Ta2O5。
所述衬底为蓝宝石、SiC、单晶硅、AlN、GaN或石英玻璃，衬底沿着外延生长方向的不同可以分成极性面[0001]衬底、半极性面[11-22]衬底或非极性面[1-100]衬底；
所述缓冲层的材质为本征GaN，厚度为0.01～5μm；
所述第一N-型半导体材料层和第二N-型半导体材料层的材质为硅掺杂的GaN，厚度分别为1～5μm和0.1～2μm；
所述多量子阱层材质为Inx1Ga1-x1N/GaN，其中，各组分系数0≤x1≤1，1≥1-x1≥0，量子垒的禁带宽度应高于量子阱的禁带宽度，量子阱的个数大于等于1，量子阱Inx1Ga1-x1N厚度为1～10nm，量子垒GaN厚度为5～50nm。
所述P-型电流阻挡层的材质为Alx2Ga1-x2N，其中，各组分系数0≤x2≤1，1≥1-x2≥0，厚度为10～100nm。
所述P-型半导体材料传输层的材质为p型GaN，厚度为50～250nm。
所述P-型重掺杂半导体材料传输层的材质为p型GaN，掺杂浓度为1×1025m-3～1×1028m-3，厚度为10～50nm。
所述电流扩展层的材料为ITO、Ni/Au、氧化锌、石墨烯、铝或金属纳米线，厚度为10～100nm。
所述N型欧姆电极为Al/Au或Cr/Au，其中，N型欧姆电极的投影面积为暴露的第一N-型半导体传输层面积的5％～100％。
所述P型欧姆电极的材质为Ni/Au、Cr/Au、Pt/Au或Ni/Al，P-型欧姆电极的投影面积为电流扩展层面积的5％～100％。
所述的抑制SRH非辐射复合的Micro LED器件的制备方法包括以下步骤：
第一步，在MOCVD反应炉中，将衬底在1250～1350℃下进行烘烤，将衬底表面异物进行清除，然后分别生长缓冲层、N-型半导体材料层、量子阱层、P-型电流阻挡层、P-型半导体材料传输层和P-型重掺杂半导体材料传输层；
第二步，在第一步得到的P-型重掺杂半导体材料传输层上，通过光刻和刻蚀工艺制作台阶，曝露出60～80％面积的N-型半导体材料层，即N-型半导体材料层被分为被刻蚀为单个独立台面的第二N-型半导体材料层和整体未被刻蚀的第一N-型半导体材料层上下两部分；
第三步，在第二步得到的P-型重掺杂半导体材料传输层上，通过光刻和刻蚀工艺制作台阶，刻蚀深度为10～50nm，曝露出P-型半导体材料传输层；
第四步，在第三步得到的P-型重掺杂半导体材料传输层上沉积生长绝缘限制层；随后利用光刻技术刻蚀掉P-型重掺杂半导体材料传输层和N-型半导体材料层表面垂直覆盖的绝缘限制层；
第五步，在第四步的电流限制层和P-型重掺杂半导体材料传输层上蒸镀电流扩展层，并通过光刻和刻蚀技术去掉N-型半导体材料层表面覆盖的电流扩展层；
第六步，通过光刻和蒸镀技术分别制备出P-型欧姆电极以及N-型欧姆电极；
由此制得所述的抑制侧壁SRH非辐射复合的Micro LED器件。
本发明的实质性特点为：
本发明创新性的加入了绝缘限制层。P-型半导体材料传输层以及量子阱层一般均通过刻蚀技术制成一个个独立的台面，这会在每个台面的边缘形成大量缺陷，这些缺陷会在载流子的输运过程中成为SRH非辐射复合中心，从而降低辐射复合率，引起器件的输出功率下降。当前器件中，一般通过热退火和沉积钝化层等方式减少侧壁处的缺陷。
而在本发明中，在常规的Micro-LED结构中加入了绝缘限制层，绝缘限制层是由一种介电常数较大的绝缘材料制成，其作用是用于在Micro LED器件P-型半导体材料传输层之上的P-型重掺杂半导体材料传输层外侧形成一圈高阻区，从而限制电流向器件边缘的侧壁缺陷较多的区域扩展，即从根本上降低扩散至侧壁缺陷处的载流子浓度来降低侧壁缺陷引起的SRH非辐射复合，来实现提高器件辐射复合率，提高外量子效率的目的；
本发明通过在P-型重掺杂半导体材料传输层的外侧加入绝缘限制层，以及选择介电常数较大的绝缘材料，可以实现对电流更好的横向调控，限制载流子在注入到量子阱时，能够集中在器件晶体结构较好的中央区域，减少侧壁缺陷处的载流子浓度，增大绝缘层的介电常数，是为了实现绝缘限制层对外加偏压更少的消耗，有益于屏蔽器件内部极化电场，从而降低器件的SRH非辐射复合，提高外量子效率。
本发明的有益效果为：
本发明所述的可抑制侧壁SRH非辐射复合的Micro LED结构是在当前的主流的GaN基Micro LED结构上进行工艺处理，在常规的Micro LED结构中嵌入绝缘限制层，具有高介电常数的绝缘体，绝缘限制层制备在P-型重掺杂半导体材料层的外围。在当前的Micro LED器件尺寸是在几十微米甚至几微米级，因此，台面的刻蚀工艺在器件侧壁表面引起的缺陷对器件的性能影响较大，其引起的侧壁SRH非辐射复合会降低Micro LED器件的光输出功率以及外量子效率；此外，随着器件尺寸的减小，电流的横向扩展效应增加，这进一步增加侧壁表面缺陷引起的非辐射复合。而本发明在Micro LED结构中引入绝缘限制层，不仅能提高器件边缘的电阻，抑制电流向边缘扩散；此外，通过增加绝缘层的介电常数，可以进一步减小Micro LED边缘处的载流子浓度，降低电流的扩散长度，从而可实现更好的电流限制作用，降低Micro LED器件侧壁缺陷引起的SRH非辐射复合，提高器件的空穴注入效率和外量子效率。
附图说明
下面结合附图对本发明作进一步的说明。
图1为本发明中在衬底上生长的外延结构示意图；
图2为本发明中为本发明中暴露出N-型半导体材料层台面的示意图；
图3为本发明中暴露P-型半导体材料空穴传输层台面的示意图；
图4为本发明中生长绝缘层后的示意图；
图5为本发明中制作绝缘限制层后示意图；
图6为本发明中制作绝缘限制层后俯视图；
图7为本发明中制作电流扩展层后的示意图；
图8为本发明中蒸镀P-型欧姆电极及N-型欧姆电极后的示意图；
图9为本发明中设有绝缘限制层的Micro LED结构与常规的无绝缘限制层的MicroLED结构的性能对比。
其中，1、衬底；2、缓冲层；3、N-型半导体材料层；3-1、第一N-型半导体材料层；3-2、第二N-型半导体材料层；4、多量子阱层；5、P-型电流阻挡层；6、P-型半导体材料传输层；7、P-型重掺杂半导体材料传输层；8、绝缘限制层；9、电流扩展层；10、P-型欧姆电极；11、N-型欧姆电极。
具体实施方式
下面结合实施例及附图对本发明作进一步说明，但不以此作为对本申请权利要求保护范围的限定。
图1为本发明所示的micro LED外延结构示意图，在衬底1上外延生长缓冲层2，N-型半导体材料层3、多量子阱层4、P-型电流阻挡层5、P-型半导体材料传输层6和P-型重掺杂半导体材料传输层7。
图2所示表明，在图1所示的外延结构上通过光刻和刻蚀暴露N-型半导体材料层3台面示意图。
图3所示表明，在图2得到的外延结构上通过光刻和刻蚀暴露P-型半导体材料传输层6台面示意图。
图4所示表明，在图3得到的外延结构上，通过ALD生长绝缘限制层8材料的台面示意图.
图5所示表明，在图4得到的绝缘限制层8材料的表面通过光刻和刻蚀技术，刻蚀掉多余的绝缘限制层8，仅保留暴露P-型半导体材料传输层部分，俯视视角如图6所示。
图7所示表明，在图5得到的外延结构上，通过光刻、ALD生长和刻蚀制作电流扩展层9。
图8所示表明，在图6得到的基片的基础上，通过光刻和蒸镀制作出Micro LED器件的P-型欧姆电极10和N-型欧姆电极11。
本发明的实现基于Micro LED芯片的基本设计思路，在传统的Micro LED芯片结构中嵌入绝缘体，作为器件的绝缘限制层，从而实现对器件性能的改善，提高Micro LED的输出功率和EQE等。
其理论机理为：提出了一种带有绝缘限制层的Micro LED结构，绝缘限制层是一种具有高介电常数的绝缘体介质，嵌入到Micro LED器件如图5中绝缘限制层8所示的位置。由于绝缘限制层8为绝缘体，因此相较于传统的Micro LED器件而言，绝缘限制层8所在位置的电阻将提高，从而提高器件边缘电阻，抑制电流向边缘扩散，使电流更集中在器件的中央，更有利于载流子的辐射复合；同时绝缘限制层8的嵌入，可对该区域的载流子产生耗尽效应，形成高阻区，从而抑制有表面缺陷引起的SRH非辐射复合，进而提高器件的输出功率和外量子效率。
一种抑制SRH非辐射复合的Micro LED器件；该器件的外延结构沿着外延生长方向依次包括衬底1、缓冲层2、N-型半导体材料层3；所述的N-型半导体材料层3分为第一N-型半导体材料层3-1和第二N-型半导体材料层3-2；其中第一N-型半导体材料层3-1上矩阵均匀分布有矩形的第二N-型半导体材料层3-2；第二N-型半导体材料层3-2上依次覆盖有多量子阱层4、P-型电流阻挡层5、P-型半导体材料传输层6；每个P-型半导体材料传输层6的中心覆盖有P-型重掺杂半导体材料传输层7；P-型半导体材料传输层6上的非P-型重掺杂半导体材料传输层7区域，覆盖有绝缘限制层8，绝缘限制层8的厚度与半导体材料传输层7相同；绝缘限制层8和半导体材料传输层7的上表面，为电流扩展层9，电流扩展层9上分布有P-型欧姆电极10；
所述的第一N-型半导体材料层3-1上的非第二N-型半导体材料层3-2区域，还分布有N-型欧姆电极11；
所述的P-型重掺杂半导体材料传输层7的投影面积为P-型半导体材料传输层6投影面的50～95％；
第一N-型半导体材料层厚度1～5μm；第二N-型半导体材料层位于第一N-型半导体材料层之上，且第二N-型半导体材料层的投影面积为第一N-型半导体材料层面积的60％～80％；厚度为0.1～2μm。
所述绝缘限制层其材质为非掺杂的AlN、SiN、SiO2、TiO2、HfO2或Ta2O5，厚度为10～50nm，宽度为1～10μm。
电流扩展层覆盖在P-型半导体材料传输层和绝缘限制层之上，P-型欧姆电极位于电流扩展层的上侧。
所述的N-型欧姆电极位于第一N-型半导体材料层上未被第二N-型半导体材料层覆盖部分的外侧，
所述衬底为蓝宝石、SiC、单晶硅、AlN、GaN或石英玻璃，衬底沿着外延生长方向的不同可以分成极性面[0001]衬底、半极性面[11-22]衬底或非极性面[1-100]衬底。
所述缓冲层的材质为本征GaN，厚度为0.01～5μm。
所述第一N-型半导体材料层和第二N-型半导体材料层的材质为硅掺杂的GaN，厚度分别为1～5μm和0.1～2μm。
所述多量子阱层材质为Inx1Ga1-x1N/GaN，其中应保证各组分系数0≤x1≤1，1≥1-x1≥0，量子垒的禁带宽度应高于量子阱的禁带宽度，量子阱的个数大于等于1，量子阱Inx1Ga1-x1N厚度为1～10nm，量子垒GaN厚度为5～50nm。
所述P-型电流阻挡层的材质为Alx2Ga1-x2N，其中应保证各组分系数0≤x2≤1，1≥1-x2≥0，厚度为10～100nm。
所述P-型半导体材料传输层的材质为p型GaN，厚度为50～250nm。
所述P-型重掺杂半导体材料传输层的材质为p型GaN，掺杂浓度为1×1025m-3～1×1028m-3，厚度为10～50nm。
所述电流扩展层的材料可以是ITO、Ni/Au、氧化锌、石墨烯、铝或金属纳米线，厚度为10～100nm。
所述N型欧姆电极为Al/Au或Cr/Au，其中，N型欧姆电极的投影面积为暴露的N-型半导体传输层面积的5％～100％。
所述P型欧姆电极的材质为Ni/Au、Cr/Au、Pt/Au或Ni/Al，P-型欧姆电极的投影面积为电流扩展层面积的5％～100％。
实施例1
一种可抑制侧壁SRH非辐射复合的Micro LED器件。
Micro LED器件沿着外延生长方向依次包括：蓝宝石衬底1；缓冲层2，材质为本征GaN，厚度为1.5μm；N-型半导体材料层层3，材质为n-GaN，总厚度为5μm，其中，蓝宝石衬底的尺寸为直径2英寸的圆形，所述的N-型半导体材料层3分为第一N-型半导体材料层3-1和第二N-型半导体材料层3-2，第一N-型半导体材料层3-1上矩阵均匀分布有边长为20微米的矩形的第二N-型半导体材料层3-2；第一N-型半导体材料层和第二N-型半导体材料层的厚度分别为3μm和2μm；
第二N-型半导体材料层3-2上依次覆盖有多量子阱层4、P-型电流阻挡层5、P-型半导体材料传输层6；每个P-型半导体材料传输层6的中心覆盖有P-型重掺杂半导体材料传输层7，且P-型重掺杂半导体材料传输层的投影面积占P-型半导体材料传输层6的75％；P-型半导体材料传输层6上的非P-型重掺杂半导体材料传输层7区域，覆盖有绝缘限制层8，绝缘限制层8的厚度与半导体材料传输层7相同；绝缘限制层8和半导体材料传输层7的上表面，为电流扩展层9，电流扩展层9上分布有P-型欧姆电极10；
多量子阱层4由4组材质为In0.4Ga0.6N/GaN的量子阱和量子垒组成，其中每个量子阱的厚度为3nm，每个量子垒的厚度为6nm；
P-型电流阻挡层5，材质为p型Al0.15Ga0.85N，厚度为100nm；P-型半导体材料传输层6，材质为p-GaN，掺杂浓度为1×1023cm-3，厚度为120nm；P-型重掺杂半导体材料传输层7，材质为p型GaN，掺杂浓度为1×1027cm-3，厚度为20nm；绝缘限制层8，材质为非掺杂Ta2O5，厚度为20nm；电流扩展层9，材质为ITO，厚度为20nm；P-型欧姆电极10和N-型欧姆电极11，材质分别为Ni/Au和Al/Au，其中P-型欧姆电极10位于电流扩展层9的中央面积为电流扩展层的50％，厚度为200nm；N-型欧姆电极11位于第一N-型半导体材料层3-1暴露部分，呈环状包围第二N-型半导体材料层3-2，宽度为5μm，厚度为200nm。
上述可抑制侧壁SRH非辐射复合的Micro LED器件，其制备方法如下：
第一步，首先在MOCVD反应炉中，将衬底1在1250～1350℃下进行烘烤，将衬底表面的异物进行清除，然后分别生长缓冲层2、N-型半导体材料层3、多量子阱层4、P-型电流阻挡层5、P-型半导体材料传输层6和P-型重掺杂半导体材料传输层7。
第二步，在第一步得到的基片上通过光刻和刻蚀，按照器件的阵列分布，暴露至N-型半导体材料层3(使N-型半导体材料层3形成第一N-型半导体材料层3-1和第二N-型半导体材料层3-2，)，实现器件相互隔离，相邻器件间距为1μm。
第三步，在第二步得到的P-型重掺杂半导体材料传输层7上，通过光刻和刻蚀工艺制作台阶，刻蚀深度为20nm，曝露出宽度为5μm的P-型半导体材料传输层。
第四步，在第三步得到基片上沉积生长绝缘限制层厚度为20nm，绝缘限制层结构所使用的绝缘体材料为非掺杂的Ta2O5；随后利用光刻技术刻蚀掉P-型重掺杂半导体材料传输层7和N-型半导体材料层3表面垂直覆盖的绝缘限制层8；
第五步，在第四步的电流限制层8和P-型重掺杂半导体材料传输层7上蒸镀电流扩展层9，并通过光刻和刻蚀技术刻蚀掉N-型半导体材料层3表面垂直覆盖的电流扩展层9；
第六步，分别光刻并且蒸镀制作出P-型欧姆电极10以及N-型欧姆电极11；
由此制得本发明的抑制SRH非辐射复合的新型Micro LED芯片。
图9为发明中实施例1设有绝缘限制层的Micro LED结构与常规的无绝缘限制层的Micro LED结构的光输出功率以及内部量子效率的Apsys仿真对比图，通过Apsys仿真数据，可以看出，尺寸为20*20μm的在电流密度为100A/cm-2时，设有绝缘限制层的Micro LED结构的光输出功率为15W/cm-2，内部量子效率为23.9％；相比无绝缘限制层的Micro LED结构的光输出功率为29W/cm-2，内部量子效率为11.8％有明显提高。
实施例2
除衬底为氮化镓衬底，光刻技术为全息光刻技术，绝缘限制层为氧化铪之外，其他同实施例1。
实施例3
除衬底为R-面的氧化铝单晶衬底，绝缘限制层氮化硅之外，其他同实施例1。
实施例4
除衬底为硅衬底，绝缘限制层氧化钛之外，其他同实施例1。
上述实施例仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，这些对本发明权利要求进行等同替换后的技术方案后的技术方案，均落于本发明的保护范围。
本发明未尽事宜为公知技术。
Claims (7)
1.一种抑制SRH非辐射复合的Micro LED器件，其特征为该器件的外延结构沿着外延生长方向依次包括衬底、缓冲层、N-型半导体材料层；所述的N-型半导体材料层分为第一N-型半导体材料层和第二N-型半导体材料层；其中第一N-型半导体材料层上矩阵均匀分布有矩形的第二N-型半导体材料层；第二N-型半导体材料层上依次覆盖有多量子阱层、P-型电流阻挡层、P-型半导体材料传输层；每个P-型半导体材料传输层的中心覆盖有P-型重掺杂半导体材料传输层；P-型半导体材料传输层上的非P-型重掺杂半导体材料传输层区域，覆盖有绝缘限制层，绝缘限制层的厚度与半导体材料传输层相同；绝缘限制层和半导体材料传输层的上表面，为电流扩展层，电流扩展层上分布有P-型欧姆电极。
2.如要求1所述的抑制SRH非辐射复合的Micro LED器件，其特征为所述的第一N-型半导体材料层上的非第二N-型半导体材料层区域，还分布有N-型欧姆电极。
3.如要求1所述的抑制SRH非辐射复合的Micro LED器件，其特征为所述的P-型重掺杂半导体材料传输层的投影面积为P-型半导体材料传输层投影面的50～95％；
所述的第二N-型半导体材料层的投影面积为第一N-型半导体材料层面积的60％～80％。
4.如要求1所述的抑制SRH非辐射复合的Micro LED器件，其特征为所述绝缘限制层材质为非掺杂的AlN、SiN、SiO2、TiO2、HfO2或Ta2O5。
5.如要求1所述的抑制SRH非辐射复合的Micro LED器件，其特征为所述衬底为蓝宝石、SiC、单晶硅、AlN、GaN或石英玻璃，衬底沿着外延生长方向的不同可以分成极性面[0001]衬底、半极性面[11-22]衬底或非极性面[1-100]衬底；
所述缓冲层的材质为本征GaN，厚度为0.01～5μm；
所述第一N-型半导体材料层和第二N-型半导体材料层的材质为硅掺杂的GaN,厚度分别为1～5μm和0.1～2μm；
所述多量子阱层材质为Inx1Ga1-x1N/GaN，其中，各组分系数0≤x1≤1，1≥1-x1≥0，量子垒的禁带宽度高于量子阱的禁带宽度，量子阱的个数大于等于1，量子阱Inx1Ga1-x1N厚度为1～10nm，量子垒GaN厚度为5～50nm；
所述P-型电流阻挡层的材质为Alx2Ga1-x2N，其中，各组分系数0≤x2≤1，1≥1-x2≥0，厚度为10～100nm；
所述P-型半导体材料传输层的材质为p型GaN,厚度为50～250nm；
所述P-型重掺杂半导体材料传输层的材质为p型GaN,掺杂浓度为1×1025m-3～1×1028m-3,厚度为10～50nm；
所述电流扩展层的材料为ITO、Ni/Au、氧化锌、石墨烯、铝或金属纳米线，厚度为10～100nm。
6.如要求1所述的抑制SRH非辐射复合的Micro LED器件，其特征为所述N型欧姆电极为Al/Au或Cr/Au,其中，N型欧姆电极的投影面积为暴露的第一N-型半导体传输层面积的5％～100％；
所述P型欧姆电极的材质为Ni/Au、Cr/Au、Pt/Au或Ni/Al,P-型欧姆电极的投影面积为电流扩展层面积的5％～100％。
7.一种制作抑制SRH非辐射复合的Micro LED器件的方法，其特征为包括以下步骤:
第一步，在MOCVD反应炉中，将衬底在1250～1350℃下进行烘烤，将衬底表面异物进行清除，然后分别生长缓冲层、N-型半导体材料层、量子阱层、P-型电流阻挡层、P-型半导体材料传输层和P-型重掺杂半导体材料传输层；
第二步，在第一步得到的P-型重掺杂半导体材料传输层上，通过光刻和刻蚀工艺制作台阶，曝露出60～80％面积的N-型半导体材料层，即N-型半导体材料层被分为被刻蚀为单个独立台面的第二N-型半导体材料层和整体未被刻蚀的第一N-型半导体材料层上下两部分；
第三步，在第二步得到的P-型重掺杂半导体材料传输层上，通过光刻和刻蚀工艺制作台阶，刻蚀深度为10～50nm，曝露出P-型半导体材料传输层；
第四步，在第三步得到的P-型重掺杂半导体材料传输层上沉积生长绝缘限制层；随后利用光刻技术刻蚀掉P-型重掺杂半导体材料传输层和N-型半导体材料层表面垂直覆盖的绝缘限制层；
第五步，在第四步的电流限制层和P-型重掺杂半导体材料传输层上蒸镀电流扩展层，并通过光刻和刻蚀技术去掉N-型半导体材料层表面覆盖的电流扩展层；
第六步，通过光刻和蒸镀技术分别制备出P-型欧姆电极以及N-型欧姆电极；
由此制得所述的抑制侧壁SRH非辐射复合的Micro LED器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110863744.6A CN113594329A (zh) | 2021-07-29 | 2021-07-29 | 一种抑制SRH非辐射复合的Micro LED器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110863744.6A CN113594329A (zh) | 2021-07-29 | 2021-07-29 | 一种抑制SRH非辐射复合的Micro LED器件及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113594329A true CN113594329A (zh) | 2021-11-02 |
Family
ID=78251841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110863744.6A Pending CN113594329A (zh) | 2021-07-29 | 2021-07-29 | 一种抑制SRH非辐射复合的Micro LED器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113594329A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114597295A (zh) * | 2022-02-23 | 2022-06-07 | 厦门大学 | 一种Mini/Micro LED的芯片结构及制备方法 |
| CN115036402A (zh) * | 2022-08-12 | 2022-09-09 | 江苏第三代半导体研究院有限公司 | 诱导增强型Micro-LED同质外延结构及其制备方法 |
| WO2023142145A1 (en) * | 2022-01-31 | 2023-08-03 | Jade Bird Display (Shanghai) Company | Micro led structure and micro display panel |
| WO2023142152A1 (en) * | 2022-01-31 | 2023-08-03 | Jade Bird Display (Shanghai) Company | Micro led structure and micro display panel |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711301A (zh) * | 2015-11-12 | 2017-05-24 | 美科米尚技术有限公司 | 发光二极管与其制作方法 |
| CN110212069A (zh) * | 2019-04-18 | 2019-09-06 | 华灿光电（浙江）有限公司 | 发光二极管芯片及其制作方法 |
| CN112259652A (zh) * | 2020-11-11 | 2021-01-22 | 天津赛米卡尔科技有限公司 | 一种降低侧壁缺陷复合的Micro-LED芯片结构及制备方法 |
-
2021
- 2021-07-29 CN CN202110863744.6A patent/CN113594329A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711301A (zh) * | 2015-11-12 | 2017-05-24 | 美科米尚技术有限公司 | 发光二极管与其制作方法 |
| CN110212069A (zh) * | 2019-04-18 | 2019-09-06 | 华灿光电（浙江）有限公司 | 发光二极管芯片及其制作方法 |
| CN112259652A (zh) * | 2020-11-11 | 2021-01-22 | 天津赛米卡尔科技有限公司 | 一种降低侧壁缺陷复合的Micro-LED芯片结构及制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023142145A1 (en) * | 2022-01-31 | 2023-08-03 | Jade Bird Display (Shanghai) Company | Micro led structure and micro display panel |
| WO2023142152A1 (en) * | 2022-01-31 | 2023-08-03 | Jade Bird Display (Shanghai) Company | Micro led structure and micro display panel |
| CN114597295A (zh) * | 2022-02-23 | 2022-06-07 | 厦门大学 | 一种Mini/Micro LED的芯片结构及制备方法 |
| CN115036402A (zh) * | 2022-08-12 | 2022-09-09 | 江苏第三代半导体研究院有限公司 | 诱导增强型Micro-LED同质外延结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113594329A (zh) | 一种抑制SRH非辐射复合的Micro LED器件及制备方法 | |
| CN103283045B (zh) | 高效发光二极管 | |
| US9685586B2 (en) | Semiconductor structure | |
| US20090114940A1 (en) | Light-Emitting Device | |
| KR101389348B1 (ko) | 질화갈륨계 반도체 발광소자 | |
| US8575593B2 (en) | Semiconductor light emitting device and fabrication method thereof | |
| US20140008609A1 (en) | Light emitting device with nanorod therein and the forming method thereof | |
| KR20130042784A (ko) | 질화물 반도체 발광소자 | |
| CN108550669B (zh) | 氮化物半导体结构及半导体发光元件 | |
| CN113871520B (zh) | 一种半导体发光元件及制作方法 | |
| KR101008268B1 (ko) | 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법 | |
| CN112510130A (zh) | 一种倒装结构蓝光Mico-LED芯片设计制造方法 | |
| KR101018280B1 (ko) | 수직구조 발광다이오드 및 그 제조방법 | |
| KR20130063378A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| US10431710B2 (en) | Light emitting device | |
| KR100751632B1 (ko) | 발광 소자 | |
| JP2023553850A (ja) | 電圧制御可能なモノリシックネイティブｒｇｂアレイ | |
| CN114141918A (zh) | 适用于大电流条件工作的发光二极管外延结构及制备方法 | |
| CN108987543B (zh) | 发光元件 | |
| KR20150134950A (ko) | 고효율 발광다이오드의 제조방법 | |
| KR102315594B1 (ko) | 발광소자 및 조명시스템 | |
| KR20130011918A (ko) | 반도체 발광소자 | |
| CN217239489U (zh) | 发光二极管芯片 | |
| CN216389409U (zh) | 适用于大电流条件工作的发光二极管外延结构 | |
| US20240162379A1 (en) | Semiconductor device and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |