CN110265534B - 一种半导体结构 - Google Patents

一种半导体结构 Download PDF

Info

Publication number
CN110265534B
CN110265534B CN201910535189.7A CN201910535189A CN110265534B CN 110265534 B CN110265534 B CN 110265534B CN 201910535189 A CN201910535189 A CN 201910535189A CN 110265534 B CN110265534 B CN 110265534B
Authority
CN
China
Prior art keywords
layer
semiconductor
electrode
conductive
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910535189.7A
Other languages
English (en)
Other versions
CN110265534A (zh
Inventor
吴永军
刘亚柱
唐军
齐胜利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo anxinmei Semiconductor Co.,Ltd.
Original Assignee
Hefei Irico Epilight Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Irico Epilight Technology Co Ltd filed Critical Hefei Irico Epilight Technology Co Ltd
Priority to CN201910535189.7A priority Critical patent/CN110265534B/zh
Publication of CN110265534A publication Critical patent/CN110265534A/zh
Application granted granted Critical
Publication of CN110265534B publication Critical patent/CN110265534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

本发明提出一种半导体结构，包括：基板；多个半导体层，设置在所述基板上；多个导电引线，位于所述多个半导体层上，所述导电引线与所述半导体层形成一夹角，所述夹角在85°‑115°。本发明提出的半导体结构能够提高半导体的发光效率，本发明还提出一种半导体结构的制造方法。

Description

一种半导体结构
技术领域
本发明涉及半导体领域，特别涉及一种半导体结构。
背景技术
发光二极管(LED)因具有色纯度高、响应速度快、体积小、可靠性好、寿命长、环保等优点，无疑成为最受重视的光源技术，随着技术的发展，高像素屏要求越显突出，对芯片尺寸提出了更高的要求。根据TrendForce发布的2018年科技产业发展趋势中指出，由于微型发光二极管(Micro LED)技术可搭配软性基板，达成高曲面背光的形式，将有机会使用在手机、电视、车载面板等多种应用上。
在特定的电流下，LED芯片的发光效率受亮度和工作电压两个因素影响，而这两个因素本身是一对矛盾体，增加导电引线长度或者宽度均有利于导电，即工作电压会降低，但相应的挡光面积增加，即亮度降低；反之则电压及亮度均升高，很难大幅度提高发光效率。因此需要提出一种既能够降低电压又能够提高亮度的发光二极管。
发明内容
鉴于上述现有技术的缺陷，本发明提出一种半导体结构，通过提高导电引线的高宽比，降低半导体的工作电压，提高半导体的亮度。
为实现上述目的及其他目的，本发明提出一种半导体结构，包括：
基板；
多个半导体层，设置在所述基板上；
多个导电引线，位于所述多个半导体层上，所述导电引线与所述半导体层形成一夹角，所述夹角在85°-115°。
在一实施例中，所述半导体层包括外延结构及多个电极。
在一实施例中，所述多个电极包括第一电极及第二电极，所述第一电极及第二电极位于所述外延结构上。
在一实施例中，所述导电引线包括第一导电引线及第二导电引线。
在一实施例中，所述第一导电引线及第二金属电极的宽度在1-2μm。
在一实施例中，所述第一导电引线垂直于所述第一电极，所述第二导电引线垂直于第二电极。
在一实施例中，所述第二导电引线还位于所述半导体层的切割道上。
在一实施例中，所述第一导电引线的数量大于所述第二导电引线的数量。
在一实施例中，本发明还提出一种半导体结构的制造方法，包括：
提供一基板；
形成多个半导体层于所述基板上；
形成多个导电引线于所述多个半导体层上，所述多个导电引线垂直于所述多个半导体层。
在一实施例中，形成多个导电引线于所述多个半导体层上，所述多个导电引线垂直于所述多个半导体层包括：
形成图案化光阻层于所述发光二极管芯片上；
形成导电层于所述图案化光阻层上；
移除部分所述导电层，保留所述图案化光阻层侧壁上的导电层，形成导电引线。
本发明提出一种半导体结构，该半导体结构包括一高宽比较大的导电引线，减少了导电引线遮挡的发光面积，提高了半导体结构的发光面积，本发明还提出一种半导体的制造方法，该制造方法设计合理，能够控制导电引线的宽度，提高导电引线的高宽比，且成本较低。
附图说明
图1：本实施例提出的半导体结构的简要示意图。
图2：基板及外延结构的剖面示意图。
图3：电流阻挡层的剖面示意图。
图4：电流扩展层的剖面示意图。
图5：电极的剖面示意图。
图6-7：导电引线的结构示意图。
图8：钝化层的剖面示意图。
图9：本实施例提出的半导体层的剖面图。
图10：本实施例提出的半导体结构的制造方法。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本实施例提出一种半导体结构10，所述半导体结构10包括：基板11，半导体层12及导电引线13。
请参阅图1，在本实施例中，所述半导体结构10包括一基板11，所述基板11的材料包括但不限于蓝宝石、氮化铝、氮化镓、硅、碳化硅；所述基板11可为平面基板或图案化基板。
请参阅图1，在本实施例中，所述半导体结构10包括多个半导体层12，所述多个半导体层12位于所述基板11上，在本实施例中，所述半导体层12例如为发光二极管芯片，场效应晶体管或双极型晶体管，本实施例以发光二极管芯片作为半导体层12为例进行说明。
请参阅图2，在本实施例中，所述半导体层12包括一外延结构120，所述外延结构120包括第一半导体层122，第二半导体层121，所述第二半导体层121位于所述基板11上，所述第一半导体层122位于所述第二半导体层121上，本实施例采用例如金属有机化合物化学气相沉积技术在所述基板11上依次沉积所述第二半导体层121以及所述第一半导体层122，所述第一半导体层122例如为P型半导体层，所述第二半导体层121例如为N型半导体层。在本实施例中，还可以包括在所述基板11上形成一层缓冲层，然后在缓冲层上生长所述外延结构120，在所述基板11和所述第二半导体层121之间形成的缓冲层，有利于所述外延结构120的生长，提高倒装发光二极管的质量。
请参阅图3，在本实施例中，所述半导体层12还包括一电流阻挡层130，本实施例采用等离子体增强化学气相沉积法，溅射工艺或蒸发工艺在所述外延结构120上形成一层电流阻挡层130，然后在所述电流阻挡层130上形成一层图案化光阻层，然后对所述电流阻挡层130进行刻蚀清洗，然后得到图案化电流阻挡层130，然后去除光阻层并进行清洗。在本实施例中，所述电流阻挡层130的材料包括氧化硅，氮化硅，氧化铝，氟化镁的至少一种，在本实施例中，所述电流阻挡层130的材料例如为氧化硅，制作工艺简单，成本低；所述电流阻挡层130的厚度在80-500nm之间，例如为300nm。需要说明的是，所述电流阻挡层130位于所述第一半导体层122以及电流扩展层140之间，可以避免电流直接进入所述第一半导体层122，提升半导体芯片的发光亮度，所述电流阻挡层130的尺寸小于所述第一半导体层122的尺寸。
请参阅图4，在本实施例中，所述半导体层12包括一电流扩展层140，首先采用电子束蒸发和/或磁控溅射法在所述电流阻挡层130上形成一层电流扩展层140，所述电流扩展层140的厚度在20-200nm之间，例如为100nm，然后在所述电流扩展层140上形成一层图案化光阻层，然后通过感应耦合等离子体刻蚀工艺去除部分所述电流扩展层140，形成图案化电流扩展层140，同时去除部分所述外延结构120，形成至少一个从所述电流扩展层140到所述第二半导体层121的凹槽150，所述凹槽150的深度在1-2μm之间，例如是1.5μm，然后进行清洗。在本实施例中，所述电流扩展层140的材料包括氧化铟锡，掺杂氟的氧化锡，石墨烯中的至少一种；可选地，所述电流扩展层140的材料为氧化铟锡，使用普遍，成本低。
请参阅图5，在本实施例中，所述半导体层12还包括多个电极，本实施例首先在所述电流扩展层140上和所述凹槽150上形成一层图案化光阻层，所述图案化光阻层包括第一开口及第二开口，所述第一开口位于所述电流扩展层140上，所述第二开口位于所述凹槽150内，所述第一电极161生长在第一开口内，所述第二电极162生长在第二开口内，然后通过蒸镀和/或溅射技术在所述图案化光阻层，第一开口，第二开口上沉积电极，然后剥离图案化光阻层上的金属及除去芯片表面的图案化光阻层，即可得到所述第一电极161和所述第二电极162，所述第一电极161和所述第二电极162的材料包括金、铝、铬、镍、钛、铂中的至少一种；所述第一电极161与所述电流扩展层140电连接，所述第二电极162与所述第二半导体层121电连接。
请参阅图6-7，在本实施例中，所述半导体层12上包括多个导电引线13，所述导电引线13与所述半导体层形成一夹角，所述夹角在85°-115°。在其他实施例中，所述导电引线13与所述半导体层12的夹角例如为95°或100°。在本实施例中，所述导电引线13垂直于所述半导体层12。本实施例首先所述电流扩展层140及暴露的第二半导体层121上形成一层图案化光阻层PR，所述图案化光阻层PR在所述第一电极161上包括一第三开口，所述图案化光阻层PR还覆盖部分所述第二电极162，然后通过蒸镀和/或溅射技术在所述图案化光阻层PR上沉积一导电层170，所述导电层覆盖在所述图案化光阻层PR的顶面和侧壁上，所述导电层还位于所述第一电极161上的第三开口内，然后通过干法刻蚀(例如感应耦合等离子刻蚀工艺)去除所述图案化光阻层PR的顶面上的导电层，在去除所述第三开口内的导电层，保留所述图案化光阻层PR的侧壁上的导电层，形成了第一导电引线171，第二导电引线172，然后去除图案化光阻层PR并清洗干净。在本实施例中，所述第一导电引线171位于所述第一电极161上，所述第一导电引线171垂直于所述第一电极161上，所述第二导电引线172位于所述第二电极162上，所述第二导电引线172垂直于所述第二电极162上，在本实施例中，所述第一导电引线171及第二导电引线172的宽度在1-2μm，例如为1.5μm。所述第二导电引线172还位于半导体层的切割道(图中未显示)上。本实施例中，当在图案化光阻层PR沉积导电层时，可以通过调整设备的工作条件，控制图案化光阻层PR侧壁上导电层的宽度，因此能够控制导电引线的宽度，有效提高了导电引线的高宽比，减少了导电引线遮挡芯片发光的面积。在本实施例中，所述第一导电引线171例如为P电极引线，所述第二导电引线172例如为N电极引线。
请参阅图8，在本实施例中，所述半导体结构还包括基板1及一钝化层180，首先在所述电流扩展层140，第二半导体层121上形成一层钝化层180，然后在所述钝化层180上形成一图案化光阻层，然后根据图案化光阻层对所述钝化层180进行刻蚀，形成图案化的钝化层，然后去除图案化光阻层并清洗干净。在本实施例中，所述钝化层180还位于所述第一电极161及第二电极162的两端。在本实施例中，所述钝化层180的材料包括氧化硅或者氧化铝，对半导体芯片进行保护，避免反向漏电等问题，提高芯片的可靠性，可选地，所述钝化层180的材料为氧化硅，便于腐蚀开孔，在本实施例中，通过缓冲氧化硅刻蚀液或干法刻蚀去除所述钝化层180。
请参阅图9，本实施例还提出一种半导体层100，包括衬底110，第二半导体层121位于所述衬底110上，第一半导体层122位于所述第二半导体层121上，所述第一半导体层122及第二半导体层121形成一外延结构，电流阻挡层130，位于所述第一半导体层122上，电流扩展层140，位于所述第一半导体层122上，所述电流扩展层140覆盖所述电流阻挡层130，凹槽150，位于所述外延结构上，所述凹槽150暴露部分所述第二半导体层121，第一电极161，位于所述电流扩展层140上，第二电极162，位于所述凹槽150内的第二半导体层121上，第一导电引线171，位于所述第一电极161上，第二导电引线172位于所述第二电极162上，所述第一导电引线171垂直于所述第一电极161，所述第二导电引线172垂直于所述第二电极162，钝化层180，位于所述电流扩展层140及第二半导体层121上，所述钝化层180位于所述第一电极161及第二电极162的两侧。在本实施例中，所述第二导电引线172还位于所述半导体层100的切割道上。
请参阅图10，本实施例提出一种半导体结构的制造方法，包括：
S1：提供一基板；
S2：形成多个半导体层于所述基板上；
S3：形成多个导电引线于所述多个半导体层上。
在步骤S1中，所述基板11包括但不限于蓝宝石、氮化铝、氮化镓、硅、碳化硅，本实施例对所述基板11的材料不作限定。
在步骤S2中，所述半导体层12包括外延结构120及多个电极。所述外延结构120包括第一半导体层122及第二半导体层121，所述第一半导体层122位于所述第二半导体层121上，所述电流阻挡层130位于所述外延结构120上，所述电极包括第一电极161及第二电极162，所述第一电极161及第二电极162位于所述外延结构120上。
在步骤S3中，所述导电引线13包括第一导电引线171及第二导电引线172，所述第一导电引线171位于所述第一电极161上，所述第一导电引线171垂直于所述第一电极161，所述第二导电引线172位于所述第二电极162上，所述第二导电引线172垂直于所述第二电极162上，所述第一电极161上包括多个第一导电引线171，在本实施例中，所述第一电极161上例如包括两个第一导电引线171，所述第一导电引线171的数量大于所述第二导电引线172的数量，优化了半导体的发光分布，增加了导电性，减少了挡光面积，提升了半导体的发光效率。
综上所述，本实施例提出一种半导体结构，通过改善了导电引线的高宽比，减少了导电引线的宽度，减少了导电引线占据的发光面积，提高了半导体的发光效率，减少了半导体的工作电压。本实施例还提出一种半导体结构的制造方法。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明，本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案，例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
除说明书所述的技术特征外，其余技术特征为本领域技术人员的已知技术，为突出本发明的创新特点，其余技术特征在此不再赘述。

Claims (3)

1.一种半导体结构的制造方法，其特征在于，包括：
提供一基板；
形成一缓冲层于所述基板上，形成多个半导体层于所述基板上，所述半导体层包括一外延结构，所述外延结构包括第一半导体层和第二半导体层，所述第二半导体层位于所述基板上，所述半导体层还包括一电流阻挡层，其设置在所述外延结构上；
所述半导体层包括多个电极，所述电极包括第一电极及第二电极，所述第一电极及第二电极位于所述外延结构上；
形成多个导电引线于所述多个半导体层上，所述导电引线包括第一导电引线及第二导电引线，所述第一导电引线垂直于所述第一电极，所述第二导电引线垂直于第二电极，所述第二导电引线还位于所述半导体层的切割道上，所述第一导电引线的数量大于所述第二导电引线的数量；
所述形成多个导电引线于所述多个半导体层上包括：
形成图案化光阻层于所述半导体层上；
形成导电层于所述图案化光阻层上；
移除部分所述导电层，保留所述图案化光阻层侧壁上的导电层，形成导电引线。
2.一种半导体结构，其特征在于，所述半导体结构应用如权利要求1所述的制造方法，所述半导体结构包括：
基板；
多个半导体层，设置在所述基板上，所述半导体层包括一外延结构，所述外延结构包括第一半导体层和第二半导体层，所述第二半导体层位于所述基板上，所述半导体层还包括一电流阻挡层，其设置在所述外延结构上；
所述半导体层包括多个电极，所述电极包括第一电极及第二电极，所述第一电极及第二电极位于所述外延结构上；
缓冲层，设置在所述基板和所述第二半导体层之间；
多个导电引线，位于所述多个半导体层上，所述导电引线包括第一导电引线及第二导电引线，所述第一导电引线垂直于所述第一电极，所述第二导电引线垂直于第二电极，所述第二导电引线还位于所述半导体层的切割道上，所述第一导电引线的数量大于所述第二导电引线的数量。
3.根据权利要求2所述的半导体结构，其特征在于，所述第一导电引线及第二电极的宽度在1-2μm。
CN201910535189.7A 2019-06-20 2019-06-20 一种半导体结构 Active CN110265534B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910535189.7A CN110265534B (zh) 2019-06-20 2019-06-20 一种半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910535189.7A CN110265534B (zh) 2019-06-20 2019-06-20 一种半导体结构

Publications (2)

Publication Number Publication Date
CN110265534A CN110265534A (zh) 2019-09-20
CN110265534B true CN110265534B (zh) 2021-02-05

Family

ID=67919676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910535189.7A Active CN110265534B (zh) 2019-06-20 2019-06-20 一种半导体结构

Country Status (1)

Country Link
CN (1) CN110265534B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584359A (zh) * 2020-05-09 2020-08-25 中国科学院上海技术物理研究所 一种基于ALD沉积Al2O3作掩膜的超声湿法刻蚀方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103702467A (zh) * 2013-12-13 2014-04-02 北京维信诺科技有限公司 一种oled照明光源
CN204651354U (zh) * 2015-06-15 2015-09-16 晶宇光电（厦门）有限公司 一种发光二极管芯片
CN109599464A (zh) * 2018-12-11 2019-04-09 合肥彩虹蓝光科技有限公司 一种发光二极管芯片及其制造方法与应用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299228A (zh) * 2011-09-23 2011-12-28 厦门市三安光电科技有限公司 一种覆晶插件式发光二极管芯片结构及其制造方法
CN104716252B (zh) * 2015-03-17 2017-07-21 深圳市华星光电技术有限公司 发光装置及背光模组
DE102015111492B4 (de) * 2015-07-15 2023-02-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelemente und Verfahren zur Herstellung von Bauelementen
CN106025007B (zh) * 2016-07-15 2018-03-13 厦门乾照光电股份有限公司 一种深紫外发光二极管的芯片结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103702467A (zh) * 2013-12-13 2014-04-02 北京维信诺科技有限公司 一种oled照明光源
CN204651354U (zh) * 2015-06-15 2015-09-16 晶宇光电（厦门）有限公司 一种发光二极管芯片
CN109599464A (zh) * 2018-12-11 2019-04-09 合肥彩虹蓝光科技有限公司 一种发光二极管芯片及其制造方法与应用

Also Published As

Publication number Publication date
CN110265534A (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
US7821024B2 (en) Semiconductor light emitting device having roughness layer
US8274156B2 (en) Optoelectronic semiconductor device
CN101911321B (zh) 半导体发光器件
TW201631794A (zh) 發光二極體晶片
KR101763072B1 (ko) 광 추출 효율 및 전류 주입 효율 개선을 위한 led 소자
KR102483509B1 (ko) 나노와이어 발광 스위치 장치 및 그 방법
US20120228580A1 (en) Light-emitting diode device and method for manufacturing the same
US20090028202A1 (en) Nitride light emitting device and manufacturing method thereof
US11316069B2 (en) Micro-LED chip and manufacturing method thereof, and display panel
US8692280B2 (en) Optoelectronic semiconductor device
US9231165B2 (en) Light-emitting diode chip
CN110212069B (zh) 发光二极管芯片及其制作方法
US7572653B2 (en) Method of fabricating light emitting diode
CN110265534B (zh) 一种半导体结构
TWI441354B (zh) 發光二極體晶粒及其製造方法
CN110265515B (zh) 一种发光二极管芯片及其制造方法
US20220028925A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
KR101381984B1 (ko) 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩
KR100654079B1 (ko) 전기적 특성 및 접착력이 개선된 ｐ형 전극패드를 구비한발광 다이오드
US20130146837A1 (en) Light emitting diode with multiple transparent conductive layers and method for manufacturing the same
KR102442664B1 (ko) 마이크로 led 소자, 이의 제조 방법 및 이를 이용한 디스플레이 장치
KR101792940B1 (ko) 광 추출 효율 개선을 위한 led 소자
CN104218133B (zh) 一种发光二极管芯片及其制造方法
KR20230132649A (ko) 표시 장치 및 이의 제조 방법
KR20110070609A (ko) 반도체 발광소자 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210302

Address after: Room 110-7, building 3, 290 Xingci 1st Road, Hangzhou Bay New District, Ningbo City, Zhejiang Province, 315336

Patentee after: Ningbo anxinmei Semiconductor Co.,Ltd.

Address before: 230011 Hefei Xinzhan Industrial Park, Hefei City, Anhui Province

Patentee before: HEFEI IRICO EPILIGHT TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right