KR101792940B1 - 광 추출 효율 개선을 위한 led 소자 - Google Patents

광 추출 효율 개선을 위한 led 소자 Download PDF

Info

Publication number
KR101792940B1
KR101792940B1 KR1020160048170A KR20160048170A KR101792940B1 KR 101792940 B1 KR101792940 B1 KR 101792940B1 KR 1020160048170 A KR1020160048170 A KR 1020160048170A KR 20160048170 A KR20160048170 A KR 20160048170A KR 101792940 B1 KR101792940 B1 KR 101792940B1
Authority
KR
South Korea
Prior art keywords
electrode pattern
lower electrode
layer
upper electrode
type gan
Prior art date
Application number
KR1020160048170A
Other languages
English (en)
Other versions
KR20170119906A (ko
Inventor
성태연
김대현
이지윤
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020160048170A priority Critical patent/KR101792940B1/ko
Priority to PCT/KR2017/004204 priority patent/WO2017183911A1/ko
Publication of KR20170119906A publication Critical patent/KR20170119906A/ko
Application granted granted Critical
Publication of KR101792940B1 publication Critical patent/KR101792940B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

본 발명은 GaN 발광 다이오드 소자를 제공한다. 이 GaN 발광 다이오드 소자는 사파이어 기판; 상기 사파이어 기판 상에 적층된 n형 GaN 층; 상기 n형 GaN 층 상에 적층된 활성층; 상기 활성층에 적층된 p형 GaN층; 상기 p형 GaN층 상에 적층된 투명 전도성 금속 산화물을 포함하는 전류 퍼짐층; 상기 전류 퍼짐층 상에 형성된 상부 전극 패턴; 및 상기 상부 전극 패턴 상에 형성된 상부 전극 패드를 포함한다. 상기 상부 전극 패턴은 차례로 적층된 제1 상부 전극 패턴 및 제2 상부 전극 패턴을 포함하고, 상기 제1 상부 전극 패턴은 적층된 은(Ag) 또는 은 합금 박막이고, 상기 제2 상부 전극 패턴은 투명 전도성 금속 산화물 박막을 포함하고, 상기 상부 전극 패턴과 상기 전류 퍼짐층은 청색 또는 녹색 영역에서 85 퍼센트 이상의 투과도를 가지는 광학 필터로 동작한다.

Description

광 추출 효율 개선을 위한 LED 소자{light emitting diodes for enhancing light extraction efficiency}
본 발명은 LED(Light Emitting Diode)에 관한 것이며, 보다 상세하게는 광 추출 효율 향상을 위한 전극 패턴의 금속산화물/금속/금속산화물 구조에 관한 것이다.
발광다이오드(Light Emitting Diode, LED)는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여 다양한 빛을 발생시킬 수 있는 반도체 장치이다.
III-V족 질화물계 반도체 소자인 발광다이오드는 측향식(lateral) 구조를 시작으로 점차 고휘도 특성을 위한 플립-칩(flip-chip), 수직형(vertical) 구조로 발전해왔다. 특히, 차량조명 적용과 같은 고전력/고온 환경에서도 고휘도 특성을 구현하기 위해 수직형 LED의 개발이 활발하다.
일반적인 lateral, vertical 구조의 LED는 광추출효율 향상을 위해, 소자의 구조변화, 전극구조 및 재료 변화 등 다양한 연구가 진행되고 있다.
GaN로 생성된 LED 구조는 크게 상부발광형(topemission), 플립칩(flipchip) 및 수직형 구조(verticalstructure)를 이루고 있다. 이들 LED에서 개별 구조와 형태에 무관하게 공통으로 확보되어야 하는 특성이 낮은 비접촉저항, 균일한 전류 퍼짐, 효율적 열발산, 광자축출효율 등이다.
LED용 고성능 전극은 원칙적으로 케리어 농도를 크게 높이거나 반도체의 전기전도성에 따라 반도체보다 크거나 혹은 작은 일함수를 갖는 물질을 도입하므로서 반도체와 전극 사이의 계면에서의 쇼트키 장벽을 낮추거나 궁핍영역의 넓이를 대폭 좁힘으로써 형성 가능하다.
상부발광형 LED와 수직형 LED에서는 활성층에서 생성된 광자들이 상부의 전류퍼짐막을 통해 소자 밖으로 빠져나가야 한다. 이 소자들의 경우, 전류퍼짐, 투명도, 전류주입 효율은 직접적으로 소자들의 성능에 영향을 준다. 그러므로 p형 혹은 n형 GaN 반도체소자에 대한 상부전극은 높은 빛 투과도와 우수한 전기 전도성을 가져야 한다.
통상적으로 상기 상부 전극은 와이어 본딩이 수행되는 전극 패드와 동일한 공정에 의하여 동시에 형성되었다. 그러나, 상기 상부 전극은 그리드 패턴 또는 빗 패턴을 가진다. 상기 상부 전극은 비투명한 Cr/Al/Ni/Au 등의 금속 재질로 구성되어 광추출효율을 감소시킨다.
본 발명의 일 실시예에 따르면, 전극 패드와 전극을 분리시키고, 상기 전극 및 전류 퍼짐층 또는 전극 자체를 고투과성 금속산화물/금속/금속산화물 구조로 형성하여, LED의 광추출효율을 향상시키고자 한다.
금속산화물/금속/금속산화물(O/M/O) 구조는 청색 및 녹색 파장 영역에서 투명하여 높은 투과도와 대표적인 투명 전극인 ITO에 비해 동일 두께 대비 현저히 낮은 면저항을 가질 수 있다.
본 발명의 해결하고자 하는 일 기술적 과제는 측향식(lateral) 또는 수직형(vertical) LED의 n 전극, p-전극을 금속산화물/금속/금속산화물(O/M/O) 구조로 대체함으로써 광추출효율이 개선된 LED 소자를 제공하는 것이다.
본 발명의 일 실시예에 따른 GaN 발광 다이오드 소자는 사파이어 기판; 상기 사파이어 기판 상에 적층된 n형 GaN 층; 상기 n형 GaN 층 상에 적층된 활성층; 상기 활성층에 적층된 p형 GaN층; 상기 p형 GaN층 상에 적층된 투명 전도성 금속 산화물을 포함하는 전류 퍼짐층; 상기 전류 퍼짐층 상에 형성된 상부 전극 패턴; 및 상기 상부 전극 패턴 상에 형성된 상부 전극 패드를 포함한다. 상기 상부 전극 패턴은 차례로 적층된 제1 상부 전극 패턴 및 제2 상부 전극 패턴을 포함하고, 상기 제1 상부 전극 패턴은 적층된 은(Ag) 또는 은 합금 박막이고, 상기 제2 상부 전극 패턴은 투명 전도성 금속 산화물 박막을 포함하고, 상기 상부 전극 패턴과 상기 전류 퍼짐층은 청색 또는 녹색 영역에서 85 퍼센트 이상의 투과도를 가지는 광학 필터로 동작한다.
본 발명의 일 실시예에 있어서, 상기 전류 퍼짐층 및 상기 제2 상부 전극 패턴은 ITO(Indium tin oxide), ZnO, Sn2O3, TiO2, 및 IGZO(Indium gallium zinc oxide ) 중에서 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 전류 퍼짐층의 두께는 10 내지 50 nm이고, 상기 제1 상부 전극 패턴의 두께는 15 내지 20 nm이고, 상기 제2 상부 전극 패턴의 두께는 10 내지 50 nm일 수 있다.
본 발명의 일 실시예에 있어서, 상기 p형 GaN 층 및 상기 활성층을 관통하고 상기 n 형 GaN의 일부를 식각한 상기 트렌치에서 상기 n 형 GaN에 접촉하여 배치된 하부 전극 패턴; 및 상기 하부 전극 패턴 상에 배치된 하부 전극 패드를 더 포함할 수 있다. 상기 하부 전극 패턴은: 상기 n 형 GaN에 접촉하여 배치된 제1 하부 전극 패턴; 상기 제1 하부 전극 패턴 상에 배치된 제2 하부 전극 패턴; 및 상기 제2 하부 전극 패턴 상에 배치된 제3 하부 전극 패턴을 포함할 수 있다. 상기 제2 하부 전극 패턴은 적층된 은(Ag) 또는 은 합금 박막이고, 상기 제1 하부 전극 패턴 및 상기 제3 하부 전극 패턴은 투명 전도성 금속 산화물 박막일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 하부 전극 패턴 및 상기 제3 하부 전극 패턴은 ITO(Indium tin oxide), ZnO, Sn2O3, TiO2, 및 IGZO(Indium gallium zinc oxide ) 중에서 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 하부 전극 패턴의 두께는 10 내지 50 nm이고, 상기 제2 상부 전극 패턴의 두께는 15 내지 20 nm이고, 상기 제3 하부 전극 패턴의 두께는 10 내지 50 nm일 수 있다.
본 발명의 일 실시예에 따른 GaN 발광 다이오드 소자는 사파이어 기판; 상기 사파이어 기판 상에 적층된 n형 GaN 층; 상기 n형 GaN 층 상에 적층된 활성층; 상기 활성층에 적층된 p형 GaN층; 상기 p형 GaN층 상에 적층된 투명 전도성 금속 산화물을 포함하는 전류 퍼짐층; 상기 p형 GaN 층 및 상기 활성층을 관통하고 상기 n 형 GaN의 일부를 식각한 트렌치에서 상기 n 형 GaN에 접촉하여 배치된 하부 전극 패턴; 및 상기 하부 전극 패턴 상에 배치된 하부 전극 패드를 포함한다. 상기 하부 전극 패턴은: 상기 n 형 GaN에 접촉하여 배치된 제1 하부 전극 패턴; 상기 제1 하부 전극 패턴 상에 배치된 제2 하부 전극 패턴; 및 상기 제2 하부 전극 패턴 상에 배치된 제3 하부 전극 패턴을 포함한다. 상기 제2 하부 전극 패턴은 적층된 은(Ag) 또는 은 합금 박막이고, 상기 제1 하부 전극 패턴 및 상기 제3 하부 전극 패턴은 투명 전도성 금속 산화물 박막이다.
본 발명의 일 실시예에 있어서, 상기 제1 하부 전극 패턴 및 상기 제3 하부 전극 패턴은 ITO(Indium tin oxide), ZnO, Sn2O3, TiO2, 및 IGZO(Indium gallium zinc oxide ) 중에서 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 하부 전극 패턴의 두께는 10 내지 50 nm이고, 상기 제2 상부 전극 패턴의 두께는 15 내지 20 nm이고, 상기 제3 하부 전극 패턴의 두께는 10 내지 50 nm일 수 있다.
본 발명의 일 실시예에 따른 GaN 발광 다이오드 소자는 p 전극; 상기 p 전극 상에 배치된 p형 GaN층; 상기 p형 GaN층 상에 배치된 활성층; 상기 활성층 상에 배치된 n형 GaN층; 상기 n형 GaN층 상에 배치된 전류 퍼짐층; 상기 전류 퍼짐층 상에 배치된 n 전극 패턴; 및 상기 n 전극 패턴 상에 배치된 n 전극 패드를 포함한다. 상기 n 전극 패턴은 차례로 적층된 제1 n 전극 패턴 및 제2 n 전극 패턴을 포함한다. 상기 제1 n 전극 패턴은 적층된 은(Ag) 또는 은 합금 박막이고, 상기 제2 n 전극 패턴은 투명 전도성 금속 산화물 박막을 포함한다. 상기 n 전극 패턴과 상기 전류 퍼짐층은 청색 또는 녹색 영역에서 85 퍼센트 이상의 투과도를 가지는 광학 필터로 동작한다.
본 발명의 일 실시예에 있어서, 상기 전류 퍼짐층 및 상기 제2 n 전극 패턴은 ITO(Indium tin oxide), ZnO, Sn2O3, TiO2, 및 IGZO(Indium gallium zinc oxide ) 중에서 적어도 하나를 포함한다.
본 발명의 일 실시예에 있어서, 상기 전류 퍼짐층의 두께는 10 내지 50 nm이고, 상기 제1 n 전극 패턴의 두께는 15 내지 20 nm이고, 상기 제2 n 전극 패턴의 두께는 10 내지 50 nm일 수 있다.
본 발명의 일 실시예에 따르면, 전류 퍼짐층과 전극 패턴은 OMO 구조를 제공하고 이러한 OMO 구조는 낮은 면저항을 유지하면서 85 퍼센트 이상의 투과도를 제공할 수 있다.
본 발명의 일 실시예에 따르면, 전극 패턴은 OMO 구조를 제공하고 이러한 OMO 구조는 낮은 면저항을 유지하면서 85 퍼센트 이상의 투과도를 제공할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 GaN 발광 다이오드 소자를 설명하는 평면도이다.
도 1b는 도 1a의 A-A’ 선을 따라 자른 단면도이다.
도 1c는 도 1a의 B-B’ 선을 따라 자른 단면도이다.
도 2는 본 발명의 일 실시예에 따른 전류 퍼짐층과 상부 전극 패턴으로 구성된 금속산화막/금속/금속산화막(O/M/O) 구조의 투과도 특성을 나타내는 그래프이다.
도 3a는 본 발명의 다른 실시예에 따른 GaN 발광 다이오드 소자를 설명하는 평면도이다.
도 3b는 도 3a의 A-A’ 선을 따라 자른 단면도이다.
도 3c는 도 3a의 B-B’ 선을 따라 자른 단면도이다.
도 3d는 도 3a의 C-C’ 선을 따라 자른 단면도이다.
도 4a는 본 발명의 또 다른 실시예에 따른 수직형 GaN LED 소자를 나타내는 평면도이다.
도 4b는 도 4a의 A-A’ 선을 따라 자른 단면도이다.
LED의 광추출효율 향상을 위해 전극 및 전극 패드의 구조를 다양하게 변화시키는 연구는 많이 진행되었다. 전극의 면적을 최소화하면서도 전류퍼짐현상을 개선하기 위해, 다양한 매쉬(mesh) 구조 전극에 관한 연구가 진행되었다. 그러나 전극을 금속으로 사용하는 한 광흡수 문제에서 자유로울 수 없다.
전극은 그 하부에 배치된 전류 퍼짐층(current spreading layer)에게 낮은 저항의 오믹 컨택을 제공해야 한다. n-전극에서, 케리어인 전자들이 빠른 이동도로 움직이기 때문에 n-전극은 상대적으로 저항이 높은 투명한 전도체(예: ITO, ZnO, AZO 등)로 대체해도 큰 문제가 없다. 그러나 p-전극에서 케리어인 정공들은 이동도가 상대적으로 낮다. 따라서 p-전극은 보통 불투명하지만 전도성이 매우 높고, 전류 퍼짐층(current spreading layer) 및 반도체 층과 오믹 접합을 잘 형성하는 물질들(예: Cr, Ti, Al 등의 금속 물질)을 사용한다. 이러한 물질들은 불투명하기 때문에 전극이 있는 부분은 빛이 나올 수 없다. LED의 광추출효율을 감소시킨다.
금속산화물/금속/금속산화물(O/M/O) 구조에서, 금속산화물 물질은 보통 ITO, TiO2, SnO2, ZnO, AZO, Y2O3 등의 고 굴절률 물질을 포함하고, 금속(Metal) 물질은 은(Ag)나 은 합금(Ag alloy) 등 가시광선 영역에서 낮은 흡수계수를 가지는 물질들을 포함한다. O/M/O 구조에서, 금속산화물층와 금속층 각각의 두께를 조절하여 특정 파장 영역(Red, Green, Blue)에서 높은 투과도 갖도록 설계할 수 있다.
본 발명의 일 실시예에 따르면, 측향식 LED에서 p-전극의 바로 밑에 위치해 있는 전류 퍼짐층(current spreading layer)은 투명 전도성 산화물(Transparent Conductive Oxide; TCO)을 사용한다. TCO 물질로는 ITO, SnO2, ZnO 등이 있다. 따라서 p-전극을 O/M/O 구조로 대체할 경우, 전류 퍼짐층(current spreading layer)은 O/M/O 구조의 제일 아래층 금속산화물층으로 사용할 수 있다. 이와 달리, 측향식, 수직형 LED의 n-전극을 O/M/O 구조로 할 때는 그대로 세 층을 모두 사용할 수 있다. 이 때, n형 반도체 층과 오믹 접합을 형성하기 위해 O/M/O 구조 아래에 일함수가 작은 Ti, Cr, Al, W 등의 물질을 오믹 접합 층(Ohmic contact layer)로 추가할 수 있다.
본 발명의 일 실시예에 따른 전극은 투명하기 때문에 두께나 전극의 핑거(Finger) 개수에 제한이 없다. 전극의 두께가 두꺼울수록, 핑거(Finger)의 수가 더 많을수록 전류 퍼짐(current spreading)이 더 잘되기 때문에 효율적이다.
이하, 도면을 참조하여 본 발명을 실시하기 위한 구체적인 내용을 실시예에 기초하여 설명한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는 적절하게 설명된다면 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
도 1a는 본 발명의 일 실시예에 따른 GaN 발광 다이오드 소자를 설명하는 평면도이다.
도 1b는 도 1a의 A-A’ 선을 따라 자른 단면도이다.
도 1c는 도 1a의 B-B’ 선을 따라 자른 단면도이다.
도 1a 내지 도 1c를 참조하면, 상기 GaN 발광 다이오드 소자(100)는 사파이어 기판(110); 상기 사파이어 기판(110) 상에 적층된 n형 GaN 층(120); 상기 n형 GaN 층(120) 상에 적층된 활성층(130); 상기 활성층에 적층된 p형 GaN층(140); 상기 p형 GaN층(140) 상에 적층된 투명 전도성 금속 산화물을 포함하는 전류 퍼짐층(150); 상기 전류 퍼짐층 상에 형성된 상부 전극 패턴(160); 및 상기 상부 전극 패턴(160) 상에 형성된 상부 전극 패드(166)를 포함한다. 상기 상부 전극 패턴(160)은 차례로 적층된 제1 상부 전극 패턴(162) 및 제2 상부 전극 패턴(164)을 포함한다. 상기 제1 상부 전극 패턴(162)은 은(Ag) 또는 은 합금 박막이고, 상기 제2 상부 전극 패턴(164)은 투명 전도성 금속 산화물 박막을 포함한다. 상기 상부 전극 패턴(160)과 상기 전류 퍼짐층(150)은 청색 또는 녹색 영역에서 85 퍼센트 이상의 투과도를 가지는 광학 필터로 동작한다.
상기 사파이어 기판(110)은 c-평면 사파이어 기판일 수 있다. 격자 부정합에 의한 흠결을 감소시키기 위하여 상기 사파이어 기판 상에 GaN 버퍼층(미도시)이 형성될 수 있다. 상기 GaN 버퍼층 상에 수 마이크로미터 수준의 두꺼운 n형 GaN 층(120)이 증착될 수 있다. n형 분순물은 실리콘(Si)일 수 있다. 이어서, 상기 n형 GaN 층(120) 상에 활성층(130)이 증착될 수 있다. 상기 활성층(130)은 이중 이종구조(double heterostructure), 단일 양자 우물(single quantum well), 또는 다중 양자 우물(multiple quantum wells)일 수 있다. 청색 또는 녹색 LED의 경우, 상기 다중 양자 우물은 InGaN/GaN 구조일 수 있다. 자외선의 경우, 상기 다중 양자 우물은 AlGaN/InGaN 구조일 수 있다.
또한, 상기 활성층(130) 상에 전자 블록층(electron blocking layer)이 추가적으로 배치될 수 있다. 상기 전자 블록층(미도시)은 전자 누설 전류가 홀 누설 전류보다 크기 때문에 전자 전류를 차단할 수 있다.
p형 GaN층(140)이 상기 전자 블록층 또는 상기 활성층(130) 상에 형성될 수 있다. p 형 불순물은 Mg일 수 있다.
상기 p형 GaN층(140) 상에 전류 퍼짐층(electron spreading layer)이 배치될 수 있다. 상기 전류 퍼짐층(150)은 투명 전도성 금속 산화물일 수 있다. 상기 전류 퍼짐층(150)은 전류를 균일하게 상기 p형 GaN층(140)에 제공하여 상기 활성층(130)의 전 영역에서 발광을 제공할 수 있다. 상기 전류 퍼짐층(150)으로 ITO가 일반적으로 많이 사용되고 있다. 상기 전류 퍼짐층(150)은 투명한 특성, 충분히 낮은 면저항(sheet resistance) 특성, 및 상기 p형 GaN층과 오믹 접합을 형성할 수 있는 특성을 가지는 것이 바람직하다. 상기 전류 퍼짐층(150)의 저항을 감소시키기 위하여 상기 전류 퍼짐층(150)의 두께를 증가시키는 경우, 투명성이 감소하나 전류 퍼짐 특성은 향상될 수 있다. 따라서, 투명성과 전류 퍼짐 특성을 동시에 만족하기 어렵다.
상기 전류 퍼짐층(150) 상에 상부 전극 패턴(160)이 배치될 수 있다. 통상적으로 상기 전류 퍼짐층 상에 상부 전극이 배치된 경우, 상기 상부 전극은 금속으로 형성되고 전극으로 기능하면서 동시에 와이어 연결을 위한 전극 패드로 동작할 수 있다. 그러나, 이 경우, 전극은 투명하지 않아 광추출 효율을 감소시킨다. 따라서, 광 추출 효율을 증가시킬 수 있는 새로운 전극 구조가 요구된다.
상기 상부 전극 패턴(160)은 상기 전류 퍼짐층(150) 상에서 빗(comb) 형상과 같이 형성되어 균일하게 전류를 분배할 수 있다. 상기 상부 전극 패턴(160)은 충분히 낮은 면저항을 가지며 충분한 투명성을 제공할 수 있다. 구체적으로, 상기 전류 퍼짐층(150)은 수십 nm 수준으로 충분히 얇도록 형성되어 충분한 투과성을 가질 수 있다. 한편, 상기 전류 퍼짐층(150)의 전류 퍼짐 특성을 증가시키기 위하여, 상기 상부 전극 패턴(160)이 상기 전류 퍼짐층(150) 상에 배치될 수 있다. 상기 상부 전극 패턴(160)은 투명한 다층 구조를 가질 수 있다. 상기 상부 전극 패턴(160)은 차례로 적층된 제1 상부 전극 패턴(162) 및 제2 상부 전극 패턴(162)을 포함한다. 상기 제1 상부 전극 패턴(162)은 은(Ag) 또는 은 합금 박막이고, 상기 제2 상부 전극 패턴(164)은 투명 전도성 금속 산화물 박막을 포함한다. 은 합금은 은과 알루미늄의 합금일 수 있다. 상기 제2 상부 전극 패턴(164)과 상기 전류 퍼짐층(150)은 상기 제1 상부 전극 패턴(162)을 개재하여 샌드위치 구조를 가질 수 있다.
즉, 전류 퍼짐층(150)과 상기 상부 전극 패턴(160)은 금속산화막/금속/금속산화막 (O/M/O) 구조를 가질 수 있다. 이에 따라, 상기 상부 전극 패턴(160)과 그 하부의 전류 퍼짐층(150)은 낮은 면저항을 제공하고 청색 및 녹색 영역에 대하여 투명성을 제공할 수 있다. 상기 전류 퍼짐층(150) 및 상기 제2 상부 전극 패턴(164)은 ITO(Indium tin oxide), ZnO, Sn2O3, TiO2, 및 IGZO(Indium gallium zinc oxide ) 중에서 적어도 하나를 포함할 수 있다. 상기 전류 퍼짐층(150)의 두께는 10 내지 50 nm이고, 상기 제1 상부 전극 패턴(162)의 두께는 15 내지 20 nm이고, 상기 제2 상부 전극 패턴(164)의 두께는 10 내지 50 nm일 수 있다. 즉, 상기 상부 전극 패턴이 없는 영역의 전류 퍼짐층은 20 nm 이하의 충분히 낮은 두께를 가지고 있어 충분한 투명성을 제공하고, 상기 상부 전극 패턴이 존재하는 영역에서는 O/M/O 구조에 의하여 관심 파장 대역에서 85 퍼센트 이상의 투과도를 제공한다. 또한, O/M/O 구조는 충분히 낮은 면저항 및 전류 퍼짐 효과를 제공할 수 있다. 이에 따라, LED 소자의 광 추출 효율이 증가될 수 있다.
도 2는 본 발명의 일 실시예에 따른 전류 퍼짐층과 상부 전극 패턴으로 구성된 금속산화막/금속/금속산화막(O/M/O) 구조의 투과도 특성을 나타내는 그래프이다.
도 2를 참조하면, 사각형은 O/M/O 구조에서 ITO(20nm)/Ag(18nm)/ITO(20nm)인 경우 파장에 따른 투과도 특성을 나타낸다. 원형은 O/M/O 구조에서 ITO(30nm)/Ag(18nm)/ITO(30nm)인 경우 파장에 따른 투과도 특성을 나타낸다. 삼각형은 O/M/O 구조에서 ITO(40nm)/Ag(18nm)/ITO(40nm)인 경우 파장에 따른 투과도 특성을 나타낸다. ITO 두께가 증가함에 따라, 최대 투과도 파장은 적외선 영역으로 이동한다.
청색 LED의 경우, 전류 퍼짐층과 상부 전극 패턴은 ITO(20nm)/Ag(18nm)/ITO(20nm) 또는 ITO(30nm)/Ag(18nm)/ITO(30nm) 구조를 가질 수 있다. 이에 따라, 상기 전류 퍼짐층만이 있는 영역은 충분히 얇은 두께에 의하여 높은 투과성을 가지며, 전류 퍼짐층과 상부 전극 패턴이 동시에 있는 영역도 청색에 대하여 90 퍼센트 이상의 투과도를 제공하면서 충분히 낮은 면저항을 제공하여 전류 퍼짐 효과를 제공할 수 있다.
한편, 녹색 LED의 경우, 전류 퍼짐층과 상부 전극 패턴은 ITO(40nm)/Ag(18nm)/ITO(40nm) 구조를 가질 수 있다. 이에 따라, 상기 전류 퍼짐층만이 있는 영역은 충분히 얇은 두께에 의하여 높은 투과성을 가지며, 전류 퍼짐층과 상부 전극 패턴이 동시에 있는 영역도 녹색에 대하여 90 퍼센트 이상의 투과도를 제공하면서 충분히 낮은 면저항을 제공하여 전류 퍼짐 효과를 제공할 수 있다.
다시, 도 1a 내지 도 1c를 참조하면, 상기 상부 전극 패턴(160) 상에 상부 전극 패드(166)가 국부적으로 형성될 수 있다. 상기 상부 전극 패드(166)는 전기적으로 와이어링을 위하여 배치되고, 상기 상부 전극 패드(166)는 Cr/Al/Ni/Au 구조, Cr/Ni/Au 구조, 또는 Ni/Au 구조일 수 있다.
트렌치(182)는 상기 p형 GaN 층 및 상기 활성층을 관통하고 상기 n 형 GaN의 일부를 식각하여 형성된다. 상기 트렌치는 빗 형상으로 형상될 수 있다. 하부 전극 패턴(172)은 상기 트렌치(182)에서 상기 n 형 GaN(172)에 접촉하여 배치될 수 있다. 하부 전극 패드(176)는 상기 하부 전극 패턴(172)와 동시에 형성되고 서로 같은 평면에서 서로 연결될 수 있다. 상기 하부 전극 패턴 및 하부 전극은 Ti/Al 구조 또는 Ti/Al/Ni/Au 구조일 수 있다.
도 3a는 본 발명의 다른 실시예에 따른 GaN 발광 다이오드 소자를 설명하는 평면도이다.
도 3b는 도 3a의 A-A’ 선을 따라 자른 단면도이다.
도 3c는 도 3a의 B-B’ 선을 따라 자른 단면도이다.
도 3d는 도 3a의 C-C’ 선을 따라 자른 단면도이다.
도 1에서 설명한 것과 중복되는 설명은 생략한다.
도 3a 내지 도 3c를 참조하면, 상기 GaN 발광 다이오드 소자(200)는 사파이어 기판(110); 상기 사파이어 기판(110) 상에 적층된 n형 GaN 층(120); 상기 n형 GaN 층 상에 적층된 활성층(130); 상기 활성층에 적층된 p형 GaN층(140); 상기 p형 GaN층 상에 적층된 투명 전도성 금속 산화물을 포함하는 전류 퍼짐층(150); 및 상기 p형 GaN 층 및 상기 활성층을 관통하고 상기 n 형 GaN의 일부를 식각한 트렌치(182)에서 상기 n 형 GaN에 접촉하여 배치된 하부 전극 패턴(272); 및 상기 하부 전극 패턴(272) 상에 배치된 하부 전극 패드(276)를 포함한다. 상기 하부 전극 패턴(272)은 상기 n 형 GaN에 접촉하여 배치된 제1 하부 전극 패턴(272a); 상기 제1 하부 전극 패턴 상에 배치된 제2 하부 전극 패턴(272b); 및 상기 제2 하부 전극 패턴 상에 배치된 제3 하부 전극 패턴(272c)을 포함한다. 상기 제2 하부 전극 패턴(272b)은 적층된 은(Ag) 또는 은 합금 박막이다. 상기 제1 하부 전극 패턴(272a) 및 상기 제3 하부 전극 패턴(272c)은 투명 전도성 금속 산화물 박막이다.
상기 트렌치(182)는 상기 p형 GaN 층 및 상기 활성층을 관통하고 상기 n 형 GaN의 일부를 식각하여 형성된다. 상기 트렌치(182)는 빗 형상으로 형상될 수 있다. 하부 전극 패턴(272)은 상기 트렌치(182)에서 상기 n 형 GaN(120)에 접촉하여 배치될 수 있다. 상기 하부 전극 패드(276)는 상기 하부 전극 패턴(272) 상에 국부적으로 배치될 수 있다.
상기 하부 전극 패턴(272)은 상기 n 형 GaN에 접촉하여 배치된 제1 하부 전극 패턴(272a), 상기 제1 하부 전극 패턴 상에 배치된 제2 하부 전극 패턴(272b), 및 상기 제2 하부 전극 패턴 상에 배치된 제3 하부 전극 패턴(272c)을 포함할 수 있다. 상기 기 하부 전극 패턴(272)은 O/M/O 구조를 가질 수 있다. 상기 제2 하부 전극 패턴(272b)은 은(Ag) 또는 은 합금 박막이고, 상기 제1 하부 전극 패턴(272a) 및 상기 제3 하부 전극 패턴(272c)은 투명 전도성 금속 산화물 박막일 수 있다. 상기 제1 하부 전극 패턴(272a) 및 상기 제3 하부 전극 패턴(272c)은 ITO(Indium tin oxide), ZnO, Sn2O3, TiO2, 및 IGZO(Indium gallium zinc oxide ) 중에서 적어도 하나를 포함할 수 있다. 상기 제1 하부 전극 패턴(272a)의 두께는 10 내지 50 nm이고, 상기 제2 상부 전극 패턴(272b)의 두께는 15 내지 20 nm이고, 상기 제3 하부 전극 패턴(272c)의 두께는 10 내지 50 nm일 수 있다.
상기 하부 전극 패드(276)는 Ti/Al 구조 또는 Ti/Al/Ni/Au 구조일 수 있다. 상기 하부 전극 패드(276)는 와이어에 의하여 외부와 전기적으로 연결될 수 있다.
오믹 접합층(271)이 상기 하부 전극 패턴(272)과 상기 n 형 GaN(120) 사이에 추가적으로 배치될 수 있다. 상기 오믹 접합층(271)은 상기 하부 전극 패턴(271)과 정렬되어 패터닝될 수 있다. 상기 오믹 접합층(271)은 일함수가 적은 Ti, Cr, Al, 또는 W 중에서 적어도 하나를 포함할 수 있다. 상기 오믹 접합층(271)의 두께는 수십 nm이하일 수 있다.
도 4a는 본 발명의 또 다른 실시예에 따른 수직형 GaN LED 소자를 나타내는 평면도이다.
도 4b는 도 4a의 A-A’ 선을 따라 자른 단면도이다.
도 4a 및 도 4b를 참조하면, GaN 발광 다이오드 소자(300)는 p 전극(411); 상기 p 전극(411) 상에 배치된 p형 GaN층(412); 상기 p형 GaN층 상에 배치된 활성층(413); 상기 활성층 상에 배치된 n형 GaN층(414); 상기 n형 GaN층 상에 배치된 전류 퍼짐층(415); 상기 전류 퍼짐층 상에 배치된 n 전극 패턴(416); 및 상기 n 전극 패턴 상에 배치된 n 전극 패드(417)를 포함한다. 상기 n 전극 패턴(416)은 차례로 적층된 제1 n 전극 패턴(416a) 및 제2 n 전극 패턴(416b)을 포함한다. 상기 제1 n 전극 패턴(416a)은 적층된 은(Ag) 또는 은 합금 박막이다. 상기 제2 n 전극 패턴(416b)은 투명 전도성 금속 산화물 박막을 포함한다. 상기 n 전극 패턴(415)과 상기 전류 퍼짐층(416)은 청색 또는 녹색 영역에서 85 퍼센트 이상의 투과도를 가지는 광학 필터로 동작한다. 상기 전류 퍼짐층(415)과 상기 n 전극 패턴(416)은 O/M/O 구조를 가지고 투명성을 증가시키고 전류 퍼짐 효과를 제공할 수 있다.
상기 전류 퍼짐층(415) 및 상기 제2 n 전극 패턴(416b)은 ITO(Indium tin oxide), ZnO, Sn2O3, TiO2, 및 IGZO(Indium gallium zinc oxide ) 중에서 적어도 하나를 포함할 수 있다. 상기 전류 퍼짐층(415)의 두께는 10 내지 50 nm이고, 상기 제1 n 전극 패턴(416a)의 두께는 15 내지 20 nm이고, 상기 제2 n 전극 패턴의 두께(416b)은 10 내지 50 nm일 수 있다.
이하, 수직형 GaN LED의 제조 방법이 설명된다. 수직형 LED의 구조는 레이저 리프트-오프(laser lift-off) 기술을 이용하여 제작될 수 있다. 구체적으로, 사파이어 기판이 준비된다. 상기 사파이어 기판 상에 n형 GaN 층(414)이 형성된다. 상기 n형 GaN 기판 상에 활성층(413)이 형성된다. 상기 활성층은 다중 양자 우물 구조일 수 있다. GaN/InGaN 다중양자우물은 금속-유기 화학 기상 증착(metal-organic chemical vapor deposition; MOCVD)를 이용하여 성장될 수 있다. 이어서, 상기 활성층 상에 p형 GaN층(412)이 형성된다. 이어서, 상기 p형 GaN 층의 전 영역 상에 p 전극(411)이 형성된다.
상기 p 전극 상에 제1 본딩층(미도시)이 형성된다. 한편, 상기 제1 본딩층과 결합할 제2 본딩층(미도시)이 형성된 케리어 기판이 준비된다. 상기 케리어 기판의 제2 본딩층은 상기 사파이어 기판의 제1 본딩층과 섭씨 200도 수준의 저온 열처리를 통하여 결합한다. 이어서, 상기 사파이어 기판에 레이저를 제공하면, 레이저 빔은 사파이어 기판을 투과하고, 상기 n형 GaN층과 사파이어 기판 사이에 흡수되어 분리 영역(split zone)을 형성한다. 이에 따라, 상기 사파이어 기판은 제거된다.
노출된 n형 GaN층(414) 상에 전류 퍼짐층(415)이 형성된다. 상기 전류 퍼짐층(415)은 상기 노출된 n형 GaN층 전면에 형성된다. 이어서, 상기 전류 퍼짐층(415) 상에 n 전극 패턴(416)이 형성된다. 이어서, 상기 n형 전극 패턴 상에 n 전극 패드(417)가 형성된다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시 예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시 예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
100: GaN 발광 다이오드 소자
110: 사파이어 기판
120: n형 GaN 층
130: 활성층
140: p형 GaN층
150: 전류 퍼짐층
160: 상부 전극 패턴
166: 상부 전극 패드

Claims (12)

  1. 사파이어 기판;
    상기 사파이어 기판 상에 적층된 n형 GaN 층;
    상기 n형 GaN 층 상에 적층된 활성층;
    상기 활성층에 적층된 p형 GaN층;
    상기 p형 GaN층 상에 적층된 투명 전도성 금속 산화물을 포함하는 전류 퍼짐층;
    상기 전류 퍼짐층 상에 형성된 상부 전극 패턴;
    상기 상부 전극 패턴 상에 형성된 상부 전극 패드;
    상기 p형 GaN 층 및 상기 활성층을 관통하고 상기 n 형 GaN의 일부를 식각한 트렌치에서 상기 n 형 GaN에 접촉하여 배치된 하부 전극 패턴; 및
    상기 하부 전극 패턴 상에 배치된 하부 전극 패드를 포함하고,
    상기 상부 전극 패턴은 차례로 적층된 제1 상부 전극 패턴 및 제2 상부 전극 패턴을 포함하고,
    상기 제1 상부 전극 패턴은 적층된 은(Ag) 또는 은 합금 박막이고,
    상기 제2 상부 전극 패턴은 투명 전도성 금속 산화물 박막을 포함하고,
    상기 상부 전극 패턴과 상기 전류 퍼짐층은 청색 또는 녹색 영역에서 85 퍼센트 이상의 투과도를 가지는 광학 필터로 동작하고,
    상기 전류 퍼짐층, 상기 p형 GaN층, 및 상기 활성층은 서로 수직으로 정렬되고,
    상기 상부 전극 패턴은 상기 전류 퍼짐층와 중첩되어 그 일부에만 배치되고,
    상기 상부 전극 패드는 상기 상부 전극 패턴과 중첩되어 그 일부에만 배치되고,
    상기 하부 전극 패턴은:
    상기 n 형 GaN에 접촉하여 배치된 제1 하부 전극 패턴;
    상기 제1 하부 전극 패턴 상에 배치된 제2 하부 전극 패턴; 및
    상기 제2 하부 전극 패턴 상에 배치된 제3 하부 전극 패턴을 포함하고,
    상기 제2 하부 전극 패턴은 적층된 은(Ag) 또는 은 합금 박막이고,
    상기 제1 하부 전극 패턴 및 상기 제3 하부 전극 패턴은 투명 전도성 금속 산화물 박막이고,
    상기 제1 하부 전극 패턴, 상기 제2 하부 전극 패턴, 및 상기 제3 하부 전극 패턴은 서로 수직으로 정렬되고,
    상기 하부 전극 패드는 상기 하부 전극 패턴과 중첩되어 그 일부에만 배치되고,
    상기 제1 하부 전극 패턴의 두께는 10 내지 50 nm이고,
    상기 제2 하부 전극 패턴의 두께는 15 내지 20 nm이고,
    상기 제3 하부 전극 패턴의 두께는 10 내지 50 nm인 것을 특징으로 하는 GaN 발광 다이오드 소자.
  2. 제1 항에 있어서,
    상기 제1 하부 전극 패턴 및 상기 제3 하부 전극 패턴은 ITO(Indium tin oxide), ZnO, Sn2O3, TiO2, 및 IGZO(Indium gallium zinc oxide ) 중에서 적어도 하나를 포함하는 것을 특징으로 하는 GaN 발광 다이오드 소자.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020160048170A 2016-04-20 2016-04-20 광 추출 효율 개선을 위한 led 소자 KR101792940B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160048170A KR101792940B1 (ko) 2016-04-20 2016-04-20 광 추출 효율 개선을 위한 led 소자
PCT/KR2017/004204 WO2017183911A1 (ko) 2016-04-20 2017-04-19 광 추출 효율 개선을 위한 led 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160048170A KR101792940B1 (ko) 2016-04-20 2016-04-20 광 추출 효율 개선을 위한 led 소자

Publications (2)

Publication Number Publication Date
KR20170119906A KR20170119906A (ko) 2017-10-30
KR101792940B1 true KR101792940B1 (ko) 2017-11-20

Family

ID=60116167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160048170A KR101792940B1 (ko) 2016-04-20 2016-04-20 광 추출 효율 개선을 위한 led 소자

Country Status (2)

Country Link
KR (1) KR101792940B1 (ko)
WO (1) WO2017183911A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200409378A (en) * 2002-11-25 2004-06-01 Super Nova Optoelectronics Corp GaN-based light-emitting diode and the manufacturing method thereof
KR100585919B1 (ko) * 2004-01-15 2006-06-01 학교법인 포항공과대학교 질화갈륨계 ⅲ­ⅴ족 화합물 반도체 소자 및 그 제조방법
KR100730082B1 (ko) * 2005-10-17 2007-06-19 삼성전기주식회사 질화물계 반도체 발광소자
KR20100055750A (ko) * 2008-11-18 2010-05-27 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101280501B1 (ko) * 2011-07-15 2013-07-01 포항공과대학교 산학협력단 투명 전극을 이용한 발광다이오드

Also Published As

Publication number Publication date
WO2017183911A1 (ko) 2017-10-26
KR20170119906A (ko) 2017-10-30

Similar Documents

Publication Publication Date Title
KR101020910B1 (ko) 반도체 발광소자 및 그 제조방법
KR101763072B1 (ko) 광 추출 효율 및 전류 주입 효율 개선을 위한 led 소자
US20110001145A1 (en) Semiconductor light emitting device
KR100999806B1 (ko) 반도체 발광소자 및 그 제조방법
KR20100055750A (ko) 반도체 발광소자 및 그 제조방법
US9786814B2 (en) Ultraviolet light emitting device
TWI702737B (zh) 發光二極體元件
US9812614B2 (en) Light-emitting device
TWI538184B (zh) 發光二極體陣列
KR102623615B1 (ko) 발광소자, 발광소자 패키지 및 발광장치
KR102212666B1 (ko) 발광소자
KR101134802B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
WO2017101522A1 (zh) 发光二极管及其制作方法
KR101054984B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101286210B1 (ko) 발광 소자 및 그 제조 방법
KR101792940B1 (ko) 광 추출 효율 개선을 위한 led 소자
KR101125416B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20060112064A (ko) 발광 소자
TW201131833A (en) Optoelectronic semiconductor chip and method for manufacturing optoelectronic semiconductor chip
KR102426781B1 (ko) 반도체 소자 및 이를 구비한 발광 모듈
KR102249627B1 (ko) 발광소자 및 조명시스템
KR101814283B1 (ko) 복수 n 콘택 구조가 구비된 발광 다이오드 소자
KR102175346B1 (ko) 발광소자 및 발광 소자 패키지
KR101876274B1 (ko) 발광 소자
KR101960611B1 (ko) Led 플립칩

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant