CN102057505B - 光电子器件及其制造的方法 - Google Patents

光电子器件及其制造的方法 Download PDF

Info

Publication number
CN102057505B
CN102057505B CN200980121115.3A CN200980121115A CN102057505B CN 102057505 B CN102057505 B CN 102057505B CN 200980121115 A CN200980121115 A CN 200980121115A CN 102057505 B CN102057505 B CN 102057505B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
method step
sequence
table top
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980121115.3A
Other languages
English (en)
Other versions
CN102057505A (zh
Inventor
斯特凡·凯泽
安德烈亚斯·普洛斯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN102057505A publication Critical patent/CN102057505A/zh
Application granted granted Critical
Publication of CN102057505B publication Critical patent/CN102057505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明的实施形式涉及一种用于制造光电子器件的方法,其包括以下方法步骤:A)提供生长衬底(1),B)外延生长至少一个半导体层(2),其用于产生在工作中的有源区,C)将金属镜层(3)施加到半导体层(2)上,D)施加用于电接触器件的至少一个接触层(8),E)将生长衬底(1)从半导体层(2)分离,其中将半导体层(2)的表面暴露,F)借助从在方法步骤E)中暴露的表面开始的刻蚀处理来结构化半导体层(2)。

Description

光电子器件及其制造的方法
本专利申请要求德国专利申请10 2008 027 041.5和10 2008 050 538.2的优先权,其公开内容通过引用结合于此。
本发明提出了一种光电子器件以及一种用于制造该光电子器件的方法。
在光电子器件的制造中很普遍的问题是,在半导体层外延生长在生长衬底上之后,在例如通过激光剥离(Laser-Lift-off)(LLO)将生长衬底从外延层分离之前必须在p侧、即从以后设置有p接触部的侧执行多个光刻步骤。
在激光剥离(LLO)时,通过穿透衬底的脉冲的或非脉冲的激光照射要从其他层剥离的衬底。由此,使半导体层的连接到衬底的表面加热。如果达到所需温度,出现衬底解离。
借助激光剥离的衬底和半导体层的分离方法例如在DE 19640594A1中阐明,其公开内容由此通过引用结合于此。在LLO之前的方法步骤在下面称为“前LLO”,在LLO之后的方法步骤称为“后LLO”。
在半导体制造中,用“台面(Mesa)”表示受保护的在刻蚀步骤之后升高的区域。通过刻蚀处理形成的凹进部称为“台面沟”,台面沟的侧壁称为“台面侧棱(Mesaflanken)”。通常在每个刻蚀步骤之前都有光刻步骤,其中借助光刻胶保护以后要构建台面的区域不受刻蚀化学物质影响。为此,首先以光刻胶对整个表面涂覆,接着将掩膜敷设在光刻胶上并且将未被掩膜覆盖的区域曝光。通过曝光使光刻胶的部分区域硬化,而未曝光的区域在接下来的步骤中可以被洗掉。未受硬化的光刻胶保护的区域可以在另外的方法步骤中被刻蚀。
在此,在广泛使用的制造方法中在LLO之前执行四个光刻步骤。其中之一包括:从p侧进行GaN台面刻蚀,而n侧与生长衬底相连。在通过LLO剥离生长衬底后,通常需要另外的光刻步骤以便成形n-接触结构。
根据发明的方法的任务在于,相对于传统方法减少在制造方法中的光刻步骤和刻蚀步骤的数目并且以此减少工艺步骤的数目。
另一任务在于,避免在激光剥离(LLO)中的台面侧棱损伤。
这些任务通过根据本发明的制造方法来解决。
光电子器件的另外的根据发明的方法变形方案以及实施形式是本发明所要求保护的其他方案。
在此应指出的是,通过术语“器件”所指的不仅是制成的器件譬如发光二极管(LED)或激光二极管,而且也指衬底和/或半导体层,使得通过例如粘合材料层或焊接层相连接的第一器件和第二器件形成上位的第三器件或第三器件的一部分。两个器件彼此连接例如在薄膜半导体芯片的制造中是适宜的。
光电子器件例如可以是薄膜发光二极管芯片。
薄膜发光二极管芯片具有以下特征中的至少一个。
-在产生辐射的半导体层序列(尤其为产生辐射的外延层序列)的朝向支承元件(尤其是支承衬底)的主面上施加或者构建有反射层,该反射层将在半导体层序列中产生的电磁辐射的至少一部分反射回该半导体层序列中;
-薄膜发光二极管芯片具有支承元件,该支承元件不是外延生长有半导体层序列的生长衬底,而是单独的支承元件,其事后固定在半导体层序列上;
-半导体层序列具有范围为20μm或更小的、尤其是10μm或更小的厚度;
-半导体层序列没有生长衬底。在此,“没有生长衬底”意味着:必要时用于生长的生长衬底从半导体层序列去除或者至少强烈薄化。尤其是,生长衬底薄化到使得其本身或者仅仅与外延层序列一起单独不是自支承的(freitragend)。被强烈薄化的生长衬底的残留的剩余物尤其是同样不适于生长衬底的功能;以及
-半导体层序列包含至少一个半导体层,所述半导体层具有至少一个面,所述面具有混匀结构,其在理想情况下引起光在半导体层序列中的近似各态历经的分布,也就是说,所述面具有尽可能各态历经的随机散射特性。
薄膜发光二极管芯片的基本原理例如在I.Schnitzer等发表于Appl.Phys.Lett.63(16)(1993年10月18日第2174-2176页)的印刷物中予以描述,其公开内容由此通过引用结合于此。薄膜发光二极管芯片的例子在印刷物EP 0905797 A2和WO 02/13281 A1中予以描述,其公开内容同样通过引用结合于此。
根据本发明的用于制造光电子器件的方法包括以下方法步骤:作为方法步骤A),提供生长衬底;作为方法步骤B),将至少一个半导体层外延地生长到生长衬底上用于产生在工作中的有源区。作为另外的方法步骤,该方法包括:作为方法步骤C),将金属镜层施加到半导体层上;以及作为方法步骤D),施加用于器件的电接触的至少一个接触层。此外,该方法还包括:作为方法步骤E),将生长衬底从半导体层分离,其中半导体层的表面暴露。接着,在方法步骤F)中借助刻蚀方法从在方法步骤E)中暴露的表面来结构化半导体层。
在一个方法变形方案中,为了制造结构化的层序列,只需要一个刻蚀步骤并且因此也只需要一个光刻步骤。这相对于传统处理方法是明显的优点。由此,处理风险降低并且产量提高。此外,整个制造过程加速。
由于在方法步骤F)中从方法步骤E)中暴露的表面开始刻蚀,所以存在阳性台面边。这意味着,从以前曾与生长衬底相连接的表面来看通过刻蚀处理形成的台面沟朝着其他层变窄,反向从表面来看台面本身即例如半导体层扩宽。沟的侧棱于是略微倾斜并且并不垂直于表面,这是湿刻蚀处理的结果。刻蚀以及与此相联系的摄影技术在LLO之后才进行,即这是所谓的后LLO台面摄影技术。
通过阳性台面边,还可能对光发射进行微小改进。在目前的技术中,实施前LLO台面摄影技术(Fototechnik),该技术从背离衬底的侧开始进行。这导致,台面侧棱向后倾斜,即形成阴性台面边,即前LLO台面摄影技术导致台面边底切。这会在LLO中导致台面边的尖端断裂,该台面边在阴性台面边的情况下具有锐角。
此外,阳性台面边具有如下优点:其相对于在曾与生长衬底相连接的上侧的阴性台面边具有更高的稳定性和抗断裂性。这对于另外的方法步骤而言是优点。台面侧棱在LLO中的损伤在根据发明的方法变形方案中不会出现,因为在此先进行LLO而接下来才进行台面沟的刻蚀。
在另一根据发明的方法中,金属镜层在方法步骤C)中施加到未结构化的半导体层上。
这具有如下优点:镜层完全位于半导体层的表面上并且没有在以后的方法步骤中又必须被去除的材料被施加到现有的间隙中。另一优点在于,半导体层和镜层可以一起在一个刻蚀步骤中被结构化。同样也适用于要施加到镜层上并且同样要结构化的另外的层。
在本方法的另一实施形式中,在方法步骤B)中恰好生长一个半导体层。因此,这样制造的光电子器件只包括一个半导体层,这能够实现制造非常薄的器件。
包括III-V半导体材料的材料可以用作在方法步骤B)中外延生长的半导体层的材料。III-V半导体材料优选为GaN(氮化镓)、GaInN(氮化铟镓)或AlN(氮化铝)。但是半导体层也可以由不同的材料构建,半导体层可以通过相继的外延生长来产生。半导体层例如可以是未掺杂的、p掺杂的或n掺杂的。
在根据发明的方法的另一变形方案中,至少一个接触层在方法步骤D)中施加到未结构化的镜层上。这又具有如下优点:接触层的材料不必施加到已经产生的结构上,因此不会侵入暴露的间隙中并且不必在另外的方法步骤中又被去除。在此,接触层的结构化必要时也可以与半导体层的和镜层的结构化一起进行。
在方法步骤E)中将生长衬底从半导体层分离优选借助激光剥离(LLO)来进行。
在本方法的另一实施形式中,半导体层通过在方法步骤F)中的结构化通过沟划分成多个部分区域。由此构建了台面结构。这意味着,例如通过刻蚀处理产生的沟穿透整个半导体层。因为沟通过从以前曾与生长衬底相连接的侧开始应用的结构化方法来产生,所以沟的横截面从例如通过激光剥离而暴露的表面朝着镜层方向变窄。由此,半导体层在侧棱具有阳性台面边。这样的半导体层的特征在于例如在下面的处理步骤中相对于具有阴性台面边的半导体层更高的稳定性。
另一根据发明的方法除了方法步骤A)到F)之外还包括以下另外的方法步骤:作为方法步骤G),将扩散势垒层施加到镜层上;以及作为方法步骤H),将钝化层施加到扩散势垒层上。在方法步骤A)至H)中制造的层序列可以在另外的方法步骤(方法步骤I))中施加到支承体上。
这样的支承体例如可以通过包括以下方法步骤的方法来制造:作为方法步骤I1),提供支承片;作为方法步骤I2),将阻挡层施加到支承片上;和作为方法步骤I3),将附着层施加到阻挡层上。
在方法步骤A)至H)中制造的层序列通过附着层与支承体相连接。例如粘合材料或焊接材料可以用于附着层。针对其他的方法步骤和例如为了以后使用在光电子器件中,支承体还尤其在生长衬底的分离之后用于稳定层序列。但是支承体也可以在器件中承担如接触和导电的任务。
作为在方法步骤A)中的生长衬底,优选地使用蓝宝石或者Si(硅)。
对于在方法步骤C)中的镜层,可以使用包括Ag作为主要成分的材料。来自方法步骤C)的镜层例如可以通过如下方法来施加,该方法选自:气相淀积、溅射、CVD(化学气相沉积)、电镀。
镜层可以通过在方法步骤C)到D)之间的另外的方法步骤来结构化,而在此半导体层不被结构化。结构化可以通过以下的方法之一进行:湿化学刻蚀、等离子体刻蚀、剥离技术。结构化的镜层具有如下优点:在器件工作时在镜层被去除的部位处电流注入被降低或被完全阻止。因此,可以有针对性地抑制在如下部位处的电流注入,这些部位在半导体层、耦合输出侧、遮蔽处如印制导线或接合垫(Bondpands)的对置的侧上。
对于在方法步骤G)中的扩散势垒层可以使用包括TiWN(钛钨氮化物)和/或TiN(氮化钛)的材料。扩散势垒层例如可以通过以下方法之一来施加:溅射、气相淀积、CVD方法。
来自方法步骤E)的钝化层可以由三个子层构造。例如第一子层可以承担附着功能,第二子层可以承担阻挡功能,而最后的第三层可以承担实际的钝化功能。
包括Ge(锗)、Si(硅)或GaAs(砷化镓)、AlN(氮化铝)、SiN(氮化硅)的材料可以用于支承片。实施例可以是,其中支承片包括导电材料,但是同样也可以考虑其中支承片不导电的实施形式。
包括元素Al(铝)、Pt(铂)、Au(金)、Zn(锌)中的至少一种的材料可以用于支承体的接触层。接触层例如可以通过以下方法之一来施加:溅射、气相淀积。
包括TiWN和/或TiN的材料可以用于支承体的阻挡层。阻挡层例如可以通过以下方法之一来施加:溅射、气相淀积、CVD方法。
包括Sn的材料可以用于支承体的附着层。对附着层加热可以在方法步骤I)中将层序列施加到支承体上之前。
结构化的半导体层可以在另外的方法步骤J1)中被粗化。该方法步骤在方法步骤F)后进行。接着,被粗化的半导体层可以设置有覆盖层(方法步骤J2)),该覆盖层包括如下材料,该材料对于可见光辐射、UV(紫外)辐射、IR(红外)辐射或这些辐射的组合而言是透射的。例如苯并环丁烯(BCB)适于涂覆。覆盖层例如可以通过离心涂布(Aufschleudern)或喷雾涂装(Spriihbelackung)施加到半导体层上。在此,使用苯并环丁烯引起台面沟中的边的良好的填充。BCB还具有良好的辐射稳定性。
方法变形方案也可以是,其中方法步骤J1)的粗化在方法步骤F)之前进行。
在另外的方法步骤J3)中,覆盖层可以被结构化。由此,半导体层的部分区域可以又被暴露。可以在另外的方法步骤J4)中将电接触部施加到所暴露的区域上。
方法也可以是,其中电接触部在覆盖层之前被施加到半导体层上。
除了用于制造光电子器件的方法之外,本发明还涉及光电子器件本身。
光电子器件的实施形式包括以下层序列:结构化的半导体层、设置在该半导体层上的金属镜层、设置在该金属镜层上的扩散势垒层、设置在该扩散势垒层上的钝化层。在此情况下,半导体层在侧棱上具有阳性台面边,即台面沟从暴露的表面朝着镜层变窄。
在光电子器件工作时在半导体层中构建发射辐射的有源区。镜层的任务是抑制辐射发射到器件中,使得所有辐射通过半导体层的上侧向外发射。镜层上的扩散势垒层尤其是应该在器件工作中阻止制造镜层的材料的离子迁移。
光电子器件的另一实施形式包括作为另外的层的支承层、设置在该支承层上的电接触层、设置在该接触层上的阻挡层和设置在该阻挡层上的附着层。在此情况下,附着层与在上述段落中所描述的层序列的钝化层相连接。
下面将根据附图和实施例更详细地阐述发明的变形方案。
图1a/b对比地示出了传统方法(图1a)和根据发明的方法(图1b)。
图2示出了层序列20的示意性侧视图,
图3示出了层序列30的示意性侧视图,
图4示出了层序列40的示意性侧视图,
图5示出了层序列50的示意性侧视图,
图6a示出了根据本发明的带有台面沟的层序列的示意性侧视图,其中台面沟具有阳性台面边,
图6b示出了根据本发明的带有台面沟的层序列的示意性侧视图,其中台面沟具有阴性台面边,
图7示出了结构化的层序列的示意性侧视图,
图8示出了具有附加地粗化的表面的结构化的层序列的示意性侧视图,
图9示出了具有被涂覆的表面的结构化的层序列的示意性侧视图,
图10示出了具有被接触的表面的结构化的层序列示意性侧视图,
图11示出了另一实施形式的层序列的示意性侧视图,
图12示出了具有结构化的半导体层的层序列的示意性侧视图,
图13示出了具有第二接触部的层序列的示意性侧视图,
图14示出了具有粗化的半导体层的层序列的示意性侧视图,
图15示出了具有台面沟的层序列的示意性侧视图,
图16示出了具有覆盖层的层序列的示意性侧视图,
图17示出了被分割的器件的示意性侧视图,
图18示出了另一实施形式的具有低折射率电介质的层序列的示意性侧视图,
图19示出了具有镜系统的层序列的示意性侧视图,
图20示出了具有结构化的金属镜层的层序列的示意性侧视图,
图21示出了具有扩散势垒层的层序列的示意性侧视图,
图22示出了在支承片上的层序列的示意性侧视图,
图23示出了由两个层序列接合在一起而得到的层序列的示意性侧视图,
图24示出了具有背侧接触部的层序列的示意性侧视图,
图25示出了不带生长衬底的层序列的示意性侧视图,
图26示出了具有粗化的半导体层的层序列的示意性侧视图,
图27示出了具有第一接触部的层序列的示意性侧视图,
图28示出了具有台面沟的层序列的示意性侧视图,
图29示出了具有覆盖层的层序列的示意性侧视图,
图30示出了被分割的器件的示意性侧视图。
图1a/b对比地示出了传统方法(图1a)和根据发明的方法的变形方案(图1b)。图1a和图1b都首先示出了由生长衬底1和半导体层2组成的层序列。在两个方法中都首先将金属镜层3施加到半导体层2上。在传统方法中,如图1a所示,接下来借助摄影技术和刻蚀技术将金属镜层3结构化。该方法步骤在根据发明的方法中省去。在接下来的方法步骤中,将扩散势垒层4施加到金属镜层3上。在如图1a所示的传统方法中,问题是,在金属镜层的以前暴露的区域中现在也有扩散势垒层的材料。在图1a的传统方法步骤中,现在进行另外的摄影技术以及一个或多个刻蚀步骤。通过刻蚀步骤将扩散势垒层4结构化,将以前在金属镜层3中暴露的区域又被暴露刻蚀以及将半导体层2结构化。刻蚀分别从背离生长衬底的侧开始进行。该方法步骤在图1b中所示的根据发明的方法中省去。在另一方法步骤中,钝化层5施加到扩散势垒层4上。在图1a所示的方法中现在还附加地进行另外的摄影技术以及刻蚀技术。对比清楚地表明:在如图1a中所示的传统方法中需要明显数目更多的方法步骤。在此,尤其是需要许多摄像技术和刻蚀技术,而在如图1b所示的根据发明的方法的变形方案中,到现在还未应用摄像技术和刻蚀技术。这相对于传统技术是明显的优点。在另一方法步骤中,现在在根据发明的方法(图1b)中,生长衬底1被除去,这例如借助激光剥离进行,并且因此半导体层2的表面暴露。半导体层2现在可以从暴露的侧借助唯一的光刻步骤和唯一的刻蚀步骤来结构化。在刻蚀步骤中,将具有台面侧棱13的台面沟12刻蚀。
如图1b所示的层序列的结构对应于方法步骤A)至C)以及E)至H)。
图2示出了通过根据发明的方法的变形方案产生的层序列20的示意性侧视图。该层序列包括带有层序列的五个层,生长衬底1、半导体层2、镜层3、扩散势垒层4、钝化层5。如在图2中所示的层序列20的结构对应于方法步骤A)至C)以及G)至H)。
图3示出了通过根据发明的方法的变形方案产生的层序列30的示意性侧视图,该层序列例如可以用作支承体并且可以与在图2中所示的层序列20相连。该支承体包括支承片9、设置在支承片上的接触层8、设置在接触层上的阻挡层7、设置在阻挡层7上的附着层6。附着层6在此情况下用于以后将层序列30与例如图2所示的层序列20连接。层序列30例如可以通过在方法步骤I1)至I4)中所描述的方法步骤来制造。
图4示出了通过根据发明的方法的变形方案产生的层序列40的示意性侧视图。层序列40由如图2或图3所示的层序列20和30接合在一起而得到。层序列20和30通过附着层6的附着材料相连。通过将层序列20和30接合在一起,层序列20的层2至5现在附加地通过层序列30来稳定,这也在生长衬底1分离之后对足够的稳定性负责。层序列的接合可以如在方法步骤I)中所描述的那样来进行。
图5示出了通过根据发明的方法的变形方案产生的层序列50的示意性侧视图。层序列50例如由如图4所示的层序列40通过分离生长衬底1而得到。分离可以如在方法步骤E)中所描述的那样来进行。分离例如可以通过激光剥离来进行。从层序列20中还保留的层2、3、4和5现在通过层序列30来稳定。半导体层2的以前曾与生长衬底1相连的表面现在又暴露并且可以从所暴露的侧来结构化。
图6a示出了例如由如图2所示的层序列产生的层序列的示意性侧视图。为此,还必须在另外的方法步骤中将生长衬底1剥离,如在方法步骤E)中所述的那样,并且借助刻蚀方法将半导体层2和金属镜层3结构化,如在方法步骤F)中所描述的那样。图6a示出了具有阳性台面边13的台面沟12。也就是说,台面沟12变窄进入半导体层2,即从以前曾与生长衬底相连的暴露的表面朝着在半导体层2之下跟随的层(譬如金属镜层3)的方向变窄。
图6b示出了通过并非根据发明的方法产生的层序列的示意性侧视图。该层序列具有台面沟12,但是仍包括生长衬底1。在此,半导体层2被从背离生长衬底的侧刻蚀。台面沟12具有阴性台面边13。也就是说,在分离生长衬底1之后,台面沟12从后来暴露的表面扩宽进入半导体层。同样从背离生长衬底的侧面开始结构化另外的层:金属镜层3、扩散势垒层4以及钝化层5。
图7示出了结构化的层序列的实施形式的示意性侧视图。这样的层序列例如通过将如图5所示的层序列50结构化而产生。在图7中,半导体层2和镜层3通过由结构化产生的台面沟12被完全地中断。在此,半导体层2具有带有阳性台面边13的台面沟12。沟的横截面从以前曾与生长衬底1相连的表面朝着镜层3的方向变窄。在图7中所示的层序列可以借助唯一的光刻步骤或刻蚀步骤来得到。
图8示出了结构化的层序列的实施形式的示意性侧视图,其中附加地还将表面粗化。这样的层序列例如由图7中所示的层序列产生。表面的结构化可以如在方法步骤J1)中所描述的那样来进行。
图9示出了结构化的层序列的实施形式的示意性侧视图,其中表面附加地还涂覆以覆盖层10。这样的层序列例如由如图8中所示的层序列产生。表面的涂覆可以如在方法步骤J2)中所描述的那样来进行。例如苯并环丁烯(BCB)适于覆盖层10。通过覆盖层10来钝化和保护器件的表面。
图10示出了结构化的层序列的实施形式的示意性侧视图,其中附加地还通过电接触部11来接触表面。这样的层序列由图9所示的层序列产生。在覆盖层10如在方法步骤J3)中所描述的那样事先被结构化之后,表面的接触例如可以如在方法步骤J4)中所描述的那样来进行。
图11示出了层布置的实施形式的示意性侧视图,该层布置包括层序列:支承片9、阻挡层7、附着层6、钝化层5、扩散势垒层4、金属镜层3和半导体层2。此外,在半导体层2上设置有两个第一接触部14。两个第一接触部14用于以后将器件与第一电荷电接触,这例如可以通过线来实现。第一电接触部的施加在方法步骤D)中进行。
图12示出了层布置的实施形式的示意性侧视图,如该层布置由如图11中所示的实施形式而产生。在此情况下,在另外的方法步骤中,将半导体层2结构化。两个第一接触部14例如可以是n接触部。通过将半导体层2结构化,半导体层2的导电层暴露,针对第一接触部14是n接触部的情况该导电层是p层。针对第一接触部是p接触部的情况,则所暴露的层是n层。
图13示出了例如可由如图12所示的实施形式而产生的实施形式的示意性侧视图。在图13中所示的实施形式附加地包括两个第二接触部15,它们设置在图12的实施形式中被暴露的层上。这两个第二接触部15例如可以是p接触部。如同第一接触部14,这两个第二接触部用于以后电接触器件,然而与相应相反的电荷电接触。
图14示出了如下实施形式的示意性侧视图,在该实施形式中半导体层2的表面被粗化。该实施形式可以由如在图13中所示的实施形式而产生。为此,在另一方法步骤中将半导体层2的表面粗化。粗化根据方法步骤J1)来进行。
图15示出了具有台面沟12的实施形式的示意性侧视图,该实施形式可以由如图14中所示的实施形式而产生。图15附加地具有台面沟12,其借助刻蚀步骤被刻蚀到半导体层2中。刻蚀步骤从暴露的上侧进行,使得台面沟12具有阳性台面侧棱13。在此,半导体层的结构化根据方法步骤F)来进行。
图16示出了具有覆盖层10的实施形式的示意性侧视图。该实施形式可以由如图15所示的实施形式产生。为此,半导体层2的表面根据方法步骤J2)设置有覆盖层10。覆盖层10用于钝化和保护半导体层2。覆盖层10被涂抹为使得第一接触部和第二接触部14/15仍然暴露并且具有未被涂覆的面,使得还可以电接触。
在图17中示出了被分割的器件的实施形式的示意性侧视图。该实施形式可以例如由如图16所示的实施形式产生。在另外的方法步骤中两个器件被分割。为此,在台面沟12的底部上进行例如另一刻蚀处理,通过该刻蚀处理将所有其他的层分开。分离例如可以借助激光切割(LaserDicing)进行。
图18示出了另一实施形式的示意性侧视图。该实施形式包括层序列:低折射率电介质16、设置在低折射率电介质上的半导体层2、设置在半导体层上的生长衬底1。生长衬底1例如可以是蓝宝石或硅。例如GaInN(氮化铟镓)可以用于半导体层2。半导体层2可以通过根据方法步骤B)的生长形成在生长衬底1上。例如SiO2(二氧化硅)可以用于作为镜系统的一部分的低折射率电介质16。
图19示出了例如可以由如图18所示的实施形式产生的实施形式的示意性侧视图。在图19中所示的实施形式附加地包括金属镜层3,其设置在低折射率电介质16上。在根据方法步骤C)进行金属镜层3施加之前,将低折射率电介质16的部分区域去除,使得金属镜层3在部分区域穿透低折射率电介质16。部分区域伸展直至半导体层2。例如Ag(银)可以用于金属镜层3。低折射率电介质16和金属镜层3的组合一起形成镜系统。
图20示出了具有结构化的金属镜层3的实施形式的示意性侧视图。该实施形式可以由如图19所示的实施形式而产生。在图20所示的实施形式中,金属镜层3被结构化。通过结构化金属镜层3来暴露低折射率电介质16的部分区域。
图21示出了例如可以由如图20所示的实施形式而产生的实施形式的示意性侧视图。在图21中示出的实施形式还包括设置在金属镜层3上的扩散势垒层4。在镜层被去除的部分区域中,扩散势垒层4伸展直至低折射率电介质16。例如Ti(钛)可以用于扩散势垒层4。此外,在扩散势垒层4上设置有附着层6。例如Au(金)可以用于附着层6。附着层6可以用于以后将层序列与另外的层或层序列连接。
图22示出了另一层序列的示意性侧视图。该层序列包括支承片9、设置在该支承片上的阻挡层7、设置在该阻挡层上的附着层6。支承片9可以由导电材料譬如硅来制造。此外,阻挡层7可以用于支承片9和附着层6之间的附着增强。例如Ti(钛)可以用于阻挡层7。例如由Au(金)和Sn(锡)构成的层序列可以用于附着层6。这样的层序列可以通过方法步骤I1)到I3)来得到。
图23示出了例如由如图21和22中所示的层序列接合在一起而产生的实施形式的示意性侧视图。为此,两个层序列分别通过它们的附着层6彼此连接。
图24示出了具有背侧接触部17的实施形式的示意性侧视图。该实施形式例如可以由如图23所示的实施形式而产生。在图24中所示的实施形式附加地包括背侧接触部17,其设置在支承片9上。背侧接触部17可以用于器件的电接触。
图25示出了例如可以由如图24所示的实施形式而产生的实施形式的示意性侧视图。为此,根据方法步骤C)将生长衬底1从半导体层2去除。这例如可以借助激光剥离来进行。
图26示出了如下实施形式的示意性侧视图,其中半导体层2的表面被粗化。该实施形式例如可以由如图25中所示的实施形而产生。为此,在另一方法步骤中将半导体层2的表面粗化。对半导体层粗化可以类似于方法步骤J1)地进行,只是在此半导体层尚未被结构化。
图27示出了例如可以由如图26所示的实施形式而产生的实施形式的示意性侧视图。在图27中所示的实施形式附加地包括两个第一接触部14。通过第一接触部14可以电接触器件。因此,该器件不仅在前侧而且在背侧上分别具有用于电接触的元件。
图28示出了具有台面沟17的实施形式的示意性侧视图。该实施形式例如可以由如图27所示的实施形式而产生。为此,在对应于方法步骤F)的方法步骤中刻蚀台面沟12。台面沟12穿过半导体层2和低折射率电介质16。台面沟12从以前曾与生长衬底1相连的侧开始被刻蚀。由此,台面沟12具有阳性台面侧棱。将台面沟12刻蚀到器件中为使得台面沟碰到事先已去除金属镜层3的部分区域,从而使得台面沟12在扩散势垒4上结束。
图29示出了例如可以由如图28所示的实施形式而产生的实施形式的示意性侧视图。为此,根据方法步骤J2)器件的表面设置有覆盖层10。覆盖层10也覆盖台面沟12的侧壁、即台面侧棱。覆盖层10用于器件的钝化和补偿(Verguetung)。覆盖层10被施加到器件的表面上,使得器件始终还可以通过第一接触部14来电接触。但是,器件的表面也可以首先通过覆盖层10被完全覆盖并且在另外的方法步骤中又暴露部分区域。
图30示出了被分割的器件的示意性侧视图。这些器件例如可以由如图29所示的实施形式而产生。为此,在另外的方法步骤中将两个以前相连的元件分割。为此,例如在台面沟12的底部上执行另外的刻蚀步骤,该刻蚀步骤将其余的层分开。分开例如可以借助激光切片来进行。
本发明并不受根据实施例的描述限制。更确切地说,本发明包括任意新特征和这些特征的任意组合,其尤其包含权利要求中的特征的任意组合,即使所述特征或所述组合本身并未在权利要求或实施例中予以明确地说明。

Claims (13)

1.一种用于制造光电子器件的方法,其包括以下方法步骤:
A)提供生长衬底(1),
B)外延生长至少一个半导体层(2),所述半导体层用于产生工作中的有源区,
B1)将低折射率电介质(16)施加到所述半导体层(2)上并且结构化所述低折射率电介质(16),
C)将金属镜层(3)施加到所述半导体层(2)和所述低折射率电介质(16)上,以使所述金属镜层(3)的朝向所述半导体层(2)的侧具有结构,
C1)将扩散势垒层(4)施加到镜层(3)上,并且去除所述金属镜层(3)的部分区域,使得扩散势垒层(4)伸展至低折射率电介质(16),
D)施加至少一个接触层(8),所述接触层用于器件的电子接触,
E)将生长衬底(1)从所述半导体层(2)分离,其中使所述半导体层(2)的表面暴露,
F)借助从在方法步骤E)中所暴露的表面的侧开始的刻蚀处理来结构化所述半导体层(2)。
2.根据权利要求1所述的方法,其中在方法步骤C)中将金属镜层(3)施加到未结构化的半导体层(2)上。
3.根据权利要求1或2所述的方法,其中通过方法步骤F)中的结构化产生沟,通过所述沟将所述半导体层(2)划分为多个部分区域。
4.根据权利要求1或2所述的方法,其中通过方法步骤F)中的结构化形成沟,所述沟的横截面从方法步骤E)中暴露的表面朝着镜层方向变窄。
5.根据权利要求1或2所述的方法,其附加地在方法步骤C1)和D)之间包括以下方法步骤:
H)将钝化层(5)施加到扩散势垒层(4)上,
I)将在方法步骤A)至H)中制造的层序列施加到支承体上。
6.根据权利要求5所述的方法,其中在方法步骤I)中使用支承体,该支承体通过包括以下方法步骤的方法来制造:
I1)提供支承片(9),
I2)将阻挡层(7)施加到支承片(9)上,
I3)将附着层(6)施加到阻挡层(7)上。
7.根据权利要求1或2所述的方法,其在方法步骤F)之后包括:将结构化的半导体层(2)粗化,作为另外的方法步骤J1)。
8.根据权利要求7所述的方法,其在方法步骤J1)之后包括:对粗化的半导体层(2)涂覆以覆盖层(10),作为另外的方法步骤J2),其中覆盖层(10)对于可见光辐射、紫外辐射、红外辐射或所述辐射的组合是透射的。
9.根据权利要求8所述的方法,其在方法步骤J2)之后包括:将覆盖层(10)结构化,作为另外的方法步骤J3)。
10.根据权利要求9所述的方法,其在所述方法步骤J3)之后包括:将电接触部(11)施加到通过结构化覆盖层(10)而又暴露的半导体层(2)的部分区域上,作为另外的方法步骤J4)。
11.根据权利要求1或2所述的方法,其中在方法步骤C)施加的镜层(3)的结构伸展直至所述半导体层(2)。
12.一种光电子器件,其包括:
-结构化的半导体层(2),
-结构化的低折射率电介质(16),
-设置在半导体层(2)和低折射率电介质(16)上的金属镜层(3),其中所述金属镜层(3)的朝向所述半导体层(2)的侧具有结构,
-设置在金属镜层(3)上的扩散势垒层(4),
-设置在扩散势垒层(4)上的钝化层(5),
其中半导体层(2)具有阳性台面边,即台面结构的台面沟从半导体层的表面朝着镜层变窄,
其中去除所述金属镜层(3)的部分区域,使得设置在镜层上的扩散势垒层(4)伸展至低折射率电介质(16)。
13.根据权利要求12所述的光电子器件,其包括:
-支承片(9),
-设置在支承片(9)上的电接触层(8),
-设置在接触层(8)上的阻挡层(7),
-设置在阻挡层(7)上的附着层(6),其中附着层(6)与钝化层(5)相连接。
CN200980121115.3A 2008-06-06 2009-06-03 光电子器件及其制造的方法 Active CN102057505B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102008027041.5 2008-06-06
DE102008027041 2008-06-06
DE102008050538.2 2008-10-06
DE102008050538.2A DE102008050538B4 (de) 2008-06-06 2008-10-06 Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
PCT/DE2009/000781 WO2009146689A1 (de) 2008-06-06 2009-06-03 Optoelektronisches bauelement und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
CN102057505A CN102057505A (zh) 2011-05-11
CN102057505B true CN102057505B (zh) 2015-04-22

Family

ID=41129335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980121115.3A Active CN102057505B (zh) 2008-06-06 2009-06-03 光电子器件及其制造的方法

Country Status (8)

Country Link
US (2) US10128405B2 (zh)
EP (1) EP2289113B1 (zh)
JP (1) JP2011522427A (zh)
KR (1) KR20110019416A (zh)
CN (1) CN102057505B (zh)
DE (1) DE102008050538B4 (zh)
TW (1) TWI396304B (zh)
WO (1) WO2009146689A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008026839A1 (de) 2007-12-20 2009-07-02 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements in Dünnschichttechnik
DE102009058006B4 (de) * 2009-12-11 2022-03-31 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
TWI420155B (zh) * 2010-06-11 2013-12-21 Au Optronics Corp 光學模組及顯示裝置之製造方法
DE102011054891B4 (de) * 2011-10-28 2017-10-19 Osram Opto Semiconductors Gmbh Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8518204B2 (en) 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US8333860B1 (en) 2011-11-18 2012-12-18 LuxVue Technology Corporation Method of transferring a micro device
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US9558721B2 (en) 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
DE102012111358A1 (de) 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9923118B2 (en) * 2013-02-25 2018-03-20 Sensor Electronic Technology, Inc. Semiconductor structure with inhomogeneous regions
US9484504B2 (en) 2013-05-14 2016-11-01 Apple Inc. Micro LED with wavelength conversion layer
US9217541B2 (en) 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
US9136161B2 (en) 2013-06-04 2015-09-15 LuxVue Technology Corporation Micro pick up array with compliant contact
KR102049635B1 (ko) 2013-06-12 2019-11-28 로히니, 엘엘씨. 피착된 광-생성 소스에 의한 키보드 백라이팅
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US8928021B1 (en) 2013-06-18 2015-01-06 LuxVue Technology Corporation LED light pipe
US9035279B2 (en) 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US9296111B2 (en) 2013-07-22 2016-03-29 LuxVue Technology Corporation Micro pick up array alignment encoder
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
CN103681995A (zh) * 2013-12-10 2014-03-26 圆融光电科技有限公司 Led芯片制备方法及led芯片
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US9419195B2 (en) * 2014-07-27 2016-08-16 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having strap layer and method of fabrication
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
WO2017124109A1 (en) 2016-01-15 2017-07-20 Rohinni, LLC Apparatus and method of backlighting through a cover on the apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592974A (zh) * 2000-08-08 2005-03-09 奥斯兰姆奥普托半导体有限责任公司 用于光电子学的半导体芯片及其制造方法
CN1957481A (zh) * 2004-05-18 2007-05-02 美商克立股份有限公司 制造三族氮化物装置的方法及使用该方法制造的装置
CN1977395A (zh) * 2004-06-30 2007-06-06 奥斯兰姆奥普托半导体有限责任公司 用于施加到ⅲ/ⅴ化合物半导体材料上的具有多个层的反射层系统

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684239B1 (fr) * 1991-11-27 1994-03-04 France Telecom Procede de fabrication d'un guide d'onde optique planaire entierement a base de polymeres, et son utilisation dans un isolateur optique integre.
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
EP2169733B1 (de) 1997-09-29 2017-07-19 OSRAM Opto Semiconductors GmbH Halbleiterlichtquelle
JP4281232B2 (ja) * 2000-08-31 2009-06-17 ソニー株式会社 光記録媒体とその製造方法
US6537870B1 (en) * 2000-09-29 2003-03-25 Infineon Technologies Ag Method of forming an integrated circuit comprising a self aligned trench
US6740906B2 (en) 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
AU2002323388A1 (en) * 2001-08-24 2003-03-10 Mcnc Research & Development Institute Through-via vertical interconnects, through-via heat sinks and associated fabrication methods
US6784462B2 (en) 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
JP4207781B2 (ja) 2002-01-28 2009-01-14 日亜化学工業株式会社 支持基板を有する窒化物半導体素子及びその製造方法
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
KR100558134B1 (ko) 2003-04-04 2006-03-10 삼성전기주식회사 질화 갈륨계 반도체 led 소자
JP4295669B2 (ja) * 2003-05-22 2009-07-15 パナソニック株式会社 半導体素子の製造方法
JP4279631B2 (ja) 2003-08-20 2009-06-17 三菱化学株式会社 窒化物系半導体素子の製造方法
DE10340271B4 (de) 2003-08-29 2019-01-17 Osram Opto Semiconductors Gmbh Dünnschicht-Leuchtdiodenchip und Verfahren zu seiner Herstellung
KR100997978B1 (ko) 2004-02-25 2010-12-02 삼성전자주식회사 액정 표시 장치
DE102005016592A1 (de) * 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
DE102004040277B4 (de) 2004-06-30 2015-07-30 Osram Opto Semiconductors Gmbh Reflektierendes Schichtsystem mit einer Mehrzahl von Schichten zur Aufbringung auf ein III/V-Verbindungshalbleitermaterial
US7403557B2 (en) 2004-07-27 2008-07-22 Nokia Corporation Apparatus and method for hybrid traffic and pilot signal quality determination of finger lock status of rake receiver correlators
US7737459B2 (en) * 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
TWI389334B (zh) 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
JP2006190854A (ja) 2005-01-07 2006-07-20 Sony Corp 発光ダイオード
JP2006269807A (ja) 2005-03-24 2006-10-05 Sony Corp 半導体発光ダイオード
DE102005033005A1 (de) 2005-07-14 2007-01-18 Osram Opto Semiconductors Gmbh Optoelektronischer Chip
JP5189734B2 (ja) * 2006-01-24 2013-04-24 ローム株式会社 窒化物半導体発光素子
US7573074B2 (en) 2006-05-19 2009-08-11 Bridgelux, Inc. LED electrode
DE102007021009A1 (de) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
JP2008130799A (ja) 2006-11-21 2008-06-05 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
US8314446B2 (en) * 2007-10-11 2012-11-20 Wavefront Holdings, Llc Photo-detector array, semiconductor image intensifier and methods of making and using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592974A (zh) * 2000-08-08 2005-03-09 奥斯兰姆奥普托半导体有限责任公司 用于光电子学的半导体芯片及其制造方法
CN1957481A (zh) * 2004-05-18 2007-05-02 美商克立股份有限公司 制造三族氮化物装置的方法及使用该方法制造的装置
CN1977395A (zh) * 2004-06-30 2007-06-06 奥斯兰姆奥普托半导体有限责任公司 用于施加到ⅲ/ⅴ化合物半导体材料上的具有多个层的反射层系统

Also Published As

Publication number Publication date
US11222992B2 (en) 2022-01-11
US20110210357A1 (en) 2011-09-01
EP2289113B1 (de) 2020-04-08
JP2011522427A (ja) 2011-07-28
US20180331254A1 (en) 2018-11-15
TWI396304B (zh) 2013-05-11
TW201006016A (en) 2010-02-01
US10128405B2 (en) 2018-11-13
KR20110019416A (ko) 2011-02-25
CN102057505A (zh) 2011-05-11
DE102008050538B4 (de) 2022-10-06
WO2009146689A1 (de) 2009-12-10
DE102008050538A1 (de) 2010-02-11
EP2289113A1 (de) 2011-03-02

Similar Documents

Publication Publication Date Title
CN102057505B (zh) 光电子器件及其制造的方法
US10074768B2 (en) Printable inorganic semiconductor method
US7655488B2 (en) Method for fabricating a plurality of electromagnetic radiation emitting semiconductor chips
EP2816617B1 (en) Semiconductor optical emitting device with metallized sidewalls
US10727210B2 (en) Light emitting device with small size and large density
KR20070028364A (ko) 반도체 발광 다이오드상의 반사층 제조
US9530930B2 (en) Method of fabricating semiconductor devices
EP2426741B1 (en) Method of fabricating a semiconductor light emitting device
US10916683B2 (en) Contact etching and metallization for improved LED device performance and reliability
GB2547123A (en) LED vertical chip structure with special coarsening morphology and preparation method therefor
US20170125637A1 (en) Efficient dual metal contact formation for a semiconductor device
US20180145226A1 (en) Method for producing light-emitting device
CN112993116A (zh) 发光器件制作方法、发光器件以及显示器件
TW202304004A (zh) 在半導體發光裝置與成長基板之間的轉角上的隔離層移除方法
EP2017898A1 (en) Semiconductor light-emitting device and method for the manufacture thereof
US20240266473A1 (en) Molybdenum carrier substrate for a surface-emitting ir-led device
US20210336110A1 (en) Optoelectronic semiconductor device having a support element and an electric contact element, an optoelectronic component and a method of producing the optoelectronic semiconductor device
KR102701666B1 (ko) 개선된 led 디바이스 성능 및 신뢰성을 위한 콘택 에칭 및 금속화
KR101210391B1 (ko) 광소자 패키지, 광소자 패키지용 기판 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant