KR20110019416A - 광전 소자 및 그 제조 방법 - Google Patents

광전 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20110019416A
KR20110019416A KR1020117000175A KR20117000175A KR20110019416A KR 20110019416 A KR20110019416 A KR 20110019416A KR 1020117000175 A KR1020117000175 A KR 1020117000175A KR 20117000175 A KR20117000175 A KR 20117000175A KR 20110019416 A KR20110019416 A KR 20110019416A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
mesa
semiconductor
trench
Prior art date
Application number
KR1020117000175A
Other languages
English (en)
Inventor
스테판 카이저
안드레아스 플로슬
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20110019416A publication Critical patent/KR20110019416A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Abstract

본 발명의 실시예는 광전 소자의 제조 방법에 관한 것으로, 본 방법은 A) 성장 기판(1)의 제공 단계, B) 구동 시 활성 영역의 생성을 위한 적어도 하나의 반도체층(2)의 에피택시얼 성장 단계, C) 상기 반도체층(2)상에 금속 거울층(3)의 적층 단계, D) 상기 소자의 전기 접촉을 위한 적어도 하나의 접촉층(8)의 적층 단계, E) 상기 반도체층(2)으로부터 상기 성장 기판(1)을 분리하고, 이 때 상기 반도체층(2)의 표면이 노출되도록 하는 단계, F) 식각 방법을 이용하여 상기 E 단계에서 노출된 표면측으로부터 상기 반도체층(2)을 구조화하는 단계를 포함한다.

Description

광전 소자 및 그 제조 방법{OPTOELECTRONIC COMPONENT AND METHOD FOR THE PRODUCTION THEREOF}
본 특허 출원은 독일 특허 출원 10 2008 027041.5 및 10 2008 050538.2를 기초로 우선권을 주장하며, 그 공개 내용은 참조로 포함된다.
광전 소자 및 특허 청구 범위 제1항에 따른 광전 소자 제조 방법이 제공된다.
광전 소자의 제조 시 널리 알려진 문제는, 성장 기판상에 반도체층의 에피택시얼 성장 이후에, 예컨대 레이저 리프트 오프(LLO)에 의해 성장 기판이 에피택시층으로부터 분리되기 전에 여러 포토리소그래피 단계를 p형측에서, 즉 차후에 p형 접촉을 구비할 측으로부터 수행되어야 한다는 것이다.
레이저 리프트 오프(LLO)의 경우, 다른 층들로부터 분리되어야 할 기판이 펄싱되거나 펄싱되지 않은 레이저로 조사되고, 상기 레이저는 기판을 투과한다. 이를 통해, 기판에 연결된 반도체층의 표면이 가열된다. 필요한 온도에 도달하면, 기판이 분리된다.
레이저 리프트 오프를 이용하여 기판과 반도체층을 분리하는 방법은 예컨대 DE 19640594 A1에 설명되어 있으며, 그 공개 내용은 참조로 포함된다. LLO 이전의 방법 단계는 이하에서 "pre-LLO"라고도 할 수 있으며, 그 이후의 방법 단계는 "post-LLO"라고 할 수 있다.
반도체 제조 시, "메사(mesa)"란 식각 단계 이후에 증대되는 보호 영역을 가리킨다. 식각 공정에 의해 발생한 함몰부는 "메사 트렌치"라고 하고, 메사 트렌치의 측벽은 "메사 플랭크"라고 한다. 각각의 식각 단계 앞에 일반적으로 포토리소그래피 단계가 선행하며, 이 때 포토레지스트를 이용하여, 차후에 메사가 형성될 영역이 식각용 화학 물질로부터 보호된다. 이를 위해, 우선 전체 표면이 포토레지스트로 코팅되고, 이어서 마스크가 상기 레지스트 상에 놓이며, 상기 마스크에 의해 덮이지 않은 영역들이 노광된다. 상기 노광에 의해, 레지스트의 부분 영역들이 경화되고, 그에 반해 노광되지 않은 영역들은 차후의 단계에서 성장될 수 있다. 경화된 포토레지스트에 의해 보호되지 않은 영역들은 이후의 방법 단계에서 식각될 수 있다.
공지된 제조 방법에서, 4개의 포토리소그래피 단계가 LLO 이전에 수행될 수 있다. 이 중 하나의 단계는, n형 측이 성장 기판과 결합되어 있는 동안, p형 측으로부터의 GaN-메사 식각 단계를 포함한다. LLO에 의해 성장 기판이 분리된 후, 일반적으로 n형 접촉 구조를 형성하기 위해 다른 포토리소그래피 단계가 필요하다.
본 발명에 따른 방법의 과제는 종래의 방법에 비해 제조 방법 상의 포토리소그래피 단계 및 식각 단계의 수를 줄여 공정 단계의 수를 줄이는 것이다.
또 다른 과제는, 레이저 리프트 오프(LLO) 시 메사 플랭크의 손상을 방지하는 것이기도 하다.
이러한 과제는 특허 청구 범위 제1항에 따른 제조 방법에 의하여 해결된다.
본 발명에 따른 광전 소자 제조 방법의 다른 실시예 및 광전 소자의 실시예는 다른 청구항에 기재된다.
이 부분에서, "소자"라는 개념이 예컨대 발광다이오드(LED) 또는 레이저다이오드와 같은 완성된 소자만을 가리키지 않고, 기판 및/또는 반도체층들도 의미하여, 제1소자 및 제2소자가 예컨대 접착제층 또는 땜납층에 의해 연결되어 상부에 배치된 제3소자를 형성하거나, 제3소자의 일부를 이룬다. 2개의 소자간의 결합은 예컨대 박막 반도체칩의 제조 시 적합하다.
광전 소자는 예컨대 박막 발광다이오드칩을 가리킬 수 있다.
박막 발광다이오드칩은 이하의 특징적인 세부특성들 중 적어도 하나를 특징으로 한다:
- 캐리어 부재, 특히 캐리어 기판을 향해 있는 복사 생성 반도체층 시퀀스의 주요면에 반사층이 적층되거나 형성되고, 상기 반사층은 반도체층 시퀀스에서 생성된 전자기 복사의 적어도 일부분을 상기 층 시퀀스에 재귀 반사함, 이 때 상기 복사 생성 반도체층 시퀀스는 특히 복사 생성 에피택시 층 시퀀스를 가리킴;
- 박막 발광다이오드칩은 캐리어 부재를 포함하고, 상기 캐리어 부재는 반도체층 시퀀스가 그 위에서 에피택시얼 성장된 성장 기판을 가리키지 않고, 반도체층 시퀀스가 차후에 고정되는 별도의 캐리어 부재를 가리킴;
- 반도체층 시퀀스의 두께는 20 μm 이하의 범위, 특히 10 μm 이하의 범위를 가짐;
- 반도체층 시퀀스는 성장 기판을 포함하지 않음. 이러한 맥락에서 "성장 기판을 포함하지 않음"이란, 경우에 따라서 성장을 위해 사용되는 성장 기판이 반도체층 시퀀스로부터 제거되거나 적어도 상당히 얇아져 있음을 의미함. 특히, 기판이 그 자체로 또는 에피택시 층 시퀀스와 결합한 상태로 독자적으로는 자체 지지력을 가지지 못할만큼 얇아져 있음. 심하게 얇아진 성장 기판의 남은 부분은 특히 성장 기판의 제 기능을 하기에 부적합함; 그리고
- 반도체층 시퀀스는 혼합 구조를 가진 적어도 하나의 면을 구비한 적어도 하나의 반도체층을 포함하고, 상기 혼합 구조는 이상적인 경우 반도체층 시퀀스에서 광이 거의 에르고딕(ergodic)으로 분포하도록 유도하며, 즉 가능한 한 에르고딕한 확률적 분산 거동을 포함함.
박막 발광다이오드칩의 기본 원리는 예컨대 문헌 I.Schnitzer et al., Appl. Phys. Lett. 63(16), 1993.10.18, 2174-2176쪽에 기재되어 있고, 그 공개 내용은 참조로 포함된다. 발광다이오드칩에 대한 예는 문헌 EP 0905797 A2, WO 02/13281 A1에 기재되어 있고, 그 공개 내용도 마찬가지로 참조로 포함된다.
본 발명에 따른 광전 소자의 제조 방법은: A)단계로서 성장 기판을 제공하는 단계, 및 B) 단계로서 구동 시 활성 영역을 생성하기 위한 적어도 하나의 반도체층을 성장 기판 상에 에피택시얼 성장시키는 단계를 포함한다. 본 방법은 이후의 방법 단계로서 금속 거울층을 반도체층 상에 적층하는 C) 단계와 소자의 전기 접촉을 위해 적어도 하나의 접촉층을 제공하는 D) 단계를 포함한다. 또한, 본 방법은 성장 기판을 반도체층으로부터 분리하는 단계를 E) 단계로서 포함하고, 이 때 반도체층의 표면이 노출된다. 이어서, 반도체층은 F) 단계에서 식각 방법을 이용하여 표면측으로부터 구조화된다. 상기 표면은 E) 단계에서 노출되어 있다.
방법의 실시예에서, 구조화된 층 시퀀스를 제조하기 위해 1회의 식각 단계 및 1회의 포토리소그래피 단계만이 필요하다. 이는 종래의 제조 방법에 비해 매우 유리한 이점이다. 이를 통해, 공정의 위험이 감소하고, 수율이 향상될 수 있다. 또한, 전체 제조 공정이 가속화된다.
F) 단계에서의 식각이 E) 단계에서 노출되었던 표면측으로부터 수행됨으로써, 양각의(positive) 메사 모서리가 존재한다. 이는, 식각 공정에 의해 발생하는 메사 트렌치가 이전에 성장 기판과 결합되어 있던 표면으로부터 볼 때 다른 층들로 가면서 좁아지고, 반면 메사 그 자체, 예컨대 반도체층은 상기 표면으로부터 볼 때 확대된다. 트렌치의 플랭크는 약간 경사져있으나, 표면에 대해 수직을 이루진 않는데, 이는 습식 식각 방법의 결과이다. 이와 연계된 광 기술과 같은 식각은 LLO 이후에 비로소 시작되며, 즉 소위 post-LLO-메사 광 기술을 가리킨다.
또한, 양각의 메사 모서리에 의해, 광 방출이 근소하나마 개선될 수 있다. 이제까지의 기술의 경우, pre-LLO-메사 광 기술이 실행되었고, 이 기술은 기판과 반대 방향에 위치한 측면으로부터 시작되었다. 그 결과, 메사 플랭크가 뒤로 가면서 경사지고, 즉 음각형 메사 모서리가 존재하는데, pre-LLO 메사 광 기술은 메사 모서리 언더컷을 유발한다. 이는 LLO에서 메사 모서리의 뾰족한 부분이 파괴되도록 할 수 있다. 상기 뾰족한 부분은 음각 메사 모서리에서 예각을 포함한다.
또한, 양각의 메사 모서리의 이점은, 음각 메사 모서리에 비해 성장 기판과 결합된 상측에서 더 큰 안정성 및 내파괴성을 가진다는 것이다. 이는 이후의 방법 단계를 위해서도 유리하다. 본 발명에 따른 방법의 실시예에서는 LLO 시 메사 플랭크의 손상은 일어나지 않는데, 본 방법의 경우 먼저 LLO가 수행되고, 그 이후에야 비로소 메사 트렌치의 식각이 실시되기 때문이다.
본 발명에 따른 다른 방법에서, C) 단계의 금속 거울층이 구조화되지 않은 반도체층 상에 적층된다.
이 때의 이점은, 거울층이 반도체층의 표면 상에 완전히 위치하고, 차후의 단계에서 다시 제거될 필요가 있는 물질이 기존의 간극에 제공되지 않는다는 것이다. 또 다른 이점은, 반도체층 및 거울층이 함께 하나의 식각 단계에서 구조화될 수 있다는 것이다. 이는 거울층 상에 적층되어 마찬가지로 구조화되어야 하는 다른 층들의 경우에도 동일하게 적용된다.
방법의 다른 실시예에서, B) 단계에서 정확히 하나의 반도체층이 성장된다. 이와 같이 제조된 광전 소자는 단일의 반도체층만을 포함하여, 매우 얇은 소자가 제조될 수 있다.
B) 단계에서 에피택시얼 성장되는 반도체층을 위한 물질로서, III-V족 반도체 물질을 포함한 물질이 사용될 수 있다. 바람직하게는, 이러한 III-V족 반도체 물질은 GaN, GaInN 또는 AlN이다. 반도체층은 순차적 에피택시얼 성장에 의해 생성될 수 있는 다양한 물질로 구성될 수 있다. 반도체층은 예컨대 도핑되지 않거나, p형 도핑되거나 n형 도핑될 수 있다.
본 발명에 따른 방법의 다른 실시예에서, D) 단계의 적어도 하나의 접촉층이 구조화되지 않은 거울층 상에 적층된다. 이 때의 이점은, 접촉층의 물질이 이미 생성된 구조상에 적층될 필요가 없으며, 따라서 노출된 간극에 삽입될 수 없어, 다른 단계에서 다시 제거될 필요도 없다는 것이다. 또한, 필요 시 접촉층의 구조화는 반도체층 및 거울층의 구조화와 함께 수행될 수 있다.
E) 단계에서 반도체층으로부터 성장 기판을 분리할 때 바람직하게 레이저 리프트 오프(LLO)를 이용한다.
방법의 다른 실시예에서, 반도체층은 F) 단계에서의 구조화에 의해 트렌치를 통해 복수 개의 부분 영역들로 분할된다. 이를 통해, 메사 구조가 형성된다. 이는, 예컨대 식각 방법에 의해 생성된 트렌치가 전체의 반도체층을 관통한다는 것을 의미한다. 이전에 성장 기판과 결합되어 있던 측으로부터 적용되는 구조화 방법에 의해 트렌치가 생성되므로, 트렌치의 횡단면은 예컨대 레이저 리프트 오프에 의해 노출되었던 표면으로부터 거울층의 방향으로 가면서 좁아진다. 이를 통해, 반도체층은 플랭크 부분에서 양각의 메사 모서리를 포함한다. 이러한 반도체층은 음각의 메사 모서리를 가진 반도체층에 비해, 예컨대 이후의 공정 단계에서 더 안정성이 크다는 것을 특징으로 한다.
본 발명에 따른 또 다른 방법은, A) 내지 F) 단계에 대하여 부가적으로, G) 거울층 상에 확산 장벽층을 적층하는 단계와 H) 확산 장벽층 상에 패시베이션층을 적층하는 단계를 더 포함한다. A) 내지 H) 단계에서 제조된 층 시퀀스는 다른 방법 단계, 즉 I) 단계에서 캐리어 상에 제공될 수 있다.
이러한 캐리어는 예컨대 이후의 단계를 포함하는 방법으로 제조될 수 있다: I1) 캐리어 디스크(carrier disk)를 제공하는 단계, I2) 캐리어 디스크 상에 차단층을 적층하는 단계, I3) 차단층 상에 부착층을 적층하는 단계.
A) 내지 H) 단계에서 제조된 층 시퀀스는 부착층에 의해 캐리어와 결합될 수 있다. 부착층을 위해 예컨대 접착제 또는 납땜 물질이 사용될 수 있다. 캐리어는, 특히, 층 시퀀스를 안정화하는 역할을 하며, 무엇보다도 성장 기판의 분리 이후 이후의 방법 단계를 위해, 그리고 예컨대 차후에 광전 소자에 장착될 때 층 시퀀스를 안정화하는 역할을 한다. 그러나, 캐리어는 소자에 위치한 접촉과 전류 라인과 같은 역할을 수행할 수 있다.
A) 단계에서 성장 기판으로서 사파이어 또는 Si가 사용되는 것이 바람직하다.
C) 단계에서의 거울층을 위해 Ag를 주 성분으로 포함하는 물질이 사용될 수 있다. C) 단계에서의 거울층은 증발증착, 스퍼터링, CVD, 갈바닉 공정 중 선택되는 하나의 방법으로 적층될 수 있다.
거울층은 C) 단계와 D) 단계 사이에 진행되는 다른 단계에 의해 구조화될 수 있으며, 이 때 반도체층이 구조화되지는 않는다. 구조화는 이하의 방법 중 하나에 의해 수행될 수 있다: 습식 화학적 식각, 플라즈마 식각, 리프트 오프 기술. 구조화된 거울층의 이점은, 소자의 구동 시 거울층이 제거된 위치에서 전류 입력이 감소하거나 아예 방지된다는 것이다. 따라서, 목적한 바에 따라 반도체층의 대향된 측, 즉 아웃커플링측, 도전로 또는 본딩 패드와 같은 차폐부가 위치한 자리에서 전류 입력이 방지할 수 있다.
본 방법의 G) 단계에 따른 확산 장벽층을 위해 TiWN 및/또는 TiN을 함유한 물질이 사용될 수 있다. 확산 장벽층은 예컨대 스퍼터링, 증발증착, CVD 방법 중 하나의 방법에 의해 제공될 수 있다.
본 방법의 E) 단계에 따른 패시베이션층은 3개의 하부층들로 구성될 수 있다. 제1하부층은 예컨대 부착 기능을 할 수 있고, 제2하부층은 차단 기능을, 제3의 마지막 하부층은 고유의 패시베이션 기능을 할 수 있다.
캐리어 디스크를 위해 사용될 수 있는 물질은 Ge, Si 또는 GaAs, AlN, SiN을 함유한 물질이다. 캐리어 디스크가 전기 전도 물질을 포함하는 실시예도 가능하며, 이와 마찬가지로 캐리어 디스크가 전기 전도성이 아닌 실시예도 고려할 수 있다.
캐리어의 접촉층을 위해 Al, Pt, Au, Zn 중 적어도 하나의 원소를 함유한 물질이 사용될 수 있다. 접촉층은 예컨대 스퍼터링, 증발증착 중 하나의 방법에 의해 제공될 수 있다.
캐리어의 차단층을 위해 TiWN 및/또는 TiN을 함유한 물질이 사용될 수 있다. 차단층은 예컨대 스퍼터링, 증발증착, CVD 방법 중 하나의 방법에 의해 제공될 수 있다.
캐리어의 부착층을 위해 Sn을 함유한 물질이 사용될 수 있다. 본 방법의 I) 단계에 따라 캐리어 상에 층 시퀀스를 적층하기 전에, 부착층의 가열이 선행될 수 있다.
구조화된 반도체층은 이후의 방법 단계 J1)에서 거칠어질 수 있다. 상기 단계는 F) 단계 이후에 수행된다. 이어서, 상기 거칠어진 반도체층은 덮개층을 구비할 수 있고, 상기 덮개층은 가시 복사, UV 복사, IR 복사 또는 이러한 복사의 조합에 대해 투과성을 가진 물질을 포함한다(단계 J2). 코팅을 위해 예컨대 비스벤조사이클로부텐(BCB)이 적합하다. 덮개층은 예컨대 반도체층 상에 스핀코팅되거나 스프레이바니싱에 의해 제공될 수 있다. 비스벤조사이클로부텐의 사용은 메사 트렌치의 모서리를 양호하게 채운다. 또한, BCB는 복사 안정성이 양호하다.
또한, 본 방법에 있어, J1) 단계의 거칠기 단계가 F) 단계 이전에 수행될 수 있는 다른 실시예도 가능하다.
이후의 방법 단계 J3) 에서 덮개층이 구조화될 수 있다. 이를 통해, 반도체층의 부분 영역들이 다시 노출될 수 있다. 이후의 J4 단계에서, 이러한 노출된 영역들 상에는 전기 접촉이 제공될 수 있다.
또한, 전기 접촉이 덮개층보다 먼저 반도체층 상에 제공되는 경우도 가능하다.
본 발명은 광전 소자의 제조 방법 외에 광전 소자 자체에 관한 것이기도 하다.
광전 소자의 일 실시예는, 구조화된 반도체층, 그 위에 배치된 금속 거울층, 그 위에 배치된 확산 장벽층, 그위에 배치된 패시베이션층으로 이루어진 층 시퀀스를 포함한다. 반도체층은 플랭크에서 양각의 메사 모서리를 포함하고, 즉 메사 트렌치는 자유 표면으로부터 거울층으로 가면서 좁아지는 형상이다.
광전 소자의 구동 시, 반도체층에서 활성 영역이 생성되고, 상기 활성 영역으로부터 복사가 방출된다. 거울층의 역할은 복사가 소자 안으로 배출되는 것을 방지하여 전체 복사가 반도체층의 상측을 경유하여 외부쪽으로 배출되도록 하는 것이다. 거울층 상에 위치한 확산 장벽층은, 특히, 소자의 구동 시 거울층을 구성하는 물질의 이온 이동을 방지해야 한다.
광전 소자의 다른 실시예는, 부가적 층들로서 캐리어 디스크, 캐리어 디스크상에 배치된 전기 접촉층, 접촉층 상에 배치된 차단층, 차단층 상에 배치된 부착층을 포함한다. 이 때 부착층은 앞 단락에 기재된 층 시퀀스의 패시베이션층과 결합된다.
이하, 본 발명이 도면 및 실시예에 의거하여 더욱 상세하게 설명될 것이다.
도 1a 및 도 1b는 종래의 방법(도 1a)과 본 발명에 따른 방법(도 1b)을 대비한 도면이다.
도 2는 층 시퀀스(20)의 개략적 측면도이다.
도 3은 층 시퀀스(30)의 개략적 측면도이다.
도 4는 층 시퀀스(40)의 개략적 측면도이다.
도 5는 층 시퀀스(50)의 개략적 측면도이다.
도 6a는 양각의 메사 모서리를 포함한 메사 트렌치를 구비하는, 본 발명에 따른 층 시퀀스의 개략적 측면도이다.
도 6b는 음각의 메사 모서리를 포함한 메사 트렌치를 구비하는, 본 발명에 따르지 않은 층 시퀀스의 개략적 측면도이다.
도 7은 구조화된 층 시퀀스의 개략적 측면도이다.
도 8은 부가적으로 거칠게 형성된 표면을 구비하며 구조화된 층 시퀀스의 개략적 측면도이다.
도 9는 코팅된 표면을 구비하며 구조화된 층 시퀀스의 개략적 측면도이다.
도 10은 접촉된 표면을 구비하며 구조화된 층 시퀀스의 개략적 측면도이다.
도 11은 다른 실시예에 따른 층 시퀀스의 개략적 측면도이다.
도 12는 구조화된 반도체층을 구비한 층 시퀀스의 개략적 측면도이다.
도 13은 제2접촉을 구비한 층 시퀀스의 개략적 측면도이다.
도 14는 거칠게 형성된 반도체층을 구비한 층 시퀀스의 개략적 측면도이다.
도 15는 메사 트렌치를 구비한 층 시퀀스의 개략적 측면도이다.
도 16은 덮개층을 구비한 층 시퀀스의 개략적 측면도이다.
도 17은 개별화된 소자를 나타낸 개략적 측면도이다.
도 18은 저굴절성 유전체를 구비하는, 다른 실시예에 따른 층 시퀀스의 개략적 측면도이다.
도 19는 거울 시스템을 구비한 층 시퀀스의 개략적 측면도이다.
도 20은 구조화된 금속 거울층을 구비한 층 시퀀스의 개략적 측면도이다.
도 21은 확산 장벽층을 구비한 층 시퀀스의 개략적 측면도이다.
도 22는 캐리어 디스크상에 위치한 층 시퀀스의 개략적 측면도이다.
도 23은 2개의 층 시퀀스들이 결합하여 얻어진 층 시퀀스의 개략적 측면도이다.
도 24는 후방측 접촉을 구비한 층 시퀀스의 개략적 측면도이다.
도 25는 성장 기판을 포함하지 않은 층 시퀀스의 개략적 측면도이다.
도 26은 거칠게 형성된 반도체층을 구비한 층 시퀀스의 개략적 측면도이다.
도 27은 제1접촉을 구비한 층 시퀀스의 개략적 측면도이다.
도 28은 메사 트렌치를 구비한 층 시퀀스의 개략적 측면도이다.
도 29는 덮개층을 구비한 층 시퀀스의 개략적 측면도이다.
도 30은 개별화된 소자를 나타낸 개략적 측면도이다.
도 1a 및 도 1b는 종래의 방법(도 1a)과 본 발명에 따른 방법의 실시예(도 1b)를 대비한 도면이다. 도 1a뿐만 아니라 도 1b도 우선 성장 기판(1)과 반도체층(2)으로 구성된 층 시퀀스를 도시한다. 두 방법에서, 우선 금속 거울층(3)이 반도체층(2) 상에 적층된다. 이후, 도 1a에 도시된 바와 같은 종래의 방법에서, 광 기술과 식각 기술을 이용하여 금속 거울층(3)이 구조화된다. 이러한 단계는 본 발명에 따른 방법에서 생략된다. 이후의 단계에서, 금속 거울층(3) 상에 확산 장벽층(4)이 적층된다. 도 1a에 도시된 바와 같은 종래의 방법에서, 확산 장벽층의 물질이 앞서서 노출되어 있는 금속 거울층의 영역에도 존재한다는 것이 문제가 된다. 이제, 도 1a의 종래의 방법에서, 또 다른 광 기술 및 하나 이상의 식각 단계가 수행된다. 식각 단계에 의해 확산 장벽층(4)이 구조화되고, 앞서서 금속 거울층(3)에서 노출된 영역이 다시 노출 식각되며 반도체층(2)이 구조화된다. 매번, 식각은 성장 기판과 반대 방향에 위치한 측에서부터 이루어진다. 이러한 단계는 도 1b에 도시된 본 발명에 따른 방법에서 생략된다. 이후의 단계에서, 확산 장벽층(4) 상에 패시베이션층(5)이 적층된다. 도 1a에 도시된 방법에서, 이제 부가적으로 또 다른 광 기술 및 식각 기술이 수행된다. 도면에서 나타난 비교에 의해, 도 1a에 도시된 바와 같은 종래의 방법에서는 현저히 더 많은 수의 단계가 필요하다는 것을 알 수 있다. 특히, 다수의 광 기술 및 식각 기술이 필요하고, 반면 도 1b에 도시된 바와 같은 본 발명에 따른 방법의 실시예에서는 아직까지 광 기술과 식각 기술이 필요하지 않다. 이는 종래의 기술에 비해 우수한 이점이다. 이후의 단계에서, 이제 본 발명에 따른 방법에서는(도 1b) 성장 기판(1)이 제거되고, 이는 예컨대 레이저 리프트 오프 방법을 이용하여 수행될 수 있으며, 따라서 반도체층(2)의 표면이 노출된다. 반도체층(2)은 이제 상기 노출된 측으로부터 단일의 포토리소그래피 단계와 단일의 식각 단계를 이용하여 구조화될 수 있다. 식각 단계에서, 메사 트렌치(12)는 메사 플랭크(13)를 포함하여 식각된다. 도 1b에 도시된 바와 같은 층 시퀀스의 구성은 방법의 단계 A) 내지 C) 및 E) 내지 H) 에 상응한다.
도 2는 본 발명에 따른 방법의 실시예에 의해 생성되는 층 시퀀스(20)의 개략적 측면도이다. 이러한 실시예는 성장 기판(1), 반도체층(2), 거울층(3), 확산 장벽층(4), 패시베이션층(5)으로 5개의 층들을 구비한 층 시퀀스를 포함한다. 도 2에 도시된 바와 같은 층 시퀀스(20)의 구성은 방법의 단계 A) 내지 C) 및 G) 내지 H) 에 상응한다.
도 3은 본 발명에 따른 방법의 실시예에 의해 생성된 층 시퀀스(30)의 개략적 측면도를 도시하며, 상기 층 시퀀스는 예컨대 캐리어로서 사용될 수 있고, 도 2에 도시된 층 시퀀스(20)와 결합될 수 있다. 캐리어는 캐리어 디스크(9), 그 위에 배치된 접촉층(8), 그 위에 배치된 차단층(7), 그 위에 배치된 부착층(6)을 포함한다. 부착층(6)은 층 시퀀스(30)와 예컨대 도 2에 도시된 바와 같은 층 시퀀스(20)의 차후 결합을 위한 역할을 한다. 층 시퀀스(30)는 예컨대 방법의 단계 I1) 내지 I4)에 기술된 바와 같은 방법에 의해 제조될 수 있다.
도 4는 본 발명에 따른 방법의 실시예에 의해 생성된 층 시퀀스(40)의 개략적 측면도이다. 층 시퀀스(40)는 도 2 또는 도 3에 도시된 바와 같은 층 시퀀스들(20, 30)이 결합되어 얻어진 결과물이다. 층 시퀀스(20, 30)는 부착층(6)의 부착 물질에 의해 결합된다. 층 시퀀스(20, 30)의 결합에 의해, 층 시퀀스(20)의 층들(2 내지 5)은 이제 층 시퀀스(30)에 의해 부가적으로 안정화되며, 이는 성장 기판(1)의 분리 이후에도 충분한 안정성을 제공한다. 층 시퀀스의 결합은 I) 단계에 기술된 바와 같이 수행될 수 있다.
도 5는 본 발명에 따른 방법의 실시예에 의해 생성된 층 시퀀스(50)의 개략적 측면도이다. 상기 층 시퀀스는 예컨대 도 4에 도시된 바와 같은 층 시퀀스(40)로부터 성장 기판(1)의 분리에 의해 발생한 결과물이다. 상기 분리는 방법의 단계 E) 에 기술된 바와 같이 수행될 수 있다. 상기 분리는 예컨대 레이저 리프트 오프를 이용하여 수행될 수 있다. 층 시퀀스(20)로부터 잔류한 층들(2, 3, 4, 5)은 이제 층 시퀀스(30)에 의해 안정화된다. 이전에 성장 기판(1)과 결합되어 있던 반도체층(2)의 표면은 다시 노출되고, 노출된 측으로부터 구조화될 수 있다.
예컨대, 도 6a는 예컨대 도 2에 도시된 바와 같은 층 시퀀스로부터 생성될 수 있는 층 시퀀스의 개략적 측면도이다. 이를 위해, E) 단계에 기술된 바와 같이 다른 방법 단계에서 성장 기판(1)이 분리되어 있어야 하며, F) 단계에 기술된 바와 같이 금속 거울층(3)이 식각 방법을 이용하여 구조화되어 있어야 한다. 도 6a는 양각의 메사 모서리(13)를 가진 메사 트렌치(12)를 도시한다. 즉, 메사 트렌치(12)는 반도체층(2) 안으로 가면서 좁아지고, 즉 이전에 성장 기판과 결합되어 있던 자유 표면으로부터 반도체층(2)의 하부에 수반된 층들의 방향으로, 예컨대 금속 거울층(3)의 방향으로 가면서 좁아진다.
도 6b는 본 발명에 따르지 않은 방법에 의해 생성된 층 시퀀스의 개략적 측면도이다. 층 시퀀스는 메사 트렌치(12)를 포함하며, 아직 성장 기판(1)도 포함하고 있다. 반도체층(2)은 성장 기판과 반대 방향을 향하는 측에서부터 식각되었다. 메사 트렌치(12)는 음각의 메사 모서리(13)를 포함한다. 즉, 성장 기판(1)의 분리 이후에 메사 트렌치(12)는 노출된 표면으로부터 반도체층 안으로 가면서 확장된다. 다른 층들, 즉 금속 거울층(3), 확산 장벽층(4) 및 패시베이션층(5)도 마찬가지로 성장 기판과 반대 방향에 있는 측에서부터 구조화되었다.
도 7은 구조화된 층 시퀀스의 실시예를 나타낸 개략적 측면도이다. 이러한 층 시퀀스는 예컨대 도 5에 도시된 바와 같은 층 시퀀스(50)의 구조화에 의해 생성된다. 도 7에서, 반도체층(2) 및 거울층(3)은 구조화에 의해 생성되었던 메사 트렌치(12)에 의해 중도에 완전히 끊겨있다. 반도체층(2)은 양각의 메사 플랭크(13)를 구비한 메사 트렌치(12)를 포함한다. 트렌치의 횡단면은 이전에 성장 기판(1)과 결합되어 있던 표면으로부터 거울층(3)의 방향으로 가면서 좁아진다. 도 7에 도시된 층 시퀀스는 단일의 포토리소그래피 단계 또는 식각 단계를 이용하여 얻어질 수 있다.
도 8은 구조화된 층 시퀀스의 실시예를 나타낸 개략적 측면도로, 여기서는 부가적으로 표면이 거칠게 형성되어 있다. 이러한 층 시퀀스는 예컨대 도 7에 도시된 층 시퀀스로부터 생성된다. 표면의 구조화는 J1) 단계에서 기술된 바와 같이 수행될 수 있다.
도 9는 구조화된 층 시퀀스의 실시예를 나타낸 개략적 측면도로, 여기서는 부가적으로 표면이 덮개층(10)으로 코팅되어 있다. 이러한 층 시퀀스는 예컨대 도 8에 도시된 층 시퀀스로부터 생성된다. 표면의 코팅은 J2) 단계에 기술된 바와 같이 수행될 수 있다. 덮개층(10)을 위해 예컨대 비스벤조사이클로부텐(BCB)이 적합하다. 덮개층(10)에 의해, 소자의 표면이 패시베이션되어 보호된다.
도 10은 구조화된 층 시퀀스의 실시예를 나타낸 개략적 측면도로, 여기서는 부가적으로 표면이 전기 접촉부(11)에 의해 접촉된다. 이러한 층 시퀀스는 예컨대 도 9에 도시된 층 시퀀스로부터 생성된다. 표면의 접촉은, 덮개층(10)이 J3) 단계에 기술된 바와 같이 먼저 구조화된 이후, J4) 단계에서 기술된 바와 같이 수행될 수 있다.
도 11은 캐리어 디스크(9), 차단층(7), 부착층(6), 패시베이션층(5), 확산 장벽층(4), 금속 거울층(3) 및 반도체층(2)으로 이루어진 층 시퀀스를 포함하는 층 조립체의 실시예를 나타낸 개략적 측면도이다. 반도체층(2)상에 2개의 제1접촉부(14)가 더 배치된다. 두 개의 제1접촉부(14)는 차후에 소자가 제1전하로 전기 접촉되도록 하는 역할을 하며, 이는 예컨대 와이어를 이용할 수 있다. 제1접촉부의 제공은 D) 단계에서 수행된다.
도 12는 도 11에 도시된 바와 같은 실시예에 의해 생성될 수 있는 층 조립체의 실시예를 나타낸 개략적 측면도이다. 이 때, 다른 방법 단계에서 반도체층(2)은 구조화된다. 두 개의 제1접촉부(14)는 예컨대 n형 접촉을 가리킬 수 있다. 반도체층(2)의 구조화에 의해 반도체층(2)의 도전층이 노출되고, 상기 도전층은 제1접촉부(14)가 n형 접촉인 경우에 p형층을 가리킨다. 제1접촉이 p형 접촉이면, 상기 노출된 층은 n형층이다.
도 13은 예컨대 도 12에 도시된 바와 같은 실시예로부터 발생할 수 있는 실시예의 개략적 측면도이다. 도 13에 도시된 실시예는 부가적으로 2개의 제2접촉부(15)를 포함하고, 상기 제2접촉부는 도 12의 실시예에서 노출되었던 층상에 배치된다. 이러한 2개의 제2접촉부(15)는 예컨대 p형 접촉일 수 있다. 제2접촉부는 제1접촉부(14)와 마찬가지로 차후에 소자의 전기 접촉을 위해 역할하나, 제1접촉부와는 반대의 전하로 접촉하기 위한 것이다.
도 14는 반도체층(2)의 표면이 거칠게 형성된 실시예의 개략적 측면도이다. 상기 실시예는 도 13에 도시된 바와 같은 실시예로부터 발생할 수 있다. 이를 위해, 이후의 단계에서 반도체층(2)의 표면이 거칠게 형성된다. 거칠기 단계는 J1) 단계에 맞추어 수행된다.
도 15는 도 14에 도시된 바와 같은 실시예로부터 발생할 수 있는, 메사 트렌치(12)를 구비한 실시예의 개략적 측면도이다. 도 15는 식각 단계를 이용하여 반도체층(2) 안으로 식각된 메사 트렌치(12)를 더 포함한다. 식각 단계는 자유 표면으로부터 수행되어, 메사 트렌치(12)가 양각의 메사 플랭크(13)를 포함한다. 반도체층의 구조화는 F) 단계에 따라 수행된다.
도 16은 덮개층(10)을 구비한 실시예의 개략적 측면도이다. 이러한 실시예는 도 15에 도시된 바와 같은 실시예로부터 발생할 수 있다. 이를 위해, 반도체층(2)의 표면이 J2) 단계에 따라 덮개층(10)을 구비한다. 덮개층(10)은 반도체층(2)의 패시베이션 및 보호를 위해 역할한다. 덮개층(10)은 제1 및 제2접촉부(14/15)가 아직 노출되어 있고, 코팅되지 않은 면을 가지도록 제공되어, 전기 접촉이 여전히 가능하도록 한다.
도 17은 개별화된 소자의 실시예를 나타낸 개략적 측면도이다. 이러한 실시예는 예컨대 도 16에 도시된 바와 같은 실시예로부터 발생할 수 있다. 이후의 단계에서, 두 소자가 개별화된다. 이를 위해, 메사 트렌치(12)의 바닥에는 예컨대 또 다른 식각 공정이 수행되며, 상기 식각 공정에 의해 모든 다른 층들이 절단된다. 상기 절단은 예컨대 레이저 다이싱(laser dicing)을 이용하여 이루어질 수 있다.
도 18은 다른 실시예의 개략적 측면도이다. 상기 실시예는 저굴절성 유전체(16), 그 위에 배치된 반도체층(2), 그 위에 배치된 성장 기판(1)으로 이루어진 층 시퀀스를 포함한다. 성장 기판(1)은 예컨대 사파이어 또는 규소를 가리킬 수 있다. 반도체층(2)을 위해 예컨대 GaInN이 사용될 수 있다. 반도체층(2)은 B) 단계에 따른 성장에 의해 성장 기판(1)상에 생성될 수 있다. 거울 시스템의 일부인 저굴절성 유전체(16)를 위해 예컨대 SiO2가 사용될 수 있다.
도 19는 예컨대 도 18에 도시된 바와 같은 실시예로부터 발생할 수 있는 실시예를 나타낸 개략적 측면도이다. 도 19에 도시된 실시예는 부가적으로 금속 거울층(3)을 포함하고, 상기 거울층은 저굴절성 유전체(16) 상에 배치된다. C) 단계에 따라 수행되는 금속 거울층(3)의 적층 단계 전에, 저굴절성 유전체(16)의 일부 영역들이 제거되어, 금속 거울층(3)이 저굴절성 유전체(16)를 일부 영역들에 관통하여 들어간다. 이러한 부분 영역들은 반도체층(2)까지 이른다. 금속 거울층(3)을 위해 예컨대 Ag가 사용될 수 있다. 저굴절성 유전체(16)와 금속 거울층(3)이 함께 조합되어 거울 시스템을 형성한다.
도 20은 구조화된 금속 거울층(3)을 구비한 실시예의 개략적 측면도이다. 상기 실시예는 도 19에 도시된 바와 같은 실시예로부터 발생할 수 있다. 도 20에 도시된 실시예에서, 금속 거울층(3)이 구조화되었다. 금속 거울층(3)의 구조화에 의해, 저굴절성 유전체(16)의 부분 영역이 노출되었다.
도 21은 예컨대 도 20에 도시된 바와 같은 실시예로부터 발생할 수 있는 실시예를 나타낸 개략적 측면도이다. 또한, 도 21에 도시된 실시예는 금속 거울층(3)상에 배치된 확산 장벽층(4)을 포함한다. 거울층이 제거되었던 부분 영역에서, 확산 장벽층(4)은 저굴절성 유전체(16)까지 이른다. 확산 장벽층(4)을 위해 예컨대 Ti가 사용될 수 있다. 또한, 확산 장벽층(4)상에 부착층(6)이 배치된다. 부착층(6)을 위해 예컨대 Au가 사용될 수 있다. 부착층(6)은 차후에 층 시퀀스와 다른 층들 또는 층 시퀀스들과의 결합을 위해 역할한다.
도 22는 다른 층 시퀀스의 개략적 측면도이다. 이러한 층 시퀀스는 캐리어 디스크(9), 그 위에 배치된 차단층(7), 그 위에 배치된 부착층(6)을 포함한다. 캐리어 디스크(9)는 예컨대 규소와 같은 전기 전도 물질로 제조될 수 있다. 차단층(7)은, 특히, 캐리어 디스크(9)와 부착층(6)간의 부착을 증진하는 역할을 할 수 있다. 차단층(7)을 위해 예컨대 Ti가 사용될 수 있다. 부착층(6)을 위해 예컨대 Au와 Sn으로 이루어진 층 시퀀스가 사용될 수 있다. 이러한 층 시퀀스는 I1) 단계 내지 I3) 단계에 의해 얻어질 수 있다.
도 23은 예컨대 도 21과 22에 도시된 바와 같은 층 시퀀스들이 결합하여 발생하는 실시예를 나타낸 개략적 측면도이다. 이를 위해, 두 층 시퀀스는 각각 상기 층 시퀀스의 부착층(6)에 의해 상호 결합되었다.
도 24는 후방 접촉부(17)를 포함한 실시예의 개략적 측면도이다. 이러한 실시예는 예컨대 도 23에 도시된 바와 같은 실시예로부터 발생할 수 있다. 도 24에 도시된 실시예는 부가적으로 후방 접촉부(17)를 포함하고, 상기 후방 접촉부는 캐리어 디스크(9) 상에 배치된다. 후방 접촉(17)은 소자의 전기 접촉을 위해 사용될 수 있다.
도 25는 예컨대 도 24에 도시된 바와 같은 실시예로부터 발생할 수 있는 실시예의 개략적 측면도이다. 이를 위해, C) 단계에 따라 성장 기판(1)이 반도체층(2)으로부터 제거되었다. 이는 예컨대 레이저 리프트 오프를 이용하여 수행될 수 있다.
도 26은 반도체층(2)의 표면이 거칠게 형성된 실시예의 개략적 측면도이다. 이러한 실시예는 예컨대 도 25에 도시된 바와 같은 실시예로부터 발생할 수 있다. 이를 위해, 다른 단계에서 반도체층(2)의 표면이 거칠게 형성된다. 반도체층의 거칠기 단계는 J1) 단계와 유사하게 수행될 수 있으나, 단 여기서는 아직 반도체층이 구조화되지 않는다.
도 27은 예컨대 도 26에 도시된 바와 같은 실시예로부터 발생할 수 있는 실시예의 개략적 측면도이다. 도 27에 도시된 실시예는 부가적으로 2개의 제1접촉부(14)를 포함한다. 이러한 제1접촉부(14)에 의해 소자가 전기 접촉될 수 있다. 소자는 전방측 뿐만 아니라 후방측에서도 각각 전기 접촉용 부재를 제공한다.
도 28은 메사 트렌치(17)를 포함한 실시예의 개략적 측면도이다. 이러한 실시예는 예컨대 도 27에 도시된 바와 같은 실시예로부터 발생할 수 있다. 이를 위해, F) 단계에 상응하는 단계에서 메사 트렌치(12)가 식각되었다. 메사 트렌치(12)는 반도체층(2)과 저굴절성 유전체(16)를 관통한다. 메사 트렌치(12)는 이전에 성장 기판(1)과 결합되었던 측으로부터 식각되었다. 이를 통해, 메사 트렌치(12)는 양각의 메사 플랭크를 포함한다. 메사 트렌치(12)는 소자 안으로 식각되되, 상기 트렌치가 이전에 금속 거울층(3)이 제거되었던 부분 영역에 도달하도록 식각되어, 상기 메사 트렌치(12)는 확산 장벽(4) 상에서 종결된다.
도 29는 예컨대 도 28에 도시된 바와 같은 실시예로부터 발생할 수 있는 실시예를 나타낸 개략적 측면도이다. 이를 위해, J2) 단계에 따라 소자의 표면은 덮개층(10)을 구비한다. 덮개층(10)은 메사 트렌치(12)의 측벽, 즉 메사 플랭크를 덮는다. 덮개층(10)은 소자의 패시베이션 및 인공 시효를 위해 역할한다. 덮개층(10)은 소자의 표면상에 제공되되, 여전히 소자가 제1접촉부(14)에 의해 전기 접촉될 수 있도록 제공된다. 그러나, 제1접촉부가 우선 덮개층(10)으로 완전히 덮이고, 이후의 단계에서 다시 일부 영역들이 노출될 수도 있다.
도 30은 개별화된 소자를 나타낸 개략적 측면도이다. 상기 도면은 예컨대 도 29에 도시된 바와 같은 실시예로부터 얻어질 수 있다. 이를 위해, 다른 단계에서, 미리 붙어있던 두 부재들이 개별화된다. 이를 위해, 메사 트렌치(12)의 바닥에 예컨대 또 다른 식각 단계가 수행되고, 상기 식각 단계는 나머지 층들을 절단한다. 이러한 절단은 예컨대 레이저 다이싱을 이용하여 수행될 수 있다.
본 발명은 실시예에 의거한 설명에 의하여 한정되지 않는다. 오히려, 본 발명은 각 새로운 특징 및 특징들의 각 조합을 포함하고, 이러한 점은 특히, 이러한 특징 또는 이러한 조합이 명백하게 특허 청구 범위 또는 실시예에 제공되지 않는 경우에도 특허 청구 범위에서의 특징들의 각 조합을 포함한다.
1: 기판 2: 반도체층
3: 금속 거울층 8: 접촉층
4: 확산 장벽층 5: 패시베이션층
6: 부착층 7: 차단층
8: 전기 접촉층 9: 캐리어 디스크

Claims (13)

  1. 광전 소자의 제조 방법에 있어서,
    A) 성장 기판(1)을 제공하는 단계;
    B) 동작 시 활성 영역의 생성을 위해 적어도 하나의 반도체층(2)을 에피택시얼 성장시키는 단계;
    C) 상기 반도체층(2) 상에 금속 거울층(3)을 적층하는 단계;
    D) 상기 소자의 전기 접촉을 위한 적어도 하나의 접촉층(8)을 적층하는 단계;
    E) 상기 반도체층(2)으로부터 상기 성장 기판(1)을 분리시키는 단계로, 이 때 상기 반도체층(2)의 표면이 노출되도록 하는 단계; 및
    F) 상기 E) 단계에서 노출되었던 표면측으로부터 식각 방법을 이용하여 상기 반도체층(2)을 구조화하는 단계를 포함하는 것을 특징으로 하는 광전 소자의 제조 방법.
  2. 제 1항에 있어서,
    상기 금속 거울층(3)은 상기 C) 단계에서 구조화되지 않은 반도체층(2) 상에 적층되는 것을 특징으로 하는 광전 소자의 제조 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 F) 단계의 구조화에 의해 트렌치가 생성되고, 상기 트렌치에 의해 상기 반도체층(2)이 복수 개의 부분 영역들로 분할되는 것을 특징으로 하는 광전 소자의 제조 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 F) 단계의 구조화에 의해 트렌치가 형성되고, 상기 트렌치의 횡단면은 상기 E) 단계에서 노출된 표면으로부터 상기 거울층의 방향으로 가면서 좁아지는 것을 특징으로 하는 광전 소자의 제조 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 C) 단계와 D) 단계 사이에,
    G) 상기 거울층(3) 상에 확산 장벽층(4)을 적층하는 단계;
    H) 상기 확산 장벽층(4) 상에 패시베이션층(5)을 적층하는 단계; 및
    I) 상기 A) 내지 H) 단계에서 제조된 층 시퀀스를 캐리어 상에 제공하는 단계를 더 포함하는 것을 특징으로 하는 광전 소자의 제조 방법.
  6. 제 5항에 있어서,
    상기 I) 단계에서 캐리어가 사용되고, 상기 캐리어는
    I1) 캐리어 디스크(9)를 제공하는 단계;
    I2) 상기 캐리어 디스크(9) 상에 차단층(7)을 적층하는 단계; 및
    I3) 상기 차단층(7) 상에 부착층(6)을 적층하는 단계를 포함하는 방법에 의해 제조되는 것을 특징으로 하는 광전 소자의 제조 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 C) 단계의 거울층(3)은 상기 C) 단계와 D) 단계 사이에 진행되는 다른 단계에 의해 구조화되는 것을 특징으로 하는 광전 소자의 제조 방법.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 광전 소자의 제조 방법은 F) 단계 이후에, 또 다른 단계 J1)으로서 상기 구조화된 반도체층(2)을 거칠어지게 하는 단계를 포함하는 것을 특징으로 하는 광전 소자의 제조 방법.
  9. 제 8항에 있어서,
    상기 광전 소자의 제조 방법은 상기 J1) 단계 이후에, 또 다른 단계 J2)로서 가시 복사, UV 복사, IR 복사 또는 이러한 복사의 조합에 대해 투과성인 덮개층(10)으로 상기 거칠어진 반도체층(2)을 코팅하는 단계를 포함하는 것을 특징으로 하는 광전 소자의 제조 방법.
  10. 제 9항에 있어서,
    상기 광전 소자의 제조 방법은 J2) 단계 이후에, 또 다른 단계 J3)으로서 상기 덮개층(10)을 구조화하는 단계를 포함하는 것을 특징으로 하는 광전 소자의 제조 방법.
  11. 제 10항에 있어서,
    상기 광전 소자의 제조 방법은 상기 J3) 단계 이후에, 또 다른 단계 J4)로서 상기 덮개층(10)의 구조화에 의해 다시 노출된 반도체층(2)의 부분 영역 상에 전기 접촉부(11)를 제공하는 단계를 포함하는 것을 특징으로 하는 광전 소자의 제조 방법.
  12. 구조화된 반도체층(2);
    상기 반도체층(2) 상에 배치되는 금속 거울층(3);
    상기 금속 거울층(3) 상에 배치되는 확산 장벽층(4);
    상기 확산 장벽층(4) 상에 배치되는 패시베이션층(5)을 포함하고,
    상기 반도체층(2)은 메사 구조를 가지며, 상기 메사 구조의 메사 트렌치는 상기 반도체층의 표면으로부터 상기 거울층으로 가면서 좁아지는 것을 특징으로 하는 광전 소자.
  13. 제 12항에 있어서,
    캐리어 디스크(9);
    상기 캐리어 디스크(9) 상에 배치되는 전기 접촉층(8);
    상기 접촉층(8) 상에 배치되는 차단층(7); 및
    상기 차단층(7) 상에 배치되는 부착층(6)을 포함하고, 상기 부착층(6)은 상기 패시베이션층(5)과 결합되는 것을 특징으로 하는 광전 소자.
KR1020117000175A 2008-06-06 2009-06-03 광전 소자 및 그 제조 방법 KR20110019416A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102008027041.5 2008-06-06
DE102008027041 2008-06-06
DE102008050538.2 2008-10-06
DE102008050538.2A DE102008050538B4 (de) 2008-06-06 2008-10-06 Optoelektronisches Bauelement und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
KR20110019416A true KR20110019416A (ko) 2011-02-25

Family

ID=41129335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117000175A KR20110019416A (ko) 2008-06-06 2009-06-03 광전 소자 및 그 제조 방법

Country Status (8)

Country Link
US (2) US10128405B2 (ko)
EP (1) EP2289113B1 (ko)
JP (1) JP2011522427A (ko)
KR (1) KR20110019416A (ko)
CN (1) CN102057505B (ko)
DE (1) DE102008050538B4 (ko)
TW (1) TWI396304B (ko)
WO (1) WO2009146689A1 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008026839A1 (de) 2007-12-20 2009-07-02 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements in Dünnschichttechnik
DE102009058006B4 (de) 2009-12-11 2022-03-31 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
TWI420155B (zh) * 2010-06-11 2013-12-21 Au Optronics Corp 光學模組及顯示裝置之製造方法
DE102011054891B4 (de) 2011-10-28 2017-10-19 Osram Opto Semiconductors Gmbh Verfahren zum Durchtrennen eines Halbleiterbauelementverbunds
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8518204B2 (en) 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US9773750B2 (en) 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9162880B2 (en) 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
US9558721B2 (en) 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
DE102012111358A1 (de) 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9923118B2 (en) * 2013-02-25 2018-03-20 Sensor Electronic Technology, Inc. Semiconductor structure with inhomogeneous regions
US9484504B2 (en) 2013-05-14 2016-11-01 Apple Inc. Micro LED with wavelength conversion layer
US9217541B2 (en) 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
US9136161B2 (en) 2013-06-04 2015-09-15 LuxVue Technology Corporation Micro pick up array with compliant contact
ES2952036T3 (es) 2013-06-12 2023-10-26 Rohinni Inc Teclado de retroiluminación con fuentes generadoras de luz depositadas
US8987765B2 (en) 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US8928021B1 (en) 2013-06-18 2015-01-06 LuxVue Technology Corporation LED light pipe
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US9035279B2 (en) 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US9296111B2 (en) 2013-07-22 2016-03-29 LuxVue Technology Corporation Micro pick up array alignment encoder
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
CN103681995A (zh) * 2013-12-10 2014-03-26 圆融光电科技有限公司 Led芯片制备方法及led芯片
US9367094B2 (en) 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9542638B2 (en) 2014-02-18 2017-01-10 Apple Inc. RFID tag and micro chip integration design
US9583533B2 (en) 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
US9522468B2 (en) 2014-05-08 2016-12-20 Apple Inc. Mass transfer tool manipulator assembly with remote center of compliance
US9318475B2 (en) 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9741286B2 (en) 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
US9624100B2 (en) 2014-06-12 2017-04-18 Apple Inc. Micro pick up array pivot mount with integrated strain sensing elements
US9570002B2 (en) 2014-06-17 2017-02-14 Apple Inc. Interactive display panel with IR diodes
US9425151B2 (en) 2014-06-17 2016-08-23 Apple Inc. Compliant electrostatic transfer head with spring support layer
US9419195B2 (en) * 2014-07-27 2016-08-16 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having strap layer and method of fabrication
US9705432B2 (en) 2014-09-30 2017-07-11 Apple Inc. Micro pick up array pivot mount design for strain amplification
US9828244B2 (en) 2014-09-30 2017-11-28 Apple Inc. Compliant electrostatic transfer head with defined cavity
US9478583B2 (en) 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
WO2017124109A1 (en) 2016-01-15 2017-07-20 Rohinni, LLC Apparatus and method of backlighting through a cover on the apparatus

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684239B1 (fr) * 1991-11-27 1994-03-04 France Telecom Procede de fabrication d'un guide d'onde optique planaire entierement a base de polymeres, et son utilisation dans un isolateur optique integre.
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
EP2169733B1 (de) 1997-09-29 2017-07-19 OSRAM Opto Semiconductors GmbH Halbleiterlichtquelle
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
JP4281232B2 (ja) * 2000-08-31 2009-06-17 ソニー株式会社 光記録媒体とその製造方法
US6537870B1 (en) * 2000-09-29 2003-03-25 Infineon Technologies Ag Method of forming an integrated circuit comprising a self aligned trench
US6740906B2 (en) 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
KR20040060919A (ko) * 2001-08-24 2004-07-06 엠씨엔씨 리서치 앤드 디벨럽먼트 인스티튜트 관통 바이어형 수직 상호접속부, 관통 바이어형 히트 싱크및 관련 제작 방법
US6784462B2 (en) 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
EP1471583B1 (en) 2002-01-28 2009-10-07 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
KR100558134B1 (ko) 2003-04-04 2006-03-10 삼성전기주식회사 질화 갈륨계 반도체 led 소자
JP4295669B2 (ja) * 2003-05-22 2009-07-15 パナソニック株式会社 半導体素子の製造方法
JP4279631B2 (ja) 2003-08-20 2009-06-17 三菱化学株式会社 窒化物系半導体素子の製造方法
DE10340271B4 (de) 2003-08-29 2019-01-17 Osram Opto Semiconductors Gmbh Dünnschicht-Leuchtdiodenchip und Verfahren zu seiner Herstellung
KR100997978B1 (ko) 2004-02-25 2010-12-02 삼성전자주식회사 액정 표시 장치
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US7332365B2 (en) 2004-05-18 2008-02-19 Cree, Inc. Method for fabricating group-III nitride devices and devices fabricated using method
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
DE102004040277B4 (de) 2004-06-30 2015-07-30 Osram Opto Semiconductors Gmbh Reflektierendes Schichtsystem mit einer Mehrzahl von Schichten zur Aufbringung auf ein III/V-Verbindungshalbleitermaterial
CN100442557C (zh) 2004-06-30 2008-12-10 奥斯兰姆奥普托半导体有限责任公司 用于施加到ⅲ/ⅴ化合物半导体材料上的具有多个层的反射层系统
US7403557B2 (en) 2004-07-27 2008-07-22 Nokia Corporation Apparatus and method for hybrid traffic and pilot signal quality determination of finger lock status of rake receiver correlators
US7737459B2 (en) * 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
TWI389334B (zh) 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
JP2006190854A (ja) 2005-01-07 2006-07-20 Sony Corp 発光ダイオード
JP2006269807A (ja) 2005-03-24 2006-10-05 Sony Corp 半導体発光ダイオード
DE102005033005A1 (de) * 2005-07-14 2007-01-18 Osram Opto Semiconductors Gmbh Optoelektronischer Chip
JP5189734B2 (ja) 2006-01-24 2013-04-24 ローム株式会社 窒化物半導体発光素子
US7573074B2 (en) 2006-05-19 2009-08-11 Bridgelux, Inc. LED electrode
DE102007021009A1 (de) 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
JP2008130799A (ja) 2006-11-21 2008-06-05 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
WO2009048799A1 (en) * 2007-10-11 2009-04-16 Jie Yao Photo-detector array and semiconductor image intensifier

Also Published As

Publication number Publication date
EP2289113A1 (de) 2011-03-02
EP2289113B1 (de) 2020-04-08
CN102057505A (zh) 2011-05-11
US20110210357A1 (en) 2011-09-01
US20180331254A1 (en) 2018-11-15
CN102057505B (zh) 2015-04-22
DE102008050538B4 (de) 2022-10-06
TWI396304B (zh) 2013-05-11
DE102008050538A1 (de) 2010-02-11
US10128405B2 (en) 2018-11-13
JP2011522427A (ja) 2011-07-28
TW201006016A (en) 2010-02-01
WO2009146689A1 (de) 2009-12-10
US11222992B2 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
KR20110019416A (ko) 광전 소자 및 그 제조 방법
JP5362704B2 (ja) オプトエレクトロニクス半導体ボディおよびその製造方法
US8039864B2 (en) Semiconductor light emitting device and fabrication method for the same
US8178372B2 (en) Method for production of a plurality of semiconductor chips, and a semiconductor component
EP2139052B1 (en) Semiconductor light-emitting device and method for manufacturing the same
US20120018763A1 (en) Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip
US8088649B2 (en) Radiation-emitting semiconductor body with carrier substrate and method for the producing the same
KR20110082540A (ko) 광전 반도체 소자의 제조 방법 및 광전 반도체 소자
KR20080051150A (ko) 반도체 웨이퍼를 측면으로 절단하는 방법 및 광전 소자
JP2014509085A (ja) 少なくとも１個のオプトエレクトロニクス半導体チップの製造方法
US8946761B2 (en) Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip
US9099574B2 (en) Optoelectronic semiconductor chip and method for producing it
US20150325742A1 (en) Method of fabricating semiconductor devices
KR101527261B1 (ko) 광전 소자의 제조 방법, 광전 소자, 및 복수 개의 광전 소자를 포함하는 소자 장치
JP6447018B2 (ja) 発光装置及び発光装置の製造方法
US20090026486A1 (en) Nitride based compound semiconductor light emitting device and method of manufacturing the same
JP2011171327A (ja) 発光素子およびその製造方法、並びに発光装置
US10232471B2 (en) Method for dividing a composite into semiconductor chips, and semiconductor chip
JP2019054277A (ja) 発光装置及び発光装置の製造方法
US8878218B2 (en) Semiconductor light-emitting device and method for manufacturing the same
KR101210391B1 (ko) 광소자 패키지, 광소자 패키지용 기판 및 이의 제조방법
KR20150067566A (ko) 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법
CN117999659A (zh) 发光半导体芯片和用于制造发光半导体芯片的方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101006119; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20161026

Effective date: 20180614