JP2014509085A - 少なくとも１個のオプトエレクトロニクス半導体チップの製造方法 - Google Patents

少なくとも１個のオプトエレクトロニクス半導体チップの製造方法 Download PDF

Info

Publication number
JP2014509085A
JP2014509085A JP2013558392A JP2013558392A JP2014509085A JP 2014509085 A JP2014509085 A JP 2014509085A JP 2013558392 A JP2013558392 A JP 2013558392A JP 2013558392 A JP2013558392 A JP 2013558392A JP 2014509085 A JP2014509085 A JP 2014509085A
Authority
JP
Japan
Prior art keywords
protective material
optoelectronic
optoelectronic structure
carrier
growth support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013558392A
Other languages
English (en)
Inventor
ジークフリート ヘルマン
シュテファン イレック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2014509085A publication Critical patent/JP2014509085A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Abstract

本発明は、少なくとも１個のオプトエレクトロニクス半導体チップを製造する方法に関する。本方法は、エピタキシャル成長基板（１）と、活性領域（２３）を有する半導体積層体（２０）とを備えた少なくとも１つのオプトエレクトロニクス構造（２）を形成するステップであって、半導体積層体がエピタキシャル成長基板（１）の上にエピタキシャルに堆積される、ステップと、基板（４）を形成するステップと、少なくとも１つのオプトエレクトロニクス構造（２）を、エピタキシャル成長基板（１）とは反対側の少なくとも１つのオプトエレクトロニクス構造の面によって、基板（４）の上に貼り付けるステップと、少なくとも１つのオプトエレクトロニクス構造（２）を保護材料（５）によって被覆するステップであって、保護材料（５）が、基板（４）とは反対側のエピタキシャル成長基板（１）の外面と、エピタキシャル成長基板（１）の側面と、半導体積層体（２０）の側面とを覆う、ステップと、少なくとも１つのオプトエレクトロニクス構造（２）の半導体積層体（２０）からエピタキシャル成長基板（１）を剥離するステップと、を含んでいる。
【選択図】図２Ａ

Description

少なくとも１個のオプトエレクトロニクス半導体チップを製造する方法を開示する。
特許文献１には、ウェハ複合体に存在しているオプトエレクトロニクス構造から成長基板が分離されている、いわゆる薄膜発光ダイオードチップの製造方法が記載されている。成長基板を剥離する前に、オプトエレクトロニクス構造が、成長基板とは反対側の自身の面によってキャリアに固定される。
国際公開第０２／３３７６０号パンフレット 国際公開第２０１０／０５４６２８号パンフレット
本発明の１つの目的は、少なくとも１個のオプトエレクトロニクス半導体チップを製造する方法であって、製造時に半導体チップが損傷する危険性が低減する方法、を開示することである。
本方法の少なくとも一実施形態によると、本方法は、少なくとも１つのオプトエレクトロニクス構造を形成する方法ステップを含んでいる。オプトエレクトロニクス構造は、特に、成長支持体（growth support）と、成長支持体の上にエピタキシャルに堆積されている半導体積層体とを備えている。さらに、オプトエレクトロニクス構造は、少なくとも１つの活性領域を備えており、この活性領域は、オプトエレクトロニクス半導体チップの動作時に電磁放射を放出または検出する目的で設けられている。オプトエレクトロニクス半導体チップは、例えば発光ダイオードチップ、レーザダイオードチップ、またはフォトダイオードチップとすることができる。
成長支持体は、成長基板のサブ領域であり、成長基板およびエピタキシャルに堆積された半導体積層体を備えたウェハアセンブリから、半導体積層体と一緒に分離される。すなわち、オプトエレクトロニクス構造は、成長ウェハからすでに個片化された要素を備えており、成長支持体は依然として半導体積層体に結合されている。本方法においては、特に、複数のこのようなオプトエレクトロニクス構造を形成することが可能である。
本方法の少なくとも一実施形態によると、さらなる方法ステップにおいて、キャリアを形成する。キャリアは、後からオプトエレクトロニクス半導体チップを機械的に支持する要素である。キャリアは、例えば接続キャリアとすることができ、後の方法ステップにおいて接続キャリアにオプトエレクトロニクス構造を機械的に固定して導電接続することができる。キャリアは、例えば、電気的絶縁材料（例えばドープされていないシリコン）、またはセラミック材料（窒化アルミニウムまたは酸化アルミニウムなど）の基体を備えており、オプトエレクトロニクス構造との電気的接触を形成して接続する目的で、基体に導体トラックもしくは接点またはその両方が設けられる。
本方法の少なくとも一実施形態によると、さらなる方法ステップにおいて、少なくとも１つのオプトエレクトロニクス構造を、成長支持体とは反対側のオプトエレクトロニクス構造の面によって、キャリアの上に貼り付ける。オプトエレクトロニクス構造は、キャリアに機械的にしっかりと結合して導電接続することができる。特に、複数のオプトエレクトロニクス構造をキャリアに貼り付けることが可能である。しかしながら、複数のキャリアを形成し、各キャリアに１つまたは複数のオプトエレクトロニクス構造を貼り付けることも可能である。複数のオプトエレクトロニクス構造をキャリアに貼り付ける場合、後の方法ステップにおいて、キャリアをオプトエレクトロニクス構造と一緒に個々のオプトエレクトロニクス半導体チップに分割することが可能であり、各キャリア部分が少なくとも１つのオプトエレクトロニクス構造を支持する。少なくとも１つのオプトエレクトロニクス構造は、例えばはんだ付けされることによってキャリアの上に貼り付けられる。
本方法の少なくとも一実施形態によると、さらなる方法ステップにおいて、少なくとも１つのオプトエレクトロニクス構造を保護材料によって被覆し、保護材料は、キャリアとは反対側の成長支持体の外面と、成長支持体の側面と、半導体積層体の側面とを覆う。保護材料は、均一な厚さの層として堆積させることができる。層の厚さは、少なくとも０．５μｍ、または最大で２μｍ、または少なくとも０．５μｍかつ最大で２μｍであることが好ましい。保護材料は、例えば、電磁放射に対して透過性であるように、特に、透明であるように、もしくは電気的絶縁性であるように、またはその両方であるように構成されている。保護材料は、蒸着、スパッタリング、ＣＶＤ法、ＡＬＤ（原子層エピタキシ）法、またはスピンコーティングによって堆積させることができる。保護材料は、オプトエレクトロニクス構造を覆う領域において、オプトエレクトロニクス構造の外面と直接接触していることが好ましい。保護材料は、特に、例えば活性領域が横方向に露出する半導体積層体の側面の領域に存在する。
本方法の少なくとも一実施形態によると、さらなる方法ステップにおいて、少なくとも１つのオプトエレクトロニクス構造の半導体積層体から成長支持体を剥離する、すなわち、オプトエレクトロニクス構造のうち半導体積層体が残り、キャリアとは反対側の面において露出するように、半導体積層体から成長支持体を除去する。この場合、半導体積層体から成長支持体を例えば完全に除去し、したがって、成長支持体の残留物が半導体積層体に残らない。成長支持体の外面は少なくとも部分的に保護材料によって覆われているため、成長支持体を剥離するとき、保護材料も部分的に除去される。しかしながら、半導体積層体の側面には、成長支持体を剥離した後も少なくとも一時的に保護材料が残り、側面を覆っている。
少なくとも１個のオプトエレクトロニクス半導体チップを製造する方法の少なくとも一実施形態によると、本方法は、
− 成長支持体と、活性領域を有する半導体積層体とを備えた少なくとも１つのオプトエレクトロニクス構造を形成するステップであって、半導体積層体が成長支持体の上にエピタキシャルに堆積される、ステップと、
− キャリアを形成するステップと、
− 少なくとも１つのオプトエレクトロニクス構造を、成長支持体とは反対側のオプトエレクトロニクス構造の面によって、キャリアの上に貼り付けるステップと、
− 少なくとも１つのオプトエレクトロニクス構造を保護材料によって被覆するステップであって、保護材料が、キャリアとは反対側の成長支持体の外面と、成長支持体の側面と、半導体積層体の側面とを覆う、ステップと、
− 少なくとも１つのオプトエレクトロニクス構造の半導体積層体から成長支持体を剥離するステップと、
を含んでいる。
本明細書に記載されている基本的な方法は、特に、半導体積層体の側面に保護材料を堆積させることによって、成長支持体を剥離するときに半導体積層体を損傷から保護することができるといった認識によるものである。これにより、オプトエレクトロニクス半導体チップの歩留りを高めることができる。半導体積層体に加えて、オプトエレクトロニクス構造の他の構成要素（例えば存在するミラー層やコンタクト層）も、成長支持体を剥離するときに、保護材料によって損傷から保護することができる。
本方法の少なくとも一実施形態によると、少なくとも１つのオプトエレクトロニクス構造を被覆した後、保護材料は、少なくとも１つのオプトエレクトロニクス構造の、キャリアによって覆われていない外面を完全に覆っており、少なくとも１つのオプトエレクトロニクス構造の側のキャリアの上面を少なくとも部分的に覆っている。すなわち、保護材料は、キャリアによって覆われていない、オプトエレクトロニクス構造の外面全体に配置されており、したがって、半導体積層体の露出した側面と、成長支持体の露出した側面と、キャリアとは反対側の成長支持体の外面とが、保護材料によって完全に覆われている。
保護材料は、特に、オプトエレクトロニクス構造の側面に堆積され、特に、キャリアとオプトエレクトロニクス構造との間の領域についても、成長支持体の外面とキャリアとにまたがって延在しており、したがって、被覆の後、オプトエレクトロニクス構造は保護材料およびキャリアの中に完全に封止される。保護材料は、好ましくは表面形状に密着した状態でオプトエレクトロニクス構造を包む。
保護材料は、例えば、特にキャリアとオプトエレクトロニクス構造との間の領域に浸入する液体に対する保護を提供する。オプトエレクトロニクス構造の側のキャリアの上面全体のうち、オプトエレクトロニクス構造が位置していない部分を保護材料によって完全に覆うことも可能である。
本方法の少なくとも一実施形態によると、少なくとも１つのオプトエレクトロニクス構造の半導体積層体から成長支持体を剥離した後、残っている保護材料を除去する。この場合、保護材料は永久的な保護膜ではなく一時的な保護膜であり、剥離工程の後に再び除去され、すなわちこの例示的な実施形態においては、以降のオプトエレクトロニクス半導体チップにおいて保護材料は何らの機能も果たさない。この場合、剥離時の保護作用に関して最適な保護材料を有利に選択することができる。例えば放射に対して不透明な保護材料とすることが可能であり、なぜなら保護材料は以降の手順において何ら光学的な役割を果たす必要がないためである。
本方法の少なくとも一実施形態によると、成長支持体を剥離する前に、少なくとも１つのオプトエレクトロニクス構造とは反対側の保護材料の外面を、少なくとも部分的に反射材料によって被覆する。この場合、外面全体を反射材料によって被覆することが可能である。反射材料は、特に、半導体チップに保護材料が残っているとき、すなわち剥離後に保護材料が除去されていないときに、保護材料に堆積させる。反射材料は、例えば、金属層または金属積層体を備えていることができる。さらに、反射材料を電気的絶縁材料とすることが可能である。例えば、二酸化チタンの粒子（拡散反射性である）を有する層を外面上に形成することができる。この場合、反射材料を堆積させた後、観察者からは外面が例えば白色に見える。
反射材料は、特に、オプトエレクトロニクス半導体チップの活性領域において生成または検出される電磁放射を反射する目的で設けられる。
本方法の少なくとも一実施形態によると、反射材料は、保護材料の露出した外面を完全に覆う。成長支持体の剥離時、反射材料は、さらなる保護機能を果たし、保護材料の保護作用を補うことができる。
本方法の少なくとも一実施形態によると、成長支持体は、エッチング液を使用して剥離され、エッチング工程時、保護材料は、エッチング液による攻撃の影響を受けない、またはエッチング液によって攻撃されない、すなわち、保護材料は、例えばエッチング液に対して化学的に不活性とすることができる。
保護材料は、例えば放射に対して透過性のプラスチック材料によって形成されており、このようなプラスチック材料からなることができる。有機ポリマー（例えば特許文献２に記載されている）は、保護材料として特に適している。特許文献２は、特に、記載されている有機ポリマーに関して、参照によって本明細書に組み込まれている。
特に適している保護材料は、パリレンを含んでいる、またはパリレンからなることができる。特に、このような保護材料はオプトエレクトロニクス半導体チップに残すこともでき、なぜなら、このような保護材料は、活性領域において生成または検出される電磁放射に対して例えば透過性であるように、特に、透明であるように構成できるためである。
エッチング液を使用して成長支持体を剥離する場合、本明細書に記載されている方法は、エピタキシャルに堆積した半導体積層体から、例えばレーザ分離工程などの剥離方法によって剥離することのできない材料が成長基板として使用されているときに、特に適している。本方法は、例えば、シリコンを含んでいる、またはシリコンからなる成長支持体に特に適している。保護材料は、成長支持体を剥離するために使用される化学物質によってオプトエレクトロニクス構造の構成要素が攻撃され得ることを防止する。
本方法の少なくとも一実施形態によると、成長支持体は、シリコンを含んでおり、半導体積層体は、ＩＩＩ−Ｖ族化合物半導体材料系、特に、例えばＧａＮなどの窒化物化合物半導体材料系である。
本方法の少なくとも一実施形態によると、少なくとも１つのオプトエレクトロニクス構造は、キャリアの側の自身の面に、ｎ側接点およびｐ側接点を備えており、これらの接点は、少なくとも１つのオプトエレクトロニクス構造をキャリアの上に貼り付けるときに、キャリアに導電接続される。すなわち、キャリアとは反対側のオプトエレクトロニクス構造（成長支持体を剥離した後の半導体積層体）の外面には、オプトエレクトロニクス構造の電気的接続点が存在しない。代わりに、例えば半導体積層体のｎ側の接触は、ｐ側および活性領域を貫いて形成される。オプトエレクトロニクス半導体チップの放射出口面または放射入口面において電流分散は特に行われず、したがって、オプトエレクトロニクス半導体チップの電流分散構造において電磁放射の吸収は起こり得ない。さらに、このようなオプトエレクトロニクス構造では、特に、接続ワイヤが存在しないオプトエレクトロニクス部品を作製することも可能である。本方法によって製造されるオプトエレクトロニクス半導体チップは、例えば表面実装可能とすることができ、すなわち、半導体チップの電気的接続点を、オプトエレクトロニクス構造とは反対側のキャリアの外面に位置させることができる。
さらには、本明細書に記載されている方法では、特に、成長基板の上にエピタキシャルに堆積した半導体積層体を、後から例えば個々のオプトエレクトロニクス半導体チップに対応する個々のオプトエレクトロニクス構造に分割することが可能であり、この個片化は成長支持体を剥離する前に行われる。すなわち、成長支持体を剥離した後に個々のオプトエレクトロニクス半導体チップに個片化するときに、活性領域を切断して個片化を行う必要がない。
以下では、本発明の方法について、例示的な実施形態および対応する図面を参照しながらさらに詳しく説明する。
本明細書に記載されている方法の例示的な実施形態の方法ステップの詳細説明に供する概略断面図 本明細書に記載されている方法の例示的な実施形態の方法ステップの詳細説明に供する概略断面図 本明細書に記載されている方法の例示的な実施形態の方法ステップの詳細説明に供する概略断面図 本明細書に記載されている方法の例示的な実施形態の方法ステップの詳細説明に供する概略断面図 本明細書に記載されている方法の例示的な実施形態の方法ステップの詳細説明に供する概略断面図 本明細書に記載されている方法の例示的な実施形態の方法ステップの詳細説明に供する概略断面図 本明細書に記載されている方法の例示的な実施形態の方法ステップの詳細説明に供する概略断面図 本明細書に記載されている方法の例示的な実施形態の方法ステップの詳細説明に供する概略断面図 本明細書に記載されている方法の例示的な実施形態の方法ステップの詳細説明に供する概略断面図 本明細書に記載されている方法を使用して製造されたオプトエレクトロニクス半導体チップの例示的な実施形態の概略図 本明細書に記載されている方法を使用して製造されたオプトエレクトロニクス半導体チップの例示的な実施形態の概略図
図面において、同じ要素、類似する要素、または同じ機能の要素には、同じ参照数字を付してある。図面と、図面に示した要素間の互いのサイズの比率は、正しい縮尺ではないものとみなされたい。むしろ、便宜上、または深く理解できるようにする目的で、個々の要素を誇張した大きな縮尺で示してある。
図１Ａに関連して、本発明の方法の方法ステップについてさらに詳しく説明する。この方法ステップにおいては、成長基板１０の上に半導体積層体２０をエピタキシャルに堆積させる。成長基板１０は、例えばシリコンウェハであり、シリコンを含んでいる、またはシリコンからなる。半導体積層体２０は、例えばＧａＮなどの窒化物化合物半導体材料系である。半導体積層体２０は、ｐ型導電層２１と、ｎ型導電層２２と、これらｐ側２１とｎ側２２との間に配置されている活性領域２３とを備えている。
次の方法ステップ（図１Ｂ）においては、半導体積層体を個々のオプトエレクトロニクス構造２に分割し、個々のオプトエレクトロニクス構造２は、後から例えば個々の半導体チップに対応させることができる。このプロセスにおいては、個々のオプトエレクトロニクス構造の間の分割溝６に加えて、個々のオプトエレクトロニクス構造２にビア９も形成し、これらのビア９は各オプトエレクトロニクス構造のｐ側２１および活性領域２３を貫いてｎ側２２まで達する。
さらに、１層または複数層のパッシベーション層２５を形成する。これらのパッシベーション層は、例えば二酸化ケイ素もしくは窒化ケイ素またはその両方を含んでいる、またはこれらの材料の一方からなることができる。
図１Ｃに関連する方法ステップについて説明する。この方法ステップにおいては、導電性材料（例えば金属）を個々の構造２の上に堆積させてｐ側接点２７およびｎ側接点２８を形成する。ｎ側接点２８は、例えば成長基板１０とは反対側の半導体積層体の面からビア９を通ってｎ側２２まで達している。図１Ｃに示したように、ｎ側接点２８はｐ側接点２７を囲んでいることができ、ｐ側接点２７は、環状構造のパッシベーション層２５によってｎ側接点２８から隔てられている。
次の方法ステップ（図１Ｄ）においては、このようにして作製されたアセンブリを、成長基板１０とは反対側のアセンブリの面によって、補助キャリアの上に貼り付ける（例：接着接合する）。補助キャリアは、例えば膜によって形成することができる。さらに、成長基板１０を薄くすることができ、このステップは、例えば研削もしくはエッチングまたはその両方によって行うことができる。
図１Ｅに関連して説明する次の方法ステップにおいては、成長基板１０を分割溝６に沿って分割し、個々のオプトエレクトロニクス構造２を形成する。各オプトエレクトロニクス構造２は、もともと前の成長基板の一部である成長支持体１を備えている。
図１Ｆに関連して説明する方法ステップにおいては、個々のオプトエレクトロニクス構造２をキャリア４の上に貼り付ける。キャリア４はｐ側コンタクト４１およびｎ側コンタクト４２を備えており、各コンタクトは、オプトエレクトロニクス構造２とは反対側の面からキャリア４の基体を貫いてオプトエレクトロニクス構造２のｐ側接点２７およびｎ側接点２８に達する。オプトエレクトロニクス構造は、例えばはんだ付け工程によってキャリア４に接合される。この目的のため、例えば金錫はんだ付け材料を使用することができ、その厚さは少なくとも１．５μｍかつ最大で４．５μｍ（例えば３μｍ）である。
図１Ｇに関連して説明する方法ステップにおいては、オプトエレクトロニクス構造２の露出した外面とキャリア４の上面４ａの上に保護材料５の層を形成する。保護材料はオプトエレクトロニクス構造２を完全に包んでいる。保護材料５は、例えばポリマ（例：透明なポリマ）によって形成されている。層の厚さは、例えば０．５μｍ〜２μｍの範囲内である。保護材料は、パリレンからなる、またはパリレンを含んでいることができる。
さらなる方法ステップ（図１Ｈ）においては、オプションとして、保護材料５の露出した外面に反射材料７の層を形成する。この層は、例えば、反射性の金属被覆（例えばアルミニウムもしくは銀またはその両方を含んでいることができる）を備えている。特に、保護材料５の層を後から除去する場合、この層の形成はオプションである。
次の方法ステップ（図１Ｉ）においては、各オプトエレクトロニクス構造２から各成長支持体１を除去する。このステップは、例えば、研削とエッチングの組合せによって行う。この手順の間、保護材料５の層およびオプションとして反射材料７がオプトエレクトロニクス構造２を損傷から保護する。
図２Ａには、本方法によって製造されるオプトエレクトロニクス半導体チップの概略断面図を示してある。この例示的な実施形態においては、オプトエレクトロニクス半導体チップに保護材料５が残っている。図２Ａから明らかであるように、保護材料５は、半導体積層体２０の側面を下方のキャリア４まで完全に覆っている。このようにすることで、成長支持体を剥離するときに、例えばミラー層２４も保護材料５が例えばエッチング液から保護する（この実施形態の場合、ミラー層は多層構造である）。ミラー層２４は、例えば銀を含んでいることができる。
保護材料５の外面に反射材料７が堆積されている。オプトエレクトロニクス半導体チップが動作するとき、この反射材料７は、例えば活性領域２３において生成された電磁放射を、キャリア４とは反対側の、半導体積層体２０のｎ側２２の外面の方に反射することができる。この場合、外面はＫＯＨエッチングによって粗面化されており、これにより、光が放出される確率を改善することができる。
半導体積層体２０の外面と、反射材料７の外面と、保護材料５の外面には、パッシベーション層８（例えば二酸化ケイ素によって形成することができる）が形成されている。
図２Ｂは、このオプトエレクトロニクス半導体チップの概略的な斜視図を示しており、このオプトエレクトロニクス半導体チップは、例えば表面実装可能な発光ダイオードチップである。
ここまで、本発明について例示的な実施形態を参照しながら説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第１０２０１１０１３８２１．８号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。

Claims (11)

  1. 少なくとも１個のオプトエレクトロニクス半導体チップを製造する方法であって、
    − 成長支持体（１）と、活性領域（２３）を有する半導体積層体（２０）とを備えた少なくとも１つのオプトエレクトロニクス構造（２）を形成するステップであって、前記半導体積層体（２０）が前記成長支持体（１）の上にエピタキシャルに堆積される、前記ステップと、
    − キャリア（４）を形成するステップと、
    − 前記少なくとも１つのオプトエレクトロニクス構造（２）を、前記成長支持体（１）とは反対側の前記オプトエレクトロニクス構造（２）の面によって、前記キャリア（４）の上に貼り付けるステップと、
    − 前記少なくとも１つのオプトエレクトロニクス構造（２）を保護材料（５）によって被覆するステップであって、前記保護材料（５）が、前記キャリア（４）とは反対側の前記成長支持体（１）の外面と、前記成長支持体（１）の側面と、前記半導体積層体（２０）の側面とを覆う、前記ステップと、
    − 前記少なくとも１つのオプトエレクトロニクス構造（２）の前記半導体積層体（２０）から前記成長支持体（１）を剥離するステップと、
    を含んでいる、方法。
  2. − 前記保護材料（５）がパリレンを含んでおり、
    − 前記少なくとも１つのオプトエレクトロニクス構造（２）を被覆した後、前記保護材料（５）が、前記少なくとも１つのオプトエレクトロニクス構造（２）の、前記キャリア（４）によって覆われていない外面を完全に覆っており、前記少なくとも１つのオプトエレクトロニクス構造（２）の側の前記キャリア（４）の上面（４ａ）を少なくとも部分的に覆っており、
    − 前記成長支持体（１）を剥離する前に、前記少なくとも１つのオプトエレクトロニクス構造（２）とは反対側の前記保護材料（５）の外面が、少なくとも部分的に反射材料（７）によって被覆される、
    請求項１に記載の方法。
  3. 前記少なくとも１つのオプトエレクトロニクス構造（２）を被覆した後、前記保護材料（５）が、前記少なくとも１つのオプトエレクトロニクス構造（２）の、前記キャリア（４）によって覆われていない外面を完全に覆っており、前記少なくとも１つのオプトエレクトロニクス構造（２）の側の前記キャリア（４）の上面（４ａ）を少なくとも部分的に覆っている、
    請求項１または請求項２のいずれかに記載の方法。
  4. 前記少なくとも１つのオプトエレクトロニクス構造（２）の前記半導体積層体（２０）から前記成長支持体（１）を剥離した後、残っている保護材料（５）が除去される、
    請求項１から請求項３のいずれかに記載の方法。
  5. 前記成長支持体（１）を剥離する前に、前記少なくとも１つのオプトエレクトロニクス構造（２）とは反対側の前記保護材料（５）の外面が、少なくとも部分的に反射材料（７）によって被覆される、
    請求項１から請求項４のいずれかに記載の方法。
  6. 前記反射材料（７）が、前記保護材料（５）の露出した外面を完全に覆う、
    請求項５に記載の方法。
  7. 前記成長支持体（１）がエッチング液を使用して剥離され、前記保護材料（５）が前記エッチング液による攻撃の影響を受けない、
    請求項１から請求項６のいずれかに記載の方法。
  8. 前記保護材料（５）が、放射に対して透過性のプラスチック材料からなる、
    請求項１から請求項７のいずれかに記載の方法。
  9. 前記保護材料（５）がパリレンを含んでいる、
    請求項１から請求項８のいずれかに記載の方法。
  10. 前記成長支持体（１）がシリコンを含んでおり、前記半導体積層体（２０）が窒化物化合物半導体材料系である、
    請求項１から請求項９のいずれかに記載の方法。
  11. 前記少なくとも１つのオプトエレクトロニクス構造（２）が、前記キャリア（４）の側の自身の面に、ｎ側接点（２７）およびｐ側接点（２８）を備えており、前記接点（２７，２８）が、前記少なくとも１つのオプトエレクトロニクス構造（２）を前記キャリア（４）の上に貼り付けるときに、前記キャリア（４）に導電接続される、
    請求項１から請求項１０のいずれかに記載の方法。
JP2013558392A 2011-03-14 2012-03-12 少なくとも１個のオプトエレクトロニクス半導体チップの製造方法 Pending JP2014509085A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE201110013821 DE102011013821A1 (de) 2011-03-14 2011-03-14 Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips
DE102011013821.8 2011-03-14
PCT/EP2012/054270 WO2012123410A1 (de) 2011-03-14 2012-03-12 Verfahren zur herstellung zumindest eines optoelektronischen halbleiterchips

Publications (1)

Publication Number Publication Date
JP2014509085A true JP2014509085A (ja) 2014-04-10

Family

ID=45875937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013558392A Pending JP2014509085A (ja) 2011-03-14 2012-03-12 少なくとも１個のオプトエレクトロニクス半導体チップの製造方法

Country Status (6)

Country Link
US (1) US9076941B2 (ja)
JP (1) JP2014509085A (ja)
KR (1) KR20140006973A (ja)
CN (1) CN103430330B (ja)
DE (1) DE102011013821A1 (ja)
WO (1) WO2012123410A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150141790A (ko) * 2014-06-10 2015-12-21 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지
KR20150142738A (ko) * 2014-06-11 2015-12-23 엘지이노텍 주식회사 발광소자 및 조명시스템

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
DE102012109177A1 (de) 2012-09-27 2014-04-17 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
US20140151630A1 (en) * 2012-12-04 2014-06-05 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
DE102013109316A1 (de) * 2013-05-29 2014-12-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20160155901A1 (en) * 2013-07-18 2016-06-02 Koninklijke Philips N.V. Highly reflective flip chip led die
DE102015107590A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Verspiegelung von Mantelflächen von optischen Bauelementen für die Verwendung in optoelektronischen Halbleiterkörpern und oberflächenmontierbarer optoelektronischer Halbleiterkörper
DE102015107593A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Leuchtmittel
DE102015109413A1 (de) * 2015-06-12 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips
US10263150B2 (en) 2016-05-10 2019-04-16 Rohm Co., Ltd. Semiconductor light emitting device capable of increasing luminous efficiency under a low applied current
FR3061357B1 (fr) * 2016-12-27 2019-05-24 Aledia Procede de realisation d’un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance
DE102018119688A1 (de) * 2018-08-14 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
CN112968083B (zh) * 2020-11-04 2022-05-20 重庆康佳光电技术研究院有限公司 发光器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007517404A (ja) * 2003-12-24 2007-06-28 ゲルコアー リミテッド ライアビリティ カンパニー 窒化物フリップチップからのサファイヤのレーザ・リフトオフ
JP2010199513A (ja) * 2009-02-27 2010-09-09 Panasonic Corp 発光装置及びこの発光装置を備えた照明装置
WO2011007275A1 (en) * 2009-07-16 2011-01-20 Philips Lumileds Lighting Company, Llc Reflective substrate for leds
WO2011016201A1 (ja) * 2009-08-06 2011-02-10 パナソニック株式会社 発光素子および発光装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10051465A1 (de) 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
DE10045249A1 (de) * 2000-09-13 2002-04-04 Siemens Ag Photovoltaisches Bauelement und Verfahren zum Herstellen des Bauelements
JP2007528120A (ja) 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
EP1810351B1 (en) * 2004-10-22 2013-08-07 Seoul Opto Device Co., Ltd. Gan compound semiconductor light emitting element
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
GB2447091B8 (en) 2007-03-02 2010-01-13 Photonstar Led Ltd Vertical light emitting diodes
TWI350563B (en) 2007-07-10 2011-10-11 Delta Electronics Inc Manufacturing method of light emitting diode apparatus
DE102008057350A1 (de) 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zu dessen Herstellung
KR101533817B1 (ko) 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
TWI389357B (zh) * 2009-08-04 2013-03-11 Advanced Optoelectronic Tech 具有防水功能的表面黏著型發光二極體元件、具有防水功能的發光二極體模組以及其製作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007517404A (ja) * 2003-12-24 2007-06-28 ゲルコアー リミテッド ライアビリティ カンパニー 窒化物フリップチップからのサファイヤのレーザ・リフトオフ
JP2010199513A (ja) * 2009-02-27 2010-09-09 Panasonic Corp 発光装置及びこの発光装置を備えた照明装置
WO2011007275A1 (en) * 2009-07-16 2011-01-20 Philips Lumileds Lighting Company, Llc Reflective substrate for leds
WO2011016201A1 (ja) * 2009-08-06 2011-02-10 パナソニック株式会社 発光素子および発光装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150141790A (ko) * 2014-06-10 2015-12-21 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지
KR102164087B1 (ko) 2014-06-10 2020-10-12 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지
KR20150142738A (ko) * 2014-06-11 2015-12-23 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102153125B1 (ko) 2014-06-11 2020-09-07 엘지이노텍 주식회사 발광소자 및 조명시스템

Also Published As

Publication number Publication date
WO2012123410A1 (de) 2012-09-20
US20140051194A1 (en) 2014-02-20
CN103430330A (zh) 2013-12-04
KR20140006973A (ko) 2014-01-16
US9076941B2 (en) 2015-07-07
DE102011013821A1 (de) 2012-09-20
CN103430330B (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
JP2014509085A (ja) 少なくとも１個のオプトエレクトロニクス半導体チップの製造方法
JP6204600B2 (ja) オプトエレクトロニクス半導体デバイスを製造する方法および半導体デバイス
EP3025378B1 (en) Method of separating light emitting devices formed on a substrate wafer
US8242530B2 (en) Light emitting device and method for fabricating the same
TWI607583B (zh) 半導體裝置製造方法
CN103384923B (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
US9449879B2 (en) Method of severing a semiconductor device composite
KR20110019416A (ko) 광전 소자 및 그 제조 방법
US20150255685A1 (en) Method for producing an optoelectronic component
US20160093769A1 (en) Light-emitting diode with passivation layer
US8860063B2 (en) Light-emitting diode chip
US20140080287A1 (en) Method for singulating a component composite assembly
US9530935B2 (en) Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip
US10505091B2 (en) Component and method of producing a component
US20170345966A1 (en) Method of producing a semiconductor body
US10573787B2 (en) Light-emitting semiconductor chip and method for producing a light-emitting semiconductor chip
US20160163939A1 (en) Optoelectronic semiconductor chip, semiconductor component and method of producing optoelectronic semiconductor chips
KR20170106438A (ko) 복수의 반도체 칩들의 제조 방법 및 반도체 칩
US10205071B2 (en) Method of producing optoelectronic semiconductor components, and optoelectronic semiconductor component
US10439096B2 (en) Method for manufacturing at least one optoelectronic semiconductor chip
US20190148606A1 (en) Method for Producing an Optoelectronic Component and Optoelectronic Component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150310