WO2016115875A1 - 一种iii族半导体发光器件的制作方法 - Google Patents

一种iii族半导体发光器件的制作方法 Download PDF

Info

Publication number
WO2016115875A1
WO2016115875A1 PCT/CN2015/086434 CN2015086434W WO2016115875A1 WO 2016115875 A1 WO2016115875 A1 WO 2016115875A1 CN 2015086434 W CN2015086434 W CN 2015086434W WO 2016115875 A1 WO2016115875 A1 WO 2016115875A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type
pad
line electrode
thickness
Prior art date
Application number
PCT/CN2015/086434
Other languages
English (en)
French (fr)
Inventor
许顺成
Original Assignee
湘能华磊光电股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 湘能华磊光电股份有限公司 filed Critical 湘能华磊光电股份有限公司
Publication of WO2016115875A1 publication Critical patent/WO2016115875A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

本申请公开了一种III族半导体发光器件的制作方法，包括以下步骤：衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层自下而上依次生长形成外延结构；沉积透明导电层在p型氮化物半导体层上，并利用黄光蚀刻制程定义凸台图案，得到凸台；沉积绝缘层在透明导电层的上表面及所述凸台的表面上，利用黄光剥离制程定义P型线电极和N型线电极的图案；黄光剥离制程定义P型焊盘和N型焊盘的图案，沉积P型焊盘和N型焊盘后利用剥离制程去除光阻，制成圆片；最后将圆片进行减薄、划片、裂片、测试、分选。本发明提供的制作方法比正装高阶的生产工序更少，生产周期缩短，大大降低了生产成本，发光面积变大，操作电压下降，亮度上升。

Description

一种III族半导体发光器件的制作方法 技术领域
本申请涉及半导体照明技术领域，具体地说，是涉及一种III族半导体发光器件的制作方法。
背景技术
氮化镓基发光二极管的发光效率近些年得到了很大程度上的提高，但外部量子效率、电流分布均匀性已经成为制约发光二极管性能进一步提高的主要技术瓶颈。现有技术中蓝宝石衬底上氮化镓基发光二极管会因其P/N型电极均沉积于衬底同一则，其P型电极、N型电极一般包括线接合焊盘以及线电极，由于N型电极的线接合焊盘要用来焊接金球(金球直径一般为75um)，因此N型电极线接合焊盘尺寸设计的较大，这样就导致有源层蚀刻面积过大。
为了解决蓝宝石衬底上氮化镓基发光二极管存在有源层蚀刻面积过大问题，目前解决方法如下：
1、由激光剥离技术将衬底与氮化物半导体层相剥离而制造垂直式发光器件，虽然垂直结构发光二极管技术解决了传统蓝宝石衬底上氮化镓基发光二极管存在的问题，如散热、有源层蚀刻面积过大、电流分布均匀性等问题，但是衬底剥离工艺复杂，成本高昂且良率过低。
2、通过在蓝宝石衬底里形成多个蓝宝石孔，蓝宝石衬底孔壁和底部沉积一种N型半导体金属，并且每个孔被填满另一种金属以形成一个N型电极触点进而形成垂直结构发光二极管。但是此方案存在蓝宝石钻多个孔工艺复杂，成本高昂并且工艺可靠性较低等问题。
发明内容
为了解决在上述现有技术中出现的问题，本发明的目的是提供一种III族半导体发光器件的制作方法，以解决有源层蚀刻过多的问题，增加有源层从而改善光电特性，并通过提供的新结构让电流分布更均匀及增加抗静电的能 力。
本发明提供了一种III族半导体发光器件的制作方法，包括以下步骤：
衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层自下而上依次生长形成外延结构，所述外延结构的上表面为所述p型氮化物半导体层的上表面；
沉积透明导电层在p型氮化物半导体层上，并利用黄光蚀刻制程定义凸台图案，再蚀刻透明导电层、p型氮化物半导体层和有源层，而暴露n型氮化物半导体层，再用蚀刻溶液将透明导电层内缩，后去除光阻，得到凸台，且所述凸台的上表面有透明导电层；
沉积绝缘层在透明导电层的上表面及所述凸台的表面上，利用黄光剥离制程定义P型线电极和N型线电极的图案，再蚀刻绝缘层，沉积P型线电极和N型线电极后利用剥离制程，最后去除光阻，其中，所述N型线电极沉积在所述凸台上，所述N型线电极下方的有源层被蚀刻掉；
黄光剥离制程定义P型焊盘和N型焊盘的图案，同时沉积P型焊盘和N型焊盘后利用剥离制程，再去除光阻，制成圆片，其中，所述N型焊盘沉积在所述有源层的上方；
最后将所述圆片进行减薄、划片、裂片、测试、分选。
优选地，所述P型焊盘沉积于所述绝缘层上；
所述P型线电极沉积于所述透明导电层上、或沉积于所述透明导电层及绝缘层之间。
优选地，所述N型焊盘沉积于所述绝缘层上；
所述N型线电极沉积于所述n型氮化物半导体层上、或沉积于所述n型氮化物半导体层及绝缘层之间。
优选地，所述P型焊盘和N型焊盘结构相同，进一步地，所述P型焊盘和N型焊盘为由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层、Ti层、Pt层、Ti层、Pt 层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、第二Ni层、Pt层、Au层组成。
优选地，所述P型线电极和N型线电极结构相同，进一步地，所述P型线电极和N型线电极为由内向外依次排列的Ti层、Al层组成，或由内向外依次排列的Ti层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层、Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、第二Ni层、Pt层、Au层组成。
优选地，所述P型焊盘、N型焊盘、P型线电极和N型线电极的结构，进一步为，所述第一Ni层的厚度为0.4～3nm，Al层的厚度为50～300nm，中间Cr层的厚度为10～300nm，第二Ni层的厚度为10～300nm，Au层的厚度为50～3000nm，Pt层的厚度为10～300nm，Ti层的厚度为10～300nm，第一Cr层的厚度为0.4～5nm。
优选地，所述绝缘层，为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅或氮化硅中的一种或两种以上制成的绝缘层。
优选地，所述N型焊盘与所述P型焊盘高度相同。
与现有技术相比，本申请所述的III族半导体发光器件的制作方法，具有以下优点：
(1)本发明提供的制作方法，比正装高阶的生产工序更少，生产周期得到缩短，大大降低了生产成本，而且也还原了N型焊盘下方的有源层；以解决有源层蚀刻过多的问题，增加了有源层从而改善光电特性，还原了N型焊盘下方的有源层，由于发光面积变大，所以操作电压下降，亮度上升。
(2)本发明也提供P型焊盘或N型焊盘的结构可沉积于绝缘层上方的任何位置，所以完全不参于电流分布，只有线电极参于电流分布，因此更容易设计光罩图案。本发明还原了N型焊盘下方的有源层，由于发光面积変大，透明导电层与p型氮化物半导体层的接触电阻下降，所以操作电压下降。
(3)本发明的方法中将透明导电层与台面图案一起制作，不但简化了一道制程，也解决了透明导电层与台面图案对准的问题。
(4)本发明也提供一种新结构为线接合焊盘(金属)/绝缘层/透明导电层,此结构为电容结构，可以增加抗静电能力的良率；
(5)传统制程的P/N型焊盘是不一样高的，而本发明P/N型焊盘是一样高的，比传统更有利于打线。
(6)本发明还原了N型焊盘下方的有源层，芯片尺寸越小还原N型焊盘下方的有源层占发光面积的百分比越多，所以越小尺寸操作电压下降越多，亮度上升越多。
(7)现有技术中P型电极或N型电极(包含P型焊盘、N型焊盘、P型线电极及N型线电极)是一次性镀的，但是本发明中的P型电极和N型电极可以一次镀完，也可以将P型焊盘、N型焊盘和P型线电极、N型线电极分别镀，以达到更好的欧姆接触。
当然，实施本申请的方法不必一定需要同时达到以上所述的所有技术效果。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为现有技术中III族半导体发光器件的俯视图；
图2为图1沿A-B方向的剖面图；
图3为本发明提供的III族半导体发光器件的俯视图；
图4为图3中的N型焊盘沿I-J方向往N型线电极的剖面图；
图5为图3中的P型焊盘沿M-N方向的剖面图；
图6为图3中的N型焊盘沿C-D方向的剖面图；
图7a-图7b为图3中的P型线电极沿E-F方向的剖面图；
图8a-图8b为图3中的N型线电极沿G-H方向的剖面图；
图9为本发明中的线接合焊盘-绝缘层-透明导电层及其等效电路；
图10a-图10c为实施例3中各步骤的产品剖面图；
图11为本发明提供的III族半导体发光器件制作流程图。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性耦接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
以下结合附图对本申请作进一步详细说明，但不作为对本申请的限定。
实施例1：
如图3所示，为本实施例提供的III族半导体发光器件的俯视图，图4a-图4b为图3中的N型焊盘沿I-J方向往N型线电极的剖面图；图5为图3中的P型焊盘沿M-N方向的剖面图；图6为图3中的N型焊盘沿C-D方向的剖面图；图7a-图7b为图3中的P型线电极沿E-F方向的剖面图；图8为图3中的N型线电极沿G-H方向的剖面图；图9为本发明中的线接合焊盘-绝缘层-透明导电层及其等效电路图。
制作Ⅲ族氮化物半导体发光器件，规格为300um×700um。结合图10a-图10c和图11所示，
S1101：在衬底1、缓冲层2、n型氮化物半导体层3、有源层4和所述p型氮化物半导体层5自下而上依次生长形成外延结构，所述外延结构的上表 面为p型氮化物半导体层5的上表面，此结构为外延结构，其为通过现有技术中的制作工艺得到的；
在外延结构上制作芯片的方法包括以下步骤：
S1102：结构图如图10a所示，沉积透明导电层7，使用电子束蒸镀法或溅镀法沉积ITO(氧化铟锡)当透明导电层7，沉积在p型氮化物半导体层5上，透明导电层7的厚度为10-300nm；并利用黄光蚀刻制程定义凸台16图案，再利用ICP蚀刻透明导电层7、p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体层3，再用蚀刻溶液将透明导电层7内缩，最后去除光阻，形成具有凸台的氮化物半导体结构，且所述凸台的上表面有透明导电层；再将Wafer进行高温退火，使透明导电层7与p型氮化物半导体层5之间形成良好的欧姆接触和穿透率。退火方式用快速退火炉(RTA)快速退火，温度为560℃，时间为3分钟；
S1103：沉积绝缘层15在透明导电层7的上表面及所述凸台的表面上，利用黄光剥离制程定义P型线电极13和N型线电极14的图案，再蚀刻绝缘层，沉积P型线电极13和N型线电极14后利用剥离制程，最后去除光阻，其中，所述N型线电极14沉积在所述凸台上，所述N型线电极14下方的有源层4被蚀刻掉；
结构图如图10b所示，使用PECVD(等离子体增强化学气相沉积法沉积)SiO2当绝缘层15，SiO2厚度为50-300nm，其中功率为50W，压力为850mTorr，温度为200～400℃，N2O为1000sccm，N2为400sccm，5％SiH4/N2为400sccm；利用黄光蚀刻制程定义P型线电极13、N型线电极14的图案，再利用干法或湿法蚀刻绝缘层15，使用电子束蒸镀沉积P型线电极13和N型线电极14后，再利用剥离制程，最后去除光阻。
本实施例中的绝缘层为二氧化硅，当然，还可以沉积三氧化二铝、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅或氮化硅中的一种或两种作为绝缘层，这里不做具体限定。
P型线电极13沉积在所述透明导电层7上或者沉积于所述透明导电层7及绝缘层上15之间(即同时与绝缘层15及透明导电层7相接触，一部分与绝缘层15相接触，一部分与透明导电层7相接触，下同)；N型线电极14沉积在所述n型氮化物半导体层3上或者沉积于所述n型氮化物半导体层3 及绝缘层15之间(即同时与n型氮化物半导体层3及绝缘层15相接触，一部分与n型氮化物半导体层3相接触，一部分与绝缘层15相接触)。
本实施例中P型线电极13和N型线电极14结构相同，均为由内而外依次排列的Ti层、Al层、Ni层和Au层组成，其中，所述Ti层的厚度为10-300nm，所述Al层的厚度为50-300nm，所述Ni层的厚度为10-300nm，所述Au层的厚度为50-3000nm。当然P型线电极13和N型线电极14还可以，均为为由内向外依次排列的Ti层、Al层组成，或由内向外依次排列的Ti层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层、Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、第二Ni层、Pt层、Au层组成，其中，其中所述第一Ni层的厚度为0.4～3nm，Al层的厚度为50～300nm，中间Cr层的厚度为10～300nm，第二Ni层的厚度为10～300nm，Au层的厚度为50～3000nm，Pt层的厚度为10～300nm，Ti层的厚度为10～300nm，第一Cr层的厚度为0.4～5nm。
S1104：结构图如图10c所示，黄光剥离制程定义P型焊盘11和N型焊盘12图案，使用电子束蒸镀法同时沉积P型焊盘11和N型焊盘11，再去除光阻，制成圆片，其中，P型焊盘11和N型焊盘12均沉积在绝缘层15上。N型焊盘12沉积于绝缘层15上，这样的N型焊盘是100％不参与电流分布的，这样的结构达到了更容易设计光罩图案的目的。
本实施例中P型焊盘11和N型焊盘11结构相同，且均为由氮化物半导体层的表层向外依次排列的第一Ni层、Al层、第二Ni层、Pt层以及Au层，第一Ni层的厚度为0.4～3nm，Al层的厚度为50-300nm，第二Ni层的厚度为10-300nm，Pt层的厚度为10-30nm，Au层的厚度为50-3000nm。
当然P型焊盘和N型焊盘可以均为由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、 Pt层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层、Ti层、Pt层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、第二Ni层、Pt层、Au层组成，其中所述第一Ni层的厚度为0.4～3nm，Al层的厚度为50～300nm，中间Cr层的厚度为10～300nm，第二Ni层的厚度为10～300nm，Au层的厚度为50～3000nm，Pt层的厚度为10～300nm，Ti层的厚度为10～300nm，第一Cr层的厚度为0.4～5nm。
沉积后所述N型焊盘12与所述P型焊盘11的高度相同。
S1105：最后将圆片进行减薄、划片、背镀、裂片、测试、分选。
利用上述方法制得的半导体发光器件，如图4所示，自下而上依次设置的衬底1、缓冲层2、n型氮化物半导体层3、有源层4和p型氮化物半导体层5，这五个层构成凸台16结构，凸台16的上表面即为p型氮化物半导体层5的上表面，该凸台上设有N型线电极14，N型线电极14与n型氮化物半导体层3相接触，如图3所示，N型线电极14下方的有源层4全部被蚀刻掉，N型线电极14还连接有N型焊盘12，该N型焊盘12沉积于有源层4上方，N型线电极14与N型焊盘12组成N型电极9。这里的发光器件还包括P型电极8，包括：P型焊盘11与P型线电极13，该P型电极8沉积于所述凸台16上。
如图4至图8b所示，在上述III族半导体发光器件的基础上，其还设有绝缘层15和透明导电层7，透明导电层7沉积于p型氮化物半导体层5上表面，绝缘层15沉积于透明导电层7的上表面及凸台16的表面。
如图5至图8b中所示发光器件沉积了绝缘层15，该绝缘层15沉积于所述透明导电层7的上表面及所述凸台16的表面，从图中可以看出，绝缘层15将透明导电层7和凸台16全部包裹在其中以达到绝缘的目的，这里的绝缘层15的材质为绝缘材料，优选地是三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅或氮化硅中的一种或两种以上制成的绝缘层，本实施例中的绝缘材料为二氧化硅，当然这里不对其材质做具体限定，也不对其绝缘材料的生产方法做具体限定，具体可以实际情况而定。
如图5、和图7a至图7b中所示，该发光器件的P型电极8，包括：P型焊盘11和P型线电极13，其中：
图5中P型焊盘11沉积于绝缘层15上，所以P型焊盘11不参与电流分布。
本发明中不对P型焊盘11的形状做具体限定，P型焊盘11可以为圆形、二十五边形、正方形或椭圆形，本实施例中P型焊盘为圆形。
P型线电极13可以沉积于透明导电层7上，还可以沉积于透明导电层7及绝缘层15之间(即同时与绝缘层15及透明导电层7相接触，一部分与绝缘层15相接触，一部分与透明导电层7相接触)，这里对P型线电极13的位置不做具体限定。需要说明的是，P型焊盘11和N型焊盘12结构相同，均为由内而外依次排列的第一Ni层、Al层、第二Ni层、Pt层和Au层组成，其中，第一Ni层的厚度为0.4-3nm，Al层的厚度为50-300nm，第二Ni层的厚度为10-300nm，Pt层的厚度为10-300nm，Au层的厚度为3000nm。而P型线电极的结构可以与P型焊盘11相同，也可以不相同，这里不做具体限定。
需要说明的是，P型线电极13和N型线电极14结构相同，均为由内而外依次排列的Ti层、Al层、Ni层和Au层组成，其中，所述Ti层的厚度为10-300nm，所述Al层的厚度为50-300nm，所述Ni层的厚度为10-300nm，所述Au层的厚度为50-3000nm。需要说明的是本发明中不对N型焊盘12的形状做具体限定，N型焊盘12可以为圆形、二十五边形、正方形或椭圆形，本实施例中的N型焊盘12为正方形。
再者，N型线电极14可以沉积于n型氮化物半导体层3上，还可以沉积于n型氮化物半导体层3和绝缘层15之间(即同时与n型氮化物半导体层3及绝缘层15相接触，一部分与n型氮化物半导体层3相接触，一部分与绝缘层15相接触)。N型焊盘12的结构与P型焊盘11的结构相同，为由内而外依次排列的第一Ni层、Al层、第二Ni层、Pt层和Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，所述Al层的厚度为50-300nm，所述第二Ni层的厚度为10-300nm，所述Pt层的厚度为10-300nm，所述Au层的厚度为50-300nm。
N型线电极14和P型线电极13结构相同，均为由内而外依次排列的Ti层、Al层、Ni层和Au层组成，其中，所述Ti层的厚度为10-300nm，所述Al层的厚度为50-300nm，所述Ni层的厚度为10-300nm，所述Au层的厚度为50-3000nm。
从图3与图1的对比中可以看出，本发明中的N型焊盘12与P型焊盘11沉积于同一侧，在同一直线方向。而现有技术中(如图1所示)，N型焊盘12和P型焊盘11是在对角的位置。本发明的N型焊盘12与P型焊盘11的位置也可以沉积于对角位置，只是较优的情况沉积于同一侧，这里对于N型焊盘12与P型焊 盘11的具体位置不做具体限定。本发明的这种结构中N型焊盘12与P型焊盘11的高度相同的，这样更有利于打线。
如图9所示，由于本实施例中结构中还具有线接合焊盘(金属)-绝缘层-透明导电层的结构，这里的线接合焊盘是指N型焊盘12或P型焊盘11，这种结构也就是自上而下依次为P型焊盘11(或N型焊盘12)、绝缘层和透明导电层，其实质上是一个电容结构，所以能够有效地增加抗静电能力。
如图4至图8b所示，本实施例提供的III族半导体发光器件在凸台16上表面还设有透明导电层7。
如图4至图8b中所示发光器件还设有绝缘层15，该绝缘层15沉积于所述透明导电层7的上表面及所述凸台16的表面，从图中可以看出，绝缘层15将透明导电层7和凸台16全部包裹在其中以达到绝缘的目的，这里的绝缘层15的材质为绝缘材料，优选地是三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅或氮化硅中的一种或两种以上制成的绝缘层，本实施例中的绝缘材料为二氧化硅，当然这里不对其材质做具体限定，也不对其绝缘材料的生产方法做具体限定，具体可以实际情况而定。
该发光器件还包括P型电极8，如图5、和图7a至图7b中所示，包括：P型焊盘11和P型线电极13，其中：
本实施例图5中P型焊盘11沉积于绝缘层15上，所以P型焊盘11不参与电流分布。
本发明中不对P型焊盘11的形状做具体限定，P型焊盘11可以为圆形、二十五边形、正方形或椭圆形，本实施例中P型焊盘为圆形。P型线电极13可以沉积于透明导电层7上，还可以沉积于透明导电层7及绝缘层15上，
需要说明的是，本实施例中的P型焊盘11为由内而外依次排列的第一Ni层、Al层、第二Ni层、Pt层和Au层组成，其中，第一Ni层的厚度为0.4-3nm，Al层的厚度为50-300nm，第二Ni层的厚度为10-200nm，Pt层的厚度为10-300nm，Au层的厚度为50-3000nm。
需要说明的是，本实施例中的P型线电极13和N型线电极14结构相同，均为由内而外依次排列的Ti层、Al层、Ni层和Au层组成，其中，所述Ti层的厚度为10-300nm，所述Al层的厚度为50-300nm，所述Ni层的厚度为10-300nm，所述Au层的厚度为50-3000nm。
本发明提供的发光器件，其N型电极9中的N型焊盘12和N型线电极14进一步为：
N型焊盘12沉积于绝缘层15上，这样的N型焊盘是100％不参与电流分布的，这样的结构达到了更容易设计光罩图案的目的。
需要说明的是本发明中不对N型焊盘12的形状做具体限定，N型焊盘12可以为圆形、二十五边形、正方形或椭圆形，本实施例中的N型焊盘12为正方形。
再者，N型线电极14可以沉积于透明导电层7上，还可以沉积于绝缘层15上，如果沉积于绝缘层15上，那么N型线电极14就完全不参与电流分布。
N型焊盘12为由内而外依次排列的第一Ni层、Al层、第二Ni层、Pt层和Au层组成，其中，所述第一Ni层的厚度为0.4-3nm，所述Al层的厚度为50-300nm，所述第二Ni层的厚度为10-300nm，所述Pt层的厚度为10-300nm，所述Au层的厚度为50-3000nm。
由此可见，本发明中N型焊盘12与P型焊盘11的材质或结构是相同的。
N型线电极14为由内而外依次排列的Ti层、Al层、Ni层和Au层组成，其中，所述Ti层的厚度为10-300nm，所述Al层的厚度为50-300nm，所述Ni层的厚度为10-300nm，所述Au层的厚度为50-3000nm。
由此可见，本发明中N型线电极14与P型线电极13的材质或结构是相同的。
从图3与图1的对比中可以看出，本发明中的N型焊盘12与P型焊盘11沉积于同一侧，在同一直线方向。而现有技术中(如图1所示)，N型焊盘12和P型焊盘11是在对角的位置。本发明的这种结构中N型焊盘12与P型焊盘11的高度相同的，这样更有利于打线。
如图9所示，由于本实施例中结构中还具有线接合焊盘(金属)-绝缘层-透明导电层的结构，其构成了一个电容结构，所以能够有效地增加抗静电能力。
实施例2：
在实施例1的基础上，图3是本实施例提供的III族半导体发光器件的俯视图，而图4至～图8b分别是图3的截面图。
图5、图6分别是图3的P型焊盘11和N型焊盘12沿M-N及C-D剖面线之截面图，可看出P型焊盘11和N型焊盘12皆沉积于有源层4的上方，其中图5、图6的结构沉积于绝缘层上方的任何位置，因为不影响电流分布，因此更容易设计光罩图案。
图5、图6中的P型焊盘11和N型焊盘12下方是绝缘层，所以不参于电流分布，因此此结构只有P型线电极13、N型线电极14参于电流分布。
图5、6的P型焊盘11和N型焊盘12下方是绝缘层，所以不参于电流分布，但是可以增加抗静电能力的良率，因为结构为线接合焊盘(金属)/绝缘层/透明导电层，此结构为电容结构，所以将此结构运用在半导体发光器件上，等效电路如图10b，假设圆形焊盘的半径为50μm，圆形焊盘面积S为7.85×10-9m2，本实施例中SiO2为绝缘层，SiO2厚度d为200nm，相对介电常数εr为4，真空介电常数ε0为8.85×10-12F/m，代入电容公式C＝ε0εrS/d，如图9所示，得到一个圆形焊盘产生电容1.39pF，可以增加抗静电的能力。
图7a-图8b分别是图3的P型线电极13、N型线电极14的截面图，传统制程的P电极、N电极(包含P型焊盘11、N型焊盘12，及P型线电极13、N型线电极14)是一次性镀的，但是在本发明中P型电极8和N型电极9是分二次镀完，先将P型线电极13和N型线电极14镀完，再将P型焊盘11和N型焊盘12镀完，以达到更好的欧姆接触。
实施例3：
本实施例提供一种具有新结构运用于Ⅲ族氮化物半导体发光器件的制作方法，发光器件的规格为300um×700um，所述Ⅲ族氮化物半导体器件包括衬底1，在所述衬底1上外延生长缓冲层2，在所述缓冲层2上外延生长n型氮化物半导体层3，在所述n型氮化物半导体层3上外延生长的有源层4，在所述有源层4上外延生长的p型氮化物半导体层5，这些方法均为现有技术的常规技术手段实现，这里不做具体限定，其芯片制作方法包括以下步骤：
第一步：沉积透明导电层7，使用电子束蒸镀法或溅镀法沉积ITO当透明导电层，沉积在p型氮化物半导体层5上，透明导电层厚度为10-300nm；并利用黄光蚀刻制程定义凸台16图案，再利用ICP蚀刻透明导电层7、p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体层3,再用蚀刻溶液 将透明导电层7内缩，最后去除光阻，得到凸台，且所述凸台的上表面有透明导电层，形成了具有凸台的氮化物半导体结构；再将Wafer进行高温退火，使透明导电层7与p型氮化物半导体层5之间形成良好的欧姆接触和穿透率。退火方式用快速退火炉(RTA)快速退火，温度为560℃，时间为3分钟；
第二步：使用PECVD沉积SiO2当绝缘层15，SiO2厚度为50-300nm,其中功率为50W，压力为850mTorr，温度为200℃，N2O为1000sccm，N2为400sccm，5％SiH4/N2为400sccm；利用黄光蚀刻制程定义P型线电极13、N型线电极14的图案，再用干法或湿法蚀刻绝缘层15，使用电子束蒸镀沉积P型线电极13和N型线电极14后，再利用剥离支撑，最后去除光阻，其中，
P型线电极13沉积在所述透明导电层7及绝缘层上15，N型线电极14沉积在所述n型氮化物半导体层3及绝缘层15上。
P型线电极13和N型线电极14结构相同，均为由内而外依次排列的Ti层、Al层、Ni层和Au层组成，其中，所述Ti层的厚度为10-300nm，所述Al层的厚度为50-300nm，所述Ni层的厚度为10-300nm，所述Au层的厚度为50-3000nm。
第三步：黄光剥离制程定义P型焊盘11和N型焊盘12图案，使用电子束蒸镀法同时沉积P型焊盘11和N型焊盘11，再去除光阻，制成圆片，其结构详见图10c；所述P型焊盘11、N型焊盘12结构相同，且均为由氮化物半导体层的表层向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层，所述第一Ni层的厚度为0.4-3nm，所述Al层的厚度为50-300nm，所述第二Ni层的厚度为10-300nm，所述Pt层的厚度为10-30nm，所述Au层的厚度为50-3000nm。
第四步：最后将所述圆片进行减薄、划片、背镀、裂片、测试、分选。
对比试验：
对比试验:为现有技术的Ⅲ族氮化物半导体发光器件，如图1和图2所示：包括衬底1，在所述衬底1上外延生长缓冲层2，在所述缓冲层2上外延生长的n型氮化物半导体层3，在所述n型氮化物半导体层3上外延生长的有源层4，在所述有源层4上外延生长的p型氮化物半导体层5，在所述p型氮化物半导体5上分别沉积电流阻挡层6，透明导电层7及P型电极8(包含P型焊盘11，P型线电极13)，在通过蚀刻p型氮化物半导体层5和有源层4，而暴露n型氮化物半导体 层3上形成N型电极9(包含N型焊盘12，N型线电极14)，最后沉积钝化层10。其制作流程如下：
现有的Ⅲ族氮化物半导体发光器件通过五个步骤获得，详情如下：
(1)制作凸形台面：通过蚀刻p型氮化物半导体层和有源层而暴露n型氮化物半导体层；
(2)制作电流阻挡层：沉积电流阻挡层在p型氮化物半导体层上；
(3)制作透明导电层：沉积在p型氮化物半导体层及电流阻挡层上；
(4)制作P型电极和N型电极：一起沉积P型电极以及N型电极，P型电极包括P型焊盘以及P型线电极，所述P型线电极沉积在透明导电层上，所述P型焊盘沉积在所述p型氮化物半导体层上，所述N型电极沉积在n型氮化物半导体层上；
(5)制作钝化层：最后沉积钝化层，并开孔让P型焊盘及N型电极中的N型焊盘露出。
试验条件与实施例3相同，将现有技术产品标号为XY2，按照实施例3提供的方法制作的产品标号S2，在同一条件下进行检测，测试结果如表1和表2所示：
表1 S2、XY2二者的抗静电能力比较数据表
Figure PCTCN2015086434-appb-000001
表1是S2、XY2二者抗静电能力的数据，分别在人体模式2000及4000伏特的良率，从表1中可知，S2抗静电能力的良率远好于XY2，在2000伏特时，S2的良率在90～100％之间，而XY2的良率在75～85％之间，在4000伏特时，S2的良率依然在90～100％之间，而XY2的良率在4000伏特更低在65～80％之间。
表2 S2、XY2二者的比较数据表
Figure PCTCN2015086434-appb-000002
从表2中可知，S2的逆向电压(输入电流为-10uA)以及漏电(输入电压为-5V)特性差不多；在操作电压(输入电流为350mA)方面，S2与XY2比较，电压下降0.07V；在亮度方面，S2的平均亮度为125.1lm(379.58mW)，XY2的平均亮度为120.3lm(364.21mW)，发光亮度提升了4％；综合良率>85％，稳定性好。
与现有技术相比，本申请所述的III族半导体发光器件，具有以下优点：
(1)本发明提供的制作方法，比正装高阶的生产工序更少，生产周期得到缩短，大大降低了生产成本，而且也还原了N型焊盘下方的有源层；以解决有源层蚀刻过多的问题，增加了有源层从而改善光电特性，还原了N型焊盘下方的有源层由于发光面积变大，所以操作电压下降，亮度上升。
(2)本发明也提供P型焊盘或N型焊盘的结构可沉积于绝缘层上方的任何位置，所以完全不参于电流分布，只有线电极参于电流分布，因此更容易设计光罩图案。本发明还原了N型焊盘下方的有源层，由于发光面积変大，透明导电层与p型氮化物半导体层的接触电阻下降，所以操作电压下降；
(3)本发明的方法中将透明导电层与凸台图案一起制作，不但简化了一道制程，也解决了透明导电层与凸台图案对准的问题。
(4)本发明也提供一种新结构为线接合焊盘(金属)/绝缘层/透明导电层,此结构为电容结构，可以增加抗静电能力的良率；
(5)传统制程的P/N型焊盘是不一样高的，而本发明P/N型焊盘是一样高的，比传统更有利于打线。
(6)本发明还原了N型焊盘下方的有源层，芯片尺寸越小还原N型焊 盘下方的有源层占发光面积的百分比越多，所以越小尺寸操作电压下降越多，亮度上升越多。
(7)现有技术中P型电极或N型电极(包含P型焊盘、N型焊盘、P型线电极及N型线电极)是一次性镀的，但是本发明中的P型电极和N型电极是分二次镀完，先将P型线电极13和N型线电极14镀完，再将P型焊盘11和N型焊盘12镀完，以达到更好的欧姆接触。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。

Claims (8)

  1. 一种III族半导体发光器件的制作方法，其特征在于，包括以下步骤：
    衬底、缓冲层、n型氮化物半导体层、有源层和p型氮化物半导体层自下而上依次生长形成外延结构，所述外延结构的上表面为所述p型氮化物半导体层的上表面；
    沉积透明导电层在p型氮化物半导体层上，并利用黄光蚀刻制程定义凸台图案，再蚀刻透明导电层、p型氮化物半导体层和有源层，而暴露n型氮化物半导体层，再用蚀刻溶液将透明导电层内缩，后去除光阻，得到凸台，且所述凸台的上表面有透明导电层；
    沉积绝缘层在透明导电层的上表面及所述凸台的表面上，利用黄光剥离制程定义P型线电极和N型线电极的图案，再蚀刻绝缘层，沉积P型线电极和N型线电极后利用剥离制程，最后去除光阻，其中，所述N型线电极沉积在所述凸台上，所述N型线电极下方的有源层被蚀刻掉；
    黄光剥离制程定义P型焊盘和N型焊盘的图案，同时沉积P型焊盘和N型焊盘后利用剥离制程，再去除光阻，制成圆片，其中，所述N型焊盘沉积在所述有源层的上方；
    最后将所述圆片进行减薄、划片、裂片、测试、分选。
  2. 根据权利要求1所述的III族半导体发光器件的制作方法，其特征在于，
    所述P型焊盘沉积于所述绝缘层上；
    所述P型线电极沉积于所述透明导电层上、或沉积于所述透明导电层及绝缘层之间。
  3. 根据权利要求2所述的III族半导体发光器件的制作方法，其特征在于，
    所述N型焊盘沉积于所述绝缘层上；
    所述N型线电极沉积于所述n型氮化物半导体层上、或沉积于所述n型氮化物半导体层及绝缘层之间。
  4. 根据权利要求3所述的III族半导体发光器件的制作方法，其特征在于，所述P型焊盘和N型焊盘结构相同，进一步地，
    所述P型焊盘和N型焊盘为由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Ni层、Al层、Ti层、Pt层、Ti层、Pt层、Ti层、Pt层以及Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、第二Ni层、Pt层、Au层组成。
  5. 根据权利要求4所述的III族半导体发光器件的制作方法，其特征在于，所述P型线电极和N型线电极结构相同，进一步地，
    所述P型线电极和N型线电极为由内向外依次排列的Ti层、Al层组成，或由内向外依次排列的Ti层、Al层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、第二Ni层、Au层组成，或由内向外依次排列的中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、第二Ni层、Pt层、Au层组成，或由内向外依次排列的第一Ni层、Al层、中间Cr层、第二Ni层、Au层组成，或由内向外依次排列的第一Cr层、Al层、中间Cr层、Pt层、Au层组成，或由内向外依次排列的第一Cr层、Al层、第二Ni层、Pt层、Au层组成。
  6. 根据权利要求4或5所述的III族半导体发光器件的制作方法，其特征在于，所述P型焊盘、N型焊盘、P型线电极和N型线电极的结构，进一步为，所述第一Ni层的厚度为0.4～3nm，Al层的厚度为50～300nm，中间Cr层的厚度为10～300nm，第二Ni层的厚度为10～300nm，Au层的厚度为50～3000nm，Pt层的厚度为10～300nm，Ti层的厚度为10～300nm，第一Cr层的厚度为0.4～5nm。
  7. 根据权利要求6所述的III族半导体发光器件的制作方法，其特征在于， 所述绝缘层，为三氧化二铝、二氧化硅、二氧化钛、五氧化二钽、五氧化二铌、氮氧化硅或氮化硅中的一种或两种以上制成的绝缘层。
  8. 根据权利要求1所述的III族半导体发光器件的制作方法，其特征在于，所述N型焊盘与所述P型焊盘高度相同。
PCT/CN2015/086434 2015-01-20 2015-08-09 一种iii族半导体发光器件的制作方法 WO2016115875A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510027643.X 2015-01-20
CN201510027643.XA CN104576851B (zh) 2015-01-20 2015-01-20 一种 iii 族半导体发光器件的制作方法

Publications (1)

Publication Number Publication Date
WO2016115875A1 true WO2016115875A1 (zh) 2016-07-28

Family

ID=53092475

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/086434 WO2016115875A1 (zh) 2015-01-20 2015-08-09 一种iii族半导体发光器件的制作方法

Country Status (2)

Country Link
CN (1) CN104576851B (zh)
WO (1) WO2016115875A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576851B (zh) * 2015-01-20 2017-07-18 湘能华磊光电股份有限公司 一种 iii 族半导体发光器件的制作方法
WO2016177334A1 (zh) * 2015-05-05 2016-11-10 湘能华磊光电股份有限公司 Iii族半导体发光器件倒装结构的制作方法
CN104810439A (zh) * 2015-05-05 2015-07-29 湘能华磊光电股份有限公司 一种iii族半导体发光器件的制作方法
CN109326701B (zh) * 2018-12-11 2020-12-18 合肥彩虹蓝光科技有限公司 一种发光二极管芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044573A (ja) * 1999-08-03 2001-02-16 Sanyo Electric Co Ltd 窒化物系半導体素子及び窒化物系発光素子
CN101872823A (zh) * 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧壁具有分布布拉格反射镜的氮化镓基发光二极管及其制备方法
US20120097922A1 (en) * 2009-06-26 2012-04-26 Showa Denko K.K. Light emitting element, method of producing same, lamp, electronic equipment, and mechinical apparatus
CN104157765A (zh) * 2014-08-07 2014-11-19 湘能华磊光电股份有限公司 一种半导体发光器件及其制作方法
CN104576851A (zh) * 2015-01-20 2015-04-29 湘能华磊光电股份有限公司 一种iii族半导体发光器件的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014500624A (ja) * 2010-11-18 2014-01-09 ソウル バイオシス カンパニー リミテッド 電極パッドを有する発光ダイオードチップ
JPWO2013051326A1 (ja) * 2011-10-05 2015-03-30 シャープ株式会社 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
CN102569585A (zh) * 2012-02-24 2012-07-11 余丽 一种led芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044573A (ja) * 1999-08-03 2001-02-16 Sanyo Electric Co Ltd 窒化物系半導体素子及び窒化物系発光素子
US20120097922A1 (en) * 2009-06-26 2012-04-26 Showa Denko K.K. Light emitting element, method of producing same, lamp, electronic equipment, and mechinical apparatus
CN101872823A (zh) * 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧壁具有分布布拉格反射镜的氮化镓基发光二极管及其制备方法
CN104157765A (zh) * 2014-08-07 2014-11-19 湘能华磊光电股份有限公司 一种半导体发光器件及其制作方法
CN104576851A (zh) * 2015-01-20 2015-04-29 湘能华磊光电股份有限公司 一种iii族半导体发光器件的制作方法

Also Published As

Publication number Publication date
CN104576851A (zh) 2015-04-29
CN104576851B (zh) 2017-07-18

Similar Documents

Publication Publication Date Title
WO2016115876A1 (zh) 一种iii族半导体发光器件的制作方法
US20200203565A1 (en) Micro light emitting diode and manufacturing method thereof
CN107546303B (zh) 一种AlGaInP基发光二极管及其制造方法
WO2016115877A1 (zh) 一种iii族半导体发光器件
WO2016177335A1 (zh) 一种iii族半导体发光器件的倒装结构
US9018669B2 (en) Light emitting diode having electrode pads
WO2016177333A1 (zh) Iii族半导体发光器件倒装结构的制作方法
US9087971B2 (en) Light-emitting device having dielectric reflector and method of manufacturing the same
KR20220017965A (ko) 발광 소자
JP5932851B2 (ja) Ｌｅｄ構造体及びその形成方法
US20120228580A1 (en) Light-emitting diode device and method for manufacturing the same
US20220149243A1 (en) Flip-chip light-emitting diode and high-voltage flip-chip light-emitting device
WO2016115875A1 (zh) 一种iii族半导体发光器件的制作方法
US8936957B2 (en) Light emitting device with planar current block structure
WO2022140898A1 (zh) 高压倒装发光二极管芯片及其制备方法
TWI766821B (zh) 發光元件
TW201624760A (zh) 發光元件
US10475849B2 (en) Device comprising a plurality of diodes
CN104576868B (zh) 一种 iii 族半导体发光器件的制作方法
US20130049060A1 (en) Light-emitting diode structure and method for manufacturing the same
CN104576867B (zh) 一种 iii 族半导体发光器件的制作方法
WO2016177334A1 (zh) Iii族半导体发光器件倒装结构的制作方法
US20180233628A1 (en) Diode with an improved electric current injection
WO2022222042A1 (zh) 发光二极管芯片
JP3935175B2 (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15878545

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15878545

Country of ref document: EP

Kind code of ref document: A1