CN109326701B - 一种发光二极管芯片及其制备方法 - Google Patents

一种发光二极管芯片及其制备方法 Download PDF

Info

Publication number
CN109326701B
CN109326701B CN201811510747.6A CN201811510747A CN109326701B CN 109326701 B CN109326701 B CN 109326701B CN 201811510747 A CN201811510747 A CN 201811510747A CN 109326701 B CN109326701 B CN 109326701B
Authority
CN
China
Prior art keywords
layer
electrode
conductive layer
light emitting
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811510747.6A
Other languages
English (en)
Other versions
CN109326701A (zh
Inventor
张洪波
吴化胜
刘亚柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo anxinmei Semiconductor Co.,Ltd.
Original Assignee
Hefei Irico Epilight Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Irico Epilight Technology Co Ltd filed Critical Hefei Irico Epilight Technology Co Ltd
Priority to CN201811510747.6A priority Critical patent/CN109326701B/zh
Publication of CN109326701A publication Critical patent/CN109326701A/zh
Application granted granted Critical
Publication of CN109326701B publication Critical patent/CN109326701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种发光二极管芯片制备方法,该制备方法包括,提供一衬底;于所述衬底上形成第一半导体层;于所述第一半导体层上形成发光层;于所述发光层上形成第二半导体层;于所述第二半导体层上形成透明导电层;于所述第一半导体层上形成第一电极,所述透明导电层上形成第二电极,其中所述第一电极和第二电极的结构包括多个导电层,所述多个导电层中的最外一层为金属钛层,所述金属钛层的厚度为
Figure DDA0001900696110000011
根据该制备方法制备出的发光二极管芯片,可改善芯片老化性能,有效的降低电压。

Description

一种发光二极管芯片及其制备方法
技术领域
本发明涉及一种半导体技术领域,特别是涉及一种发光二极管芯片制备方法。
背景技术
发光二极管因具有色纯度高、响应速度快、体积小、可靠性好、寿命长、环保等优点,无疑成为最受重视的光源技术,随着技术的发展,高像素屏要求越显突出,对尺寸芯片的要求也越来越高。
发光二极管的电极结构分为两种,一种是单电极结构,一种是双电极结构。发光二极管的电极结构是单电极结构还是双电极结构,取决于芯片材料。一般来说,二元(GaAs)、三元(GaAsp)、四元(AlGaInP),SiC材料的采用单电极结构,上正下负,因为这些材料可导电,仅需要在上面做一个电极。而如果是用蓝宝石(人造的)做衬底的,因为该材料不导电,所以正负电极做在同一面,因此是双电极结构。发光二极管芯片大多采用金属有机物气相沉淀法或者分子束外延法在蓝宝石衬底上生成低温缓冲层,再在低温缓冲层之上生成第一半导体层,接着在第一半导体层上生长发光层,在发光层上形成第二半导体层,在第二半导体层上形成透明导电层,继而沉淀金属HI/AU作为P电极,最后刻蚀掉部分第二半导体层与第一半导体层,露出第一半导体层并制作N电极,N电极采用金属Ti/Al/NI/AU,因此普通的发光二极管的电极最外一层为AU,AU作为一种过渡金属,尽管与大部分化合物都不会产生反应,但可以被氯、氟、王水及氰化物侵蚀,因此很容易造成电极老化,从而使得发光二极管失去功效,电压升高。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种发光二极管芯片制备方法,用于解决现有技术中发光二极管芯片电极结构容易老化的技术问题。
为实现上述目的及其他相关目的,本发明提供一种发光二极管芯片制备方法,所述方法包括:
提供一衬底;
于所述衬底上形成第一半导体层;
于所述第一半导体层上形成发光层;
于所述发光层上形成第二半导体层;
于所述第二半导体层上形成透明导电层;
于所述第一半导体层上形成第一电极,所述透明导电层上形成第二电极,其中所述第一电极和第二电极的结构包括多个导电层,所述多个导电层中的最外一层为金属钛层,所述金属钛层的厚度为
Figure BDA0001900696090000021
可选地,所述第一电极和所述第二电极使用金属蒸镀机进行蒸镀形成。
可选地,所述第一电极和所述第二电极的多个导电层依序为铬、铝、镍、金、钛金属及其合金。
可选地,所述第一电极和所述第二电极的铬导电层的厚度为
Figure BDA0001900696090000022
可选地,所述第一电极和所述第二电极的铝导电层的厚度为
Figure BDA0001900696090000023
可选地,所述第一电极和所述第二电极的镍导电层的厚度为
Figure BDA0001900696090000024
可选地,所述第一电极和所述第二电极的金导电层的厚度为
Figure BDA0001900696090000025
可选地,所述第一电极和所述第二电极的铬导电层的蒸镀速率为0.1A/S。
可选地,所述第一电极和所述第二电极的铝导电层的蒸镀速率为2A/S。
可选地,所述第一电极和所述第二电极的镍导电层的蒸镀速率为2A/S。
可选地,所述第一电极和所述第二电极的金导电层的蒸镀速率为10A/S。
可选地,所述第一电极和所述第二电极的钛导电层的蒸镀速率为0.5A/S。
为实现上述目的及其他相关目的,本发明还提供一种上述发光二极管结构,所述发光二极管芯片结构通过所述发光二极管芯片制备方法可制备得出。
如上所述,本发明的发光二极管芯片结构制备方法,具有以下有益效果:
利用本发明制作的发光二极管芯片,通过形成一种特定的钛电极膜层,使得电极的工作电压更低,减小电能消耗,有效的改善发光二极管的老化情况。
本发明的发光二极管芯片制备方法工艺步骤少,制备工艺简单,产出效率高。
附图说明
图1显示为本发明中的发光二极管芯片结构的制备方法流程图。
图2显示为本发明中的发光二极管芯片的第二电极结构图。
图3显示为本发明中的单电极结构的发光二极管芯片结构图。
图4A显示为本发明中的双电极结构的发光二极管芯片第一电极剖面图。
图4B显示为本发明中的双电极结构的发光二极管芯片第二电极剖面图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1-4B。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图1-4B所示,为了解决现有技术中发光二极管芯片电极结构容易老化的技术问题,本发明提供一种上述发光二极管芯片的制备方法,所述发光二极管芯片制备方法包括以下步骤:
执行步骤S10、提供一衬底1,所述衬底1的材料例如蓝宝石、氮化铝、氮化镓、硅、碳化硅;所述衬底1可为平面衬底或图案化衬底。
执行步骤S20、于所述衬底1上形成第一半导体层2,所述第一半导体层2的材料包括但不限于GaN、ZnO、TiO。
执行步骤S30、于所述第一半导体层2上形成发光层3,所述发光层3既可以为双异质结,也可以为量子阱结构,其中当所述发光层3为量子阱结构时,包括单量子阱结构与多量子阱结构。形成所述发光层的材料例如AlInGap、AlGaAs、AlInGaN。
在一实施例中,所述发光层3为一种双异质结,所述双异质结由两个势垒层和一个活性层组成,其中所述活性层处于两个所述势垒层之间。
在一实施例中,所述发光层3为一种单量子阱结构,所述单量子阱结构例如AlInGap或AlGaAs或AlInGaN组成的结构。
在一实施例中,所述发光层3为一种多量子阱结构,所述多量子阱结构例如AlInGap、AlGaAs、AlInGaN任意两个或两个以上的材料形成的多层结构。
执行步骤S40,于所述发光层3上形成第二半导体层4,所述第二半导体层4的材料例如NiO、GaN。
执行步骤S50,于所述第二半导体层4上形成透明导电层5,所述透明导电层5的形成方式例如热蒸镀、溅射,所述透明导电层5例如ITO透明导电层,ZITO透明导电层,ZIO透明导电层,GIO透明导电层,ZTO透明导电层,FTO透明导电层,AZO透明导电层,GZO透明导电层,In4Sn3O12透明导电层或NiAu等透明导电层。
执行步骤S60,于所述第一半导体层2上形成第一电极6,于所述透明半导体层5上形成第二电极7,其中,所述第一电极6和所述第二电极7的结构包括多个导电层,所述多个导电层的最外一层为金属钛层,所述金属钛层的厚度为
Figure BDA0001900696090000041
需要说明的是,形成所述第一电极6和第二电极7的步骤还包括,在所述透明导电层5上镀上光刻胶,对所述光刻胶进行曝光显影,并打等离子(plasma)清洗,再进行负胶甩水,接着使用金属蒸镀机进行蒸镀。
在一实施例中,形成所述第一电极6和所述第二电极7的步骤为,在所述透明导电层5上镀上光刻胶,对所述光刻胶进行曝光显影,并移除部分所述透明导电层5、部分所述第二半导体层4、部分所述发光层3以及部分所述第一半导体层2,形成一凹部8,之后进行等离子(plasma)清洗,再进行负胶甩水,最后使用金属蒸镀机进行蒸镀形成电极。所述第一电极6和所述第二电极7结构相同,包括多个导电层,所述多个导电层依序为Cr导电层71、、Al导电层72、Ni导电层73、Au导电层74、Ti导电层75,各导电层厚度为Cr导电层71厚度为
Figure BDA0001900696090000042
Al导电层72厚度为
Figure BDA0001900696090000043
Ni导电层73厚度为
Figure BDA0001900696090000044
Au导电层74厚度为
Figure BDA0001900696090000045
Ti导电层75厚度为
Figure BDA0001900696090000046
在一实施例中,所述第一电极6和所述第二电极7的所述多个导电层的蒸镀速率依次为Cr导电层71:O.1A/S,Al导电层72:2A/S,Ni导电层73:2A/S,Au导电层74:10A/S,Ti导电层75:0.5A/S。
需要说明的是,所述第一半导体层2,所述发光层3,所述第二半导体层4,所述透明导电层5的生长方法可采用诸如金属有机化合物气外延(MOCVD),分子束外延(MBE),氢化物气相外延(HVPE)和气相外延(CVD)中的一种,当然也可采用诸如原子层沉积(ALD)等其他方法来生长,不以此为限。
如图2所示,本发明还提供一种上述发光二极管芯片制备方法制备出的单电极发光二极管芯片结构,所述结构包括:一衬底1,第一半导体层2形成于所述衬底1上,发光层3形成于所述第一半导体层2上,第二半导体层4形成于所述发光层3上,透明导电层5形成于第二半导体层4上,第二电极7形成于所述透明导电层5上。
具体地,所述第二电极7的电极膜层结构的最外一层为厚度
Figure BDA0001900696090000051
的钛,通过在所述第二电极7最外一层形成厚度
Figure BDA0001900696090000052
的钛导电层,使得电极的老化现象得到有效的改善,从而实现降低电压的功效。
作为示例,所述衬底1的材料包括金属衬底;所述衬底1可为平面衬底或图案化衬底;所述第一半导体层的材料例如GaN、ZnO、TiO。
作为示例,所述发光层3既可以为双异质结,也可以为量子阱结构,其中当所述发光层为量子阱结构时,包括单量子阱结构与多量子阱结构。形成所述发光层的材料包括但不限于AlInGap、AlGaAs、AlInGaN。
在一实施例中,所述发光层3为一种双异质结,所述双异质结由两个势垒层和一个活性层组成,其中所述活性层处于两个所述势垒层之间。
在一实施例中,所述发光层3为一种单量子阱结构,所述单量子阱结构包括AlInGap或AlGaAs或AlInGaN组成的结构。
在一实施例中,所述发光层3为一种多量子阱结构,所述多量子阱结构包括AlInGap、AlGaAs、AlInGaN任意两个或两个以上的材料形成的多层结构。
作为示例,所述第二半导体层4的材料例如NiO、GaN。
作为示例,所述透明导电层5的形成方式例如热蒸镀、溅射,所述透明导电层例如ITO透明导电层,ZITO透明导电层,ZIO透明导电层,GIO透明导电层,ZTO透明导电层,FTO透明导电层,AZO透明导电层,GZO透明导电层,In4Sn3O12透明导电层或NiAu等透明导电层。
作为示例,形成所述第二电极7的电极膜层的步骤为,对第一半导体层2和第二半导体层4进行光刻后,进行负胶甩水,再使用金属蒸镀机进行蒸镀。
如图3所示,第二电极7的导电层例如依序为Cr导电层71、Al导电层72、Ni导电层73、Au导电层74、Ti导电层75,其中Cr导电层71的厚度为
Figure BDA0001900696090000053
Al导电层72的厚度为
Figure BDA0001900696090000054
Ni导电层73的厚度
Figure BDA0001900696090000055
Au导电层74的厚度为
Figure BDA0001900696090000056
Ti导电层75的厚度为
Figure BDA0001900696090000057
作为示例,形成所述第二电极7的多个导电层的蒸镀速率依次为Cr导电层71:O.1A/S,Al导电层72:2A/S,Ni导电层73:2A/S,Au导电层74:10A/S,Ti导电层75:0.5A/S。
如图4A、4B所示,在另一实施例中,本发明一种发光二极管芯片结构包括:
一衬底1,第一半导体层2形成于所述衬底1上,发光层3形成于所述第一半导体层2上,第二半导体层4形成于所述发光层3上,透明导电层5形成于第二半导体层4上,第一电极形6成于所述第一半导体层2上,第二电极7形成于所述透明导电层5上。
具体地,所述第一电极和第二电极的结构包括多个导电层,所述多个导电层中的最外一层为金属钛层,所述金属钛层的厚度为
Figure BDA0001900696090000061
该结构使得电极的老化现象得到有效的改善,从而实现降低电压的功效。
作为示例,所述衬底1的材料包括金属衬底;所述衬底1可为平面衬底或图案化衬底;所述第一半导体层的材料包括但不限于GaN、ZnO、TiO。
作为示例,所述发光层3既可以为双异质结,也可以为量子阱结构,其中当所述发光层为量子阱结构时,包括单量子阱结构与多量子阱结构。形成所述发光层3的材料包括但不限于AlInGap、AlGaAs、AlInGaN。
在一实施例中,所述发光层3为一种双异质结,所述双异质结由两个势垒层和一个活性层组成,其中所述活性层处于两个所述势垒层之间。
在一实施例中,所述发光层3为一种单量子阱结构,所述单量子阱结构包括AlInGap或AlGaAs或AlInGaN组成的结构。
在一实施例中,所述发光层3为一种多量子阱结构,所述多量子阱结构包括AlInGap、AlGaAs、AlInGaN任意两个或两个以上的材料形成的多层结构。
作为示例,所述第二半导体层2的材料包括但不限于NiO、GaN。
作为示例,所述透明导电层5的形成方式包括热蒸镀、溅射,所述透明导电层5包括但不限于ITO透明导电层,ZITO透明导电层,ZIO透明导电层,GIO透明导电层,ZTO透明导电层,FTO透明导电层,AZO透明导电层,GZO透明导电层,In4Sn3O12透明导电层或NiAu等透明导电层。
作为示例,所述第一电极6和第二电极7的形成步骤具体为,移除部分所述透明导电层,部分所述第二半导体层,部分所述发光层,部分所述第一半导体层2形成凹部8,所述凹部8的底部暴露出所述第一半导体层2。在所述凹部8和所述透明导电层5上镀上光刻胶,进行负胶甩水,再使用金属蒸镀机进行蒸镀。依次形成Cr导电层71、Al导电层72、Ni导电层73、Au导电层74、Ti导电层75,厚度分别为为Cr导电层:
Figure BDA0001900696090000071
Al导电层:
Figure BDA0001900696090000072
Ni导电层:
Figure BDA0001900696090000073
Au导电层:
Figure BDA0001900696090000074
Ti导电层:
Figure BDA0001900696090000075
最终在所述第一半导体层2以及所述透明导电层5上形成第一电极6和第二电极7。
作为示例,形成所述第一电极6和所述第二电极7的各个导电层蒸镀速率为Cr导电层71:O.1A/S,Al导电层72:2A/S,Ni导电层73:2A/S,Au导电层74:10A/S,Ti导电层75:0.5A/S。
作为示例,在所述凹部8上形成一反射层9,所述反射层9可为金属反射层或者分布式布拉格结构(DBR反射层)。
作为示例,所述第一电极6和第二电极7包含多个由多个所述导电层构成的金属层,例如第二金属层10和第三金属层14,以定义形成第二金属层10上的第一电极和第二电极,以及第三金属层14上的第一电极和第二电极,所述第二金属层10和所述第三金属层14分别通过金属蒸镀机进行蒸镀,所述第二金属层10上的第一电极和第二电极以及所述第三金属层14上的第一电极和第二电极由多个导电层构成,所述多个导电层依序为Cr、Al、Ni、Au、Ti及其合金导电层。其中所述多导电层蒸镀速率依次为Cr:O.1A/S,Al:2A/S,Ni:2A/S,Au:10A/S,Ti:0.5A/S,厚度依次为Cr:
Figure BDA0001900696090000076
Al:
Figure BDA0001900696090000077
Ni:
Figure BDA0001900696090000078
Au:
Figure BDA0001900696090000079
Ti:
Figure BDA00019006960900000710
作为示例,所述第二金属层10和所述第三金属层14中间形成一层绝缘层11,所述绝缘层11例如二氧化硅绝缘层,所述绝缘层11上开有第一电极互联孔12和第二电极互联孔13,以分别连接所有的第一电极和所有的第二电极。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种发光二极管芯片制备方法,其特征在于,所述方法包括:
提供一衬底;
于所述衬底上形成第一半导体层;
于所述第一半导体层上形成发光层;
于所述发光层上形成第二半导体层;
于所述第二半导体层上形成透明导电层;
于所述第一半导体层上形成第一电极,所述透明导电层上形成第二电极,其中所述第一电极和第二电极的结构包括多个导电层,所述第一电极和所述第二电极的导电层依序为铬、铝、镍、金、钛金属及其合金导电层,所述多个导电层中的最外一层为金属钛层,所述金属钛层的厚度为
Figure FDA0002668374830000011
其中,所述第一电极和所述第二电极的铬导电层的厚度为
Figure FDA0002668374830000012
其中,所述第一电极和所述第二电极的铝导电层的厚度为
Figure FDA0002668374830000013
其中,所述第一电极和所述第二电极的镍导电层的厚度为
Figure FDA0002668374830000014
其中,所述第一电极和所述第二电极的金导电层的厚度为
Figure FDA0002668374830000015
其中,所述第一电极和所述第二电极包含多个由所述导电层构成的金属层。
2.根据权利要求1所述的一种发光二极管芯片制备方法,其特征在于,所述第一电极和所述第二电极使用金属蒸镀机进行蒸镀形成。
3.根据权利要求1所述的一种发光二极管芯片制备方法,其特征在于,所述第一电极和所述第二电极的铬导电层的蒸镀速率为0.1A/S。
4.根据权利要求1所述的一种发光二极管芯片制备方法,其特征在于,所述第一电极和所述第二电极的铝导电层的蒸镀速率为2A/S。
5.根据权利要求1所述的一种发光二极管芯片制备方法,其特征在于,所述第一电极和所述第二电极的镍导电层的蒸镀速率为2A/S。
6.根据权利要求1所述的一种发光二极管芯片制备方法,其特征在于,所述第一电极和所述第二电极的金导电层的蒸镀速率为10A/S。
7.根据权利要求1所述的一种发光二极管芯片制备方法,其特征在于,所述第一电极和所述第二电极的钛导电层的蒸镀速率为0.5A/S。
8.一种发光二极管芯片结构,其特征在于,包括:
衬底;
第一半导体层,形成于所述衬底之上;
发光层,形成于所述第一半导体层上;
第二半导体层,形成于所述发光层上;
透明导电层,形成于所述第二半导体层上;
第一电极,形成于所述第一半导体层上;
第二电极,形成于所述透明导电层上;
其中,所述第一电极和第二电极的结构包括多个导电层,所述第一电极和所述第二电极的导电层依序为铬、铝、镍、金、钛金属及其合金导电层,所述多个导电层中的最外一层为金属钛层,所述金属钛层的厚度为
Figure FDA0002668374830000021
其中,所述第一电极和所述第二电极的铬导电层的厚度为
Figure FDA0002668374830000022
其中,所述第一电极和所述第二电极的铝导电层的厚度
Figure FDA0002668374830000023
其中,所述第一电极和所述第二电极的镍导电层的厚度为
Figure FDA0002668374830000024
其中,所述第一电极和所述第二电极的金导电层的厚度
Figure FDA0002668374830000025
CN201811510747.6A 2018-12-11 2018-12-11 一种发光二极管芯片及其制备方法 Active CN109326701B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811510747.6A CN109326701B (zh) 2018-12-11 2018-12-11 一种发光二极管芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811510747.6A CN109326701B (zh) 2018-12-11 2018-12-11 一种发光二极管芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN109326701A CN109326701A (zh) 2019-02-12
CN109326701B true CN109326701B (zh) 2020-12-18

Family

ID=65256774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811510747.6A Active CN109326701B (zh) 2018-12-11 2018-12-11 一种发光二极管芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN109326701B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171884A (ja) * 2007-01-09 2008-07-24 Toyota Central R&D Labs Inc 電極の形成方法
CN100449694C (zh) * 2004-07-28 2009-01-07 三垦电气株式会社 氮化物半导体装置
CN203859140U (zh) * 2014-05-28 2014-10-01 马鞍山太时芯光科技有限公司 一种led芯片p面电极
CN104576851A (zh) * 2015-01-20 2015-04-29 湘能华磊光电股份有限公司 一种iii族半导体发光器件的制作方法
CN106098893A (zh) * 2016-06-23 2016-11-09 厦门乾照光电股份有限公司 一种简易odr结构的倒装氮化镓基发光二极管及其制备方法
WO2018107323A1 (en) * 2016-12-12 2018-06-21 Goertek. Inc Display device manufacturing method, display device and electronics apparatus
CN207690823U (zh) * 2018-01-22 2018-08-03 淮安澳洋顺昌光电技术有限公司 一种低成本高光效芯片电极结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042018B2 (en) * 2004-09-22 2006-05-09 Formosa Epitaxy Incorporation Structure of GaN light-emitting diode

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100449694C (zh) * 2004-07-28 2009-01-07 三垦电气株式会社 氮化物半导体装置
JP2008171884A (ja) * 2007-01-09 2008-07-24 Toyota Central R&D Labs Inc 電極の形成方法
CN203859140U (zh) * 2014-05-28 2014-10-01 马鞍山太时芯光科技有限公司 一种led芯片p面电极
CN104576851A (zh) * 2015-01-20 2015-04-29 湘能华磊光电股份有限公司 一种iii族半导体发光器件的制作方法
CN106098893A (zh) * 2016-06-23 2016-11-09 厦门乾照光电股份有限公司 一种简易odr结构的倒装氮化镓基发光二极管及其制备方法
WO2018107323A1 (en) * 2016-12-12 2018-06-21 Goertek. Inc Display device manufacturing method, display device and electronics apparatus
CN207690823U (zh) * 2018-01-22 2018-08-03 淮安澳洋顺昌光电技术有限公司 一种低成本高光效芯片电极结构

Also Published As

Publication number Publication date
CN109326701A (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
CN106340576B (zh) 发光元件及发光装置
JP7505057B2 (ja) 発光素子
US7659555B2 (en) Light-emitting diode
US8410505B2 (en) Light-emitting diode having a reflective layer between a transparent insulating layer and an electrode
CN104022205B (zh) 发光器件和制造发光器件的方法
TWI420698B (zh) 半導體發光元件之製造方法
US20140197374A1 (en) Method for manufacturing a nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured thereby
US9812614B2 (en) Light-emitting device
US9059377B2 (en) Solid state lighting devices with low contact resistance and methods of manufacturing
JP2011211015A (ja) 半導体発光素子およびその製造方法
KR101018280B1 (ko) 수직구조 발광다이오드 및 그 제조방법
CN109326701B (zh) 一种发光二极管芯片及其制备方法
US11811001B2 (en) Forming method of flip-chip light emitting diode structure
TW201019505A (en) Opto-electronic device structure
US20120104413A1 (en) Light emitting semiconductor device and method for manufacturing
US20150104944A1 (en) Method of forming patterns for semiconductor device
US20210336090A1 (en) Light-emitting device and manufacturing method thereof
TWI282629B (en) Method for fabricating LED
US20220344543A1 (en) Micro light-emitting diode structure and micro light-emitting diode display panel using the same
CN111725369B (zh) 发光装置
KR20080041817A (ko) 발광 소자
TWI387134B (zh) 發光元件及其製造方法
TWI336142B (en) Light-emitting diode and manufacturing method thereof
CN112652688A (zh) 一种发光二极管及其制造方法
CN114765237A (zh) 发光元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210303

Address after: Room 110-7, building 3, 290 Xingci 1st Road, Hangzhou Bay New District, Ningbo City, Zhejiang Province, 315336

Patentee after: Ningbo anxinmei Semiconductor Co.,Ltd.

Address before: 230011 Hefei Xinzhan Industrial Park, Hefei City, Anhui Province

Patentee before: HEFEI IRICO EPILIGHT TECHNOLOGY Co.,Ltd.