JP2001044573A - 窒化物系半導体素子及び窒化物系発光素子 - Google Patents

Abstract

(57)【要約】 【課題】 発光に寄与しない電流成分を減少させること
により、動作電流や閾値電流密度を低下させ、素子の発
熱を抑え、長寿命化に適した発光素子を提供する。 【解決手段】ｐ型第２クラッド層１０と、ｐ型第２クラ
ッド層１０上に形成され、ｐ型第２クラッド層１０との
接合界面を有するｐ型コンタクト層１２と、前記接合界
面を通って発光層８に流れる電流の電流通路１３の幅を
制限する電流狭窄層１４とを有するＬＤチップにおい
て、前記接合界面のフッ素の濃度が２×１０¹¹ｃｍ^-2以
下であることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、窒化物系の半導体
層を用いたトランジスタ、半導体レーザ素子、光変調素
子等の窒化物系半導体素子、及び窒化物系の半導体層を
用いた半導体レーザ素子、発光ダイオード等の窒化物系
発光素子に関する。

【０００２】

【従来の技術】ＧａＮ、ＧａＩｎＮ、ＡｌＧａＮ、Ａｌ
ＧａＩｎＮ等の窒化物系半導体を用いた半導体素子は、
例えば、可視から紫外にわたる領域の光を発光する発光
素子としての応用が期待されている。

【０００３】これらの応用の中で、ＧａＩｎＮを活性
層、ＡｌＧａＩｎＮをクラッド層とするダブルヘテロ構
造を用いた、半導体レーザ素子の実用化に向けて開発が
盛んに行われている。このような半導体レーザ素子は、
サファイアや炭化珪素等の材料からなる基板上に、有機
金属気相成長（ＭＯＶＰＥ）法や分子線エピタキシャル
成長（ＭＢＥ）法を用いて上述した活性層やクラッドを
成長させることにより形成される。

【０００４】従来、この種の半導体レーザ素子では、サ
ファイア基板上に、ＡｌＮからなるバッファ層を成長し
た後に、ｎ型ＧａＮからなるｎ型コンタクト層、ｎ型Ａ
ｌＧａＩｎＮからなるｎ型クラッド層、活性層としてＡ
ｌＧａＩｎＮからなる発光層、ｐ型ＡｌＧａＩｎＮから
なるｐ型クラッド層、ｐ型ＧａＮからなるキャップ層が
順次成長されている。さらに、その上には、アンドープ
ＧａＮからなる電流狭窄層、キャップ層と電流狭窄層上
に電流通路を埋め込むように形成されたｐ型ＧａＮから
なるｐ型コンタクト層が形成されている。さらに、ｐ型
コンタクト層に接合するｐ型電極と、ｎ型コンタクト層
に接合するｎ型電極が形成されている。

【０００５】斯かる従来の半導体レーザ素子の作製方法
は、まずサファイア基板上に、例えばＭＯＶＰＥ法によ
り、バッファ層からキャップ層までの各層を順次形成し
た後、さらに電流狭窄層となるアンドープのＧａＮ層を
形成する。その後、このＧａＮ層の電流通路にあたる部
分をエッチングにより除去することにより電流狭窄層を
形成し、さらに、キャップ層と電流狭窄層上に電流通路
を埋め込むようにｐ型コンタクト層を形成する。また、
ｎ電極を形成する部分をｎ型コンタクト層が露出するま
でエッチングにより除去する。そして、最後に、ｐ型コ
ンタクト層に接合するｐ型電極と、ｎ型コンタクト層に
接合するｎ型電極を形成する。以上の工程により、従来
の半導体レーザ素子は作製される。

【０００６】しかしながら、上述したような従来の半導
体レーザ素子では、電流狭窄層となるアンドープのＧａ
Ｎ層の電流通路にあたる部分をエッチングにより除去す
るためには、ドライエッチング工程が必要となる。この
ため、このドライエッチング工程の後には、エッチング
表面、即ち電流通路となる部分にフッ素等の汚染物が付
着し、その付着した汚染物はその後のｐ型コンタクト層
を形成する再成長工程後も、そのまま電流通路となる部
分に残存する。

【０００７】また、上記従来の半導体レーザ素子では、
ｎ型電極を形成する部分をｎ型コンタクト層が露出する
までエッチングにより除去するために、ドライエッチン
グ工程が必要となる。このため、このドライエッチング
工程の後には、エッチング表面、即ちｎ型コンタクト層
のｎ型電極が形成される部分に汚染物が付着し、その付
着した汚染物はその後のｎ型電極を形成する再成長後
も、そのままｎ型コンタクト層とｎ型電極との界面に残
存する。

【０００８】また、他の従来の半導体レーザ素子では、
電流狭窄構造を形成する工程において、ＳｉＮｘ、Ｓｉ
Ｏ₂膜を除去する際に、ウェットエッチングが必要であ
る。絶縁膜として、ＳｉＮｘ、ＳｉＯ₂等を用いる場
合、通常、フッ酸を含有するエッチャントを用いること
が多い。このため、電流狭窄構造を形成する工程の後
に、窒化物半導体表面にフッ素等の汚染物が付着し、そ
の後の再成長工程後も再成長界面に汚染物が残存する。

【０００９】窒化物系半導体素子の場合には、格子不整
合が大きく、もともと界面準位密度が比較的高い上に、
再成長界面および窒化物半導体・電極界面のフッ素の濃
度が高い場合、これら界面の界面準位密度がさらに大き
くなる。このため、発光素子の場合、注入電流の一部が
界面準位に捕獲され、発光に寄与する電流成分が少なく
なり、動作電流や閾値電流密度が高くなり、素子寿命等
の信頼性が低くなるという問題点がある。特に、録再型
・記録型の光ディスク駆動装置等に用いられる約２０ｍ
Ｗ以上の高出力が必要な用途の窒化物系半導体レーザに
おいては、上述した問題は顕著である。

【００１０】また、特開平１１−４５８９２号公報に
は、窒化物系半導体トランジスタが示されている。この
トランジスタの場合、界面準位密度が多い場合、高い利
得が得られない等の問題が生じる。特に、窒化物系半導
体は、高出力・高周波用のトランジスタへの応用が期待
されており、高出力・高周波用のトランジスタにおい
て、この問題点は顕著となる。

【００１１】

【発明が解決しようとする課題】本発明は上記従来例の
欠点に鑑み為されたものであり、性能を劣化させる原因
となる界面準位を低減した信頼性の高い窒化物半導体素
子及び窒化物系発光素子を提供することを目的とするも
のである。

【００１２】

【課題を解決するための手段】本発明の窒化物系半導体
素子は、第１の窒化物系半導体層に再成長層が形成され
た窒化物系半導体素子において、窒化物系半導体層と再
成長層との界面のフッ素の濃度が２×１０¹¹ｃｍ^-2以下
であることを特徴とする。尚、再成長層とは、第１の窒
化物系半導体層を成長させた後、エッチング、フォトリ
ソグラフィ、マスク形成等により成長工程が中断し、そ
の後、再び成長により形成された層である。

【００１３】このような窒化物系半導体素子では、窒化
物系半導体層と再成長層との界面での界面準位密度が小
さくなる。

【００１４】また、界面が電流通路となっているため、
素子の動作に寄与しない電流成分が減少する。特に、発
光素子の場合、発光に寄与しない電流成分が減少し、動
作電流や閾値電流密度が低くなる。

【００１５】また、再成長層としては、第２の窒化物系
半導体層でもよく、また電極となる層でもよい。

【００１６】また、第１の窒化物系半導体層の再成長層
が形成される面のステップ密度が５×１０⁵ｃｍ^-1以下
である場合、製造する際において、フッ素を除去する工
程を有しても、有しなくてよい。

【００１７】また、本発明の窒化物系発光素子は、第１
の窒化物系半導体層と、該第１の窒化物半導体層上に形
成され、第１の窒化物半導体層との接合界面を有する第
２の窒化物半導体層と、接合界面を通って発光層に流れ
る電流の電流通路の幅を制限する電流狭窄層とを有する
窒化物系発光素子において、接合界面のフッ素の濃度が
２×１０¹¹ｃｍ^-2以下であることを特徴とする。

【００１８】このような窒化物系発光素子では、第１の
窒化物系半導体層と第２の窒化物系半導体素子との電流
通路となる接合界面での発光に寄与しない電流成分が減
少し、動作電流や閾値電流密度が低くなる。

【００１９】また、上述の窒化物系発光素子において、
第１の窒化物系半導体層が、第２の窒化物系半導体層と
接合する領域に突出したリッジ部を有し、電流狭窄層が
リッジ部を左右から挟む形状で形成される場合、動作電
流や閾値電流密度が低減した良好なリッジ導波型の半導
体レーザ素子となる。

【００２０】また、第１の窒化物系半導体層は第１導電
型半導体或いはノンドープ半導体であり、電流狭窄層は
第２導電型半導体或いは高抵抗半導体であり、第２の窒
化物系半導体層は第１導電型半導体であればよい。

【００２１】また、電流狭窄層はＳｉＯ_xＮ_y等の絶縁体
であってもよい。

【００２２】また、第１の窒化物系半導体層の第２の窒
化物系半導体層との接合界面のステップ密度が５×１０
⁵ｃｍ^-1以下である場合、製造する際において、フッ素
を除去する工程を有しても、有しなくてよい。

【００２３】

【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態について詳細に説明する。

【００２４】図１は本発明の第１の実施の形態である第
１実施例の半導体レーザ素子（以下ＬＤチップという）
の斜視図である。

【００２５】このＬＤチップは、サファイア基板１の
（０００１）面から＜１１−２０＞方向に０．３°傾斜
している面を主面とし、この主面上には層厚１５ｎｍ程
度のＡｌＧａＮからなるバッファ層２が形成されてい
る。このバッファ層２上には、層厚０．５μｍ程度のア
ンドープのＧａＮ層３と、層厚４μｍ程度のｎ型ＧａＮ
からなるｎ型コンタクト層４と、層厚０．１μｍ程度の
ｎ型ＧａＩｎＮからなるクラック防止層５と、層厚０．
４５μｍ程度のｎ型ＡｌＧａＮからなるｎ型第２クラッ
ド層６と、層厚５０ｎｍ程度のｎ型ＧａＮからなるｎ型
第１クラッド層７と、ＧａＩｎＮの多重量子井戸（ＭＱ
Ｗ）からなる発光層８とが順に形成されている。このＭ
ＱＷ構造の発光層８は、層厚４ｎｍ程度のアンドープの
ＧａＮからなる障壁層と、層厚４ｎｍ程度の圧縮歪みの
アンドープのＧａＩｎＮからなる井戸層とを交互に積層
することにより構成されており、例えば、ＧａＮ障壁層
は５層、ＧａＩｎＮ井戸層は４層である。

【００２６】発光層８上には、層厚４０ｎｍ程度のｐ型
ＧａＮからなるｐ型第１クラッド層９と、層厚０．４５
μｍ程度のｐ型ＡｌＧａＮからなるｐ型第２クラッド層
１０と、層厚３〜５μｍのｐ型ＧａＮからなるｐ型コン
タクト層１２とがこの順で形成されている。ｐ型第１ク
ラッド層９とｐ型コンタクト層１２とは幅２μｍ程度の
断面が台形形状のストライプ形状の電流通路となるｐ型
第２クラッド層１０を介して接続されており、ｐ型第１
クラッド層９とｐ型コンタクト層１２との間には、ｐ型
第２クラッド層１０の上面を除いて、膜厚０．２μｍ程
度のｎ型ＧａＮからなる電流狭窄層１４が形成されてい
る。

【００２７】ｎ型コンタクト層４の途中からｐ型コンタ
クト層１２までの層は、メサエッチングにより幅約１０
μｍのメサ形状の部分が形成されている。また、ｐ型コ
ンタクト層１２上にはｐ型電極１５が形成され、ｎ型コ
ンタクト層４上のメサエッチングにより露出した表面上
にはｎ型電極１６が形成されている。また、上述のメサ
形状の部分の両側面及びｎ型コンタクト層４の露出面の
一部には、Ｓｉ₃Ｎ₄等からなる絶縁膜１７が形成されて
いる。

【００２８】尚、図１に示すＬＤチップの窒化物半導体
からなる各層は、ＭＯＶＰＥ法によりサファイア基板１
上に形成される。この時の原料ガスとしては、例えばト
リメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウ
ム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、
ＮＨ₃、ＳｉＨ₄、シクロペンタジエニルマグネシウム
（Ｃｐ₂Ｍｇ）が用いられる。

【００２９】次に、第１実施例のＬＤチップの製造方法
について説明する。

【００３０】図２〜図８は、第１実施例のＬＤチップの
製造方法を示す工程別の縦断面図である。

【００３１】先ず、図２に示すように、基板温度を６０
０℃に保ち、サファイア基板１上にＡｌＧａＮからなる
バッファ層２を層厚１５ｎｍ程度形成する。次に、基板
温度を１１５０℃に保ち、バッファ層２上に、層厚０．
５μｍ程度のアンドープのＧａＮ層３と、層厚４μｍ程
度のＳｉドープのＧａＮからなるｎ型コンタクト層４と
を順に形成する。さらに、基板温度を８８０℃に保ち、
ｎ型コンタクト層４上にに層厚０．１μｍ程度のＳｉド
ープのｎ型Ｇａ_0.95Ｉｎ_0.05Ｎからなるクラック防止層
５を形成する。次に、基板温度を１１５０℃に保ち、ク
ラック防止層５上に、層厚０．４５μｍ程度のＳｉドー
プのＡｌ_0.15Ｇａ_0.85Ｎからなるｎ型第２クラッド層６
と、層厚５０ｎｍ程度のＳｉドープのＧａＮからなるｎ
型第１クラッド層７とを順に形成する。さらに、基板温
度を８８０℃に保ち、ｎ型第１クラッド層７上に、層厚
４ｎｍ程度のアンドープのＧａＮからなる障壁層と層厚
４ｎｍ程度のアンドープのＧａ_0.85Ｉｎ_0.15Ｎからなる
井戸層とを交互に積層し、ＧａＩｎＮのＭＱＷからなる
発光層８を形成する。最後に、基板温度を１１５０℃に
保ち、発光層８上に、層厚４０ｎｍ程度のＭｇドープの
ＧａＮからなるｐ型第１クラッド層９とを形成し、更に
その上に、基板温度を後述するように変化させて層厚
０．４５μｍ程度のＭｇドープＡｌＧａＮからなるｐ型
第２クラッド層１０を形成する。尚、上述したバッファ
層２からｐ型第２クラッド層１０までの各層は常圧のＭ
ＯＶＰＥ法により形成される。

【００３２】その後、ｐ型第２クラッド層１０の上面の
所定位置にＳｉＯ₂からなるストライプ状のマスク１１
を形成する。このマスク１１は、ｐ型第２クラッド層１
０の上面全域に、例えばＥＣＲプラズマＣＶＤ法によ
り、膜厚０．２μｍ程度の例えばＳｉＯ₂等のＳｉ酸化
物を形成し、次いで、フォトリソグラフィーとバッファ
ードフッ酸によるウェットエッチングにより幅２μｍ程
度のストライプ形状のＳｉ酸化物を残し、他の部分のＳ
ｉ酸化物を除去してｐ型第２クラッド層１０を露出させ
ることにより形成される。

【００３３】次に、例えばＣＦ₄をエッチングガスとし
て用いて、例えばリアクティブイオンエッチング法（Ｒ
ＩＥ法）によりマスク１１の下方以外のｐ型第２クラッ
ド層をｐ型第１クラッド層９が露出するまで除去するこ
とにより、図３に示すようにｐ型第２クラッド層１０を
台形状に加工する。

【００３４】次に、図４に示すように、例えば７６Ｔｏ
ｒｒの減圧ＭＯＶＰＥ法により、層厚０．２μｍ程度の
ＳｉドープＧａＮからなる電流狭窄層１４を形成する。
尚、この電流狭窄層１４の形成は、窒化物半導体の露出
した部分に選択的にｎ型ＧａＮが成長するように、成長
条件を適切に調整する。例えば、基板温度を約１００℃
上昇させ、ＮＨ₃の流量を約３倍に増加すればよい。

【００３５】その後、フッ酸系エッチャントによりＳｉ
Ｏ₂を除去する。

【００３６】この工程後、ウェットエッチング工程後に
表面に残留するフッ素を除去する工程を行う。Ａｒ等の
第０族元素ガスや窒素等の不活性ガス雰囲気中や真空中
で例えば８００℃にて３時間昇温アニールした。

【００３７】フッ素を除去する工程としては、他の方法
でも可能であり、上記の方法に限られるものではない。
別の方法としては、例えば、７６ＴｏｒｒのＨ₂または
ＮＨ₃雰囲気中で、例えば１０００℃にて２時間あるい
は１１００℃にて１時間昇温アニールする方法でもよ
い。

【００３８】次に、図５に示すように、常圧ＭＯＶＰＥ
法により、層厚３〜５μｍのＭｇドープＧａＮからなる
ｐ型コンタクト層１２を形成する。

【００３９】次に、図６に示すようにメタルマスクとＥ
Ｂ蒸着法を用いて、ｐ型コンタクト層１２を含む領域
に、例えば幅１０μｍ程度のストライプ形状で、厚さ３
〜５μｍのＮｉからなるマスク１８を蒸着する。そし
て、例えばＣＦ₄をエッチングガスとして用いて、例え
ばＲＩＥ法により、図７のように、マスク１８の下方以
外の部分をｎ型コンタクト層４が露出するまで除去し、
メサ形状の部分を形成する。その後、マスク１８を塩酸
等を用いて除去する。

【００４０】次に、図８のようにＳｉ₃Ｎ₄等の絶縁膜１
７をＥＣＲプラズマＣＶＤ法とフォトリソグラフィーと
エッチングによりメサ形状の部分の側面及びｎ型コンタ
クト層４のエッチングされた表面の一部に形成する。そ
の後、ｎ型コンタクト層４におけるメサエッチングされ
た表面上に、例えばＡｕ／Ｔｉのｎ型電極１６を形成
し、ｐ型コンタクト層１２上にＡｕ／Ｐｄのｐ型電極１
５を形成する。

【００４１】最後に、例えば劈開により、ストライプ形
状の延伸する方向に共振器長３００μｍの共振器構造を
形成し、図１に示す第１実施例のＬＤチップが完成す
る。

【００４２】なお、ＬＤチップの共振器面にＳｉ₃Ｎ₄、
ＳｉＯ₂、Ａｌ₂Ｏ₃、ＴｉＯ₂、ＺｒＯ₂等を積層した誘
電体の多層膜等の端面高反射膜や低反射膜を形成しても
よい。

【００４３】上述の第１実施例の製造方法により、ｐ型
第２クラッド層１０の成長温度を変えて試料１〜５のＬ
Ｄチップを作製した。また、比較のために、バッファー
ドフッ酸によるウェットエッチング工程後に、表面に残
留するフッ素を除去する工程を行わなかった場合につい
ても、ｐ型第２クラッド層１０の成長温度を変えて試料
６〜１０のＬＤチップを作製した。

【００４４】これらのＬＤチップについて、ｐ型第２ク
ラッド層１０の上面、即ちｐ型第２クラッド層１０の電
流通路１３となるｐ型コンタクト層１２との接合面にお
けるステップ密度とフッ素濃度とを測定した。その結果
を表１に示す。尚、ステップ密度は、ｐ型第２クラッド
層１０のストライプの延伸する方向と平行でかつ基板と
垂直な断面（図１中のＡ−Ａ’断面）を、断面透過電子
顕微鏡（ＸＴＥＭ）像を観察することにより測定し、フ
ッ素濃度は、２次イオン質量分析法（ＳＩＭＳ）を用い
て測定した。また、ｐ型第２クラッド層１０の上面のス
テップ密度は、ｐ型第２クラッド層１０の成長温度を変
化させることにより制御可能である。具体的には、ｐ型
第２クラッド層１０の成長温度は、試料１及び試料６で
は１１５０℃、試料２及び試料７では１１３０℃、試料
３及び試料８では１１１０℃、試料４及び試料９では１
０９０℃、試料５及び試料１０では１０７０℃である。
尚、本実施例では、ｐ型第２クラッド層１０の上面のス
テップ密度を、ｐ型第２クラッド層１０の成長温度を変
化させることにより制御したが、それ以外の方法、例え
ばサファイア基板１の上面の傾斜角度等によっても制御
することは可能である。

【００４５】

【表１】

【００４６】表１から判るように、バッファードフッ酸
によるウェットエッチング後にフッ素を除去する工程を
行った試料１〜５のＬＤチップは全て、ｐ型第２クラッ
ド層１０の上面のフッ素濃度が、２×１０¹¹ｃｍ^-2以下
である。

【００４７】一方、フッ素を除去する工程を行わなかっ
た試料６〜１０についても、ｐ型第２クラッド層１０の
上面のステップ密度が５×１０⁵ｃｍ^-1以下の試料６、
７、８のＬＤチップは、ｐ型第２クラッド層１０の上面
のフッ素濃度が２×１０¹¹ｃｍ^-2以下である。尚、ｐ型
第２クラッド層１０の上面のステップ密度が５×１０ ⁵
ｃｍ^-1以上の試料９、１０は、ｐ型第２クラッド層１０
の上面のフッ素濃度が２×１０¹¹ｃｍ^-2以上である。

【００４８】次に、これらの試料１〜１０のＬＤチップ
について、動作光出力３０ｍＷでの動作電流を測定し
た。その結果を表２に示す。

【００４９】

【表２】

【００５０】表２より判るように、ｐ型第２クラッド層
１０の上面のフッ素濃度は２×１０ ¹¹ｃｍ^-2以下の試料
１〜８のＬＤチップは、試料９、１０のＬＤチップと比
べ、動作電流が低く、寿命が大幅に長くなる。

【００５１】即ち、試料１〜８の第１実施例のＬＤチッ
プでは、電流通路となるｐ型第２クラッド層１０とｐ型
コンタクト層１２との接合界面でのフッ素濃度が２×１
０¹¹ｃｍ^-2以下と低く、これらの界面の界面準位密度が
小さくなる。このため、発光に寄与しない電流成分が少
なくなり、動作電流や閾値電流密度が低くなる。従って
素子の発熱を抑制することができ、信頼性が向上する。

【００５２】また、電流通路となるｐ型第２クラッド層
１０とｐ型コンタクト層１２との接合界面でのフッ素濃
度に関して下限を調べたところ、１×１０¹⁰ｃｍ^-2以上
において、ＬＤチップの動作電流が低く、寿命が長くな
ることが確認できた。更に、ｐ型第２クラッド層１０の
上面のステップ密度についても下限を調べたところ、３
×１０⁴ｃｍ^-1以上において、フッ素除去工程がなくて
もフッ素濃度が２×１０¹¹ｃｍ^-2以下となり、ＬＤチッ
プの動作電流が低く、寿命が長くなることが確認でき
た。

【００５３】尚、第１実施例では、ｐ型第２クラッド層
１０を挟む電流狭窄層１４をｎ型窒化物半導体層により
形成したが、ｉ−ＧａＮ、ｉ−ＡｌＧａＮ等のアンドー
プ窒化物半導体等の高抵抗の半導体層により形成しても
よい。

【００５４】図９は、本発明の半導体素子の第２の実施
の形態である第２実施例のＬＤチップの斜視図である。

【００５５】このＬＤチップは、サファイア基板２１の
（０００１）面上には、層厚１５ｎｍ程度のＡｌＧａＮ
からなるバッファ層２２が形成されている。このバッフ
ァ層２２上には、層厚０．５μｍ程度のアンドープのＧ
ａＮ層２３と、層厚４μｍ程度のｎ型ＧａＮからなるｎ
型コンタクト層２４と、層厚０．１μｍ程度のｎ型Ｇａ
ＩｎＮからなるクラック防止層２５と、層厚０．４５μ
ｍ程度のｎ型ＡｌＧａＮからなるｎ型第２クラッド層２
６と、層厚５０ｎｍ程度のｎ型ＧａＮからなるｎ型第１
クラッド層２７と、ＧａＩｎＮのＭＱＷからなる発光層
２８が形成されている。このＭＱＷ構造の発光層２８は
層厚４ｎｍ程度のアンドープＧａＮ障壁層と、層厚４ｎ
ｍ程度の圧縮歪みのアンドープＧａＩｎＮ井戸層とを交
互に積層することにより構成されており、例えば、Ｇａ
Ｎ障壁層は５層、ＧａＩｎＮ井戸層は４層である。

【００５６】この発光層８上には、層厚４０ｎｍ程度の
ｐ型ＧａＮからなるｐ型第１クラッド層２９と、層厚
０．４５μｍ程度のｐ型ＡｌＧａＮからなるｐ型第２ク
ラッド層３０と、層厚５０ｎｍ程度のｐ型ＧａＮからな
るキャップ層３１と、層厚３〜５μｍのｐ型ＧａＮから
なるｐ型コンタクト層３２とがこの順で形成されてい
る。キャップ層３１とｐ型コンタクト層３２とは幅２μ
ｍ程度のストライプ形状の電流通路３３で接続され、キ
ャップ層３１とｐ型コンタクト層３２との間には、電流
通路３３の部分を除いて、膜厚０．２μｍ程度のＳｉ窒
化物からなる電流狭窄層３４が形成されている。

【００５７】ｎ型コンタクト層２４の途中からｐ型コン
タクト層３２までの層は、メサエッチングにより、幅約
１０μｍのメサ形状の部分が形成されている。また、ｐ
型コンタクト層３２上にｐ型電極３５が形成され、ｎ型
コンタクト層３４上のメサエッチングにより露出した表
面上には、ｎ型電極３６が形成されている。また、上述
のメサ形状の部分の両側面及びｎ型コンタクト層２４の
露出面の一部には、Ｓｉ₃Ｎ₄等からなる絶縁膜３７が形
成されている。

【００５８】尚、図９に示すＬＤチップの窒化物半導体
からなる各層は、ＭＯＶＰＥ法によりサファイア基板２
１上に形成される。

【００５９】次に、第２実施例のＬＤチップの製造方法
について説明する。

【００６０】図１０〜図１４は、第２実施例のＬＤチッ
プの製造方法を示す工程別の縦断面図である。

【００６１】先ず、図１０に示すように、まず基板温度
を６００℃に保ち、基板１上にＡｌＧａＮからなるバッ
ファ層２２を層厚１５ｎｍ程度形成する。次に、基板温
度を１１５０℃に保ち、層厚０．５μｍ程度のアンドー
プのＧａＮ層２３と、層厚４μｍ程度のＳｉドープのＧ
ａＮからなるｎ型コンタクト層２４を形成する。さら
に、基板温度を８８０℃に保ち、層厚０．１μｍ程度の
Ｓｉドープのｎ型Ｇａ_{0. 95}Ｉｎ_0.05Ｎからなるクラック
防止層２５を形成する。次に、基板温度を１１５０℃に
保ち、層厚０．４５μｍ程度のＳｉドープのＡｌ_0.15Ｇ
ａ_0.85Ｎからなるｎ型第２クラッド層２６と、層厚５０
ｎｍ程度のＳｉドープのＧａＮからなるｎ型第１クラッ
ド層２７を形成する。さらに、基板温度を８８０℃に保
ち、層厚４ｎｍ程度のアンドープのＧａＮからなる障壁
層と層厚４ｎｍ程度のアンドープのＧａ_0.85Ｉｎ_0.15Ｎ
からなる井戸層とを交互に積層し、ＧａＩｎＮのＭＱＷ
からなる発光層２８を形成する。最後に、基板温度を１
１５０℃に保ち、層厚４０ｎｍ程度のＭｇドープＧａＮ
からなるｐ型第１クラッド層２９と、層厚０．４５μｍ
程度のＭｇドープのＡｌＧａＮからなるｐ型第２クラッ
ド層３０と、層厚５０ｎｍ程度のＭｇドープのｐ型Ｇａ
Ｎからなるキャップ層３１を形成する。尚、上述したバ
ッファ層２２からキャップ層３１の各層は常圧のＭＯＶ
ＰＥ法により形成する。

【００６２】その後、キャップ層３１上の全面に、例え
ばＥＣＲプラズマＣＶＤ法により、電流狭窄層３４とな
る膜厚０．２μｍ程度の例えばＳｉ₃Ｎ₄等のＳｉ窒化物
を形成する。次に、フォトリソグラフィーとバッファー
ドフッ酸によるウェットエッチングにより、図１１に示
すように、幅２μｍ程度のストライプ形状の電流通路３
３の部分にあたるＳｉ窒化物をキャップ層３１を露出す
るまで除去して、Ｓｉ窒化物からなる電流狭窄層３４を
形成する。

【００６３】そして、この工程後、上述のウェットエッ
チング工程後に、キャップ層３１表面に残留するフッ素
を除去する工程を行う。尚、フッ素を除去する工程は、
上述の第１実施例と同様にすればよい。

【００６４】次に、図１２に示すように、例えば７６Ｔ
ｏｒｒの減圧ＭＯＶＰＥ法により、層厚３〜５μｍのＭ
ｇドープＧａＮからなるｐ型コンタクト層３２を形成す
る。この際、キャップ層３１の露出した部分に選択的に
ｐ型ＧａＮが成長するように、成長条件を適切に調整す
る。例えば、基板温度を約１００℃上昇させ、ＮＨ ₃の
流量を約３倍に増加すればよい。このような条件下で成
長を行うと、まずキャップ層３１の露出した部分にｐ型
ＧａＮが成長し、電流通路３３にあたる部分が形成され
る。一方、電流狭窄層３４上にはｐ型ＧａＮは結晶成長
しない。引き続き結晶成長を継続すると、電流通路３３
上に成長すると共に、電流通路３３上に成長したｐ型Ｇ
ａＮの側面から横方向に結晶成長が開始し、電流狭窄層
３４上にｐ型ＧａＮからなるｐ型コンタクト層３２が形
成される。例えば、第２実施例では、電流通路３３にあ
たる部分を中心に幅約８μｍの範囲にｐ型コンタクト層
３２が形成される。この結果、キャップ層３１とｐ型コ
ンタクト層３２は幅２μｍ程度のストライプ形状の電流
通路３３で接続され、キャップ層３１とｐ型コンタクト
層３２の間には、電流通路３３の部分を除いて、膜厚
０．２μｍ程度の電流狭窄層３４が形成される。

【００６５】次に、メタルマスクとＥＢ蒸着法を用い
て、ｐ型コンタクト層１２を含む領域に、例えば幅１０
μｍ程度のストライプ形状で、厚さ３〜５μｍのＮｉか
らなるマスクを蒸着する。そして、例えばＣＦ₄をエッ
チングガスとして用いて、例えばＲＩＥ法により、図１
３に示すように、前記マスクの下方以外の部分をｎ型コ
ンタクト層２４が露出するまで除去し、メサ形状の部分
を形成する。その後、前記マスクを塩酸等を用いて除去
する。

【００６６】この工程後、前述のＣＦ₄によるリアクテ
イブイオンエッチング工程後に、ｎ型コンタクト層２４
の露出した表面に残留するフッ素を除去する工程を行
う。尚、フッ素を除去する工程は、上述の第１実施例と
同様にすればよい。

【００６７】次に、図１４に示すようにＳｉ₃Ｎ₄等の絶
縁膜３７をＥＣＲプラズマＣＶＤ法とフォトリソグラフ
ィーとエッチングにより、メサ形状の部分の側面及びｎ
型コンタクト層２４のエッチングされた表面の一部に形
成する。その後、ｎ型コンタクト層２４におけるメサエ
ッチングされた表面上に、例えばＡｕ／Ｔｉのｎ型電極
３６を形成し、ｐ型コンタクト層３２上にＡｕ／Ｐｄの
ｐ型電極３５を形成する。

【００６８】最後に、例えば劈開により、ストライプ形
状の延伸する方向に共振器長３００μｍの共振器構造を
形成し、図９に示す第２実施例のＬＤチップが完成す
る。

【００６９】なお、ＬＤチップの共振器面にＳｉ₃Ｎ₄、
ＳｉＯ₂、Ａｌ₂Ｏ₃、ＴｉＯ₂、ＺｒＯ₂、ＨｆＯ₂等を積
層した誘電体多層膜等の端面高反射膜や低反射膜を形成
してもよい。

【００７０】この実施例では、電流狭窄層としてＳｉ窒
化物を形成したが、ＳｉＯ₂で代表されるＳｉ酸化物、
あるいは一般式ＳｉＯｘＮｙで表される絶縁体を用いて
も良く、さらにＡｌ₂Ｏ₃、ＴｉＯ₂、ＺｒＯ₂、ＨｆＯ₂
等の絶縁体を用いても良い。特に、Ｓｉ酸化物、ＳｉＯ
ｘＮｙ、ＴｉＯ₂、ＺｒＯ₂、ＨｆＯ₂等のフッ酸系のエ
ッチャントでエッチングされやすい絶縁体を用いた時
に、本願発明の効果は高い。

【００７１】この第２実施例においても、電流通路とな
るキャップ層３１とｐ型コンタクト層３２との接合界面
でのフッ素濃度が２×１０¹¹ｃｍ^-2以下と低く、これら
の界面の界面準位密度が小さい場合、発光に寄与しない
電流成分が少なくなり、動作電流や閾値電流密度が低く
なる。従って素子の発熱を抑制することができ、信頼性
が向上する。

【００７２】また、フッ素除去工程がなくても、キャッ
プ層１１の上面のステップ密度を減少させることによ
り、前述の接合界面でのフッ素濃度を減少させることが
出来る。尚、キャップ層１１の上面のステップ密度は、
例えば、第１実施例と同様にキャップ層１１の成長温度
を変化させることにより制御出来る。

【００７３】図１５は、本発明の第３の実施の形態でる
第３実施例のＬＤチップの斜視図である。

【００７４】このＬＤチップは、サファイア基板４１の
（０００１）面上には、層厚１５ｎｍ程度のＡｌＧａＮ
からなるバッファ層４２が形成されている。このバッフ
ァ層４２上には、層厚０．５μｍ程度のアンドープのＧ
ａＮ層４３と、層厚４μｍ程度のｎ型ＧａＮからなるｎ
型コンタクト層４４と、層厚０．１μｍ程度のｎ型Ｇａ
ＩｎＮからなるクラック防止層４５と、層厚０．４５μ
ｍ程度のｎ型ＡｌＧａＮからなるｎ型第２クラッド層４
６と、層厚５０ｎｍ程度のｎ型ＧａＮからなるｎ型第１
クラッド層４７と、ＧａＩｎＮのＭＱＷからなる発光層
４８とが形成されている。ＭＱＷ構造の発光層４８は層
厚４ｎｍ程度のアンドープのＧａＮからなる障壁層と、
層厚４ｎｍ程度の圧縮歪みのアンドープのＧａＩｎＮか
らなる井戸層とを交互に積層することにより構成されて
おり、例えば、ＧａＮ障壁層は５層、ＧａＩｎＮ井戸層
は４層である。

【００７５】この発光層４８上には、層厚４０ｎｍ程度
のｐ型ＧａＮからなるｐ型第１クラッド層４９と、層厚
０．４５μｍ程度のｐ型ＡｌＧａＮからなるｐ型第２ク
ラッド層５０と、層厚５０ｎｍ程度のｐ型ＧａＮからな
るキャップ層５１と、層厚３〜５μｍのｐ型ＧａＮから
なるｐ型コンタクト層５２とがこの順で形成されてい
る。ｐ型第１クラッド層４９とｐ型第２クラッド層５０
とは幅２μｍ程度のストライプ形状の電流通路５３で接
続され、ｐ型第１クラッド層４９とｐ型第２クラッド層
５０との間には、電流通路５３の部分を除いて、膜厚
０．２μｍ程度のｎ型ＧａＮからなる電流狭窄層５４が
形成されている。

【００７６】ｎ型コンタクト層４４の途中からｐ型コン
タクト層５２までの層は、メサエッチングにより、幅約
１０μｍのメサ形状の部分が形成されている。また、ｐ
型コンタクト層５２上にｐ型電極５５が形成され、ｎ型
コンタクト層５４上のメサエッチングにより露出した表
面上には、ｎ型電極５６が形成されている。また、上述
のメサ形状の部分の両側面及びｎ型コンタクト層４４の
露出面の一部には、Ｓｉ₃Ｎ₄等からなる絶縁膜５７が形
成されている。

【００７７】尚、図１５に示すＬＤチップの窒化物半導
体からなる各層は、ＭＯＶＰＥ法によりサファイア基板
２１上に形成される。この時の原料ガスとしては、例え
ばトリメチルアルミニウム（ＴＭＡｌ）、トリメチルガ
リウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩ
ｎ）、ＮＨ₃、ＳｉＨ₄、シクロペンタジエニルマグネシ
ウム（Ｃｐ₂Ｍｇ）が用いられる。

【００７８】図１６〜図１８に第３実施例のＬＤチップ
の製造方法を示す工程別の縦断面図である。

【００７９】先ず、図１６に示すように、基板温度を６
００℃に保ち、サファイア基板４１上にＡｌＧａＮから
なるバッファ層４２を層厚１５ｎｍ程度形成する。次
に、基板温度を１１５０℃に保ち、層厚０．５μｍ程度
のアンドープのＧａＮ層４３と、層厚４μｍ程度のＳｉ
ドープのＧａＮからなるｎ型コンタクト層４４とを順に
形成する。さらに、基板温度を８８０℃に保ち、層厚
０．１μｍ程度のＳｉドープのｎ型Ｇａ_0.95Ｉｎ_0.05Ｎ
からなるクラック防止層４５を形成する。次に、基板温
度を１１５０℃に保ち、層厚０．４５μｍ程度のＳｉド
ープのＡｌ_0.15Ｇａ _0.85Ｎからなるｎ型第２クラッド層
４６と、層厚５０ｎｍ程度のＳｉドープＧａＮからなる
ｎ型第１クラッド層４７を形成する。さらに、基板温度
を８８０℃に保ち、ｎ型第１クラッド層４７上に、層厚
４ｎｍ程度のアンドープのＧａＮからなる障壁層と層厚
４ｎｍ程度のアンドープのＧａ_0.85Ｉｎ_0.15Ｎからなる
井戸層とを交互に積層し、ＧａＩｎＮのＭＱＷからなる
発光層４８を形成する。最後に、基板温度を１１５０℃
に保ち、層厚４０ｎｍ程度のＭｇドープのＧａＮからな
るｐ型第１クラッド層４９と、層厚０．２μｍ程度のＳ
ｉドープのＧａＮからなる電流狭窄層５４を形成する。

【００８０】その後、電流狭窄層５４上の所定位置に、
膜厚０．２μｍ程度の例えばＳｉＯ ₂等のＳｉ酸化物か
らなるマスク５１を形成する。

【００８１】次に、例えばＣＦ₄をエッチングガスとし
て用いて、例えばＲＩＥ法によりマスク５１の下方以外
の電流狭窄層５４を第１ｐ型クラッド層４９が露出する
まで除去することにより、図１７に示すようにｐ型第１
クラッド層４９の上面に電流通路５３を形成する。

【００８２】この工程後、ＲＩＥ工程後に、ｐ型第１ク
ラッド層４９の露出した上面に残留するフッ素を除去す
る工程を行う。尚、フッ素を除去する工程は、上述の第
１実施例と同様の工程でよい。

【００８３】次に、図１８に示すように、 層厚０．４
５μｍ程度のＭｇドープのＡｌＧａＮからなるｐ型第２
クラッド層５０、層厚３〜５μｍのＭｇドープのＧａＮ
からなるｐ型コンタクト層５２を形成する。

【００８４】以後は、第２実施例の図１３及び図１４で
説明した工程と同様の工程により、図１５に示す第３実
施例のＬＤチップが完成する。

【００８５】また、フッ素除去工程がなくても、ｐ型第
１クラッド層４９の露出した上面のステップ密度を減少
させることにより、ｐ型第１クラッド層４９とｐ型第２
クラッド層５０との接合界面でのフッ素濃度を減少させ
ることが出来る。尚、ｐ型第１クラッド層４９の露出し
た上面のステップ密度は、例えば、後述の第４実施例で
詳述しているように、電流狭窄層５４をＲＩＥで除去す
る際のエッチング速度により制御することが出来る。

【００８６】この第３実施例においても、電流通路とな
るｐ型第１クラッド層９とｐ型第２クラッド層１０との
接合界面でのフッ素濃度が２×１０¹¹ｃｍ^-2以下と低
く、これらの界面の界面準位密度が小さい場合、発光に
寄与しない電流成分が少なくなり、動作電流や閾値電流
密度が低くなる。従って素子の発熱を抑制することがで
き、信頼性が向上する。

【００８７】尚、第３実施例では、電流狭窄層５４をｎ
型窒化物半導体層により形成したが、ｉ−ＧａＮ、ｉ−
ＡｌＧａＮ等のアンドープ窒化物半導体等の高抵抗の半
導体層により形成してもよい。

【００８８】図１９は、本発明の第４の実施の形態であ
る第４実施例の発光ダイオード素子（以下、ＬＥＤチッ
プという）の断面図である。

【００８９】このＬＥＤチップは、サファイア基板６１
の（０００１）面上には、層厚１５ｎｍ程度のＡｌＧａ
Ｎからなるバッファ層６２が形成されている。このバッ
ファ層６２上には、層厚０．５μｍ程度のアンドープの
ＧａＮ層６３と、層厚４μｍ程度のｎ型ＧａＮからなる
ｎ型コンタクト層６４と、層厚０．４５μｍ程度のｎ型
ＡｌＧａＮからなるｎ型クラッド層６６と、ＧａＩｎＮ
のＭＱＷからなる発光層６８が形成されている。このＭ
ＱＷ構造の発光層６８は、層厚４ｎｍ程度のアンドープ
のＧａＮからなる障壁層と層厚４ｎｍ程度の圧縮歪みの
アンドープのＧａＩｎＮからなる井戸層とを交互に積層
することにより構成されており、例えば、ＧａＮの障壁
層は５層、ＧａＩｎＮの井戸層は４層である。

【００９０】発光層６８上には、層厚０．４５μｍ程度
のｐ型ＡｌＧａＮからなるｐ型クラッド層７０と、層厚
３〜５μｍのｐ型ＧａＮからなるｐ型コンタクト層７２
がこの順で形成されている。そして、ｐ型コンタクト層
７２上にはｐ型電極７５が形成され、ｎ型コンタクト層
６４上のメサエッチングにより露出した表面上にはｎ型
電極７６が形成されている。

【００９１】次に、第４実施例のＬＥＤチップの製造方
法について説明する。

【００９２】図２０及び図２１は、第４の実施の形態の
ＬＥＤチップの製造方法を示す縦断面図である。

【００９３】先ず、図２０に示すように、まず基板温度
を６００℃に保ち、サファイア基板６１上にＡｌＧａＮ
からなるバッファ層６２を層厚１５ｎｍ程度形成する。
次に、基板温度を１１５０℃に保ち、層厚０．５μｍ程
度のアンドープのＧａＮ層６３と、層厚４μｍ程度のＳ
ｉドープのＧａＮからなるｎ型コンタクト層６４と、層
厚０．４５μｍ程度のＳｉドープのＡｌ_0.15Ｇａ_0.85Ｎ
からなるｎ型クラッド層６６を形成する。さらに、基板
温度を８８０℃に保ち、層厚４ｎｍ程度のアンドープの
ＧａＮからなる障壁層と層厚４ｎｍ程度のアンドープの
Ｇａ_0.75Ｉｎ_{0. 25}Ｎからなる井戸層とを交互に積層し、
ＧａＩｎＮのＭＱＷからなる発光層６８を形成する。最
後に、基板温度を１１５０℃に保ち、層厚０．４５μｍ
程度のＭｇドープＡｌＧａＮからなるｐ型クラッド層７
０、 層厚３〜５μｍのＭｇドープＧａＮからなるｐ型
コンタクト層７２を形成する。

【００９４】次に、メタルマスクとＥＢ蒸着法を用い
て、ｐ型コンタクト層７２の所定領域に、厚さ３〜５μ
ｍのＮｉからなるマスク７８を蒸着する。

【００９５】次に、例えばＣＦ₄をエッチングガスとし
て用いて、例えばリアクテイブイオンエッチング法によ
り、図２２に示すように、マスク７８の下方以外の部分
をｎ型コンタクト層６４が露出するまで除去し、メサ形
状の部分を形成する。その後、マスク７８を塩酸等を用
いて除去する。

【００９６】この工程後、ＣＦ₄によるリアクテイブイ
オンエッチング工程後に表面に残留するフッ素を除去す
る工程を行う。尚、フッ素を除去する工程は、上述の第
１実施例と同様の工程でよい。

【００９７】以後は、ｎ型コンタクト層６４におけるメ
サエッチングされた表面上に、例えばＡｕ／Ｔｉのｎ型
電極７６を形成し、ｐ型コンタクト層７２上にＡｕ／Ｐ
ｄのｐ型電極７５を形成する。

【００９８】以上の工程により、第４実施例のＬＥＤチ
ップが製造される。

【００９９】上述の第４実施例の製造方法において、メ
サ形状の部分を形成する際のＲＩＥのエッチング速度を
変えて試料１１〜１５のＬＥＤチップを作製した。ま
た、比較のために、メサ形状の部分を形成した後、表面
に残留するフッ素を除去する工程を行わなかった場合に
ついても、メサ形状の部分を形成する際のＲＩＥのエッ
チング速度を変えて試料１６〜２０のＬＥＤチップを作
製した。

【０１００】これらのＬＥＤチップのｎ型電極７６を形
成する前のｎ型コンタクト層６４におけるエッチングさ
れた上面について、原子力顕微鏡（ＡＦＭ）を用いてス
テップ密度を測定し、更に、２次イオン質量分析法（Ｓ
ＩＭＳ）を用いてフッ素濃度を測定した。その結果を表
３に示す。また、ｎ型コンタクト層６４の上面のステッ
プ密度は、メサ形状の部分を形成する際のＲＩＥのエッ
チング速度を変化させることにより制御可能である。具
体的には、ＲＩＥのエッチング速度は、試料１１及び試
料１６では０．１μｍ／ｈｏｕｒ、試料１２及び試料１
７では０．２μｍ／ｈｏｕｒ、試料１３及び試料１８で
は０．５μｍ／ｈｏｕｒ、試料１４及び試料１９では１
μｍ／ｈｏｕｒ、試料１５及び試料２０では２μｍ／ｈ
ｏｕｒである。尚、本実施例では、ｎ型コンタクト層６
４の上面のステップ密度を、リアクティブイオンエッチ
ングのエッチング速度を変化させることにより制御した
が、それ以外の方法、例えばサファイア基板６１の上面
の傾斜角度等によっても制御することは可能である。

【０１０１】

【表３】

【０１０２】表３から判るように、フッ素を除去する工
程を行った試料１１〜１５のＬＥＤチップは全て、ｎ型
コンタクト層６４の上面のフッ素濃度が、２×１０¹¹ｃ
ｍ^-2以下である。

【０１０３】一方、フッ素を除去する工程を行わなかっ
た試料１６〜２０についても、ｎ型コンタクト層６４の
上面のステップ密度が５×１０⁵ｃｍ^-1以下の試料１
６、１７のＬＥＤチップは、ｎ型コンタクト層６４の上
面のフッ素濃度が２×１０¹¹ｃｍ^-2以下である。尚、ｎ
型コンタクト層６４の上面のステップ密度が５×１０⁵
ｃｍ^-1以上の試料１８、１９、２０は、ｎ型コンタクト
層６４の上面のフッ素濃度が２×１０¹¹ｃｍ^-2以上であ
る。

【０１０４】次に、これらの試料１１〜２０のＬＥＤチ
ップについて、光度２０ｃｄでの動作電流を測定した。
その結果を表４に示す。

【０１０５】

【表４】

【０１０６】表４より判るように、ｎ型コンタクト層６
４の上面のフッ素濃度は２×１０¹¹ｃｍ^-2以下の試料１
１〜１７のＬＥＤチップは、試料１８〜２０のＬＥＤチ
ップと比べ、動作電流が低く、寿命が大幅に長くなる。

【０１０７】即ち、試料１１〜１７の第４実施例のＬＥ
Ｄチップでは、電流通路となるｎ型コンタクト層６４と
ｎ型電極７６との接合界面でのフッ素濃度が２×１０¹¹
ｃｍ ^-2以下と低く、これらの界面の界面準位密度が小さ
くなる。このため、発光素子の場合、発光に寄与しない
電流成分が少なくなり、動作電流や閾値電流密度が低く
できる。従って素子の発熱を抑制することができ、信頼
性が向上する。

【０１０８】また、電流通路となるｎ型コンタクト層６
４とｎ型電極７６との接合界面でのフッ素濃度に関して
下限を調べたところ、１×１０¹⁰ｃｍ^-2以上において、
ＬＥＤチップの動作電流が低く、寿命が長くなることが
確認できた。更に、ｎ型コンタクト層６４の上面のステ
ップ密度についても下限を調べたところ、３×１０⁴ｃ
ｍ^-1以上において、フッ素除去工程がなくてもフッ素濃
度が２×１０¹¹ｃｍ^-2以下となり、ＬＤチップの動作電
流が低く、寿命が長くなることが確認できた。

【０１０９】また、第４実施例では、ｎ型半導体層のエ
ッチング表面にｎ型電極を形成した場合について説明し
たが、ｐ型半導体層のエッチング表面にｐ型電極を形成
した場合にも同様の効果が得られる。

【０１１０】尚、メサ形状の部分をＲＩＥにより形成し
た後にフッ素を除去する工程を有する上述の第２実施
例、或いはメサ形状の部分をＲＩＥにより形成した後に
フッ素を除去する工程を有する上述の第１実施例及び第
３実施例においても、電流通路となるｎ型コンタクト層
とｎ型電極との接合界面でのフッ素濃度が２×１０¹¹ｃ
ｍ^-2以下と低く、これらの界面の界面準位密度が小さい
場合、第４実施例と同様に、発光に寄与しない電流成分
が少なくなり、動作電流や閾値電流密度が低くできる。
従って素子の発熱を抑制することができ、信頼性が向上
する。

【０１１１】図２２は、本発明の第５の実施の形態であ
る第５実施例のＬＥＤチップの断面図である。

【０１１２】このＬＥＤチップは、ｎ型のＳｉ基板１０
０の（１１１）面上に、長手方向がＳｉの［１１−２］
方向と平行で、周期が４０μｍで幅が５μｍのストライ
プ状の開口部を有する層厚０．５μｍ程度のＳｉＯ₂か
らなる第１の選択成長膜１０１と、窒化物系半導体とし
ての層厚０．０５μｍ程度のｎ型Ａｌ_0.09Ｇａ_0.91Ｎか
らなる第１バッファ層１０２と、層厚０．５μｍ程度の
ｎ型ＧａＮからなる第２バッファ層１０３が形成されて
いる。この第２バッファ層１０３上には、長手方向がＳ
ｉの［１１−２］方向と平行で、周期が４０μｍで幅が
５μｍのストライプ状の開口部を有する層厚０．５μｍ
程度のＳｉＯ₂からなる第２の選択成長膜１０４が形成
されている。ここで、第２の選択成長膜１０４のストラ
イプ状の開口部は、第１の選択成長膜１０１のストライ
プ状の開口部上に一致しいなように形成されている。

【０１１３】そして、第２の選択成長膜１０４上には、
層厚４μｍ程度のｎ型ＧａＮからなる第３バッファ層８
４と、層厚０．４５μｍ程度のｎ型ＡｌＧａＮからなる
ｎ型クラッド層８６と、ＧａＩｎＮのＭＱＷからなる発
光層８８が形成されている。このＭＱＷ構造の発光層８
８は層厚４ｎｍ程度のアンドープのＧａＮからなる障壁
層と層厚４ｎｍ程度の圧縮歪みのアンドープのＧａＩｎ
Ｎからなる井戸層を交互に積層することにより構成され
ており、例えば、ＧａＮの障壁層は５層、ＧａＩｎＮの
井戸層は４層である。

【０１１４】この発光層８上に層厚０．４５μｍ程度の
ｐ型ＡｌＧａＮからなるｐ型クラッド層９０と、層厚３
〜５μｍのｐ型ＧａＮからなるｐ型コンタクト層９２が
この順で形成されている。そして、ｐ型コンタクト層９
２上にはｐ型電極９５が形成され、Ｓｉ基板１００の裏
面にはｎ型電極９６が形成されている。

【０１１５】次に、第５実施例のＬＥＤチップの製造方
法について説明する。

【０１１６】図２３及び図２４は、第５実施例のＬＥＤ
チップの製造方法を示す断面図である。

【０１１７】先ず、図２３に示すように、基板温度を１
１５０℃に保ち、第１の選択成長膜１０１を形成したＳ
ｉ基板１００上に、例えば７６Ｔｏｒｒの減圧ＭＯＶＰ
Ｅ法によりＳｉドープのＡｌＧａＮからなる第１のバッ
ファ層１０２を形成した後、基板温度を後述するように
変化させて層厚０．５μｍ程度のＳｉドープのＧａＮ層
からなる第２のバッファ層１０３を形成する。この際、
Ｓｉ基板１の露出した部分に選択的に第１のバッファ層
１０２が成長するように、成長条件を適切に調整する。
引き続きを結晶成長を継続すると、第１のバッファ層１
０２上に成長すると共に、横方向に結晶成長が開始し、
第１の選択成長膜１０１上にｎ型ＧａＮからなる第２の
バッファ層１０３が形成される。

【０１１８】その後、第２の選択成長膜１０４となる例
えばＳｉＯ₂を形成する。次に、フォトリソグラフィー
とバッファードフッ酸によるウェットエッチングで所定
のストライプ形状になるようにＳｉＯ₂を除去し、この
部分の第２のバッファ層１０３を露出させる。

【０１１９】この工程後、ウェットエッチング工程後に
表面に残留するフッ素を除去する工程を行う。尚、フッ
素を除去する工程は、上述の第１実施例と同様の工程で
あればよい。

【０１２０】その後、図２４に示すように、基板温度を
１１５０℃に保ち、層厚４μｍ程度のＳｉドープのＧａ
Ｎからなるｎ型コンタクト層８４、層厚０．４５μｍ程
度のＳｉドープＡｌ_0.15Ｇａ_0.85Ｎからなるｎ型クラッ
ド層８６を形成する。さらに、基板温度を８８０℃に保
ち、層厚４ｎｍ程度のアンドープのＧａＮの障壁層と層
厚４ｎｍ程度のアンドープのＧａ_0.75Ｉｎ_0.25Ｎからな
る井戸層とを交互に積層し、ＧａＩｎＮのＭＱＷからな
る発光層８８を形成する。最後に、基板温度を１１５０
℃に保ち、層厚０．４５μｍ程度のＭｇドープＡｌＧａ
Ｎからなるｐ型クラッド層９０、 層厚３〜５μｍのＭ
ｇドープのＧａＮからなるｐ型コンタクト層１０２を形
成する。

【０１２１】そして、Ｓｉ基板１００の裏面上にＡｕ／
Ｔｉのｎ型電極９６を形成し、ｐ型コンタクト層９２上
にＡｕ／Ｐｄのｐ型電極９５を形成する。

【０１２２】以上の工程により、第５実施例のＬＥＤチ
ップが製造される。

【０１２３】上述の第５実施例の製造方法において、第
２のバッファ層１０３を形成する際の成長温度を変えて
試料２１〜２５のＬＥＤチップを作製した。また、比較
のために、ウェットエッチングで所定のストライプ形状
になるようにＳｉＯ₂を除去し、この部分の第２のバッ
ファ層１０３を露出させた後、表面に残留するフッ素を
除去する工程を行わなかった場合についても、第２バッ
ファ層１０３を形成する際の成長温度を変えて試料２６
〜３０のＬＥＤチップを作製した。尚、第２のバッファ
層１０３の成長温度は、試料２１及び試料２６では１１
００℃、試料２２及び試料２７では１０８０℃、試料２
３及び試料２８では１０６０℃、試料２４及び試料２９
では１０４０℃、試料２５及び試料３０では１０２０℃
である。

【０１２４】これらのＬＥＤチップについて、原子力顕
微鏡（ＡＦＭ）を用いて、第２の選択成長膜１０４を形
成する前の第２のバッファ層１０３におけるエッチング
された表面のステップ密度とフッ素濃度とを測定した。
その結果を表５に示す。尚、ステップ密度は、第２のバ
ッファ層１０３の基板と垂直な断面を、断面透過電子顕
微鏡（ＸＴＥＭ）像を観察することにより測定し、フッ
素濃度は、２次イオン質量分析法（ＳＩＭＳ）を用いて
測定した。尚、本実施例では、第２のバッファ層の上面
のステップ密度を、第２バッファ層１０３の成長温度を
変えることにより制御したが、それ以外の方法よっても
制御することは可能である。

【０１２５】

【表５】

【０１２６】表５から判るように、フッ素を除去する工
程を行った試料２１〜２５のＬＥＤチップは全て、第２
のバッファ層１０３の上面のフッ素濃度が、２×１０¹¹
ｃｍ ^-2以下である。

【０１２７】一方、フッ素を除去する工程を行わなかっ
た試料２６〜３０についても、第２のバッファ層１０３
の上面のステップ密度が５×１０⁵ｃｍ^-1以下の試料２
６、２７のＬＥＤチップは、第２のバッファ層１０３の
上面のフッ素濃度が２×１０ ¹¹ｃｍ^-2以下である。尚、
第２のバッファ層１０３の上面のステップ密度が５×１
０⁵ｃｍ^-1以上の試料２８、２９、３０は、第２のバッ
ファ層１０３の上面のフッ素濃度が２×１０¹¹ｃｍ^-2以
上である。

【０１２８】次に、これらの試料２１〜３０のＬＥＤチ
ップについて、光度２０ｃｄでの動作電流を測定した。
その結果を表６に示す。

【０１２９】

【表６】

【０１３０】表６より判るように、第２のバッファ層１
０３の上面のフッ素濃度は２×１０ ¹¹ｃｍ^-2以下の試料
２１〜２７のＬＥＤチップは、試料２８〜３０のＬＥＤ
チップと比べ、動作電流が低く、寿命が大幅に長くな
る。

【０１３１】即ち、試料２１〜２７の第５実施例のＬＥ
Ｄチップでは、電流通路となる第２のバッファ層１０３
とｎ型コンタクト層８４との接合界面でのフッ素濃度が
２×１０¹¹ｃｍ^-2以下と低く、これらの界面の界面準位
密度が小さくなる。このため、発光素子の場合、発光に
寄与しない電流成分が少なくなり、動作電流や閾値電流
密度が低くできる。従って素子の発熱を抑制することが
でき、信頼性が向上する。

【０１３２】また、電流通路となる第２のバッファ層１
０３とｎ型コンタクト層８４との接合界面でのフッ素濃
度に関して下限を調べたところ、１×１０¹⁰ｃｍ^-2以上
において、ＬＥＤチップの動作電流が低く、寿命が長く
なることが確認できた。更に、第２のバッファ層１０３
の上面のステップ密度についても下限を調べたところ、
３×１０⁴ｃｍ^-1以上において、フッ素除去工程がなく
てもフッ素濃度が２×１０¹¹ｃｍ^-2以下となり、ＬＤチ
ップの動作電流が低く、寿命が長くなることが確認でき
た。

【０１３３】尚、第５実施例では、Ｓｉ基板を用いた
が、ＧａＮ基板やＧａＡｓ基板などを用いた場合におい
ても同様の効果が得られる。

【０１３４】また、上述の第１〜第４実施例では、基板
上に先にｎ型半導体層を形成したが、先にｐ型半導体層
を形成してもよい。

【０１３５】また、第１〜４実施例では、サファイア基
板の（０００１）面上に半導体層を成長させたが、サフ
ァイア基板の（１−１００）面や（１１−２０）面等の
他の面方位の面上に半導体層を成長させてもよい。ある
いはＳｉ基板、ＧａＮ基板やＧａＡｓ基板などを用いて
も同様の効果が得られる。

【０１３６】また、上述の第１〜第３実施例ではストラ
イプ型のＬＤチップについて説明したが、面発光型のＬ
Ｄチップについても、本発明は適用出来る。

【０１３７】また、上述の第１〜第５実施例では発光素
子について説明したが、電界効果トランジスタ、ヘテロ
バイポーラトランジスタ、トンネルダイオード、フォト
ダイオード等の半導体素子にも、本発明は応用できる。

【０１３８】更に、第１〜第５実施例では、窒化物系半
導体の結晶構造として、ウルツ鉱型を用いる半導体素子
および半導体レーザ素子について詳述したが、半導体の
結晶構造として、閃亜鉛鉱型構造であってもよい。

【０１３９】また、第１〜第５実施例では、半導体各層
をＭＯＶＰＥ法を用いて形成したが、例えば、ハライド
気相成長法やＭＢＥ法やＴＭＡｌ、ＴＭＧａ、ＴＭＩ
ｎ、ＮＨ₃、ＳｉＨ₄、Ｃｐ₂Ｍｇ等を原料ガスとして用
いるガスソースＭＢＥ法によっても形成できる。

【０１４０】

【発明の効果】本発明によれば、素子の性能の低下させ
る原因となる界面準位を低減させた窒化物系半導体素子
を提供し得る。

【０１４１】また、本発明によれば、発光に寄与しない
電流成分を減少させることにより、動作電流や閾値電流
密度を低下させ、素子の発熱を抑え、長寿命化に適した
発光素子を提供し得る。

【図面の簡単な説明】

【図１】本発明の第１実施例のＬＤチップの構成を示す
斜視図である。

【図２】本発明の第１実施例のＬＤチップの製造方法を
示す断面図である。

【図３】本発明の第１実施例のＬＤチップの製造方法を
示す断面図である。

【図４】本発明の第１実施例のＬＤチップの製造方法を
示す断面図である。

【図５】本発明の第１実施例のＬＤチップの製造方法を
示す断面図である。

【図６】本発明の第１実施例のＬＤチップの製造方法を
示す断面図である。

【図７】本発明の第１実施例のＬＤチップの製造方法を
示す断面図である。

【図８】本発明の第１実施例のＬＤチップの製造方法を
示す断面図である。

【図９】本発明の第２実施例のＬＤチップの構成を示す
斜視図である。

【図１０】本発明の第２実施例のＬＤチップの製造方法
を示す断面図である。

【図１１】本発明の第２実施例のＬＤチップの製造方法
を示す断面図である。

【図１２】本発明の第２実施例のＬＤチップの製造方法
を示す断面図である。

【図１３】本発明の第２実施例のＬＤチップの製造方法
を示す断面図である。

【図１４】本発明の第２実施例のＬＤチップの製造方法
を示す断面図である。

【図１５】本発明の第３実施例のＬＤチップの構成を示
す斜視図である。

【図１６】本発明の第３実施例のＬＤチップの製造方法
を示す断面図である。

【図１７】本発明の第３実施例のＬＤチップの製造方法
を示す断面図である。

【図１８】本発明の第３実施例のＬＤチップの製造方法
を示す断面図である。

【図１９】本発明の第４実施例のＬＥＤチップの構成を
示す斜視図である。

【図２０】本発明の第４実施例のＬＥＤチップの製造方
法を示す断面図である。

【図２１】本発明の第４実施例のＬＥＤチップの製造方
法を示す断面図である。

【図２２】本発明の第５実施例のＬＥＤチップの構成を
示す斜視図である。

【図２３】本発明の第５実施例のＬＥＤチップの製造方
法を示す断面図である。

【図２４】本発明の第５実施例のＬＥＤチップの製造方
法を示す断面図である。

【符合の説明】

８ 発光層 １０ ｐ型第２クラッド層（第１の窒化物系半導体層） １２ ｐ型コンタクト層（第２の窒化物系半導体層） １３ 電流通路 １４ 電流狭窄層 ２４ ｎ型コンタクト層（第１の窒化物系半導体層） ２８ 発光層 ３１ キャップ層（第１の窒化物系半導体層） ３２ ｐ型コンタクト層（第２の窒化物系半導体層） ３３ 電流通路 ３４ 電流狭窄層 ３６ ｎ型電極 ４４ ｎ型コンタクト層（第１の窒化物系半導体層） ４８ 発光層 ４９ ｐ型第１クラッド層（第１の窒化物系半導体層） ５０ ｐ型第２クラッド層（第２の窒化物系半導体層） ５３ 電流通路 ５４ 電流狭窄層 ５６ ｎ型電極 ６４ ｎ型コンタクト層（第１の窒化物系半導体層） ６８ 発光層 ７６ ｎ型電極 ８４ ｎ型コンタクト層（第２の窒化物系半導体層） ８８ 発光層 ３１ キャップ層（第１の窒化物系半導体層） １０３ 第２のバッファ層（第２の窒化物系半導体層）

フロントページの続き Ｆターム(参考） 5F041 AA03 AA44 CA04 CA05 CA33 CA34 CA40 CA46 CA65 CA73 CA74 CB03 CB04 CB05 5F073 AA04 AA09 AA13 AA20 AA51 AA74 AA83 CA07 CB04 CB05 CB07 DA05 DA16 DA35 EA23 EA28

Claims (11)

【特許請求の範囲】
1. 【請求項１】 第１の窒化物系半導体層に再成長層が形
   成された窒化物系半導体素子において、前記窒化物系半
   導体層と前記再成長層との界面のフッ素の濃度が２×１
   ０¹¹ｃｍ^-2以下であることを特徴とする窒化物系半導体
   素子。
2. 【請求項２】 前記界面が電流通路となっていることを
   特徴とする請求項１記載の窒化物系半導体素子。
3. 【請求項３】 前記再成長層が第２の窒化物系半導体層
   であることを特徴とする請求項１又は２記載の窒化物系
   半導体素子。
4. 【請求項４】 前記再成長層が電極となる層であること
   を特徴とする請求項１又は２記載の窒化物系半導体素
   子。
5. 【請求項５】 前記第１の窒化物系半導体層の前記再成
   長層が形成される面のステップ密度が５×１０⁵ｃｍ^-1
   以下であることを特徴とする請求項１、２、３又は４記
   載の窒化物系半導体素子。
6. 【請求項６】 第１の窒化物系半導体層と、該第１の窒
   化物半導体層上に形成され、前記第１の窒化物半導体層
   との接合界面を有する第２の窒化物半導体層と、前記接
   合界面を通って発光層に流れる電流の電流通路の幅を制
   限する電流狭窄層とを有する窒化物系発光素子におい
   て、前記接合界面のフッ素の濃度が２×１０¹¹ｃｍ^-2以
   下であることを特徴とする窒化物系発光素子。
7. 【請求項７】 前記第１の窒化物系半導体層は、前記第
   ２の窒化物系半導体層と接合する領域に突出したリッジ
   部を有し、前記電流狭窄層は前記リッジ部を左右から挟
   む形状で形成されることを特徴とする請求項６に記載の
   窒化物系発光素子。
8. 【請求項８】 前記第１の窒化物系半導体層は第１導電
   型半導体或いはノンドープ半導体であり、前記電流狭窄
   層は第２導電型半導体或いは高抵抗半導体であり、前記
   第２の窒化物系半導体層は第１導電型半導体であること
   を特徴とする請求項６又は７記載の窒化物系発光素子。
9. 【請求項９】 前記電流狭窄層が絶縁体であることを特
   徴とする請求項６、７又は８記載の窒化物系発光素子。
10. 【請求項１０】 前記絶縁体がＳｉＯ_xＮ_yであることを
    特徴とする請求項９に記載の窒化物系発光素子。
11. 【請求項１１】 前記第１の窒化物系半導体層の前記前
    記第２の窒化物系半導体層との接合界面のステップ密度
    が５×１０⁵ｃｍ^-1以下であることを特徴とする請求項
    ６、７、８、９又は１０記載の窒化物系発光素子。