JP6354799B2 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP6354799B2
JP6354799B2 JP2016131024A JP2016131024A JP6354799B2 JP 6354799 B2 JP6354799 B2 JP 6354799B2 JP 2016131024 A JP2016131024 A JP 2016131024A JP 2016131024 A JP2016131024 A JP 2016131024A JP 6354799 B2 JP6354799 B2 JP 6354799B2
Authority
JP
Japan
Prior art keywords
light emitting
light
emitting cells
insulating layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016131024A
Other languages
English (en)
Other versions
JP2017120874A (ja
Inventor
恵滋 榎村
恵滋 榎村
芳樹 井上
芳樹 井上
高政 寸田
高政 寸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to US15/388,507 priority Critical patent/US9929316B2/en
Priority to CN201611198485.5A priority patent/CN107026185B/zh
Priority to EP16206387.9A priority patent/EP3185293B1/en
Publication of JP2017120874A publication Critical patent/JP2017120874A/ja
Application granted granted Critical
Publication of JP6354799B2 publication Critical patent/JP6354799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、発光素子に関する。
1枚の基板上に積層された半導体積層体に溝を設けることで複数の発光セルに区画し、複数の発光セル間を配線したモノリシック構造の発光素子が提案されている。特許文献1には、1枚の基板上に複数の発光セルが形成され、サブマウント基板にフリップチップ型で実装される発光素子が記載されている(図6参照)。
特開2010−62592号公報
特許文献1に記載された発光素子は、各発光セルの側面から出射する光が、金属バンプに吸収されたり、隣接する他の発光セルに入射したりするため、高い光取り出し効率を得ることは難しい。また、これらの発光素子において、複数の発光セルを直列接続して用いる場合は、発光セル間で電位差を生じる。そのため、電極に用いられるAgなどの金属材料がマイグレーションを起こし易くなる。
本発明は、電極に用いられる金属材料のマイグレーションを抑制しつつ、光取り出し効率が向上する発光素子を提供することを課題とする。
本発明に係る発光素子は、基板と、前記基板の上面側に設けられ、互いに電気的に独立した複数の半導体発光セルと、前記複数の半導体発光セルそれぞれの上面に設けられた光反射性電極と、前記半導体発光セルの側面及びその間と、前記光反射性電極の側面及び上面の一部と、を連続して被覆する第1絶縁層と、前記複数の半導体発光セルを電気的に直列接続し、前記半導体発光セルの側面及びその間を前記第1絶縁層を介して被覆する配線電極と、隣り合う二つの前記半導体発光セルの側面及びその間を前記第1絶縁層を介して被覆し、前記半導体発光セルと電気的に接続されていない光反射性金属層と、を備え、前記光反射性金属層の一部は、前記隣り合う二つの半導体発光セルの上面に設けられたそれぞれの光反射性電極の上面の一部を前記第1絶縁層を介して被覆している。
本発明に係る発光素子によれば、電極に用いられる金属材料のマイグレーションを抑制しつつ、光取り出し効率を向上させることができる。
第1実施形態に係る発光素子の構成を示す平面図である。 第1実施形態に係る発光素子の構成を示す断面図であり、図1AのIB−IB線における断面を示す。 第1実施形態に係る発光素子の構成を示す断面図であり、図1AのIC−IC線における断面を示す。 第1実施形態に係る発光素子の等価回路を示す回路図である。 第1実施形態に係る発光素子の積層構造を説明するための平面図であり、n側半導体層及びp側半導体層の配置領域を示す。 第1実施形態に係る発光素子の積層構造を説明するための平面図であり、光反射性電極の配置領域を示す。 第1実施形態に係る発光素子の積層構造を説明するための平面図であり、第1絶縁層の配置領域を示す。 第1実施形態に係る発光素子の積層構造を説明するための平面図であり、配線電極及び光反射性金属層の配置領域を示す。 第1実施形態に係る発光素子の積層構造を説明するための平面図であり、第2絶縁層の配置領域を示す。 第1実施形態に係る発光素子の積層構造を説明するための平面図であり、金属バンプ及び支持部材の配置領域を示す。 第1実施形態に係る発光素子の積層構造を説明するための平面図であり、外部接続用電極の配置領域を示す。 第2実施形態に係る発光素子の構成を示す平面図である。 第2実施形態に係る発光素子の構成を示す断面図であり、図4AのIVB−IVB線における断面を示す。 第2実施形態に係る発光素子の構成を示す断面図であり、図4AのIVC−IVC線における断面を示す。 第2実施形態に係る発光素子の等価回路を示す回路図である。 第2実施形態に係る発光素子の積層構造を説明するための平面図であり、n側半導体層及びp側半導体層の配置領域を示す。 第2実施形態に係る発光素子の積層構造を説明するための平面図であり、光反射性電極の配置領域を示す。 第2実施形態に係る発光素子の積層構造を説明するための平面図であり、第1絶縁層の配置領域を示す。 第2実施形態に係る発光素子の積層構造を説明するための平面図であり、配線電極及び光反射性金属層の配置領域を示す。 第2実施形態に係る発光素子の積層構造を説明するための平面図であり、第2絶縁層の配置領域を示す。 第2実施形態に係る発光素子の積層構造を説明するための平面図であり、金属バンプのシード層の配置領域を示す。 第2実施形態に係る発光素子の積層構造を説明するための平面図であり、金属バンプのメッキ層及び支持部材の配置領域を示す。 第2実施形態に係る発光素子の積層構造を説明するための平面図であり、外部接続用電極の配置領域を示す。
以下、実施形態に係る発光素子について説明する。
なお、以下の説明において参照する図面は、実施形態を概略的に示したものであるため、各部材のスケールや間隔、位置関係などが誇張、あるいは、部材の一部の図示が省略されている場合がある。また、平面図とその断面図において、各部材のスケールや間隔が一致しない場合もある。また、以下の説明では、同一の名称及び符号については原則として同一又は同質の部材を示しており、詳細な説明を適宜省略することとする。
また、本明細書において、「上」、「下」などは構成要素間の相対的な位置を示すものであって、絶対的な位置を示すことを意図したものではない。
<第1実施形態>
[発光素子の構成]
図1A〜図3Gを参照して、第1実施形態に係る発光素子の構成について説明する。
なお、図1Bに示す断面図は、図1Aにおいて、折れ線であるIB−IB線に沿った断面を示している。また、図3A〜図3Gは、発光素子の積層構造を説明するために、下層側から順次に積層した状態を示している。図3A〜図3Gは平面図であるが、便宜的に各図における最上層にハッチングを施している。
発光素子1は、図1A〜図1Cに示すように、上面視で略正方形に形成され、基板11と、基板の上面側に設けられ、互いに電気的に独立した複数の半導体発光セル101〜108と、複数の半導体発光セル101〜108それぞれの上面に設けられた光反射性電極13と、半導体発光セル101〜108の側面及びその間と、光反射性電極13の側面及び上面の一部と、を連続して被覆する第1絶縁層16と、複数の半導体発光セル101〜108を電気的に直列接続し、半導体発光セル101〜108の側面及びその間を第1絶縁層16を介して被覆する配線電極141〜149と、隣り合う二つの半導体発光セル101〜108の側面及びその間を第1絶縁層16を介して被覆し、半導体発光セル101〜108と電気的に接続されていない光反射性金属層151〜153と、を備えている。光反射性金属層151〜153の一部は、隣り合う二つの半導体発光セル101〜108の上面に設けられたそれぞれの光反射性電極13の上面の一部を第1絶縁層16を介して被覆して構成されている。更に、本実施形態に係る発光素子1は、第2絶縁層17と、金属バンプ18n,18pと、支持部材19と、外部接続用電極20n,20pと、を備えて構成されている。
半導体積層体12は、溝部12dによって2行4列の8つの領域に分割されており、分割された各領域の半導体積層体12が、それぞれ半導体発光セル101〜108(以下、「発光セル」と呼ぶ)を構成している。各発光セル101〜108は、LED構造を有している。また、図2に示した等価回路のように、発光セル101〜108は、光反射性電極13及び配線電極142〜148を介して、直列に接続されている。
なお、図2では省略したが、例えば、発光セル101のp側半導体層12pと配線電極141との間には、導電性の光反射性電極13が介在している。
直列接続の一方の端部である発光セル101は、光反射性電極13、配線電極141及び金属バンプ18pを介して外部接続用電極20pと接続されている。また、直列接続の他方の端部である発光セル108は、配線電極149及び金属バンプ18nを介して外部接続用電極20nと接続されている。
発光素子1のアノード電極である外部接続用電極20pとカソード電極である外部接続用電極20nとに電源を接続することで、発光セル101〜108が発光するように構成されている。また、半導体積層体12の上面側に、光反射性電極13、光反射性を有する配線電極141〜149及び光反射性金属層151〜153が設けられており、発光素子1の下面側が光取り出し面である。また、発光素子1は、外部接続用電極20n,20pが上面側に設けられており、フェイスダウン型の実装に適した構造を有している。
以下、各部材について、順次に詳細に説明する。
(基板)
基板11は、半導体積層体12を支持するものである。また、基板11は、半導体積層体12をエピタキシャル成長させるための成長基板であってもよい。基板11としては、例えば、半導体積層体12に窒化物半導体を用いる場合、サファイア(Al)基板を用いることができる。
(半導体積層体)
半導体積層体12は、基板11の一方の主面である上面側から順に、n側半導体層12n及びp側半導体層12pが積層されてなり、配線電極141及び配線電極149に外部電源を接続することにより発光するようになっている。図1B及び図1Cに示すように、n側半導体層12nとp側半導体層12pとの間に活性層12aを備えることが好ましい。
図1A〜図1C及び図3Aに示すように、半導体積層体12は、縦方向に延在して互いに平行な3本の溝と、これら3本の溝と垂直をなして横方向に延在する1本の溝と、が重なったような形状である溝部12dによって8つの領域に分割されている。溝部12dの底部には、基板11の上面が半導体積層体12から露出している。8つの分割領域は、それぞれ発光セル101〜108の何れかに対応している。つまり、発光セル101〜108は、配線電極142〜148を介して接続されることを除き、半導体積層体12としては互いに電気的に独立している。
半導体積層体12には、発光セル101〜108ごとに、p側半導体層12p及び活性層12aが部分的に存在しない領域、すなわちp側半導体層12pの表面から凹んでn側半導体層12nが露出した領域(この領域を「第1露出部12b」と呼ぶ)が形成されている。図3Aにおいて右上がりの斜線のハッチングを施した領域が、p側半導体層12p及び活性層12aが配置された領域であり、左上がりの斜線のハッチングを施した領域が、第1露出部12b及び後記する第2露出部12cである。また、図3Aにおいてハッチングを施していない領域は、溝部12dの底面である。半導体積層体12は、発光セル101〜108ごとに、上面視で略円形状をした2個の第1露出部12bが設けられている。
また、半導体積層体12は、各発光セル101〜108の外周に沿って、p側半導体層12p及び活性層12aが存在せず、n側半導体層12nが露出した領域である第2露出部12cが設けられている。
n側半導体層12n、活性層12a及びp側半導体層12pは、InAlGa1−X−YN(0≦X、0≦Y、X+Y<1)などの窒化物半導体が用いられる。
(光反射性電極)
光反射性電極13は、p側半導体層12pの広い領域に電流を流すために配線電極141〜149から供給された電流を拡散させる電流拡散層として機能するとともに、光反射層としても機能する。光反射性電極13は、図3Bにおいて左上がりの斜線のハッチングを施して示すように、p側半導体層12pの上面の略全領域に設けられている。
光反射性電極13は、良好な導電性と光反射性とを有する金属材料からなる金属層を有することが好ましい。このような金属材料としては、例えば、Ag、Al又はこれらの何れかの金属を主成分とする合金を用いることができ、特に半導体積層体12から発せられる可視光に対して高い光反射性を有するAg又はその合金がより好ましい。また、光反射性電極13は、積層構造としてもよい。例えば、下層側にAg又はその合金などの光反射性の良好な材料を用いた光反射層を設け、上層側に光反射層に用いた金属材料のマイグレーションを抑制するためのバリア層を設けるようにしてもよい。バリア層としては、例えば、SiNを用いることができる。
(第1絶縁層)
第1絶縁層16は、図3Cにおいてドットのハッチングを施して示す領域に配置されている。第1絶縁層16は、図1B、図1Cに示すように、各発光セル101〜108の半導体積層体12の側面並びにその間である第1露出部12b、第2露出部12c及び溝部12dと、光反射性電極13の側面及び上面とを連続して被覆している。なお、光反射性電極13は、上下方向における一断面視において、その端部が曲面となることがある。その場合は、p側半導体層12pの上面と実施的に平行をなす面が上面であり、端部における曲面が側面となる。
第1絶縁層16は、発光セル101〜108ごとに、第1露出部12bが設けられた領域に略円形状の開口部16nを有し、光反射性電極13が配置された領域に略矩形状の開口部16pを有している。
第1絶縁層16は、半導体積層体12及び光反射性電極13を保護するとともに、上層側に配置される配線電極141〜149及び光反射性金属層151〜153と、半導体積層体12と、を絶縁するためのものである。
第1絶縁層16は、例えば、Si、Ti、Zr、Nb、Ta、Al、Hfからなる群より選択された少なくとも一種を含有する酸化物又は窒化物を用いることができる。
これらの中で、可視光に対する透光性が高く、屈折率の低いSiOを用いることが好ましい。半導体積層体12や基板11よりも屈折率が低く、かつ、半導体積層体12や基板11との屈折率差が大きな材料を用いることで、これらの部材と第1絶縁層16との界面で、効率的に光を反射させることができる。界面での光反射率を高めることで、発光素子1の上面側からの漏れ光を低減することができる。
(配線電極)
配線電極141〜149は、図3Dにおいて左上がりの斜線のハッチングを施して示す領域に配置されており、各発光セル101〜108のn側半導体層12nとp側半導体層12pとを電気的に接続するための配線である。配線電極142〜149は、各発光セル101〜108の第1露出部12bに設けられた第1絶縁層16の開口部16nにおいて、n側半導体層12nと電気的に接続されている。また、配線電極141〜148は、光反射性電極13の上面に設けられた開口部16pにおいて、光反射性電極13を介してp側半導体層12pと電気的に接続されている。
なお、本実施形態では、配線電極141〜149が、各発光セル101〜108のパッド電極と、各発光セル101〜108同士を電気的に接続する配線とを兼ねているが、各発光セル101〜108にパッド電極を設け、配線電極141〜149をパッド電極に接続するようにしてもよい。
配線電極141〜149は、図1B、図1Cに示すように、第1露出部12b、第2露出部12c及び溝部12dにおいて、第1絶縁層16を介して、発光セル101〜109の側面及びその間を被覆している。配線電極141〜149は、特に活性層12aが設けられている領域を含む側面を被覆するように設けることが好ましい。各発光セル101〜108の側面の少なくとも一部を被覆するように配線電極141〜149を設けることにより、発光セル101~08の側面からの漏れ光を低減することができる。
本実施形態のように、発光セル101〜108が、2行4列、すなわち、2行以上、かつ、2列以上に配置される場合は、配線電極142〜148が、発光セル101〜108の側面及びその間の領域を効率的に被覆するように設けることが好ましい。
各列において2以上の発光セル、例えば、発光セル101と発光セル102とを電気的に接続する配線電極142は、発光セル101,102の上面、側面及びその間の領域を連続して被覆するように設けられている。
また、隣り合う2列の同じ側の端部に配置された2つの発光セル、例えば、1列目の上端部に配置された発光セル102と、2列目の上端部に配置された発光セル103とを電気的に接続する配線電極143は、発光セル102,103の上面、側面及びその間の領域を連続して被覆するように設けられている。
配線電極141〜149は、導電性及び光反射性が良好な金属材料からなる金属層を有することが好ましい。このような金属材料としては、Ag、Al又はこれらの金属の合金を用いることができる。Al又はAl合金は、光反射性が高く、Agに比べてマイグレーションが起こり難いため、配線電極141〜149として好適である。
(光反射性金属層)
光反射性金属層151〜153は、図3Dにおいて右上がりの斜線のハッチングを施して示す領域に配置されており、発光セル101〜108の側面、並びにその間の領域である第2露出部12c及び溝部12dを、第1絶縁層16を介して連続して被覆する光反射膜である。発光セル101〜108の側面及びその間の領域の内で、配線電極142〜148が設けられている領域は、当該配線電極142〜148が光反射膜として機能する。光反射性金属層151〜153は、発光セル101〜108の側面及びその間の領域の内で、配線電極142〜148が設けられていない領域において、光反射膜として設けられるものである。配線電極142〜148と光反射性金属層151〜153とによって、発光セル101〜108の側面及びその間の領域を被覆することで、発光セル101〜108の側面及びその間の領域からの漏れ光を低減することができる。
光反射性金属層151〜153は、上面視において、端部が光反射性電極13が設けられた領域と重なるように、p側半導体層12pの上面側に延在して設けられている。つまり、光反射性金属層151〜153の一部は、隣り合う二つの発光セル101〜108の上面に設けられたそれぞれの光反射性電極13の上面の一部を第1絶縁層16を介して被覆している。これによって、光反射性金属層151〜153と光反射性電極13との間から、光反射性金属層151〜153や光反射性電極13などにより光取り出し面側に反射できずに発光セル101〜108の上面側から漏れる光を低減することができる。
光反射性金属層151〜153は、隣り合う2行に配置された4つの発光セル101〜108の側面を連続して被覆していることが好ましい。つまり、光反射性金属層151〜153は、4つの発光セル101〜108の側面と、その間の溝部12d及び溝部12dの交点とを連続して被覆していることが好ましい。溝部12dの交点近傍の領域には、活性層12aからの光が集中しやすく、この領域に光反射性金属層151〜153が配置し活性層12aからの光を反射させることで、光取り出し効率を向上させることができる。なお、光反射性金属層151〜153が連続して被覆する発光セル101〜108の数は4つに限らず、例えば、発光セルが隣り合う3行に配置されている場合、6つの発光セルの側面を連続して被覆してもよい。
光反射性金属層151〜153は、前記した配線電極141〜149と同様の材料を用いることができる。
光反射性金属層151〜153は、何れの配線電極141〜149とも電気的に接続されていない。ここで、光反射性金属層151〜153を配線電極141〜149と電気的に接続しない理由について説明する。
発光セル101〜108の側面及びその間の領域からの漏れ光を低減するためには、配線電極141〜149の配置範囲を拡張することも考えられる。しかしながら、発光素子1を駆動する際には、配線電極141〜149の間に電位差が生じるため、配線電極141〜149同士を近接し過ぎると、大きな電界が生じることになる。特に直列接続が含まれると、配線電極141〜149の間の電位差が、並列接続のみの場合よりも大きくなる。そして、大きな電界が生じると、光反射性電極13に用いられているAgなどの金属材料のマイグレーションが生じ易くなる。
特に、発光セルを、2行以上、かつ、2列以上に配置して、発光セル同士を直列接続した場合に、電位差の大きな配線電極が互いに隣接して配置される場合が多くなる。
本実施形態において、8個の発光セル101〜108は、図2に示したように直列接続されている。このため、この直列回路における配線位置が互いに離れるほど、配線電極141〜149間の電位差が大きくなる。例えば、発光セル101〜108に印加される電圧を24Vとすると、配線電極141と配線電極142との電位差は3Vであるが、配線電極141と配線電極145との電位差は12Vである。
図3Dに示すように、発光セル101〜108は、2行4列に配置されており、大きな電位差がある配線電極141と配線電極145とが、隣接して配置されている。このため、配線電極141と配線電極145との距離を小さくすると、光反射性電極13のマイグレーションを引き起こす大きな電界が生じやすくなる。
そこで、発光素子1において、配線電極141〜149同士、特に電位差の大きな配線電極141〜149同士が近接し過ぎないように配置している。そして、配線電極141〜149が設けられていない領域に、配線電極141〜149の何れとも電気的に接続されていない光反射性金属層151〜153を設けている。配線電極141〜149の配置領域を狭める代わりに、配線電極141〜149と電気的に接続されていない光反射性金属層151〜153を設けることで、大きな電界が生じさせることなく光の取り出し効率を向上させることができる。その結果、Agなどの金属材料のマイグレーションを抑制することができる。
(第2絶縁層)
第2絶縁層17は、図3Eにおいてドットのハッチングを施して示すように、下層側に設けられている配線電極141〜149、光反射性金属層151〜153及び第1絶縁層16の表面の略全領域を連続して被覆している。また、第2絶縁層17は、配線電極141の上面の一部に略矩形の開口部17pを有し、配線電極149の上面の一部に円形及び半円形の開口部17nを有している。
なお、開口部17pは1箇所に設けられ、開口部17nは4箇所に設けられているが、開口部17p,17nの配置数や形状は特に限定されるものではない。
第2絶縁層17は、配線電極141〜149及び光反射性金属層151〜153を保護する保護膜である。
第2絶縁層17は、前記した第1絶縁層16と同様の材料を用いることが好ましい。なお、第1絶縁層16と第2絶縁層17とは、異なる材料を用いてもよい。
(金属バンプ)
金属バンプ18p,18nは、配線電極141,149と、外部接続用電極20p,20nとを電気的に接続するための配線である。金属バンプ18p,18nは、図1Bに示すように、支持部材19を厚み方向に貫通する開口部19p,19n内に設けられている。
図3Fにおいて斜線のハッチングを施して示すように、金属バンプ18pは、第2絶縁層17の開口部17pにおいて、配線電極141の上面と接続され、開口部17pと略同じ上面視形状で形成されている。また、金属バンプ18pは、上面が外部接続用電極20pの下面と接続されている。
金属バンプ18nは、第2絶縁層17の4つの開口部17nのそれぞれにおいて、配線電極149の上面と接続され、開口部17nと略同じ上面視形状で設けられている。また、金属バンプ18nは、上面が外部接続用電極20nの下面と接続されている。
金属バンプ18p,18nとしては、Cu、Au、Niなどの金属を用いることができる。また、金属バンプ18p,18nを複数種類の金属を用いた積層構造としてもよい。
本実施形態における金属バンプ18p,18nは、メッキ法で形成する際のシード層18aと、シード層18aの上面に積層形成されたメッキ層18bとから構成されている。シード層18aは、メッキ層18bを電解メッキ法で形成する際の電流経路となる金属層であり、スパッタリング法や蒸着法などによって形成することができる。
なお、本実施形態では、上面視において、金属バンプ18p,18nは、それぞれ発光セル101,108のp側半導体層12pが設けられている領域内に配置されているが、第2絶縁層17上の広い範囲に延在するように設けてもよい。このとき、第2絶縁層17上に設けられ、配線電極141,149と電気的に接続される金属層として、シード層18aのみを広い範囲に延在して配置し、メッキ層18bを、シード層18aの一部の領域上に設けるようにしてもよい。
また、シード層18aを広い範囲に延在して配置する際に、上面視において、光反射性電極13、配線電極141〜149及び光反射性金属層151〜153の何れもが設けられていない領域の、少なくとも一部を被覆するように設けることが好ましい。本実施形態では、光反射性電極13及び配線電極141〜149と、光反射性金属層151〜153と、が電気的に接続されないように設けられるため、これらの部材で発光セル101〜108や溝部12dなどを全て被覆するように設けることが難しい場合がある。本実施形態では、特に溝部12d及びその近傍において光反射性電極13、配線電極141〜149及び光反射性金属層151〜153の何れもが設けられていない領域がある。
そこで、シード層18aを広い範囲に配置して、発光素子1からの光をシード層18aにより反射することで、漏れ光を更に低減することができる。
具体的には、例えば、上面視において、金属バンプ18pのシード層18a及び金属バンプ18nのシード層18aを、それぞれ対応する極性の外部接続用電極20p,20nが設けられている領域と略同じ範囲に延在するように設けるようにする。このような範囲にシード層18aを配置することで、光反射性電極13、配線電極141〜149及び光反射性金属層151〜153の何れもが設けられていない領域の多くを被覆することができる。
また、シード層18aを広範囲に設けることで、発光素子1が発する熱を効率よく放熱することができる。
シード層18aには、導電性及び光反射性が良好な金属材料からなる金属層を有することが好ましい。このような金属材料としては、Al、Ag、Al合金及びAg合金を挙げることができる。更に、シード層18aは、当該Al、Ag、Al合金又はAg合金からなる金属層が、第2絶縁層17と接触するように設けられることが好ましい。これによって、発光セル101〜108から第2絶縁層17側に向かう光を効率よく反射することができる。
(支持部材)
支持部材19は、半導体積層体12の上面側に第2絶縁層17などを介して設けられ、金属バンプ18n,18p及び外部接続用電極20n,20pを支持する部材である。支持部材19は、図3Fにおいてドットのハッチングを施して示すように、上面視において発光素子1の外形と同じ略正方形の形状を有しており、配線電極141の上面の一部に略矩形の開口部19pを有し、配線電極149の上面の一部に円形及び半円形の合計4つの開口部19nを有している。
開口部19p内には金属バンプ18pが設けられ、開口部19n内には金属バンプ18nが設けられている。また、支持部材19の上面には、外部接続用電極20n,20pが設けられており、支持部材19の上面が実装面となっている。
支持部材19は、例えば、樹脂材料を用いて形成することができる。樹脂材料としては、当分野で公知の材料を用いることができ、例えば、エポキシ樹脂、シリコーン樹脂などを用いることができる。
また、前記した樹脂材料に、例えば、TiO,Al,ZrO,MgOなどの光反射性物質を含有させて光反射性を付与してもよく、カーボンブラックなどを含有させて熱伝導性を高めるようにしてもよい。
(外部接続用電極)
外部接続用電極20n,20pは、図3Gにおいて斜線のハッチングを施して示すように、支持部材19の上面に、それぞれ略長方形に設けられており、発光素子1に外部電源を接続するための端子である。外部接続用電極20n,20pは、それぞれ金属バンプ18n,18pの上面と接触して電気的に接続されている。
外部接続用電極20n,20pとしては、Cu、Au、Niなどの金属を用いることができる。また、外部接続用電極20n,20pを複数種類の金属を用いた積層構造としてもよい。外部接続用電極20n,20pは、腐食防止及びAu−Sn共晶半田などのAu合金系の接着部材を用いた実装基板との接合性を高めるために、少なくとも最上層をAuで形成することが好ましい。
(変形例)
発光セル10の形状は、長方形に限定されず、正方形や六角形などの多角形、円形、楕円形などであってもよい。また、発光セル10の個数は8個に限定されず、2個以上であればよい。また、発光セル10は、全てが直列に接続されるものに限定されず、2個以上の直列接続が1つ以上あればよく、並列接続が含まれていてもよい。
<第2実施形態>
[発光装置の構成]
次に、図4A〜図6Hを参照して、第2実施形態に係る発光素子の構成について説明する。
なお、図6A〜図6Hは、第1実施形態の説明で用いた図3A〜図3Gに相当し、発光素子の積層構造を説明するために、下層側から順次に積層した状態を示している。図6A〜図6Hは平面図であるが、便宜的に各図における最上層にハッチングを施しており、第1実施形態と同種の部材には、同種のハッチングを施している。
第2実施形態に係る発光素子1Aは、上面視において、8つの横長の発光セル101〜108を有している。8つの発光セル101〜108は、図5に等価回路を示したように、光反射性電極13及び配線電極142〜148を介して、電気的に直列に接続されている。
図6Aに示すように、発光素子1Aは、第1実施形態に係る発光素子1とは、発光セル101〜108が区画される向きが異なり、それぞれが横長に区画されている。また、発光素子1Aは、発光素子1とは、n側半導体層12nとコンタクトするための第1露出部12bの配置箇所が異なっている。
また、図6Bに示すように、光反射性電極13が、各発光セル101〜108のp側半導体層12pの上面の略全領域に設けられている。
図6Cに示すように、本実施形態では、第1絶縁層16は、配線電極141〜149と接続するための開口部16n,16pが、前記した直列接続に適した位置に設けられている。具体的には、左列に配置されている発光セル101〜104において、開口部16nが設けられている第1露出部12bの配置位置に対して、その下方に開口部16pが設けられている。また、右列に配置されている発光セル105〜108において、開口部16nが設けられている第1露出部12bの配置位置に対して、その上方に開口部16pが設けられている。
図6Dに示すように、配線電極141は、発光セル101のp側半導体層12pと電気的に接続され、配線電極149は、発光セル108のn側半導体層12nと電気的に接続され、それぞれが直列回路の端部となっている。また、左列に配列される発光セル101〜104は、配線電極142〜144によって、下から上に向かって順次に接続されている。更に左列上端の発光セル104と右列上端の発光セル105とは、配線電極145によって接続され、右列に配列される発光セル105〜108は、配線電極146〜148によって上から下に向かって順次に接続されている。
本実施形態では、配線電極142〜148は、溝部12dを跨ぐように設けられているが、縦方向に延伸する溝部12dと、横方向に延伸する溝部12dとが交差する部位である発光セル101〜108の角部を跨ぐようには設けられていない。
また、光反射性金属層151は、上面視において、縦方向に延伸する溝部12dに沿って、当該溝部12d及びその近傍を被覆するように設けられている。
図6E及び図4Cに示すように、第2絶縁層17は、配線電極141上に開口部17pを有し、配線電極149上に開口部17nを有し、配線電極141〜149、光反射性金属層151及び第1絶縁層16を被覆するように設けられている。
図6Fにおいて、右上がりの斜線のハッチングを施して示すように、金属バンプ18pの下層部であるシード層18aは、第2絶縁層17の開口部17pにおいて配線電極141と電気的に接続されているとともに、第2絶縁層17の上面の広い範囲に延在するように設けられている。また、金属バンプ18nの下層部であるシード層18aは、第2絶縁層17の開口部17nにおいて配線電極149と電気的に接続されているとともに、第2絶縁層17の上面の広い範囲に延在するように設けられている。金属バンプ18p,18nのシード層18aは、溝部12d上に設けられる配線電極141〜149の端部上を避けて、それぞれ発光素子1Aの左半分及び右半分の広い領域を被覆するように、互いに離間して設けられている。
このように、シード層18aを広い範囲に延在するように設けることで、発光素子1Aが発する熱の放熱性を向上することができる。また、シード層18aを広範囲に設けることで、発光素子1Aの上面側からの漏れ光を、更に低減することができる。
図6Gに示すように、支持部材19が、p側のシード層18a上の一部の領域に開口部19pを有し、n側のシード層18a上の一部の領域に開口部19nを有し、シード層18aの他の領域及び第2絶縁層17を被覆するように設けられている。また、開口部19p,19nには、それぞれの極性に対応する金属バンプ18p,18nの上層部であるメッキ層18bが設けられている。
なお、本実施形態では、メッキ層18bが設けられる開口部19p,19nは、上面視において、第2絶縁層17の開口部17p,17nの内側の領域に設けられている。また、メッキ層18bは、開口部17p,17nと略同じ領域、又は開口部17p,17nよりも広い領域に設けるようにしてもよい。
図6Hに示すように、外部接続用電極20p,20nは、支持部材19上において、左右の領域に、互いに離間して設けられている。外部接続用電極20pは、金属バンプ18pを介して配線電極141と電気的に接続され、外部接続用電極20nは、金属バンプ18nを介して配線電極149と電気的に接続されている。
本実施形態では、上面視において、シード層18aが設けられる領域に、溝部12d上に設けられる配線電極141〜149の端部が配置されていない。
ここで、シード層18aを、配線電極141〜149の端部の内で、特に溝部12d上に設けられた配線電極141〜149の端部が配置されている領域を避けて配置することが好ましい理由について説明する。
配線電極141〜149の端部、特に溝部12d上に設けられた配線電極141〜149の端部にバリ状の突起が形成され易い傾向があることが分かっている。段差がある表面にフォトリソグラフィ法により金属膜を形成する際に、露光時の焦点深度や斜面での光の反射などの影響ある。このため、平坦面上に形成する場合と比較して、段差の角及び溝部12dの底面に形成する場合には所望の形状が得られ難く、バリ状の突起が形成される。このようにして形成されるバリ状の突起は、配線電極141〜149の上面側に設けられる第2絶縁層17により被覆できず、バリ状の突起が第2絶縁層17を貫通した状態になるおそれがある。
なお、配線電極141〜149と同様の方法で形成される光反射性金属層151においても、バリ状の突起の発生のし易さは同じであるため、シード層18aを溝部12d上に設けられる光反射性金属層151の端部上を避けて設けることが好ましい。
一方、発光素子1Aの積層構造として、配線電極141〜149の上層には、第2絶縁層17を介して、金属バンプ18p,18nが設けられる。更に、本実施形態では、金属バンプ18p,18nの下層部であるシード層18aが、第2絶縁層17の上面の広い範囲に延在するように設けられる。
従って、特に溝部12d上に設けられる配線電極141〜149の端部を被覆するようにシード層18aを設けると、バリ状の突起が第2絶縁層17を貫通した状態となり易いため、配線電極141〜149とシード層18aとが短絡するおそれがある。
本実施形態では、シード層18aを、溝部12d上に設けられる配線電極141〜149の端部上を避けて配置しているため、シード層18aと配線電極141〜149との短絡が発生するおそれが抑制されている。
また、本実施形態では、上面視において、シード層18aが溝部12d上に設けられる光反射性金属層151の端部が配置される領域と重ならない領域に配置されている。このため、p側及びn側のシード層18a同士が、光反射性金属層151を介して、短絡することも防止されている。
なお、第1実施形態に係る発光素子1では、発光セル101〜108を上下に2列に配置して配線電極141〜149でジグザグに接続しているのに対して、第2実施形態に係る発光素子1Aでは、発光セル101〜108を左右に2列に配置して配線電極141〜149によって直線的に接続している。このため、発光素子1Aの方が、発光素子1よりも、配線電極141〜149のなかで、互いに近傍に配置されている配線電極間において電位差の高い組み合わせが生じている。例えば、発光素子1において、配線電極141と配線電極145との間の電位差、及び、配線電極145と配線電極149との間の電位差が最大である。発光セル1個当たりの電位差を、例えば3Vとすると、この最大電位差は12Vである。これに対して、発光素子1Aにおいて、配線電極141と配線電極149とが互いに最近傍に配置されており、これらの電極間の電位差は24Vである。従って、配線電極141〜149の配置は、電極材料のマイグレーション防止の観点からは、発光素子1の方が好ましい。
ここで、放熱性を高めるために、シード層18aを広い範囲に延在して配置する場合について考える。発光素子1Aと同様に、発光素子1において、外部接続用電極20p,20nと略同じ範囲にシード層18aを配置すると、溝部12d上に設けられる配線電極141〜149の端部上にシード層18aが配置される。このため、溝部12d上に設けられる配線電極141〜149の端部及び溝部12d上に設けられる光反射性金属層151,153の端部にバリ状の突起が形成され、当該バリ状の突起が、第2絶縁層17を貫通してシード層18aと短絡するおそれが高くなる。つまり、放熱性の向上や漏れ光の低減のために、シード層18aを広い範囲に配置する場合には、配線電極141〜149の配置は、発光素子1Aの方が好ましい。
以上より、電極材料のマイグレーション防止、放熱性の向上や漏れ光の低減、及び各導電性部材間の短絡の起こり難さ、などの度合を勘案して、発光セル、配線電極、光反射性金属層、及びシード層の配置を定めることが好ましい。
以上、本発明に係る発光素子について、発明を実施するための形態により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変などしたものも本発明の趣旨に含まれることはいうまでもない。
本発明の実施形態に係る発光素子は、液晶ディスプレイのバックライト光源、各種照明器具、大型ディスプレイなど、種々の光源に利用することができる。
1,1A 発光素子
101〜108 発光セル(半導体発光セル)
11 基板
12 半導体積層体
12n n側半導体層
12a 活性層
12p p側半導体層
12b 第1露出部
12c 第2露出部
12d 溝部
13 光反射性電極
141〜149 配線電極
151〜153 光反射性金属層
16 第1絶縁層
16n,16p 開口部
17 第2絶縁層
17n,17p 開口部
18n,18p 金属バンプ
18a シード層(配線電極と電気的に接続される金属層)
18b メッキ層
19 支持部材
19n,19p 開口部
20n,20p 外部接続用電極

Claims (7)

  1. 基板と、
    前記基板の上面側に設けられ、互いに電気的に独立した複数の半導体発光セルと、
    前記複数の半導体発光セルそれぞれの上面に設けられた光反射性電極と、
    前記半導体発光セルの側面及びその間と、前記光反射性電極の側面及び上面の一部と、を連続して被覆する第1絶縁層と、
    前記複数の半導体発光セルを電気的に直列接続し、前記半導体発光セルの側面及びその間を前記第1絶縁層を介して被覆する配線電極と、
    隣り合う二つの前記半導体発光セルの側面及びその間を前記第1絶縁層を介して被覆し、前記半導体発光セルと電気的に接続されていない光反射性金属層と、
    前記配線電極、前記光反射性金属層及び前記第1絶縁層を被覆する第2絶縁層と、
    前記第2絶縁層上に設けられ、前記配線電極と電気的に接続される金属層と、を備え、
    前記光反射性金属層の一部は、前記隣り合う二つの半導体発光セルの上面に設けられたそれぞれの光反射性電極の上面の一部を前記第1絶縁層を介して被覆しており、
    前記配線電極と電気的に接続される金属層は、上面視において、前記光反射性電極、前記配線電極及び前記光反射性金属層が設けられていない領域を少なくとも被覆している発光素子。
  2. 基板と、
    前記基板の上面側に設けられ、互いに電気的に独立した複数の半導体発光セルと、
    前記複数の半導体発光セルそれぞれの上面に設けられた光反射性電極と、
    前記半導体発光セルの側面及びその間と、前記光反射性電極の側面及び上面の一部と、を連続して被覆する第1絶縁層と、
    前記複数の半導体発光セルを電気的に直列接続し、前記半導体発光セルの側面及びその間を前記第1絶縁層を介して被覆する配線電極と、
    隣り合う二つの前記半導体発光セルの側面及びその間を前記第1絶縁層を介して被覆し、前記半導体発光セルと電気的に接続されていない光反射性金属層と、を備え、
    前記光反射性金属層の一部は、前記隣り合う二つの半導体発光セルの上面に設けられたそれぞれの光反射性電極の上面の一部を前記第1絶縁層を介して被覆しており、
    前記光反射性金属層は、上面視において前記配線電極と重なり合っていない発光素子。
  3. 前記半導体発光セルは、前記基板の上面側に2行以上2列以上で配置され、
    前記配線電極は、各列において2以上の前記半導体発光セルを電気的に接続するとともに、隣り合う2列の同じ側の端部に配置された2つの前記半導体発光セルを電気的に接続し、
    前記光反射性金属層は、隣り合う2行に配置された4つの前記半導体発光セルの側面を連続して被覆している請求項1又は請求項2に記載の発光素子。
  4. 前記光反射性電極は、Ag又はAg合金からなる金属層を有する請求項1乃至請求項3の何れか一項に記載の発光素子。
  5. 前記配線電極及び前記光反射性金属層は、Al又はAl合金からなる金属層を有する請求項1乃至請求項4の何れか一項に記載の発光素子。
  6. 前記基板の下面から光が取り出される請求項1乃至請求項5の何れか一項に記載の発光素子。
  7. 前記配線電極と電気的に接続される金属層は、前記第2絶縁層と接触して設けられるAl、Ag、Al合金又はAg合金からなる金属層を有する請求項1に記載の発光素子。
JP2016131024A 2015-12-25 2016-06-30 発光素子 Active JP6354799B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/388,507 US9929316B2 (en) 2015-12-25 2016-12-22 Light emitting element
CN201611198485.5A CN107026185B (zh) 2015-12-25 2016-12-22 发光元件
EP16206387.9A EP3185293B1 (en) 2015-12-25 2016-12-22 Light emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015254098 2015-12-25
JP2015254098 2015-12-25

Publications (2)

Publication Number Publication Date
JP2017120874A JP2017120874A (ja) 2017-07-06
JP6354799B2 true JP6354799B2 (ja) 2018-07-11

Family

ID=59272531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016131024A Active JP6354799B2 (ja) 2015-12-25 2016-06-30 発光素子

Country Status (2)

Country Link
JP (1) JP6354799B2 (ja)
CN (1) CN107026185B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7014973B2 (ja) * 2019-08-28 2022-02-02 日亜化学工業株式会社 発光装置
CN113363366B (zh) 2020-03-06 2024-04-19 隆达电子股份有限公司 发光元件
JP7319551B2 (ja) * 2020-03-31 2023-08-02 日亜化学工業株式会社 発光装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712890B1 (ko) * 2005-11-30 2007-05-02 서울옵토디바이스주식회사 발광소자와 그 제조방법
KR101115535B1 (ko) * 2006-06-30 2012-03-08 서울옵토디바이스주식회사 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및그 제조방법
TW201027811A (en) * 2009-01-12 2010-07-16 Ubilux Optoelectronics Corp LED and its manufacturing method
KR101601624B1 (ko) * 2010-02-19 2016-03-09 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
JP2012204373A (ja) * 2011-03-23 2012-10-22 Toyoda Gosei Co Ltd 半導体発光素子
KR20130021300A (ko) * 2011-08-22 2013-03-05 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 라이트 유닛
US9318530B2 (en) * 2012-08-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array and method for manufacturing same
KR101956101B1 (ko) * 2012-09-06 2019-03-11 엘지이노텍 주식회사 발광소자
CN111223973B (zh) * 2012-09-07 2023-08-22 首尔伟傲世有限公司 发光二极管阵列
JP5368620B1 (ja) * 2012-11-22 2013-12-18 株式会社東芝 半導体発光素子及びその製造方法
JP6287317B2 (ja) * 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子
CN104576874B (zh) * 2013-10-22 2018-01-09 泰谷光电科技股份有限公司 一种覆晶式发光二极管结构

Also Published As

Publication number Publication date
CN107026185A (zh) 2017-08-08
JP2017120874A (ja) 2017-07-06
CN107026185B (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
EP3185293B1 (en) Light emitting element
JP6717324B2 (ja) 発光素子
JP6855787B2 (ja) 発光素子
JP2017059737A (ja) 発光素子及び発光装置
JP6354799B2 (ja) 発光素子
US20140185294A1 (en) Light emitting device
JP5991065B2 (ja) 発光装置
JP5850036B2 (ja) 発光装置
US20130240923A1 (en) High brightness light emitting diode structure and the manufacturing method thereof
US10937929B2 (en) Semiconductor unit, semiconductor device, light-emitting apparatus, display apparatus, and method of manufacturing semiconductor device
JP6601243B2 (ja) 発光素子及びその製造方法
TW201405889A (zh) 發光二極體元件
KR20100026759A (ko) 발광 소자 패키지
JP6016014B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
JP5950257B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
JP2016219787A (ja) 発光素子
US10797210B2 (en) Light emitting device having reduced thickness and increased light-reflectivity
US20100148185A1 (en) Flip-chip light-emitting diode device
JP2013110179A (ja) 半導体発光装置
US12021172B2 (en) Light-emitting element and image displaying apparatus
JP6331906B2 (ja) 発光素子
JP6064415B2 (ja) 発光装置
US10565905B2 (en) Light-emission unit and display
JP2017188653A (ja) 発光装置
KR20170052900A (ko) 고효율 발광 소자

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180528

R150 Certificate of patent or registration of utility model

Ref document number: 6354799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250