JP7209339B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP7209339B2
JP7209339B2 JP2018564788A JP2018564788A JP7209339B2 JP 7209339 B2 JP7209339 B2 JP 7209339B2 JP 2018564788 A JP2018564788 A JP 2018564788A JP 2018564788 A JP2018564788 A JP 2018564788A JP 7209339 B2 JP7209339 B2 JP 7209339B2
Authority
JP
Japan
Prior art keywords
layer
recess
electrode
reflective layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018564788A
Other languages
English (en)
Other versions
JP2019522360A (ja
Inventor
パク，スイク
ソン，ヨンジュン
イ，ヨンキョン
キム，ミンスン
Original Assignee
スージョウ レキン セミコンダクター カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160072797A external-priority patent/KR102502331B1/ko
Priority claimed from KR1020160083059A external-priority patent/KR102521625B1/ko
Application filed by スージョウ レキン セミコンダクター カンパニー リミテッド filed Critical スージョウ レキン セミコンダクター カンパニー リミテッド
Publication of JP2019522360A publication Critical patent/JP2019522360A/ja
Application granted granted Critical
Publication of JP7209339B2 publication Critical patent/JP7209339B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

実施例は半導体素子に関するものてあって、より詳細には光抽出効率が向上した半導体素子に関するものである。
ＧａＮ、ＡｌＧａＮなどの化合物を含む発光素子は、広くて調整が容易なバンドギャップエネルギーを有するなどの多くの長所を有しているため、発光素子、受光素子および各種ダイオードなどで多様に使用され得る。
特に、半導体の３－５族または２－６族化合物半導体物質を利用した発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やレーザーダイオード（Ｌａｓｅｒ Ｄｉｏｄｅ）のような発光素子は、薄膜成長技術および素子材料の開発により赤色、緑色、青色および紫外線などの多様な色を具現することができ、蛍光物質を利用したり色を組み合わせることによって効率のよい白色光線の具現も可能であり、蛍光灯、白熱灯などの既存の光源と比べて低消費電力、半永久的な寿命、迅速な応答速度、安全性、環境親和性の長所を有する。
それだけでなく、光検出器や太陽電池のような受光素子も半導体の３－５族または２－６族化合物半導体物質を利用して製作する場合、素子材料の開発により多様な波長領域の光を吸収して光電流を生成することによって、ガンマ線からラジオ波長領域までの多様な波長領域の光を利用することができる。また迅速な応答速度、安全性、環境親和性および素子材料の容易な調節の長所を有しているため、電力制御または超高周波回路や通信用モジュールにも容易に利用することができる。
したがって、発光素子は、光通信手段の送信モジュール、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）表示装置のバックライトを構成する冷陰極管（ＣＣＦＬ：Ｃｏｌｄ Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ｌａｍｐ）を代替できる発光ダイオードバックライト、蛍光灯や白熱電球を代替できる白色発光ダイオード照明装置、自動車ヘッドライトおよび信号灯およびＧａｓや火災を感知するセンサなどにまで応用が拡大している。また、半導体素子は高周波応用回路やその他電力制御装置、通信用モジュールにまでその応用が拡大され得る。
特に、紫外線波長領域の光を放出する発光素子は硬化作用や殺菌作用をするため、硬化用、医療用および殺菌用として使用され得る。
従来の半導体素子は、基板上に第１導電型半導体層と活性層および第２導電型半導体層を含む発光構造物が配置され、前記第１導電型半導体層上に第１電極が配置され、第２導電型半導体層上に第２電極が配置され得る。
半導体素子の活性層で発生した光が、活性層の上部方向の他にも側面と下部方向に進行され得る。したがって、半導体素子から放出された光が側面方向に進行すると、進行経路が増加するか発光構造物の内部で吸収されて光抽出効率が低下する問題がある。
実施例は発光素子の光抽出効率を向上させることができる。
実施例は第１導電型半導体層と活性層および第２導電型半導体層を含み、前記第２導電型半導体層から前記活性層を貫通して前記第１導電型半導体層まで延びる第１リセスおよび第２リセスを含む発光構造物；前記第１リセスで前記第１導電型半導体層と接触する第１電極；第２導電型半導体層と接触する第２電極；および前記第２リセスに形成された反射層で構成され、前記第２リセスは前記第２導電型半導体層の底面に配置されたオープンされた下部、前記第１導電型半導体層に配置された上部、および前記下部から前記上部に延びる側面部を有し、前記反射層は前記第２リセスの内部に配置された反射部、および前記第２リセスの下部から延びて前記第２電極と接触する延長部を含む半導体素子を提供する。
前記反射層の反射部は、前記第２リセスの下部から前記第２リセスの側面部に沿って前記第２リセスの上部まで形成され、前記第２リセスの下部と前記第２導電型半導体層の底面は同一平面からなり、前記第２リセスの下部から前記第２リセスの上部方向に所定の高さを有することができる。
反射層の底面で幅は、前記反射層の高さより１．５倍～２８倍であり得る。
反射層は、前記第１導電型半導体層と対応する第１部分と前記第２導電型半導体層と対応する第２部分を含み、前記第１部分の側面の傾きと前記第２部分の側面の傾きが互いに異なり得る。
第１部分の側面が底面に対してなす角度は、前記第２部分の側面が前記底面に対してなす角度より小さくてもよい。
反射層の上部面は扁平であるか曲率を有することができる。
反射層は、前記第２導電型半導体層と電気的に連結され得る。
他の実施例は、第１導電型半導体層と活性層および第２導電型半導体層を含み、前記第２導電型半導体層から前記活性層および前記第１導電型半導体層の一部の領域まで形成された複数個の第１リセスと複数個の第２リセスを含み、紫外線波長領域の光を放出する発光構造物；前記複数個の第１リセスで露出された第１導電型半導体層の底面に配置された第１電極；前記第１リセスで既設定される境界領域；前記第２導電型半導体層の底面に配置された第２電極；および前記複数個の第２リセスで、前記第１導電型半導体層の一部と前記活性層に対応する高さに配置される反射層を含み、前記複数個の第１リセス領域の既設定された境界領域の間に配置される低電流密度領域を含み、前記反射層は低電流密度領域に配置される半導体素子を提供することができる。
反射層の水平方向の断面はハニカム（ｈｏｎｅｙｃｏｍｂ）の形状であり得る。
既設定された値はＩ０の３０％～４０％であり、前記Ｉ０は前記第１電極と接触する第１導電型半導体層での電流密度であり得る。
第１電極の周りで電流密度が既設定された値の領域を境界領域といい、前記反射層の断面は前記境界領域の断面に外接して配置され得る。
低電流密度領域が互いに延びて配置され、低電流密度領域に反射層が配置されて、互いに延びた構造の反射層を含むことができる。
反射層は、前記第１リセスを囲んで配置され得る。
第１リセスと前記第２リセスの高さは同じであり得る。
第１リセスの幅は前記第２リセスの幅より大きくてもよい。
第２食刻領域の側面は底面に対して２０度～４０度の傾斜を有することができる。
反射層は、前記第２食刻領域の上部面と側面および底面に対応する高さに配置され得る。
さらに他の実施例は、第１導電型半導体層と活性層および第２導電型半導体層を含み、前記第２導電型半導体層から前記活性層および前記第１導電型半導体層の一部の領域まで形成された複数個の第１食刻領域を含み、紫外線波長領域の光を放出する発光構造物；前記複数個の第１食刻領域で露出された第１導電型半導体層上に配置された第１電極；前記第２導電型半導体層上に配置された第２電極；および前記第１電極の周辺領域で、前記第１導電型半導体層から活性層および第２導電型半導体層に配置される反射層を含み、前記反射層は電流密度が既設定された値以下の領域に配置される半導体素子を提供する。
既設定された値はＩ０の３０％～４０％であり、前記Ｉ０は前記第１電極と接触する第１導電型半導体層での電流密度であり得る。
第１電極の周りで電流密度が既設定された値の領域を境界領域といい、前記反射層の断面は前記境界領域の断面に内接するか外接して配置され得る。
実施例に係る半導体素子は、それぞれの第１リセスに第１電極が配置されて電子が供給され、第１リセスの間の第２リセスに反射層が配置されるが、特に反射層の配置および形状が活性層から放出された光の反射に最適化されて、半導体素子が発光素子の場合に特に光抽出効率が向上し得る。
本発明の多様かつ有益な長所と効果は前述した内容に限定されず、本発明の具体的な実施形態を説明する過程においてより容易に理解できるはずである。
半導体素子の一実施例の平面図。 図１の半導体素子のＩ－Ｉ’方向の断面図。 図２の一部分を詳細に示した図面。 図２の一部分を詳細に示した図面。 図２の一部分を詳細に示した図面。 図２の平面図で反射層の配置を示した図面。 図２の第１リセスと第２リセスと反射層の配置を詳細に示した図面。 反射層の形状を示した図面。 反射層の形状を示した図面。 反射層の形状を示した図面。 反射層の他の配置を示した図面。 本発明の他の実施例に係る半導体素子の断面図。 反射層によって光が上向き反射する過程を示す概念図。 図１０のＡ部分の拡大図。 第１リセスと第２リセスの高さの差を説明するための図面。 本発明の一実施例に係る半導体素子の平面図。 半導体素子の電流密度の分布を示す図面。 図１４のＢ部分拡大図。 第１リセスを示す図面。 図１６の変形例。 半導体素子が配置されたパッケージを示した図面。
以下、前記目的を具体的に実現できる本発明の実施例を添付した図面を参照して説明する。
本発明に係る実施例の説明において、各ｅｌｅｍｅｎｔの「上（うえ）または下（した）（ｏｎ ｏｒ ｕｎｄｅｒ）」に形成されるものと記載される場合において、上（うえ）または下（した）（ｏｎ ｏｒ ｕｎｄｅｒ）は二つのｅｌｅｍｅｎｔが互いに直接（ｄｉｒｅｃｔｌｙ）接触するか一つ以上の他のｅｌｅｍｅｎｔが前記両ｅｌｅｍｅｎｔ間に配置されて（ｉｎｄｉｒｅｃｔｌｙ）形成されるものをすべて含む。また「上（うえ）または下（した）（ｏｎ ｏｒ ｕｎｄｅｒ）」と表現される場合、一つのｅｌｅｍｅｎｔを基準として上側方向だけでなく下側方向の意味も含むことができる。
半導体素子は発光素子、受光素子などの各種電子素子を含むことができ、発光素子と受光素子はいずれも第１導電型半導体層と活性層および第２導電型半導体層を含むことができる。
本実施例に係る半導体素子は発光素子であり得る。
発光素子は電子と正孔が再結合することによって光を放出するようになり、この光の波長は物質固有のエネルギーバンドギャップによって決定される。したがって、放出される光は前記物質の組成により異なり得る。
発光構造物がＡｌの組成比が大きいＡｌＧａＮを含むと、紫外線、特に深紫外線波長領域の光を放出することができる。紫外線は例えば１０ナノメートル～４００ナノメートル範囲の波長を有することができ、ＵＶ－Ａ（近紫外線）は例えば３２０ナノメートル～４００ナノメートル範囲の波長を有することができ、ＵＶ－Ｂ（遠紫外線）は２８０ナノメートル～３２０ナノメートル範囲の波長を有することができ、ＵＶ－Ｃ（深紫外線）は１００ナノメートル～２８０ナノメートル範囲の波長を有することができる。
図１は半導体素子の一実施例の平面図、図２は図１の半導体素子の一実施例のＩ－Ｉ’方向の断面図、図３～図５は図２の一部分を詳細に示した図面である。
図１で半導体素子は、第１電極２４２と第１リセス２２８の間の低電流密度領域（Ｌｏｗ Ｃｕｒｒｅｎｔ Ｄｅｎｓｉｔｙ Ｒｅｇｉｏｎ、Ｒ１）に反射層２３５が配置されており、低電流密度領域は第１電極２４２から距離ｒ０だけ離隔され得る。半導体素子で第１電極とリセスからなる構造物は、実際にはより多くの個数で構成され得、電流密度を考慮して設計が可能であるため個数は限定しない。第１電極の電流密度を考慮して配置することによって低電流密度領域を設計し、それぞれの低電流密度領域の間に反射層を配置することができる。
本実施例に係る半導体素子２００は、第１導電型半導体層２２２と活性層２２４および第２導電型半導体層２２６を含む半導体構造物２２０と、第１導電型半導体層２２２と接触する第１電極２４２および第２導電型半導体層２２６と接触する第２電極２４６を含むことができる。
第２導電型半導体層２２６から活性層２２４および第１導電型半導体層２２６の一部の領域まで第１リセスが備えられて第１導電型半導体層２２２が露出する領域が複数個存在するが、第１リセス２２８と第２リセス２２７とに区分することができる。第１リセス２２８と第２リセス２２７の断面は、例えば円形、多角形、楕円形などであるが必ずしもこれに限定されない。第２リセス２２７は第１リセス２２８の周りに配置され得るが、図６等を参照して後述する。
第１リセス２２８で露出された第１導電型半導体層２２２上に第１電極２４２が配置され、第１リセス２２８と第２リセス２２７の間の第２導電型半導体層２２６の底面には第２電極２４６が配置され得る。そして、第２リセス２２７には反射層２３５が挿入されて配置され得る。反射層２３５の一部分は第２リセス２２７の外部領域に延びて配置され得、図３等を参照して後述する。
反射層２３５の一部は活性層２２４と対応する高さおよび第１導電型半導体層２２２の一部に対応する高さに配置され得る。すなわち、反射層２３５の上部面は活性層２２４より高く配置され得る。
発光構造物２２０内にアルミニウム（Ａｌ）が多く含まれると、発光構造物２２０内で電流拡散特性が低下され得る。したがって、実施例は電流密度が弱い領域の発光構造物２２０を食刻して除去し、反射層２３５を形成することができる。反射層２３５は活性層でＴＭモードで発光して水平方向に進行する光の経路を上部に変更することができる。したがって、反射層２３５は発光構造物内で光の吸収を減らし、半導体素子の指向角を調節し、光抽出効率を向上させることができる。
反射層２３５は導電性物質で形成され得、例えば金属で形成され得、例えば反射層２３５がアルミニウムからなり、活性層２２４から紫外線波長領域の光が放出される時、反射層２３５の厚さが５０ナノメートル以上であれば紫外線波長領域の光を８０％以上反射するのに充分であり得る。
特にＵＶ－ＢやＵＶ－Ｃ波長領域の光を放出する半導体素子２００は、ＡｌＧａＮを基盤として発光構造物２２０が成長して、青色波長領域の光を放出する発光素子と比べてＴＭモードの発光が増加し得る。ＴＭモード発光とは、活性層で生成される光が殆ど発光構造物２２０の成長方向と垂直な方向（図２の水平方向）に発光するものと定義することができる。
反射層２３５は、活性層２２４から側面方向に進行する光を反射して光の進行方向を変更し光の経路を短縮させて、発光構造物２２０内で光の再吸収を減らすことができる。
第１導電型半導体層２２２はＩＩＩ－ＶＩ族、ＩＩ－Ｖ族などの化合物半導体で具現され得、第１導電型ドーパントがドーピングされ得る。第１導電型半導体層２２２は、ＡｌｘＩｎｙＧａ（１－ｘ－ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体物質、ＡｌＧａＮ、ＧａＮ、ＩｎＡｌＧａＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰのうちいずれか一つ以上に成長することができる。
第１導電型半導体層２２２がｎ型半導体層である場合、第１導電型ドーパントはＳｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅなどのようなｎ型ドーパントを含むことができる。第１導電型半導体層２２２は単層または多層に成長され得、これに限定しはしない。
活性層２２４は単一井戸構造、多重井戸構造、単一量子井戸構造、多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造、量子ドット構造または量子細線構造のうちいずれか一つを含むことができる。
活性層２２４はＩＩＩ－ＶＩ族元素の化合物半導体材料を利用して井戸層と障壁層、例えばＡｌＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＩｎＧａＮ、ＡｌＧａＮ／ＧａＮ、ＩｎＡｌＧａＮ／ＧａＮ、ＧａＡｓ（ＩｎＧａＡｓ）、／ＡｌＧａＡｓ、ＧａＰ（ＩｎＧａＰ）／ＡｌＧａＰのうちいずれか一つ以上のペア構造で形成され得るがこれに限定されはしない。井戸層は障壁層のエネルギーバンドギャップより小さいエネルギーバンドギャップを有する物質で形成され得る。
第２導電型半導体層２２６はＩＩＩ－ＩＶ族、ＩＩ－Ｖ族などの化合物半導体で具現され得、第２導電型ドーパントがドーピングされ得る。第２導電型半導体層２２６は例えば、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体物質、ＡｌＧａＮ、ＧａＮ、ＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰのうちいずれか一つ以上で形成され得る。
第２導電型半導体層２２６がＡｌＧａＮで形成される場合、ＡｌＧａＮは低い電気電導度によって正孔の注入が円滑でないこともあり得るが、相対的に電気電導度が優秀なＧａＮを第２導電型半導体層２２６の底面に配置してこのような問題点を解決することができる。
第２導電型半導体層２２６がｐ型半導体層である場合、第２導電型ドーパントはＭｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどのようなｐ型ドーパントであり得る。第２導電型半導体層２２６は単層または多層で形成され得、これに限定しはしない。
第１導電型半導体層２２２の上部表面は凹凸が形成され得るが、発光素子２００から放出される光の抽出効率を向上させることができる。第１導電型半導体層２２２から活性層２２４と電子遮断層および第２導電型半導体層２２６に行くほど幅が広くなり得るが、食刻工程で発光構造物２２０の下部構造物の幅がより広く食刻され得るためである。
発光構造物２２０の高さｈ２１は例えば２～３マイクロメートルであり得る。紫外線を発光する発光構造物２２０の場合、青色波長より波長が短い短波長の光の抽出効率を高めるために、上部表面の凹凸の深さは３，０００オングストローム～８，０００オングストロームであり得、平均５，０００オングストローム程度の深さを有することができる。
第２電極２４６の下部面と側面のうち少なくとも一部を囲んで第２導電型半導体層２２６の底面には第２導電層（ｃａｐｐｉｎｇ ｌａｙｅｒ、２５０）が配置され得る。第２導電層２５０は導電性物質で形成され得、例えば金属で形成され得、詳細には第２導電層２５０はクロム（Ｃｒ）、アルミニウム（Ａｌ）、チタニウム（Ｔｉ）、金（Ａｕ）およびニッケル（Ｎｉ）で構成される群から選択される少なくとも一つの物質およびこれらの合金で構成され得る。
第２導電層２５０は第２電極２４６を第２電極パッド２６６と電気的に連結し、第２電極２４６と反射層２３５を囲んで支持して安定性を確保することができる。第２導電層２５０は反射率が優秀な金属で形成されて光を反射することもできる。したがって、前記反射層２３５を第１反射層といい、第２導電層２５０を第２反射層と定義することもできる。
発光構造物２２０の下部面と第１リセス２２８と第２リセス２２７の形状に沿って第１導電層２６５と接合層２６０が配置され得る。
第１導電層２６５は複数個の第１電極２４２を電気的に連結することができる。第１導電層２６５は反射率が優秀な物質で形成され得、例えばアルミニウム（Ａｌ）で形成され得、紫外線波長領域では例えば５００オングストローム以上の厚さで具備されないと８０％以上の光反射率を確保することができない。
接合層２６０は、第１導電層２６５を下部の支持基板２７０とＮｉ、Ｓｎ、Ａｕなどが混在された領域を含むディフュージョン（ｄｉｆｆｕｓｉｏｎ）ボンディングまたは共晶（ｅｕｔｅｃｔｉｃ）ボンディングする領域を含む領域であり得る。
接合層２６０は導電性材料で形成され得、例えば、金（Ａｕ）、錫（Ｓｎ）、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、銀（Ａｇ）、ニッケル（Ｎｉ）および銅（Ｃｕ）で構成される群から選択される物質またはこれらの合金で形成することができる。
第１導電層２６５と接合層２６０の間には拡散防止層（Ｄｉｆｆｕｓｉｏｎ Ｂａｒｒｉｅｒ Ｌａｙｅｒ、図示されず）が配置され得るが、拡散防止層は例えばチタニウム／ニッケル／チタニウム／ニッケルの多層構造を有することができる。
支持基板２７０は導電性物質で形成され得、例えば、金属または半導体物質で形成され得る。したがって、電流は支持基板２７０、接合層２６０、第１導電層２６５、および複数個の第１電極２４２を通じて第１導電型半導体層２２２に注入され得る。また、支持基板２７０は発光素子の作動時に発生する熱を十分に発散させるために、熱電導度が高い物質で形成され得る。
支持基板２７０は、シリコン（Ｓｉ）、モリブデン（Ｍｏ）、シリコン（Ｓｉ）、タングステン（Ｗ）、銅（Ｃｕ）およびアルミニウム（Ａｌ）で構成される群から選択される物質またはこれらの合金で構成され得、また、金（Ａｕ）、銅合金（Ｃｕ Ａｌｌｏｙ）、ニッケル（Ｎｉ）、銅－タングステン（Ｃｕ－Ｗ）、キャリアウェハー（例：ＧａＮ、Ｓｉ、Ｇｅ、ＧａＡｓ、ＺｎＯ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅ、Ｇａ２Ｏ３等）等を選択的に含むことができる。
半導体素子２００の一側角領域には第２電極パッド２６６が配置され得る。第２電極パッド２６６は導電性材料で形成され得、金属で形成され得、単層または多層構造を有することができ、詳細にはＴｉ（チタニウム）／Ｎｉ（ニッケル）／Ｔｉ／Ｎｉ／Ｔｉ／Ａｕ（金）の構造を有してもよい。
第２電極パッド２６６は中央部分が陥没して配置され得るが、陥没した部分を中心としてワイヤー（図示されず）がボンディングされ得るため、接着面積が広くなって第２電極パッド２６６とワイヤーがさらに堅固にボンディングされ得る。
第２電極パッド２６６は光を反射する作用ができるため、第２電極パッド２６６は発光構造物２２０と近いほど光抽出効率が向上され得るが、第２電極パッド２６６と発光構造物２２０が過度に近いと工程マージンの確保が困難であり得る。
第２電極パッド２６６の下部で、第１絶縁層２３１が一部オープン（ｏｐｅｎ）されて第２導電層２５０と第２電極パッド２６６が電気的に連結され得る。発光構造物２２０の上部面と側面にはパッシベーション層２８０が配置されるが、第２電極パッド２６６と隣接した領域で第１絶縁層２３１とパッシベーション層２８０が接触することができる。
第１絶縁層２３１がオープンされて第２電極パッド２６６が第２導電層２５０と接触する部分の幅ｄ２２は、例えば４０～９０マイクロメートル程度であり得る。４０マイクロメートルより小さいと動作電圧が上昇する問題があり、９０マイクロメートルより大きいと第２導電層２５０を外部に露出させないための工程マージンの確保が困難であり得る。第２導電層２５０が第２電極パッド２６６の外側領域に露出すると、素子の信頼性が低下され得る。したがって、好ましくは、幅ｄ２２は第２電極パッド２６６の全体幅の６０％～９５％程度であり得る。
前述した第１絶縁層２３１がオープンされた部分の縁で第２電極パッド２６６の縁に対応する部分の幅ｄ２３は、例えば５～１０マイクロメートルであり得、５マイクロメートルより小さいと工程マージンの確保が難しく、１０マイクロメートル以上であると第２電極パッド２６６が第２導電層２５０と接触する部分の幅ｄ２２が狭くなって動作電圧が上昇する問題を誘発し得る。ワイヤーとの安定したボンディングを考慮すると、第２電極パッド２６６の全体幅は５０～１５０マイクロメートルであり得る。５０マイクロメートルより小さいとワイヤーのボンディングに十分な面積の確保が難しい問題があり、１５０マイクロメーターより大きいと半導体素子の全領域で占める第２電極の面積が広くなるため発光領域が狭くなる問題点がある。
パッシベーション層２８０の厚さは例えば３０００オングストローム程度であり得、発光構造物２２０の側面でパッシベーション層２８０の幅ｄ２１は例えば１０マイクロメートル～３０マイクロメートルであり得る。前述した幅ｄ２１に該当する領域は半導体素子２００の縁のチャネル（ｃｈａｎｎｅｌ）に該当し、ウェハーレベルで発光構造物２２０の成長後に素子単位で分離される領域であり得る。素子単位の分離工程で例えばレーザースクライビングの方法で半導体素子が分離され得、高温で溶融した金属などがパッシベーション層２８０の上部で前記チャネルの上部方向に発光構造物２２０よりも高く、例えば３マイクロ程度の高さまで配置され得る。
図３は反射層隣接領域を詳細に示した図面であり、図４は第２電極の隣接領域を詳細に示した図面、図５は第１電極の隣接領域を詳細に示した図面である。
図３で、第２リセス２２７の内部には反射層２３５が配置されるが、反射層２３５は第２電極と垂直に重なる部分から第２導電型半導体層の底面、第２リセス２２７の下部に配置されたオープンされた領域、第２リセス２２７の下部で第２リセス２２７の上部に延びる側面部および第２リセス２２７の上部に延びて第２電極と全的に連結される延長部を含む。
反射層２３５はクロム（Ｃｒ）、アルミニウム（Ａｌ）、チタニウム（Ｔｉ）、金（Ａｕ）およびニッケル（Ｎｉ）で構成される群から選択される少なくとも一つの物質およびこれらの合金で構成され得る。反射層２３５がアルミニウムからなり、活性層２２４から紫外線波長領域の光が放出される時、反射層２３５の厚さは紫外線波長領域では例えば５００オングストローム以上の厚さで具備されないと８０％以上の光反射率を確保することができない。
例えば反射層２３５は、図２の上部から下部方向にアルミニウム（Ａｌ）とチタニウム（Ｔｉ）と金（Ａｕ）およびチタニウム（Ｔｉ）の層構造を有することができる
発光構造物２２０と反射層２３５の間には第１絶縁層２３１が配置され得、反射層２３５の下部には第２導電層２５０が配置され得る。反射層２３５は第２電極２４６の縁の領域Ｓ１で発光構造物２２０とショットキー接触（ショットキー ｃｏｎｔａｃｔ）することができる。
第２導電層２５０は反射層２３５の下部に配置され、第２電極２４６と接触することができ、反射層の下部と側面を囲むように配置され得る。また、第２導電層は第１リセス２２８の上部から第２導電型半導体層の上部まで延びる第１絶縁層２３１の一部の領域まで延びて配置され得る。したがって、第２電極２４６の縁領域Ｓ２で発光構造物２２０とショットキー接触することができる。領域Ｓ１で反射層２３５と第２導電型半導体層２２６が、領域Ｓ２で第２導電層２５０と第２導電型半導体層２２６とショットキー接触して、第２導電型半導体層２２６に供給される電流の拡散に有利となり得る。
前述したショットキー接触する領域Ｓ１とＳ２の幅はそれぞれ１～２マイクロメートルであり得るが、セルフアライメント（ｓｅｌｆ－ａｌｉｇｎ）工程を通じて前述した幅を確保することができ、反射層２３５と第２導電層２５０の形成時にステップカバレッジ特性がよいため信頼性が向上し得る。
すなわち、図４で第２電極２４６の一側縁の領域Ｓ１で発光構造物２２０と反射層２３５がショットキー接触し、他側縁の領域Ｓ２で発光構造物２２０と第２導電層２５０がショットキー接触することができる。
第２導電層２５０の下部には第２絶縁層２３２が配置され、第２絶縁層２３２の下部には第１導電層２６５が配置され得る。第１導電層２６５は第１リセス２２８で発光する光を上部方向に変更して指向角を制御することができ、光の経路を短縮させて光が発光素子の内部で再吸収される確率を減らすことができる。
第２電極２４６の厚さｔ４４は第１絶縁層２３１の厚さｔ４１の４０％～８０％であり得、例えば２，０００オングストロームであり得、前述したショットキー接触する領域Ｓ１とＳ２で反射層２３５と第２導電層２５０は発光構造物２２０、すなわち第２導電型半導体層２２６方向に突出され得、反射層２３５の突出した部分は第２電極２４６の厚さｔ４４と同じであり得、反射層２３５と第２導電層２５０は突出した部分を有さずに平坦であり得る。
第１絶縁層２３１の厚さｔ４１は第２絶縁層２３２の厚さｔ４２より小さくてもよく、第１絶縁層２３１の厚さｔ４１は３，０００オングストローム～７，０００オングストロームであり得、例えば５，０００オングストロームであり得、第２絶縁層２３２の厚さｔ４２は４，０００オングストローム～１０，０００オングストロームであり得、例えば８，０００オングストロームであり得る。
第１絶縁層２３１の厚さｔ４１と第２絶縁層２３２の厚さｔ４２が前述した範囲より薄いと第１電極２４２と反射層２３５等の電気的な分離のための信頼性が低下され得、前述した範囲より厚いと支持基板２７０が接合層２６０を通じて接合される時に与えられる圧力によって、クラック（ｃｒａｃｋ）やボイド（ｖｏｉｄ）等の欠陥が発生して信頼性が低下され得る。そして、第２導電層２５０の厚さｔ４３は第１絶縁層２３１の厚さｔ４１より厚く第２絶縁層２３２の厚さｔ４２より薄くてもよく、３，０００オングストローム～８，０００オングストロームであり得る。３，０００オングストロームより小さいと供給される電流の拡散が難しいため動作電圧が上昇し得、８，０００オングストロームより大きいとストレスによって半導体素子を構成する各層の間の界面で剥離が発生し得、例えば６，０００オングストロームであり得る。
図４で、第２導電層２５０が第２導電型半導体層２２６とショットキー接触する領域Ｓ２の距離ｄ４３は１～２マイクロメートルであり得、前述した第２導電層２５０が第２導電型半導体層２２６とショットキー接触する領域Ｓ２と隣接する両側の領域で、第１絶縁層２３１は第２導電型半導体層２２６と第１絶縁層２３１の境界面に対してそれぞれ鋭角（θ１、θ２）を有する傾斜面をなすことができる。鋭角を有することによって、下部の支持基板２７０とのボンディング工程時に与えられる圧力によるクラックやボイドなどの欠陥を減らすことができるため、信頼性の低下を防止する効果を有することができる。
前述した領域Ｓ２から第１リセス２２８方向で、第２導電型半導体層２２６の下部面と第１絶縁層２３１が接触する領域の距離ｄ４１は例えば５マイクロメートル～１５マイクロメートルであり得る。そして、前述した傾斜面が鋭角θ４１、θ４２を有するため、第１絶縁層２３１の下部面のうち第２導電層２５０が接触する領域の終端から第２導電型半導体層２２６の下部面の終端に対応する領域までの距離ｄ４２は、例えば４マイクロメートル～８マイクロメートルであり得る。
そして、反射層２３５が第２電極２４６と垂直に重なる領域の水平方向の距離ｄ４４は、前述したショットキー接触領域Ｓ１から第２電極２４６方向に例えば４マイクロメートル～８マイクロメートル以内であり得る。前述した距離ｄ４４で第２電極２４６と反射層２３５が垂直方向に重なって下部に進行する光を上部に反射することができ、工程マージンを考慮して距離ｄ４４は２マイクロメートル～８マイクロメートルであり得る。距離ｄ４４が２マイクロメートルより小さいと反射層２３５が第２電極２４６と接触する工程マージンの確保が困難であり得、距離ｄ４４が８マイクロメートルより大きいと第２電極２４６と応力の差によって剥離が発生し得る。ここで、垂直方向は図面において上下方向であり、発光構造物の成長方向であり得る。
図５において、第１リセス２２８内で、第１導電型半導体層２２２の下部に配置される第１電極２４２の厚さｔ５４は第１絶縁層２３１の厚さｔ５１より小さくてもよく、詳細には第１絶縁層２３１の厚さｔ５１の４０％～８０％であり得、例えば２，０００オングストロームであり得る。第１電極２４２の厚さｔ５４は第１絶縁層２３１の厚さｔ５１より小さく配置され、第１電極２４２と第１絶縁層２３１の間に第２絶縁層２３２が配置される時、ステップカバレッジ（ｓｔｅｐ ｃｏｖｅｒａｇｅ）を改善することができる。
そして、第１導電型半導体層２２２の下部面と接触する第１電極２４２の側面と第１絶縁層２３１の側面は、それぞれ鋭角をなして配置され得る。ここで、第１絶縁層２３１の側面が第１導電型半導体層２２２の下部面となす角度θ５１と第１電極２４２の側面が第１導電型半導体層２２２の下部面となす角度θ５２は互いに同じであり得、例えば３０度～５０度の角度を有することができる。角度が３０度より小さいと第１絶縁層２３１が第１リセス２２８内で絶縁のために十分な厚さを有する距離が狭くなり得、５０度より大きいと第２絶縁層２３２が配置される時にステップカバレッジ特性が悪いため信頼性が低下され得る。
そして、第１電極２４２を形成し第２絶縁層２３２を配置した後、第１導電層２３１と第１電極２４２を電気的に連結するために第２絶縁層２３２にビアホール（ｖｉａ－ｈｏｌｅ）を形成するにおいて、第１電極２４２の幅ｗ５１は第１導電層２６５が第１電極２４２と接触する領域の幅ｗ５２より大きくてもよい。第１電極２４２の下部面が第２絶縁層２３２と接触する領域の幅をｗ５４とし、第２電極２４２の傾斜面が第２絶縁層２３２と接触する領域の水平方向の幅をｗ５３とする時、幅ｗ５４は工程マージンを考慮すると１～１０マイクロメートルであり得る。
第１電極２４２と第１絶縁層２３１が離隔した距離ｗ５５は例えば１～２マイクロメートルであり得、前述した離隔距離ｗ５５で第１導電型半導体層２２２が第２絶縁層２３２と接触することができる。前記離隔距離ｗ５５はセルフアライメント（ｓｅｌｆ－ａｌｉｇｎ）を通じて確保することができ、第２絶縁層２３２の形成時にステップカバレッジ特性がよいため信頼性が向上し得る。
第１絶縁層２３１と第２絶縁層２３２とパッシベーション層２８０は絶縁性の材料で形成され得、例えば酸化アルミニウムまたは窒化アルミニウムが使用され得、詳細にはＳｉＯ２またはＳｉＮが使用され得る。
図６は、図２の平面図で反射層の配置を示した図面である。
半導体素子２００に複数個の第１電極２４２が配置され、それぞれの第１電極２４２の周辺に第１リセス２２８がホール（ｈｏｌｅ）状に配置され、第１リセス２２８の周辺に第２導電層２５０が配置されている。点線で図示された部分は、図２で説明したように、第１絶縁層２３１がオープンされて第２電極２４６と第２導電層２５０が接触する領域であり得る。
点線で図示された領域は発光構造物の内部であり、発光構造物は上部のパッシベーション層２８０で覆われ、第１電極とリセスと第２導電層は図示されたものより小さい大きさの構造ではるかに多い個数が配置され得る。
第１電極２４２は第１導電型半導体層とオーミック接触することができる。この時、オーミック接触領域での電流をＩ０とすることができる。そして、オーミック接触領域から遠ざかるほど電流密度は減少し、したがって活性層で電子と正孔の結合が減少して光出力が低下され得る。
この時、電流密度が既設定された値以下に低くなる領域付近で反射層２３５を配置することができる。
詳細には、図６で複数の第１電極２４２がそれぞれ円形に図示され、それぞれの第１電極２４２から距離ｒ０だけ離隔した領域が点線で図示されており、前記点線で図示された領域での電流密度はＩｉであり、図７で後述する。前記点線で図示された領域を「境界領域」とすることができ、境界領域は円形であり得るが、前述した通り第１電極の形状により変わり得るため、これに限定されず、境界領域での電流密度Ｉｉは前記Ｉ０の３０％～４０％であり得、例えばＩｉ＝Ｉ０×ｅｘｐ（－１）であり得る。
そして、複数の境界領域を間の領域を「低電流密度領域（Ｌｏｗ Ｃｕｒｒｅｎｔ Ｄｅｎｓｉｔｙ Ｒｅｇｉｏｎ、Ｒ１）」とすることができ、低電流密度領域の電流密度は前記Ｉｉより小さくてもよい。本実施例では一つの第１電極周りの「境界領域」に外接して反射層２３５が配置されるが、複数の「境界領域」は互いに外接したり、離隔距離を有することができる。したがって、境界領域が互いに外接する場合、低電流密度領域は互いに離隔され得、境界領域が互いに離隔する場合、低電流密度領域は延びて配置され得る。図６の拡大図で、「境界領域」の離隔距離に反射層２３５が配置された構造のように互いに延びる構造で配置され得、反射層が互いに離隔して配置され得る。図６の拡大図で反射層が互いに延びる構造で配置される場合、少なくとも一つ以上の反射層が接する領域を有することができ、接する領域で反射層が曲率を有して接し得る。境界領域の配置は第１電極２４２の配置により変わり得、これに伴い、反射層の上面も六角形の形状であり得るが、これに限定されない。六角形の形状はハニカム（ｈｏｎｅｙｃｏｍｂ）と類似する構造であり得、それぞれの第１電極周辺の低電流密度領域で反射層２３５が互いに連結されて配置され得る。
詳細には隣接した第１電極間の「低電流密度領域」に反射層２３５が配置され得、六角形の断面を有する反射層２３５の頂点はそれぞれの「低電流密度領域」の中心領域に配置され得る。この時、反射層２３５は前述した隣接した境界領域が接触する地点を連結する六角形構造であり得、また、一つの第１電極とリセス周辺の境界領域に外接する多角形であり得る。
図６で横方向を第１方向とし、縦方向を第２方向とする時、第１方向と第２方向は互いに交差し得る。ここで、交差するという意味は垂直に近いが必ずしも数学的に直角を意味するものではない。
図６で第１方向に最も上の列には２個の第１リセス２２８が配置され、中間の列には３個の第１リセス２２８が配置され、最も下の列には２個の第１リセス２２８が配置されている。この時、第１方向に配置された３個の列にそれぞれ配置された第１リセス２２８が、第２方向には互いに一致せず、ずれて配置されている。
図７は、図２の第１リセスと第２リセスと反射層の配置を詳細に示した図面である。
第１リセス２２８の高さｈ１と第２リセス２２７の高さｈ２は互いに同じであり得るが、例えば１マイクロメートル～２マイクロメートルであり得、製造工程で発光構造物を同時に食刻して第１リセス２２８と第２リセス２２７を形成することができるためである。ここで、高さｈ１、ｈ２は点線で図示された部分、すなわち発光構造物の下部面から第１リセス２２８と第２リセス２２７の上部面までの高さである。
そして、第１リセス２２８の幅ｗ１は第２リセス２２７の幅ｗ２より大きくてもよいが、第２リセス２２７は発光構造物で電流密度が低い領域に反射層を配置するための空間であるので、第１リセス２２８の幅より狭くてもよい。第２リセス２２７の幅ｗ２が第１リセス２２８の幅ｗ１と同じであるか広い場合、低電流密度領域が広くなるためチップの全体的な発光効率が低下され得る。
図７で第１リセス２２８の幅ｗ１と第２リセス２２７の幅ｗ２は、それぞれ第１リセス２２８と第２リセス２２７の下部面の幅である。そして、第１リセス２２８の上部面の幅も第２リセス２２７の上部面の幅より広くてもよい。第１食刻領域（ｅｔｃｈｅｄ ｒｅｇｉｏｎ１）と第２食刻領域（ｅｔｃｈｅｄ ｒｅｇｉｏｎ２）はそれぞれ第１リセス２２８と第２リセス２２７に該当し、食刻以外の他の方法で第１リセス２２８と第２リセス２２７が形成されてもよい。
前述した幅は、第１リセス２２８と第２リセス２２７の断面が円形であれば直径を意味し、四角形であれば一辺の長さを意味し得る。
第１リセス２２８と第２リセス２２７は、図７で上部の幅が下部の幅より小さいこともあるが、したがって第１導電型半導体層に対応する高さでの幅が第２導電型半導体層に対応する高さでの幅より小さくてもよい。
それぞれの第１リセス２２８の下部の幅ｗ１は２４～３２マイクロメートルであり得、例えば２８マイクロメートルであり得る。それぞれの第２リセス２２７は下部での幅が最も広く、下部の幅ｗ２は２マイクロメートル～４マイクロメートルであり得る。第２リセス２２７の下部の幅ｗ２が２マイクロメートルより小さいと内部に反射層２３５を配置するに狭いことがあり、４マイクロメートルより大きいと発光構造物、特に活性層（ＭＱＷ、Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）の食刻量が増加して発光面積が減少する問題点がある。
第１リセス２２８の高さｈ１と第２リセス２２７の高さｈ２は０．７マイクロメートル～２マイクロメートルであり得る。第１リセス２２８の高さｈ１と第２リセス２２７の高さｈ２が１マイクロメートルより小さいと、それぞれのリセス領域の上部面で第１導電型半導体層が露出しないことがあり、２マイクロメートルより大きいと第１導電型半導体層の上部面付近まで食刻されて半導体素子の動作電圧が高くなり得る。
第２リセス２２７の側面が底面に対してなす角度θ７２は５０度（°）～７０度であり得る。ここで、角度θ７２が７０度より大きいと活性層から放出された光が第２リセス２２７の側面と対応する反射層の側面で反射する時、外部に進行する距離が長くなって発光構造物内で光が吸収される可能性が増加し得る。角度θ７２が５０度より小さいと第２リセス２２７の形成時に発光構造物、特に除去される活性層のボリュームが増加して電子と正孔の結合の減少および光量の減少を引き起こし得る。
第１リセス２２８の側面が底面に対してなす角度θ７１は前述した角度θ７２と同じであるかより小さくてもよい。
図７で点線で示された領域が第１リセス２２８と第２リセス２２７の底面であり得、底面は第２導電型半導体層２２６の下部表面と並んでいる同一平面であり得る。
図７で第２リセス２２７の内部には反射層２３５が配置され得、反射層２３５の形状は第２リセス２２７の形状および大きさと類似し得る。第２電極２４６と第１絶縁層２３１の配置は前述と同じであり得る。
第１電極２４２と第１導電型半導体層２２２の接触領域の電流密度をＩ０とする時、前述した接触領域と距離ｒ０離隔した領域での第１導電型半導体層２２２内の電流密度をＩｉとすることができる。そして、前述した電流密度がＩｉである地点から下部に反射層２３５が配置され得る。
ここで、反射層２３５が形成される領域と対応する地点の電流密度Ｉｉは既設定された値であり得、例えば電流密度ＩｉはＩ０の３０％～４０％であり得、例えばＩｉ＝Ｉ０×ｅｘｐ（－１）であり得る。
図８ａ～図８ｃは、反射層２３５の形状を示した図面である。
図８ａ～図８ｃの実施例で反射層２３５の外形を図示しており、便宜上活性層（ＭＱＷ）よりも上の領域を第１領域Ｐ１とし、活性層（ＭＱＷ）よりも下の領域を第２領域Ｐ２とすることができる。
第１領域Ｐ１の高さｈ９１は第１導電型半導体層２２２の第１地点Ａ１の高さｈ８１に対応することができ、第２領域Ｐ２の高さｈ９２は第２導電型半導体層２２６の第２地点Ａ２の高さｈ８２に対応することができる。活性層（ＭＱＷ）の高さｈ８３は第１地点Ａ１の高さｈ８１より小さく、第２地点Ａ２の高さｈ８２より大きくてもよい。ここで、前述した高さｈ８１～ｈ９２は発光構造物乃至第２導電型半導体層の底面からの高さであり得る。
反射層２３５の上部面の幅ｗ８１は２～４マイクロメートルであり得、高さｈ１００は１～２マイクロメートルであり得る。そして、反射層２３５の下部面の幅ｗ８２は上部面の幅ｗ８１より大きくてもよい。
反射層２３５の下部面の幅ｗ８２は、反射層２３５の上部面の幅に対応する部分から左右側にそれぞれ、第１絶縁層２３１の厚さｔ４１である３，０００オングストローム～７，０００オングストロームと、第１絶縁層２３１が発光構造物の下部と接触する距離ｄ４１である５マイクロメートル～１５マイクロメートルと、反射層２３５が発光構造物とショットキー接触する領域Ｓ１の幅である１～２マイクロメートルだけさらに延長され得る。したがって、Ｗ８２＝ｗ８１＋２ｔ４１＋２ｄ４１＋２Ｓ１の関係が成立することができる。反射層２３５の下部面の幅ｗ８２は高さｈ１００の１．５倍～２８倍であり得る。すなわち、反射層２３５の下部面の幅ｗ８２は隣り合う第２電極２４６の間の距離と同じであり得る。
この時、反射層２３５が第２電極２４６と重なる領域は、光が反射層２３５に到達する前に第２電極２４６で反射され得るため、前述した反射層２３５の下部面の幅ｗ８２に含まなくてもよい。
反射層２３５の幅（下部面の幅ｗ８２）が高さｈ１００の１．５倍より小さいと、反射層２３５の面積が狭くなるため下部に発光する光を上部に反射するのに問題があり、高さの２８倍より大きいと、反射層と第２電極２４６の間の応力のため第２半導体層２２６と第２電極２４６の界面あるいは反射層２３５と第２電極２４６の界面で剥離が発生し得るため、信頼性が低下され得る。ここで反射層２３５の底面での幅ｗ８２は隣り合う第２電極２４６の間の距離であり得るが必ずしもこれに限定されない。
図８ａの実施例で反射層の第１部分Ｐ１と第２部分Ｐ２の側面は同じ傾きを有して配置されるか、図８ｂの実施例で反射層の第１部分Ｐ１と第２部分Ｐ２の側面は互いに異なる傾きを有して配置され得る。
詳細には、図８ｂで反射層の第２部分Ｐ２は底面に対して垂直に近い傾きを有して配置されるが、第１部分Ｐ１は底面に対して鋭角をなして配置されている。このような構造は、活性層（ＭＱＷ）から放出されて第１部分Ｐ１と第２部分Ｐ２にそれぞれ進行する光の指向角を調節することによって、光が半導体素子の上部方向に進行するようにすることができる。底面は第２導電型半導体層２２６の下部表面と並んでいる同一平面であり得る。
図８ａと図８ｂの実施例で反射層の上部面は扁平（ｆｌａｔ）であるが、図８ｃの実施例で曲率を有して配置され得る。図８ｃで曲率を有する反射層の上部面を第３部分Ｒとすることができる。
図９は反射層の他の配置を示した図面である。図９は半導体素子の一部の領域の上面図において、第１電極と、第１リセス２２８に対応するリセス（ｈｏｌｅ）と、反射層２３５の配置を示している。
図９では第１リセス２２８の配置が図６と異なる。すなわち、複数のリセス２２８は横の第１方向と縦の第２方向で複数個の列で配置され、第１方向と第２方向で隣接した列に配置される複数個のリセス２２８は互いに対応しながら配置されている。
このような構造において、隣接したリセスの間の境界領域は互いに接していてもよく、離隔していてもよく、前記境界領域に外接して反射層２３５が配置されてもよい。
すなわち、第１電極とリセスから距離ｒ０だけ離隔した境界領域が点線で図示されており、前記点線で図示された領域での電流密度がＩｉであることは前述の通りである。境界領域での電流密度Ｉｉは前記Ｉ０の３０％～４０％であり得、例えばＩｉ＝Ｉ０×ｅｘｐ（－１）であり得ることは前述の通りである。そして、図６と図９の実施例では隣接した第１電極周辺の境界領域が互いに面接触しているが、一定の距離をおいて互いに離隔して配置されてもよい。
実施例に係る半導体素子はそれぞれの第１リセス２２８に第１電極が配置されて電子が供給され、第１リセス２２８の間の第２リセス２２７に反射層が配置されるが、特に反射層の配置および形状が活性層から放出された光の反射に最適化されて、半導体素子が発光素子の場合、特に光抽出効率が向上し得る。特に、反射層は電流密度が第１オーミック接触領域の電流密度に比べて一定の数値以下の地点、すなわち既設定された値以下の電流密度を有する発光構造物を除去し、該当領域に配置され得る。
図１０は本発明の一実施例に係る半導体素子の断面図、図１１は反射層によって光が上向き反射する過程を示す概念図、図１２は図１０のＡ部分の拡大図、図１３は第１リセスと第２リセスの高さの差を説明するための図面である。
図１０を参照すると、実施例に係る半導体素子は、第１導電型半導体層１２２、第２導電型半導体層１２６、活性層１２４を含む発光構造物１２０と、第１導電型半導体層１２２と電気的に連結される第１電極１４２、および第２リセス１２７の内部に配置される反射層１３５を含む。
実施例に係る発光構造物１２０は紫外線波長帯の光を出力することができる。例示的に発光構造物１２０は近紫外線波長帯の光ＵＶ－Ａを出力することもでき、遠紫外線波長帯の光ＵＶ－Ｂを出力することもあって、深紫外線波長帯の光ＵＶ－Ｃを放出することができる。紫外線波長帯は発光構造物１２０のＡｌ組成比によって決定され得る。
発光構造物１２０は第２導電型半導体層１２６および活性層１２４を貫通して第１導電型半導体層１２２の一部の領域まで形成される複数個の第１リセス１２８、および複数個の第１リセス１２８の間に配置される少なくとも一つの第２リセス１２７を含む。
第１絶縁層１３１は第１リセス１２８および第２リセス１２７上に形成され得る。第１絶縁層１３１は反射層１３５を活性層１２４および第１導電型半導体層１２２と電気的に絶縁させることができる。第１絶縁層１３１は第１リセス１２８および第２リセス１２７で第２導電型半導体層１２６上に延長され得る。
第１電極１４２は第１リセス１２８の底面に配置されて第１導電型半導体層１２２と電気的に連結され得る。第１電極１４２はオーミック電極であり得る。第１電極１４２は、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＺＴＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｔｉｎ ｏｘｉｄｅ）、ＩＡＺＯ（ｉｎｄｉｕｍ ａｌｕｍｉｎｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＧＺＯ（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＧＴＯ（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＡＺＯ（ａｌｕｍｉｎｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＡＴＯ（ａｎｔｉｍｏｎｙ ｔｉｎ ｏｘｉｄｅ）、ＧＺＯ（ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＺＯＮ（ＩＺＯ Ｎｉｔｒｉｄｅ）、ＡＧＺＯ（Ａｌ－Ｇａ ＺｎＯ）、ＩＧＺＯ（Ｉｎ－Ｇａ ＺｎＯ）、ＺｎＯ、ＩｒＯｘ、ＲｕＯｘ、ＮｉＯ、ＲｕＯｘ／ＩＴＯ、Ｎｉ／ＩｒＯｘ／Ａｕ、またはＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯ、Ａｇ、Ｎｉ、Ｃｒ、Ｔｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｓｎ、Ｉｎ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、Ｈｆのうち少なくとも一つを含んで形成され得るが、このような材料に限定されはしない。
反射層１３５は第２リセス１２７の内部に配置され得る。具体的には、反射層１３５は第２リセス１２７内で第１絶縁層１３１上に配置され得る。
反射層１３５は紫外線波長帯で反射率が高い物質が選択され得る。反射層１３５は導電性物質を含むことができる。例示的に反射層１３５は、Ａｌ（アルミニウム）を含むことができる。アルミニウム反射層１３５の厚さが約３０ｎｍ～１００ｎｍである場合、紫外線波長帯の光を８０％以上反射することができる。したがって、活性層１２４から出射した光が半導体層の内部に吸収されることを防止することができる。
図１１を参照すると、発光構造物１２０のＡｌ組成が高くなると発光構造物１２０内で電流拡散特性が低下され得る。また、活性層１２４はＧａＮ基盤の青色発光素子に比べて側面に放出する光量が増加するようになる（ＴＭモード）。このようなＴＭモードは紫外線半導体素子で発生し得る。
実施例によると、電流密度が弱い領域の部分を食刻して反射層１３５を形成することによって、反射層１３５により光Ｌ１が上向き反射され得る。したがって、発光構造物１２０内で光の吸収を減らし、光抽出効率を向上させることができる。また、半導体素子の指向角を調節することもできる。
第１導電型半導体層１２２は第１導電型半導体層１２２はＩＩＩ－Ｖ族、ＩＩ－ＶＩ族などの化合物半導体で具現され得、第１導電型半導体層１２２に第１ドーパントがドーピングされ得る。第１導電型半導体層１２２は、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｘ１＋ｙ１≦１）の組成式を有する半導体材料、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮなどで選択され得る。そして、第１ドーパントはＳｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅのようなｎ型ドーパントであり得る。第１ドーパントがｎ型ドーパントである場合、第１ドーパントがドーピングされた第１導電型半導体層１２２はｎ型半導体層であり得る。
第１導電型半導体層１２２はＡｌの濃度が相対的に低い低抵抗層１２２ａとＡｌの濃度が相対的に高い高抵抗層１２２ｂを有することができる。高抵抗層１２２ｂはＡｌの濃度が６０％～７０％であり得、低抵抗層１２２ａはＡｌの濃度が４０％～５０％であり得る。低抵抗層１２２ａが活性層１２４と隣接して配置される。
第１電極１４２は低抵抗層上に配置され得る。すなわち、第１リセス１２８は低抵抗層１２２ａの領域まで形成されることが好ましい。高抵抗層１２２ｂはＡｌの濃度が高いため電流拡散特性が相対的に低いためである。
活性層１２４は第１導電型半導体層１２２を通じて注入される電子（または正孔）と第２導電型半導体層１２６を通じて注入される正孔（または電子）が会う層である。活性層１２４は電子と正孔が再結合するにつれて低いエネルギー準位に遷移し、それに相応する波長を有する光を生成することができる。
活性層１２４は単一井戸構造、多重井戸構造、単一量子井戸構造、多重量子井戸（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ；ＭＱＷ）構造、量子ドット構造または量子細線構造のうちいずれか一つの構造を有することができ、活性層１２４の構造はこれに限定されない。活性層はＡｌを含むことができる。
第２導電型半導体層１２６は活性層１２４上に形成され、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族などの化合物半導体で具現され得、第２導電型半導体層１２６に第２ドーパントがドーピングされ得る。第２導電型半導体層１２６は、Ｉｎｘ５Ａｌｙ２Ｇａ１－ｘ５－ｙ２Ｎ（０≦ｘ５≦１、０≦ｙ２≦１、０≦ｘ５＋ｙ２≦１）の組成式を有する半導体物質またはＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰのうち選択された物質で形成され得る。第２ドーパントがＭｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどのようなｐ型ドーパントである場合、第２ドーパントがドーピングされた第２導電型半導体層１２６はｐ型半導体層であり得る。
第２導電型半導体層１２６がＡｌＧａＮである場合、低い電気電導度によって正孔の注入が円滑でないこともある。したがって、相対的に電気電導度が優秀なＧａＮを第２導電型半導体層１２６の底面に配置してもよい。
第１電極１４２の厚さｄ２は第１絶縁層１３１の厚さｄ３より薄くてもよく、第１絶縁層１３１と１μｍ～４μｍの離隔距離ｄ４を有することができる。
第１電極１４２の厚さｄ２が第１絶縁層１３１の厚さｄ３より薄い場合、第１導電層１６５を配置する時に発生するステップカバレッジ特性の低下による剥離およびクラックなどの問題点を解決することができる。また、第１絶縁層１３１と離隔距離ｄ４を有することによって第２絶縁層１３２のギャップフィル （Ｇａｐ－ｆｉｌ）特性が向上し得る。
第１導電型半導体層１２２の表面には凹凸が形成され得る。このような凹凸は発光構造物１２０から出射する光の抽出効率を向上させることができる。凹凸は紫外線波長により平均高さが異なり得、ＵＶ－Ｃの場合、３００ｎｍ～８００ｎｍ程度の高さを有し、平均５００ｎｍ～６００ｎｍ程度の高さを有する時に光抽出効率が向上し得る。
図１２を参照すると、反射層１３５は第２電極１４６の一側面と上面の一部を覆うことができる。このような構成によって第１絶縁層１３１と第２電極１４６の間に流入する光を上部に反射させることができる。しかし、アルミニウムのような反射層１３５はステップカバレッジが相対的に悪いため第２電極１４６を完全に覆うことは好ましくないこともある。
第２電極１４６は第２導電型半導体層１２６の上面に配置され得る。第２電極１４６の厚さは第１絶縁層１３１の厚さより薄く配置され得る。これによって反射層１３５および第２導電層１５０が配置される時にステップカバレッジ低下による反射層１３５あるいは第２導電層１５０のクラックや剥離などの問題を解決することができる。
第２電極１４６は第１絶縁層１３１と１μｍ～４μｍの第１離隔距離を有することができる、１μｍ未満の離隔距離を有する場合、工程マージンの確保が難しいため動作電圧が上昇する問題をもたらし得、４μｍより離隔距離が長い場合、第２電極１４６が配置される面積が狭くなる問題点が発生して動作電圧が上昇する問題点が発生し得る。
反射層１３５は第２リセス１２７によって分離された第２電極１４６を互いに電気的に連結するために、第２電極１４６と電気的に連結され得る。
反射層１３５は第２電極１４６と第１絶縁層１３１の間の第１離隔距離に配置され得、第１離隔距離内で反射層１３５が第１絶縁層１３１の側面と上面および第２電極１４６の側面と上面に接することができる。また、第１離隔距離内で反射層１３５が第２導電型半導体層１２６とショットキー接合が形成される領域が配置され得、ショットキー接合を形成することによって電流の分散が容易となり得る。
反射層１３５の傾斜部と第２導電型半導体層１２６の上面がなす角θ４は９０度～１４５度であり得る。傾斜角θ４が９０度より小さい場合、第２導電型半導体層１２６の食刻が難しく、１４５度より大きい場合、食刻される活性層の面積が大きくなって発光効率が低下する問題がある。
第２導電層１５０は反射層１３５と第２電極１４６を覆うことができる。したがって、第２電極パッド１６６と、第２導電層１５０、反射層１３５、および第２電極１４６は一つの電気的チャネルを形成することができる。
第２導電層１５０は反射層１３５と第２電極１４６を完全に囲んで第１絶縁層１３１の側面と上面に接することができる。第２導電層１５０は第１絶縁層１３１との接着力がよい物質で構成され、Ｃｒ、Ａｌ、Ｔｉ、Ｎｉ、Ａｕなどの物質で構成される群から選択される少なくとも一つの物質およびこれらの合金で構成され得、単一層あるいは複数の層で構成され得る。
第２導電層１５０が第１絶縁層１３１の側面と上面と接する場合、反射層１３５と第２電極１４６の熱的、電気的信頼性を向上させることができる。また、第１絶縁層１３１と第２電極１４６の間に放出される光を上部に反射する反射機能を有することができる。
第２導電層１５０は第１絶縁層１３１と第２電極１４６の間の第２離隔距離に配置され得る。第２導電層１５０は第２離隔距離で第２電極１４６の側面と上面および第１絶縁層１３１の側面と上面に接することができる。また、第２離隔距離内で第２導電層１５０と第２導電性半導体層１２６が接してショットキー接合が形成される領域が配置され得、ショットキー接合を形成することによって電流の分散が容易となり得る。
再び図１０を参照すると、発光構造物１２０の下部面と第１リセス１２８と第２リセス１２７の形状に沿って第１導電層１６５と接合層１６０が配置され得る。第１導電層１６５は反射率が優秀な物質で構成され得る。例示的に第１導電層１６５はアルミニウムを含むことができる。電極層１６５がアルミニウムを含む場合、活性層１２４から基板１７０方向に放出される光を上部に反射する役割をして光抽出効率を向上させることができる。
第２絶縁層１３２は反射層１３５、第２電極１４６、第２導電層１５０を第１導電層１６５と電気的に絶縁させる。第１導電層１６５は第２絶縁層１３２を貫通して第１電極１４２と電気的に連結され得る。
第１絶縁層１３１の厚さは第２絶縁層１３２の厚さより小さくてもよい。第１絶縁層１３１の厚さが薄くなるほど反射層１３５の上面が第１導電型半導体層１２２に近くなって光抽出効率が向上し得る。
例示的に第１絶縁層１３１の厚さは３０００オングストローム～７０００オングストロームであり得る。３０００オングストロームより薄い場合、電気的信頼性が悪化し得、７０００オングストロームより厚いと反射層１３５および第２導電層１５０が第１絶縁層１３１の上部と側面に配置される時、反射層１３５や第２導電層１５０のステップカバレッジ特性が悪いため剥離やクラックを誘発し得る。剥離やクラックを誘発する場合、電気的信頼性が悪化したり光抽出効率が低下する問題点を引き起こし得る。
第２絶縁層１３２の厚さは４０００オングストローム～１００００オングストロームであり得る。４０００オングストロームより薄い場合、素子の動作時に電気的信頼性が悪化し得、１００００オングストロームより厚い場合、工程時に素子に加えられる圧力や熱的ストレスによって信頼性が低下され得、工程時間が長くなって素子の単価が高くなる問題を引き起こし得る。第１絶縁層１３１と第２絶縁層１３２の厚さはこれに限定されない。
接合層１６０は導電性材料を含むことができる。例示的に接合層１６０は、金、錫、インジウム、アルミニウム、シリコン、銀、ニッケル、および銅で構成される群から選択される物質またはこれらの合金を含むことができる。
基板１７０は導電性物質で構成され得る。例示的に基板１７０は金属または半導体物質を含むことができる。基板１７０は電気伝導度および／または熱電導度が優秀な金属であり得る。この場合、半導体素子の動作時に発生する熱を迅速に外部に放出することができる。
基板１７０はシリコン、モリブデン、シリコン、タングステン、銅およびアルミニウムで構成される群から選択される物質またはこれらの合金を含むことができる。
第２電極パッド１６６は導電性物質で構成され得る。第２電極パッド１６６は単層または多層構造を有することができ、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）および金（Ａｕ）を含むことができる。例示的に第２電極パッド１６６はＴｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ｔｉ／Ａｕの構造を有することができる。
発光構造物１２の上面と側面にはパッシベーション層１８０が配置され得る。パッシベーション層１８０の厚さは２０００オングストローム～５０００オングストロームであり得る。２０００オングストロームより小さい場合、素子を外部の水分や異物から保護するのに充分でないため素子の電気的、光学的信頼性を悪化させ得、５０００オングストロームより厚い場合、素子に加えるストレスが大きくなって光学的信頼性を低下させたり工程時間が長くなることによって素子の単価が高くなる問題点を引き起こし得る。
図１３を参照すると、第２リセス１２７の突出高さＨ１は第１リセス１２８の突出高さＨ２より小さくてもよい。ここで突出高さは、活性層１２４から第１リセス１２８および第２リセス１２７の上面までの垂直距離と定義することができる。
具体的には、第２リセス１２７の突出高さＨ１は下記の関係式１を満足することができる。
［関係式１］
Ｈ１＝Ｗ４×ｔａｎθ１
ここで、Ｗ４は互いに隣り合う第１リセス１２８と第２リセス１２７の間の中間地点Ｃ１から第２リセスの上面Ｃ２までの距離であり、θ１は０．５度以上５．０度以下である。
θ１が０．５度未満の場合には、反射層の高さが相対的に低くなって効果的な反射機能の遂行が困難であり得る。また、５．０度を超過する場合には、反射層の高さが過度に高くなるためそれに比例して活性層の面積が過度に減少する問題がある。また、リセス工程と絶縁層工程がより精密に管理されなければならない問題がある。
例示的に中間地点Ｃ１から第２リセスの上面Ｃ２までの距離は２０μｍ～４０μｍであり、θ１は２．３度であり得る。第２リセス１２７の突出高さは約３００～８００ｎｍであり得る。この場合、活性層１２４からＴＭモードに放出される光を効果的に上向き反射させることができる。
第２リセス１２７は第１リセス１２８より高く形成され得る。しかし、必ずしもこれに限定されず、第１リセス１２８の高さと第２リセス１２７の高さは同じであり得る。
第１リセス１２８の傾斜角度θ２は４０度～７０度、または６０度～７０度であって、第２リセス１２７の傾斜角度θ３は４０度～７０度、または６０度～７０度であり得る。
図１４は本発明の一実施例に係る半導体素子の平面図、図１５は半導体素子の電流密度の分布を示す図面、図１６は図１４のＢ部分拡大図、図１７は第１リセス１２８を示す図面、図１８は図１６の変形例である。
図１４を参照すると、半導体素子１００は平面上の反射層１３５により区画される複数個の活性領域１３６を含むことができる。活性領域１３６は反射層１３５により区画された独立空間であり得る。活性領域１３６は多様な形状を有することができる。例示的に活性領域１３６は多角形の形状であってもよく、円形の形状であってもよい。
複数個の第１電極１４２と第１リセス１２８は活性領域１３６にそれぞれ配置され得る。このような構造によると、電流が分散する第１電極１４２を反射層１３５が包囲するようになる。したがって、第１電極１４２の周辺で発光する光は活性領域１３６を囲んだ反射層１３５により上向き反射され得る。
反射層１３５は第１電極１４２の電位密度１００％を基準として電位密度が４０％以下である領域を連結した領域に配置され得る。例えば、第１リセスの中心と水平線上に配置される第２リセスの中心の距離は３０μｍ～４０μｍであり得る。
距離が３０μｍより狭い場合、電流拡散がよい領域の活性層を食刻することになって発光効率が低下する問題があり得、４０μｍより広い場合、電流拡散特性が悪い領域が残るようになって光抽出効率が低下され得る。電位密度が３０％未満である領域に反射層を形成する場合、活性領域の面積が過度に広くなって効率が低下され得る。また、側面から出射した光の相当部分が発光構造物内で吸収される可能性が高い。
反射層１３５は第１導電型半導体層１２２の縁と隣接した複数個の終端部１３５ａを含み、終端部１３５ａと第１導電型半導体層１２２の縁との間隔ｄ１は１．０μｍ～１０μｍであり得る。１．０μｍより小さい場合、工程マージンの確保が難しく、１０μｍより大きい場合、電流拡散特性が悪い領域が活用されないため光抽出効率が低下され得る。しかし、必ずしもこれに限定されず、反射層１３５の終端部１３５ａも密閉されて活性領域を形成してもよい。
図１５を参照すると、Ａｌの組成が高くなると電流の分散効果が弱くなり得る。したがって、それぞれの第１電極１４２に近い地点にのみ電流が分散し、距離が遠い地点では電流密度が急激に低くなり得る。したがって、有効発光領域Ｐ２が狭い。有効発光領域Ｐ２は電流密度が最も高い第１電極周辺の地点Ｐ１を基準として電流密度が４０％以下である境界地点と定義することができる。
例えば、第１リセスの中心と水平線上に配置される第２リセスの中心の距離は３０μｍ～４０μｍであり得る。３０μｍより狭い場合、電流拡散がよい領域の活性層を食刻することになって発光効率が低下する問題があり得、４０μｍより広い場合、電流拡散特性が悪い領域が残るようになって光抽出効率が低下され得る。
特に、隣り合う第１電極１４２の間の中間地点は電流密度が低いため発光に寄与する効率が非常に低いこともある。したがって、実施例は電流密度が低い領域に反射層を形成して光抽出効率を向上させることができる。
図１６を参照すると、反射層１３５は傾斜部１３５ｂと上面部１３５ｃを含むことができる。活性層１２４から出射した光は殆ど傾斜部１３５ｂにより上向き反射され得る。
反射層１３５により定義される活性領域１３６は第１電極１４２の２．０～５．０倍の面積を有することができる。この場合、第１電極１４２を基準として電流密度が４０％以下である領域に反射層１３５を形成することができる。また、反射層１３５により定義される活性領域１３６は第１リセス１２８の２．０～５．０倍の面積を有してもよい。活性領域１３６の面積は発光構造物１２０のＡｌ濃度により調節されてもよい。
反射層１３５は電流密度が４０％以下に低くなる領域、例えば第１リセス１２８の中心から３０μｍ～４０μｍ離隔した距離に反射層１３５の中心が配置され得、反射層１３５の幅は２μｍ～５μｍであり得る。
反射層１３５の幅が２μｍより小さいと、反射層１３５を形成する物質のステップカバレッジ特性が低下しながらクラックや剥離を誘発し得、５μｍより広い場合、有効な活性層が食刻されて発光効率が低下する問題点を引き起こし得る。
反射層１３５は電流密度が４０％以下に低くなる境界領域に接する直線で形成される形状を有することができる。例えば、孤立領域が円形であれば円形に接する直線で形成される多角形の形態を有することができる。
図１７を参照すると、第１リセス１２８が形成された領域は活性層１２４が除去されて発光に関与しない。実際に発光に関与しない面積は活性層１２４が除去された第１面積Ｗ２である。第１リセス１２８の幅は傾斜面の幅Ｗ１により可変され得る。したがって、傾斜面の傾斜角度を大きく製作することが好ましいこともある。例示的に、傾斜面の角度は４０度～７０度、または６０度～７０度であり得る。
図１８を参照すると、反射層１３５の形状は四角状のマトリックスが連続配置されてもよい。このように、反射層１３５により形成された活性領域１３６の形状は多様に変形され得る。例示的に活性領域１３６の形状は六角形、八角形、三角形、または円形の形状であり得る。
前述した半導体素子はパッケージで構成され、樹脂（ｒｅｓｉｎ）やレジスト（ｒｅｓｉｓｔ）やＳＯＤまたはＳＯＧの硬化に、またはアトピー治療用などの医療用に、または空気清浄器や浄水器などの殺菌に使用され得る。また、半導体素子は照明システムの光源として使用され得るが、例えば映像表示装置の光源や照明装置などの光源として使用され得る。
映像表示装置のバックライトユニットとして使用される時、エッジタイプのバックライトユニットとして使用されるか直下タイプのバックライトユニットとして使用され得、照明装置の光源として使用される時、灯り器具やバルブタイプで使用されてもよく、また移動端末の光源として使用されてもよい。
図１９は半導体素子が配置されたパッケージを示した図面である。
実施例に係る発光素子パッケージ３００は、パッケージ本体３１０と第１電極部３２１と第２電極部３２２と発光素子２００を含んで構成される。
パッケージ本体３１０はキャビティ（ｃａｖｉｔｙ、３１１）を有する絶縁性の材料で形成され得、例えばＰＰＡ（Ｐｏｌｙｐｔｈａｌａｍｉｄｅ）樹脂やシリコーン系列の材料などを含むことができる。
電極部３２１と第２電極部３２２は、それぞれパッケージ本体３１０上に配置され、一部はキャビティ３１１の底面に配置され得る。
発光素子３００は前述した発光素子であり得、第１電極部３２１上に配置されて第２電極部３２２とはワイヤー３３０を通じて電気的に連結され得る。
発光素子２００とワイヤー３３０の周りにはモールディング部３５０が配置されるが、モールディング部３５０はエアー（ａｉｒ）で満たされるかまたは他の保護材料で構成され得る。紫外線を放出する発光素子の場合、モールディング部３５０がシリコン系列の物質で満たされると、紫外線波長に対応するエネルギーによってモールディング部３５０にクラックなどの欠陥が誘発されて信頼性が低下され得る。モールディング部３５０には蛍光体（図示されず）が含まれてもよい。蛍光体はＹＡＧ系列の蛍光体や、ナイトライド（Ｎｉｔｒｉｄｅ）系列の蛍光体、シリケート（Ｓｉｌｉｃａｔｅ）またはこれらが混合されて使用され得るが、これに限定されない。パッケージ３００の上部にはカバー３７０が配置されるが、カバー３７０はガラスなどの透光性材料で構成され得る。
図１９のパッケージの形状の他に、半導体素子はフリップボンディングされてパッケージで使用され得る。
発光素子は前述した発光ダイオードの他にレーザーダイオードがあり、実施例に係る発光素子の構造はレーザーダイオードとその他の半導体素子に適用され得る。
半導体素子から放出される光は多様な波長領域の光が混合されており、半導体素子を中心に放射状に光が放出され得る。
レーザーダイオードは、半導体素子と同様に、前述した構造の第１導電型半導体層と活性層および第２導電型半導体層を含むことができる。そして、ｐ－型の第１導電型半導体とｎ－型の第２導電型半導体を接合させた後、電流を流した時に活性層から光が放出されるｅｌｅｃｔｒｏ－ｌｕｍｉｎｅｓｃｅｎｃｅ（電界発光）現象を利用するが、放出される光の方向性と波長帯域の差異点がある。すなわち、レーザーダイオードは励起放出（ｓｔｉｍｕｌａｔｅｄ ｅｍｉｓｓｉｏｎ）という現象と補強干渉現象などを利用して、一つの特定の波長（単色光、ｍｏｎｏｃｈｒｏｍａｔｉｃ ｂｅａｍ）を有する光が同じ位相を有して同じ方向に放出され得、このような特性によって光通信に使用され得る。
受光素子は、光を検出してその強度を電気信号に変換する一種のトランスデューサーである光検出器（ｐｈｏｔｏｄｅｔｅｃｔｏｒ）を意味し得る。このような光検出器として、光電池（シリコン、セレン）、光導電素子（硫化カドミウム、セレン化カドミウム）、フォトダイオード（例えば、ｖｉｓｉｂｌｅ ｂｌｉｎｄ ｓｐｅｃｔｒａｌ ｒｅｇｉｏｎでもｔｒｕｅ ｂｌｉｎｄ ｓｐｅｃｔｒａｌ ｒｅｇｉｏｎでピーク波長を有するＰＤ）、フォトトランジスタ、光電子増倍管、光電管（真空、ガス封入 ）、ＩＲ（Ｉｎｆｒａ－Ｒｅｄ）検出器などがあるが、実施例はこれに限定されない。
また、光検出器のような半導体素子は一般的に光変換効率が優秀な直接遷移半導体（ｄｉｒｅｃｔ ｂａｎｄｇａｐ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を利用して製作され得る。または光検出器は構造が多様であり、最も一般的な構造としてはｐ－ｎ接合を利用するｐｉｎ型光検出器と、ショットキー接合（Ｓｃｈｏｔｔｋｙ ｊｕｎｃｔｉｏｎ）を利用するショートキー型光検出器と、ＭＳＭ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍｅｔａｌ）型光検出器などがある。これらのうちｐｉｎ型光検出器とショートキー型光検出器は窒化物半導体物質を利用して具現され得る。
フォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ）はレーザーダイオードは、半導体素子と同様に、前述した構造の第１導電型半導体層と活性層および第２導電型半導体層を含むことができ、ｐｎ接合またはｐｉｎ構造で構成される。フォトダイオードに逆バイアスを加えると抵抗が非常に高くなって微細な電流が流れるか、光がフォトダイオードに入射すると電子と正孔が生成されて電流が流れ、この時、電圧の大きさはフォトダイオードに入射される光の強度に略比例する。
光電池または太陽電池（ｓｏｌａｒ ｃｅｌｌ）はフォトダイオードの一種であって、光電効果を利用して光を電流に変換することができる。太陽電池は、半導体素子と同様に、前述した構造の第１導電型半導体層と活性層および第２導電型半導体層を含むことができる。外部から太陽光などが入射するとｎ－型の第１導電型半導体層、ｐ－型の第２導電型半導体層でそれぞれ電子（ｅｌｅｃｔｒｏｎ）とホール（ｈｏｌｅ）が生成され、生成された電子とホールがそれぞれｎ－型電極とｐ－型電極に移動し、ｎ－型電極とｐ－型電極を互いに連結すると電子がｎ－型電極からｐ－型電極に移動して電流が流れる。
太陽電池は結晶型太陽電池と薄膜型太陽電池に分かれ得、薄膜型太陽電池は無機薄膜系太陽電池と有機薄膜系太陽電池に分かれ得る。
また、前述した半導体素子は必ずしも半導体でのみ具現されず、場合により金属物質をさらに含むこともできる。例えば、受光素子のような半導体素子は、Ａｇ、Ａｌ、Ａｕ、Ｉｎ、Ｇａ、Ｎ、Ｚｎ、Ｓｅ、またはＡｓのうち少なくとも一つを利用して具現され得、ｐ型やｎ型ドーパントによってドーピングされた半導体物質や真性半導体物質を利用して具現されてもよい。
以上、実施例を中心に説明したがこれは単に例示に過ぎず、本発明を限定するものではなく、本発明が属する分野の通常の知識を有する者であれば本実施例の本質的な特性を逸脱しない範囲で以上で例示されていない多様な変形と応用が可能であることが分かるはずである。例えば、実施例に具体的に示された各構成要素は互いに組み合わせ、結合等を通して多様な構成を実施することができ、各実施例に示された各構成要素を変形して実施できるものである。そしてこのような変形と応用に関係した差異点は添付された特許請求の範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。

Claims (10)

  1. 導電性基板；
    前記導電性基板に近い順から前記導電性基板に配置された第２導電型半導体層、活性層および第１導電型半導体層を含み、更に、前記第２導電型半導体層から前記活性層を貫通して前記第１導電型半導体層まで延びる複数個の第１リセス、および、前記第２導電型半導体層から前記活性層を貫通して前記第１導電型半導体層まで延びる第２リセスを含む発光構造物；
    前記第１リセス内で前記第１導電型半導体層と接触する第１電極；
    第２導電型半導体層の前記導電性基板に近い面と接触する第２電極；および
    前記第２リセス内に配置された反射層を含み、
    前記反射層は前記第２リセスの内部に配置された反射部、および前記第２リセスの外部に延びて前記第２電極と接触する延長部を含み、
    前記発光構造物は前記複数個の第１リセスの間に配置される低電流密度領域を含み、
    前記第２リセスは前記低電流密度領域に配置され、
    前記低電流密度領域は、前記第１電極が配置された領域の電流密度の４０％より小さい電流密度を有する領域であり、
    前記発光構造物は平面上で前記第２リセスによって区画される複数個の活性領域を含み、
    前記複数個の第１電極は前記活性領域にそれぞれ配置され、
    前記複数個の活性領域の面積は前記第１リセスの最も奥の頂部の面積の２．０倍～５．０倍である、
    半導体素子。
  2. 前記反射層の反射部は、前記第２リセスの側面に沿って前記第２リセスの最も奥の頂部まで配置され、
    前記第２導電型半導体層の前記導電性基板に近い面と前記第２リセスの前記頂部の間には所定の高さを有し、
    前記第２リセスの開口部側の前記反射層の幅は前記高さの１．５倍～２８倍であり、
    前記第２リセスの開口部側の前記反射層の幅は、前記第２リセスの両側にそれぞれ配置され、間隔が最も近い２つの第２電極の間の距離である、
    請求項１に記載の半導体素子。
  3. 前記反射層は、前期活性層より前記第１導電型半導体層側に配置された第１部分と前記第２導電型半導体層側に配置された第２部分を含み、
    前記第１部分の傾きと前記第２部分の傾きが互いに異なる、請求項１に記載の半導体素子。
  4. 前記第１部分が前記第２導電型半導体層の前記導電性基板に近い面に対してなす角度は、前記第２部分が前記第２導電型半導体層の前記導電性基板に近い面に対してなす角度より小さい、請求項３に記載の半導体素子。
  5. 前記反射層の水平方向の断面はハニカム（ｈｏｎｅｙｃｏｍｂ）の形状である、請求項１に記載の半導体素子。
  6. 前記低電流密度領域が互いに延びて配置され、低電流密度領域に反射層が配置されて、互いに延びた構造の反射層を含む、請求項１に記載の半導体素子。
  7. 前記反射層は、前記第１リセスを囲んで配置される、請求項１に記載の半導体素子。
  8. 前記第１リセスと前記第２リセスの高さは同じである、請求項１に記載の半導体素子。
  9. 前記第１リセスの最も奥の頂部の幅は前記第２リセスの最も奥の頂部の幅より大きい、請求項１に記載の半導体素子。
  10. 前記第１導電型半導体層は前記活性層と隣接して配置された低抵抗層と前記低抵抗層上に配置される高抵抗層を含み、
    前記高抵抗層は前記低抵抗層よりＡｌ含有量が高く、
    前記第１電極は前記低抵抗層に配置される、請求項１に記載の半導体素子。
JP2018564788A 2016-06-10 2017-06-09 半導体素子 Active JP7209339B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2016-0072797 2016-06-10
KR1020160072797A KR102502331B1 (ko) 2016-06-10 2016-06-10 반도체 소자
KR1020160083059A KR102521625B1 (ko) 2016-06-30 2016-06-30 반도체 소자
KR10-2016-0083059 2016-06-30
PCT/KR2017/006009 WO2017213455A1 (ko) 2016-06-10 2017-06-09 반도체 소자

Publications (2)

Publication Number Publication Date
JP2019522360A JP2019522360A (ja) 2019-08-08
JP7209339B2 true JP7209339B2 (ja) 2023-01-20

Family

ID=60578016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018564788A Active JP7209339B2 (ja) 2016-06-10 2017-06-09 半導体素子

Country Status (5)

Country Link
US (1) US10636939B2 (ja)
EP (1) EP3471154A4 (ja)
JP (1) JP7209339B2 (ja)
CN (1) CN109328399B (ja)
WO (1) WO2017213455A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114194B4 (de) * 2014-09-30 2023-10-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR102631075B1 (ko) * 2018-06-29 2024-01-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
CN111725369B (zh) * 2019-03-20 2021-11-12 隆达电子股份有限公司 发光装置
USD1012871S1 (en) * 2020-06-30 2024-01-30 Roche Molecular Systems, Inc. Circuit board sensor pad
CN111933772B (zh) * 2020-07-09 2022-04-26 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法
CN111883624B (zh) * 2020-07-20 2021-11-05 华灿光电(苏州）有限公司 发光二极管芯片及其制备方法

Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004013916A1 (ja) 2002-08-01 2004-02-12 Nichia Corporation 半導体発光素子及びその製造方法並びにそれを用いた発光装置
JP2004530289A (ja) 2001-02-23 2004-09-30 ニトロネックス・コーポレーション バックサイドビアを含む窒化ガリウム材料デバイスおよび方法
JP2005252253A (ja) 2004-03-01 2005-09-15 Shogen Koden Kofun Yugenkoshi 小型反射器を有するフリップチップ発光装置
JP2006210730A (ja) 2005-01-28 2006-08-10 Toyoda Gosei Co Ltd 発光素子
JP2007149875A (ja) 2005-11-25 2007-06-14 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2007173579A (ja) 2005-12-22 2007-07-05 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
WO2008047923A1 (fr) 2006-10-20 2008-04-24 Mitsubishi Chemical Corporation Dispositif de diode émettrice de lumière à semi-conducteur à base de nitrure
US20100213481A1 (en) 2009-02-25 2010-08-26 Sung Min Hwang Light emitting device
US20110057223A1 (en) 2009-09-10 2011-03-10 Sung Min Hwang Light emitting device, light emitting device package and lighting system including the same
JP2011508414A (ja) 2007-12-19 2011-03-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光抽出構造体を有する半導体発光装置
US20120007118A1 (en) 2010-07-12 2012-01-12 Lg Innotek Co., Ltd. Light emitting device
JP2012502482A (ja) 2008-09-08 2012-01-26 スリーエム イノベイティブ プロパティズ カンパニー 電気的に画素化された発光素子
US20120074441A1 (en) 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012195321A (ja) 2011-03-14 2012-10-11 Toshiba Corp 半導体発光素子
JP2013201411A (ja) 2012-02-24 2013-10-03 Stanley Electric Co Ltd 半導体発光装置
CN103390713A (zh) 2013-07-19 2013-11-13 李刚 带光反射层的半导体发光器件
JP2014067894A (ja) 2012-09-26 2014-04-17 Sharp Corp 半導体発光素子及びその製造方法
JP2014093532A (ja) 2012-11-05 2014-05-19 Lg Innotek Co Ltd 発光素子
JP2014195055A (ja) 2013-02-28 2014-10-09 Nichia Chem Ind Ltd 半導体発光素子
WO2015008184A1 (en) 2013-07-18 2015-01-22 Koninklijke Philips N.V. Highly reflective flip chip led die
US20150200230A1 (en) 2012-08-07 2015-07-16 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array and method for manufacturing same
US20160056351A1 (en) 2014-08-22 2016-02-25 Epistar Corporation Light-emitting device
US20160093769A1 (en) 2013-06-06 2016-03-31 Osram Opto Semiconductors Gmbh Light-emitting diode with passivation layer
WO2016050561A1 (de) 2014-09-30 2016-04-07 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
JP7148131B2 (ja) 2015-08-25 2022-10-05 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子およびこれを含む発光素子パッケージ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101111750B1 (ko) 2010-04-22 2012-02-16 삼성엘이디 주식회사 반도체 발광 소자
KR101722630B1 (ko) * 2010-12-16 2017-04-03 엘지이노텍 주식회사 발광소자
KR101775657B1 (ko) 2011-03-10 2017-09-05 해성디에스 주식회사 발광소자 패키지용 리드 프레임의 제조방법
US8846421B2 (en) 2011-03-10 2014-09-30 Mds Co. Ltd. Method of manufacturing lead frame for light-emitting device package and light-emitting device package
JP5401534B2 (ja) 2011-03-25 2014-01-29 シャープ株式会社 発光装置、照明装置、および表示装置
KR101910556B1 (ko) * 2012-03-20 2018-10-22 서울반도체 주식회사 질화갈륨 기판을 갖는 발광 다이오드
KR101941033B1 (ko) * 2012-07-05 2019-01-22 엘지이노텍 주식회사 발광소자
JP6100598B2 (ja) * 2013-04-25 2017-03-22 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
JP2015012376A (ja) * 2013-06-27 2015-01-19 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 変調回路及び無線通信装置
KR102076240B1 (ko) 2013-08-01 2020-05-18 엘지이노텍 주식회사 발광 소자
KR102130517B1 (ko) 2013-12-24 2020-07-06 엘지디스플레이 주식회사 백라이트 유닛 및 이를 포함한 액정표시장치
US9935238B2 (en) * 2014-04-07 2018-04-03 Lg Innotek Co., Ltd. Light-emitting element and lighting system
CN204596843U (zh) * 2015-01-15 2015-08-26 大连德豪光电科技有限公司 倒装高压led芯片

Patent Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004530289A (ja) 2001-02-23 2004-09-30 ニトロネックス・コーポレーション バックサイドビアを含む窒化ガリウム材料デバイスおよび方法
WO2004013916A1 (ja) 2002-08-01 2004-02-12 Nichia Corporation 半導体発光素子及びその製造方法並びにそれを用いた発光装置
JP2005252253A (ja) 2004-03-01 2005-09-15 Shogen Koden Kofun Yugenkoshi 小型反射器を有するフリップチップ発光装置
JP2006210730A (ja) 2005-01-28 2006-08-10 Toyoda Gosei Co Ltd 発光素子
JP2007149875A (ja) 2005-11-25 2007-06-14 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2007173579A (ja) 2005-12-22 2007-07-05 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
WO2008047923A1 (fr) 2006-10-20 2008-04-24 Mitsubishi Chemical Corporation Dispositif de diode émettrice de lumière à semi-conducteur à base de nitrure
JP2011508414A (ja) 2007-12-19 2011-03-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光抽出構造体を有する半導体発光装置
JP2012502482A (ja) 2008-09-08 2012-01-26 スリーエム イノベイティブ プロパティズ カンパニー 電気的に画素化された発光素子
US20100213481A1 (en) 2009-02-25 2010-08-26 Sung Min Hwang Light emitting device
US20110057223A1 (en) 2009-09-10 2011-03-10 Sung Min Hwang Light emitting device, light emitting device package and lighting system including the same
US20120007118A1 (en) 2010-07-12 2012-01-12 Lg Innotek Co., Ltd. Light emitting device
US20120074441A1 (en) 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012195321A (ja) 2011-03-14 2012-10-11 Toshiba Corp 半導体発光素子
JP2013201411A (ja) 2012-02-24 2013-10-03 Stanley Electric Co Ltd 半導体発光装置
US20150200230A1 (en) 2012-08-07 2015-07-16 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array and method for manufacturing same
JP2014067894A (ja) 2012-09-26 2014-04-17 Sharp Corp 半導体発光素子及びその製造方法
JP2014093532A (ja) 2012-11-05 2014-05-19 Lg Innotek Co Ltd 発光素子
JP2014195055A (ja) 2013-02-28 2014-10-09 Nichia Chem Ind Ltd 半導体発光素子
US20160093769A1 (en) 2013-06-06 2016-03-31 Osram Opto Semiconductors Gmbh Light-emitting diode with passivation layer
WO2015008184A1 (en) 2013-07-18 2015-01-22 Koninklijke Philips N.V. Highly reflective flip chip led die
CN103390713A (zh) 2013-07-19 2013-11-13 李刚 带光反射层的半导体发光器件
US20160056351A1 (en) 2014-08-22 2016-02-25 Epistar Corporation Light-emitting device
WO2016050561A1 (de) 2014-09-30 2016-04-07 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
JP7148131B2 (ja) 2015-08-25 2022-10-05 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子およびこれを含む発光素子パッケージ

Also Published As

Publication number Publication date
US20190157504A1 (en) 2019-05-23
EP3471154A4 (en) 2019-06-05
JP2019522360A (ja) 2019-08-08
EP3471154A1 (en) 2019-04-17
CN109328399B (zh) 2022-08-23
US10636939B2 (en) 2020-04-28
WO2017213455A1 (ko) 2017-12-14
CN109328399A (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
JP7118427B2 (ja) 半導体素子
JP7148131B2 (ja) 発光素子およびこれを含む発光素子パッケージ
JP7281231B2 (ja) 半導体素子および半導体素子パッケージ
JP7209339B2 (ja) 半導体素子
CN109997234B (zh) 半导体元件和包括该半导体元件的半导体元件封装
JP7118447B2 (ja) 半導体素子
KR102568298B1 (ko) 반도체 소자
KR102564198B1 (ko) 반도체 소자
KR102575580B1 (ko) 반도체 소자
KR102656815B1 (ko) 반도체 소자
KR102577859B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102502331B1 (ko) 반도체 소자
KR102582184B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102648472B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102510596B1 (ko) 반도체 소자
KR102551894B1 (ko) 반도체 소자
KR102521625B1 (ko) 반도체 소자
KR102552889B1 (ko) 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
KR102388795B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR102632215B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102619743B1 (ko) 반도체 소자
KR20210027943A (ko) 반도체 소자
KR20180087682A (ko) 반도체 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221227

R150 Certificate of patent or registration of utility model

Ref document number: 7209339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150