JP2012502482A - 電気的に画素化された発光素子 - Google Patents

電気的に画素化された発光素子 Download PDF

Info

Publication number
JP2012502482A
JP2012502482A JP2011526197A JP2011526197A JP2012502482A JP 2012502482 A JP2012502482 A JP 2012502482A JP 2011526197 A JP2011526197 A JP 2011526197A JP 2011526197 A JP2011526197 A JP 2011526197A JP 2012502482 A JP2012502482 A JP 2012502482A
Authority
JP
Japan
Prior art keywords
layer
light emitting
epld
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011526197A
Other languages
English (en)
Inventor
ジェームズ， イー． アンダーソン，
ニコール， ジェイ． ワグナー，
トミー， ダブリュ． ケリー，
アンドリュー， ジェイ． オウダーカーク，
クレイグ， アール． シャルト，
キャサリン， エー． レザーデール，
フィリップ， イー． ワトソン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of JP2012502482A publication Critical patent/JP2012502482A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

電気的に画素化された発光素子、電気的に画素化された発光素子を形成するための方法、電気的に画素化された発光素子を含むシステム、電気的に画素化された発光素子の使用方法。
【選択図】図１

Description

本発明は発光システムに関する。詳細には、本発明は電気的に画素化された発光素子に関する。
一実施形態では、本開示は電気駆動式画素化発光素子（electricallydriven pixelated lumination device）（ＥＰＬＤ）を提供する。ＥＰＬＤは、ｐ層電極面及びｐ層界面を有するｐ層と、ｎ層電極面及びｎ層界面を有するｎ層と、前記ｎ層界面と前記ｐ層界面との間に配置された連続的発光領域とを含みうる。ＥＰＬＤは、少なくとも１つのｐ層電極及び少なくとも１つのｎ層電極を更に含みうる。前記ｐ層電極又は前記ｎ層電極の少なくとも一方は複数の個別に指定可能な電極を含む。
別の態様では、本説明文は、共通電極を含む発光面を含む外側半導体層と、複数の個別に指定可能な電極を含む非発光面を含む内側半導体層とを備えるＥＰＬＤを提供する。ＥＰＬＤは、前記外側半導体層と前記内側半導体層との間に配置された連続的発光領域を更に含む。
更なる別の態様では、本説明文は、ＥＰＬＤの複数の個別に指定可能な電極の内の少なくとも２つを電気的に指定することを含む、画素化された光を生成するための方法を提供する。ＥＰＬＤは、共通電極を含む発光面を含む外側半導体層と、複数の個別に指定可能な電極を含む非発光面を有する内側半導体層とを含む。ＥＰＬＤは、前記外側半導体層と前記内側半導体層との間に配置された連続的発光領域を更に含む。
更なる態様では、本説明文は画素化された発光システムを提供する。画素化発光システムは、共通電極を含む発光面を含む外側半導体層と、複数の個別に指定可能な電極を含む非発光面を含む内側半導体層と、外側半導体層と内側半導体層との間に配置された連続的発光領域とを含みうる。画素化発光システムは、個別に指定可能な電極のそれぞれに電流を供給するための回路を更に含んでもよく、個別に指定可能な電極のそれぞれが指定されると画素化発光システムが空間的に固有の光のパターンを放射する。
本説明文は別の態様において、画素化発光システムと、画素化発光システムによって放射された光を受光するための画素化された空間光変調器と、を備える光学システムを提供する。画素化発光システムは、共通電極を含む発光面を含む外側半導体層と、複数の個別に指定可能な電極を含む非発光面を含む内側半導体層と、外側半導体層と内側半導体層との間に配置された連続的発光領域と、を含みうる。画素化発光システムは、個別に指定可能な電極のそれぞれに電流を供給するための回路を更に備えてもよく、個別に指定可能な電極のそれぞれが指定されると画素化発光システムが空間的に固有の光のパターンを放射する。
別の態様では、本説明文は、共通電極を含む発光面を含む外側半導体層と、画素を画定する複数の個別に指定可能な電極を含む非発光面を含む内側半導体層と、外側半導体層と内側半導体層との間に配置された連続的発光領域とを含む画像形成装置を提供する。画像形成装置は、各画素からの出力光を制御するための専用スイッチ回路を更に含んでもよい。
本説明文は、以下の異なる実施形態の詳細な説明を添付図面と併せて考慮することによって、より完全な理解、認識がなされうるものである。
画素化発光素子（ＰＬＤ）の断面図。 ＰＬＤの断面図。 ＰＬＤの断面図。 ＰＬＤ素子の製造プロセスの各段階又は工程における素子を示す概略図。 ＰＬＤ素子の製造プロセスの各段階又は工程における素子を示す概略図。 ＰＬＤ素子の製造プロセスの各段階又は工程における素子を示す概略図。 ＰＬＤ素子の製造プロセスの各段階又は工程における素子を示す概略図。 ＰＬＤ素子の製造プロセスの各段階又は工程における素子を示す概略図。 ＰＬＤ素子の製造プロセスの各段階又は工程における素子を示す概略図。 ＰＬＤ素子の製造プロセスの各段階又は工程における素子を示す概略図。 ＰＬＤ素子の製造プロセスの各段階又は工程における素子を示す概略図。 例示的な電極の幾何形状を示す概略図。 例示的な電極の幾何形状を示す概略図。 例示的な電極の幾何形状を示す概略図。 例示的な電極の幾何形状を示す概略図。 例示的な電極の幾何形状を示す概略図。 例示的な電極の幾何形状を示す概略図。 例示的な電極の幾何形状を示す概略図。 例示的な電極の幾何形状を示す概略図。 例示的な電極の幾何形状を示す概略図。 例示的な電極の幾何形状を示す概略図。 実施例１に基づく電流密度輪郭のプロット。 モデルの縁部に沿った、実施例１に基づく電流密度輪郭のプロットの電流密度プロット断面図。 実施例２に基づく画素の中心を通る電流密度プロット断面図。 実施例３に基づく画素の中心を通る電流密度プロット断面図。 実施例４に基づく画素の中心を通る電流密度プロット断面図。 実施例５に基づく画素の中心を通る電流密度プロット断面図。 実施例６に基づく画素の中心を通る電流密度プロット断面図。
画素化発光素子（ＰＬＤ）、特に画素化電気発光素子は、例えば、ディスプレイにおいて、また光源として、またプロジェクターの照明用として、またセンサー（例、生物学的センサー）において、またデジタルサイン用としてなど、多くの用途において有用となる場合がある。ディスプレイ用途としては、例えば、ライドバルブ画像表示装置（例、透過型ＬＣＤ画像表示装置）のバックライト、並びに、直接投射式画像表示装置（例、ピコプロジェクター、携帯型プロジェクター、背面投射型テレビ、及びアイコン／ポインターの投射）としての機能が挙げられる。プロジェクターの照明用途では、本願に述べられるようなピクセル化発光素子によって短い混合距離が与えられる。光源用途としては、例えば、固体照明（例、建築用照明）が挙げられる。
一態様では、本願で述べる電気駆動式画素化発光素子（ＥＰＬＤ）は、本願で述べるＥＰＬＤの発光領域が連続的である点で物理的に画素化された発光素子のアレイとは異なる。すなわち、発光素子のアレイは通常は各素子間の物理的不連続性、特に発光領域において物理的不連続性を必要とする。これに対して、個別に指定可能な電極は、本願で述べるＥＰＬＤにおける連続的な発光領域と組み合わされることによって物理的にではなく電気的に画素化された発光素子を生み出す。
物理的に画素化されたアレイの製造プロセス（例えば、ＧａＮなどの発光ダイオード材料をエッチングすることによる）は、コストが嵩み煩雑となりうるものであり、相当の資本投資を必要とする。更に、物理的に画素化されたアレイの空間的な解像度には、ＬＥＤ材料の構造的一体性、エッチング装置の性能、又はその両方に依存する制約がある。更に、物理的に画素化されたＬＥＤのアレイは、熱伝導経路が独立しているために作動時に発生する熱を輸送するうえで非効率である場合がある。これに対して、本願で述べるＥＰＬＤによれば低コストかつ高い解像度が実現されるとともに高い熱放散特性が得られる。更に、物理的画素化は貫通転位の成長につながりうる。画素の寸法が２μｍ四方であると仮定すると、平均欠陥密度が４×１０８個／ｃｍ２であるとは、平均で１画素当たり１個の欠陥が存在し、統計的に複数の欠陥を有する画素もあれば欠陥のない画素もありうることを意味するものである。活性領域にわたって欠陥の数が多過ぎる画素は、他の画素と同様に効率的に光を放射できないか、あるいはまったく光を放射できない場合もある。望ましい低レベルの欠陥画素を実現するには、画素密度に等しいかそれよりも低い欠陥密度となるように製造された半導体材料を使用することが有利となりうる。
本願で述べるＥＰＬＤは発光ダイオードに基づいたものである。半導体ダイオードの接合部及び発光ダイオードの物理的特性について、ここでごく簡単に述べる。より完全な説明については、例えば、Ｅ．Ｆ．Ｓｃｈｕｂｅｒｔ，Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ，２００６及びＳ．Ｍ．Ｓｚｅ，Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ，１９８１を参照されたい。
半導体とは金属と絶縁体の中間の導電性を有する材料である。半導体素子の電気的特性は、価電子帯と伝導帯との間のバンドギャップの存在によって生じる。半導体が電流を運ぶためには、電子は価電子帯から伝導帯へと移動しなければならない。室温の純粋な半導体では伝導帯にほとんど電子は存在しない。純粋な（真性）半導体は一般に絶縁体である。しかしながら少量（通常１原子％未満）の適当なドーパント原子を添加することによって室温での導電性が大幅に高くなる。ドーパント原子の存在によって半導体中で電流を運ぶ自由キャリアが与えられる。半導体及びドーパントの種類に応じて、主な電荷キャリアは伝導帯に加えられる電子か、あるいは価電子帯中に形成される正孔のいずれかとなる（正孔は本来ならば充填されるバンドに電子が存在していない状態）。電子を供与するドーパントは「ドナー」として知られ、正孔を生ずるドーパントは「アクセプター」として知られる。「ｎ型」半導体にはドナーがドープされており、「ｐ型」半導体にはアクセプターがドープされている。
ｐ型とｎ型半導体を電気的に接触させるとダイオードが形成される。ｐ型半導体とｎ型半導体との接触面はダイオード接合部と呼ばれる。ダイオードはダイオード接合部を通じて電流を一方向に流す性質があり、その際、抵抗は見かけ上ほとんどない。接合部のｎ型側に電子が供給され、接合部のｐ型側から電子が奪われるようにダイオードにバイアス電圧をかける（すなわち、外部電圧に接続される）とダイオードに電流が流れる。この状態はダイオードを「順方向のバイアス」をかけて動作させることとして知られる。ダイオードは、逆のバイアス（逆方向バイアス）をかけて動作させると大幅に高い抵抗値を示し、接合部を通じてわずかな漏れ電流が流れるのみとなる。
発光ダイオードは、順方向バイアスで動作される際に発光する一種のダイオードである。ｎ型半導体からの電子がｐ型半導体からの正孔と再結合する際に発光が生じる。伝導帯からの電子が価電子帯の正孔を埋めると、この電子は伝導層と価電子層との間のエネルギー差を光子（放射性再結合）及び／又は熱（非放射性再結合）として放射する。一般に、再結合は接合部付近で最も起こりやすい。半導体には再結合によりほとんど光を発生しないものもあるが、相当な量の光を放射するものもある。発光ダイオードの製造に使用されてきた半導体の例としては、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｌＰ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＺｎＳｅ、ＣｄＺｎＳｅ、ＺｎＯ、及びＳｉＣが挙げられる。
本願で述べるＥＰＬＤの効率は物理的に画素化された素子よりも高くなりうる。例えば、ＧａＮの少数正孔の拡散長は約１μｍであることが報告されている。したがって、２μｍの画素では概ね表面の拡散長の範囲内で活性層中のキャリアに更なる非放射性再結合の経路が与えられるため、表面再結合による損失が大きくなる。物理的画素化素子の表面再結合を低減するための方法も存在する（例えば、表面状態を不動態化し、表面結合の確率を低減させる表面層又は表面処理を与える）が、こうした方法は製造のコスト及び複雑さを増大させる。本発明のＥＰＬＤは、活性層をエッチングせず、したがってこうした非効率な再結合が生ずる表面を形成しないことによってこうした表面再結合をなくすものである。本願で述べるＥＰＬＤの一実施形態では、活性層をエッチングすることなくｐ型層を部分的又は完全にエッチングすることができる。ここで言う「部分的にエッチングする」とは、層の厚さの全体を通じてエッチングせずに厚さの一部を通じてエッチングすることを意味する。「完全にエッチングする」とは、層の厚さの全体を通じてエッチングすることを意味する。このｐ型層のエッチングはｐ型層のエッチングされた領域のシート抵抗を増大させ、拡散電流を更に低減させる。この方法を用いることによってより厚い、又はより高濃度でドープされたｐ型層において電流狭窄性を高めることができる。ｐ型層のエッチングは活性領域には表面状態を導入しないため、完全な物理的画素化によって導入されるような表面再結合は生じない。ｐ層電極の接点の金属を、ｐ型層を部分的又は完全にエッチングする製造工程を行うための自己整列化したマスクとして使用することができる。
理論に束縛されずに言えば、この非効率性以外にも表面再結合によってダイオードの理想値が更に増大する。例えば、Ｊｉｎ，Ａｐｐｌ．Ｌｅｔｔ．７８，２２を参照されたい。拡散電流長は、ダイオードの理想値に比例している。したがって、物理的画素化によって特定の素子の拡散長も大きくなりうる。電流制御のこうした損失（したがって、コントラストの損失）を、本願で述べるＥＰＬＤでは物理的に画素化された素子と比較して低減させることができる。
ダイオードは接合層の性質により大きく分類することができる。最も簡単なタイプの接合部は、同じ半導体材料中のｎ型領域とｐ型領域との間に形成されるホモ接合部である。半導体（したがってバンドギャップ）の組成は、ドーパントの種類と濃度が変化するのみでホモ接合部の両側で同じである。組成及びドーパントの種類が異なる２種類の半導体の間の接合部はヘテロ接合部である（例えばＧａＡｓとＡｌＧａＡｓとの間の接合部）。ダブルヘテロ接合（ＤＨ）（ダブルヘテロ構造としても知られる）ダイオードは２つの隣接したヘテロ接合部からなる。ダブルヘテロ構造の一例として、Ｎａｋａｍｕｒａ，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ａ １３，７０５に述べられる、ｎ型Ａｌ０．１５Ｇａ０．８５Ｎとｐ型Ａｌ０．１５Ｇａ０．８５Ｎとの間の厚さ１００ｎｍのＩｎ０．０６Ｇａ０．９４Ｎ層（すなわち、中間層）がある。ダブルヘテロ接合部の中間層の材料のバンドギャップによって放射される光の波長が決まる。
ダイオード接合部には、接合部を形成するｐ型半導体とｎ型半導体との間の単一量子井戸（ＳＱＷ）又は多重量子井戸（ＭＱＷ）が更に含まれる。量子井戸は、（隣接又は直接隣接（物理的に接触）した）半導体のバリア層の間に挟まれた半導体の薄層（通常ドープされていない）であり、量子井戸のバンドギャップが隣接層のバンドギャップよりも小さくなっている。ここで言う「隣接」という用語は、直接的な接触という用語よりも広い意味合いのものであり、直接的な接触を含むものである。量子井戸に注入された電子及び正孔は閉じ込められ、放射的により再結合しやすくなる。更に、量子井戸のバンドギャップエネルギーは量子井戸の厚さ、更に、井戸及び井戸の両側の半導体の組成によって決定される。放射光のエネルギーは、素子の成長の際の層の厚さを調節すること、及び量子井戸層の組成を選択することによって制御することができる。単一量子井戸構造の一例としては、Ｎａｋａｍｕｒａ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３４，Ｌ１３３２に述べられるｎ型ＧａＮとｐ型Ａｌ０．２Ｇａ０．８Ｎとの間の厚さ３ｎｍのＩｎ０．４５Ｇａ０．５５Ｎがある。多重量子井戸構造の一例としては、Ｃｈｉｃｈｉｂｕ，Ａｐｐｌ．Ｌｅｔｔ．６９，３０に述べられるｎ型ＧａＮ層とｐ型ＧａＮ層との間の厚さ２．５ｎｍのＩｎ０．２Ｇａ０．８Ｎの井戸層及び厚さ７．５ｎｍのＩｎ０．０５Ｇａ０．９５Ｎのバリア層の１０回の繰り返し構造がある。
電流垂下が低減された接合部の構成（Ｇａｒｄｎｅｒ，Ｎ．Ｆ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９１，２４３５０６に述べられるタイプのものなど）を使用することによってＥＰＬＤの効率を高めることができる。
図１は、電気駆動式画素化発光素子（ＥＰＬＤ）の断面図である。この実施形態では、ｐドープ層１１０とｎドープ層１３０との間に配置された連続発光領域１２０を有する発光ダイオード（ＬＥＤ）素子１００が与えられる。ＬＥＤ素子１００の発光面はｎ層電極１５０を含んでいる。ｐドープ層１１０の表面には複数の個別に指定可能な電極１４０が配置されている。
個別に指定可能な電極１４０のいずれかに電流が供給されると、連続的な発光領域１２０内の光発生領域１６０で光が発生する。光発生領域１６０で発生した光は発光面１７０から放射される。無論、光は複数の個別に指定可能な電極を含む面からも放射され、かつ／又はＬＥＤ層内を伝播しうる。その場合、ＥＰＬＤの複数の個別に指定可能な電極を含む面に反射コーティング又は反射材料を置くなどの方法によってＥＰＬＤからの光の抽出効率を高めることができる。この実施形態では、ｎドープ層は発光面に近接して配置されているため、外側半導体層と呼ぶ場合がある。発光面とは遠い方の活性領域の側面に配置されたｐドープ層は、この実施形態では内側半導体層と呼ぶ場合がある。個別に指定可能な電極１４０を個別に指定できることにより、異なる入力電圧に対して固有の空間的光出力プロファイルが得られる。このような電気的画素化による光出力の空間的制御は、プロジェクター装置におけるように発光によって画像を形成する用途において有用となりうる。電気的画素化による光出力の空間的制御は、発光位置を光の出力方向に変換するレンズ又は他の光学要素に供給される場合のように、光の角度が変えられる用途においても有用となりうる。
簡単のため、図１では、光発生領域１６０は個別に指定可能な電極１４０の中心線に対して対称的な互いに重なり合わない楕円形として示している。しかしながら実際の使用では、光発生領域１６０の形状は任意の形状であってもよく、個別に指定可能な電極１４０の中心線に対して対称でも非対称でもよい。更に、隣合う光発生領域１６０同士が空間的に重なり合ってもよい。
ｐドープ層１１０とｎドープ層１３０との間には連続的発光領域１２０が配置されている。個別に指定可能な電極１４０とｎ層電極１５０との間に電位が加えられると、個別に指定可能な電極から、ｐドープ層１１０を通じて発光領域１２０へと正孔が流れ、ｎ層電極１５０からｎドープ層１３０を通じて発光領域１２０へと電子が流れる。発光領域１２０において電子と正孔とは再結合して、可視領域、赤外領域又は紫外領域であってよい光を発生する。
連続的な発光領域１２０は、例えば単一量子井戸、多重量子井戸、ホモ接合、ヘテロ接合、ダブルヘテロ接合などの任意の適当な構造であってもよい。この層は、例えば、ＧａＮ及びＩｎＧａＮの副次層が交互に積層されたものでもよい。例えば、多重量子井戸におけるように２種類の材料を交互に配することにより、特定の放射波長に対応したバンドギャップが生じる。連続的発光領域１２０は、例えば、エピタキシャル成長させたＧａＮ又はＩｎＧａＮの単一層からなるものでもよい。連続的発光領域に適した他の適当な材料としては、これらに限定されるものではないが、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、窒化アルミニウムゲルマニウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、リン化インジウムガリウム（ＩｎＧａＰ）、ヒ化ガリウム（ＧａＡｓ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、ヒ化リン化インジウムガリウム（ＩｎＧａＡｓＰ）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）及びテルル化水銀カドミウム（ＨｇＣｄＴｅ）などが挙げられる。
特定の実施形態では、ｐ型層、ｎ型層、及び連続的発光領域について概ね格子定数が一致した半導体を選択することが有利となる場合もある。これは例えば、完全に同じ半導体のファミリーでＥＰＬＤを構築することによって実現することができる。適当な半導体のファミリーとしては、第４族の半導体、第３〜第５族の半導体、及び第２〜第６族の半導体が挙げられる。第４族、第３〜第５族、又は第２〜第６族の半導体に基づいた２元、３元、又は４元合金のいずれも可能である。したがって、本明細書の全体を通じて特定の半導体材料をｎ型半導体層、ｐ型半導体層、及び／又は連続的発光領域に適したものとして記載するが、選択される特定の材料は列挙されるものに限定されず、材料の選択は、概ね格子定数の一致した材料の選択を含め、説明文の全体によって導かれるべきである点は理解されなければならない。
図３に示され、また下記により詳細に述べるような別の実施形態では、連続的発光領域はｐドープ層とｎドープ層とが互いに直接的に接触したヘテロ接合部に相当しうる。本願では単一ヘテロ接合部について述べるが、ダイオードが２つの隣接したヘテロ接合部からなるようなダブルヘテロ接合部も考えられる。こうした構造には、例えば、ｎ型及びｐ型層が同じか又は異なる材料からなり、それぞれがｎ型及びｐ型層の材料のいずれとも異なる中間層と接触しているような構造が挙げられる。
図１では、ｐドープ層１１０は個別に指定可能な電極１４０及び連続的発光領域１２０と接触している。通常、個別に指定可能な電極１４０は、例えば電子線蒸発法によってｐドープ層１１０上に蒸着される。ｐ型層及び／又はｎ型層の両方の接点に使用される金属は、例えば、Ａｕ、Ａｇ、Ｔｉ、Ａｕ／Ｔｉ、Ａｕ／Ｉｎ、Ａｕ／Ｎｉ、及びＣｕから選択することができる。
本願で述べる各ＥＰＬＤについて、蒸着後にアニール工程を用いることによって個別に指定可能な電極（例、１４０）とｐドープ層（例、１１０）との間の接触抵抗を低減させることができる。ｐ接点の接触抵抗ができるだけ低く保たれている場合、画素の動作電圧を低下させ、したがってシステムの効率を高めることができる。高い接触抵抗は、動作温度が高くなることにより、エネルギーを浪費してダイオード接合部におけるＥＰＬＤ素子の効率を低下させるオーム加熱を生じうる。オーム加熱はまた、貫通転位の成長速度を高めることによってＬＥＤ素子、特にこうした熱を効果的に放散することのできない物理的に画素化されたＬＥＤ素子の寿命を縮めうるものである。
更に、本願に述べる各ＥＰＬＤについて、小さいｐ接点（ｐ型層が図１又は図２に示されるようなものであるかによらず）を有することにより、活性領域のｐ接点の真上の部分に電流を閉じ込めやすくなる。本願に述べるＥＰＬＤでは一定の拡散電流が生じ、電流はｐ接点よりも大きな活性領域の領域に流れる。したがって、ｐ接点が所望の画素サイズよりも小さければ、隣接画素への電流の拡散が最小に抑えられることによってコントラストが向上する。これは小さいｐ接点を用いることによってある程度実現することが可能である。
光出力はｐ接触層を反射性とすることによっても増大させることができる。ｐ接点の周囲の絶縁領域は、誘電体多層膜ミラーを使用するか又はｐ接点の周囲に薄い絶縁体を成膜した後、反射性材料（ｐ接点の金属と同じものでもよい）を絶縁体上にコーティングすることによって反射性とすることもできる（個別に指定可能な電極を短絡させないように留意することはもちろんである）。
ｐドープ層１１０は、ＭｇドープＧａＮなどの任意の適当なＬＥＤ材料であってもよい。他の適当な材料としては、ｐドープしたケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、窒化アルミニウムゲルマニウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、リン化インジウムガリウム（ＩｎＧａＰ）、ヒ化ガリウム（ＧａＡｓ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、ヒ化リン化インジウムガリウム（ＩｎＧａＡｓＰ）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）及びテルル化水銀カドミウム（ＨｇＣｄＴｅ）などが挙げられる。
図１では、ｎドープ層１３０は連続的発光領域１２０及びｎ層電極１５０と接触している。通常、ｎ層電極１５０は、例えば電子線蒸発法によってｎドープ層１３０上に蒸着される。上記に述べたように、ｐ型層及び／又はｎ型層の接点に使用される金属は、例えば、Ａｕ、Ａｇ、Ｔｉ、Ａｕ／Ｔｉ、Ａｕ／Ｉｎ、Ａｕ／Ｎｉ、及びＣｕから選択することができる。蒸着後にアニール工程を用いることによってｎ層電極１５０とｎドープ層１３０との間の接触抵抗を低減させることができる。ｎドープ層１３０は、ＳｉドープＧａＮなどの任意の適当なＬＥＤ材料であってもよい。他の適当な材料としては、これらに限定されるものではないが、ｎドープされたケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、窒化アルミニウムゲルマニウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、リン化インジウムガリウム（ＩｎＧａＰ）、ヒ化ガリウム（ＧａＡｓ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、ヒ化リン化インジウムガリウム（ＩｎＧａＡｓＰ）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）及びテルル化水銀カドミウム（ＨｇＣｄＴｅ）などが挙げられる。
ｐドープ層１１０のシート抵抗率はＥＬＰＤ中の拡散電流に多大な影響を及ぼす。高いシート抵抗率を有するｐドープ層ではシート抵抗率が低いｐドープ層よりも拡散電流は小さくなる。ｐドープ層のシート抵抗Ｒｓは、ｐドープ材料のバルク抵抗率ρ及びｐドープ層の厚さｔから計算される。
ダイオードの理想因子もまた、拡散電流に影響するが、これはより制御が困難なパラメータであり、他の因子の中でも特に半導体の種類及び成長条件に依存する。
例えば、ＧａＮ半導体では、拡散電流の大部分はｐ型層で生じる。この層を薄くすることによりシート抵抗率が高くなり、したがって拡散電流は低減される。特定の実施形態では、ｐ型層をｐ型層内の空乏層の幅よりも薄くしないことが有利である。更に、ｐ型層の低いドープ濃度によって抵抗が高くなり、拡散電流が低減される。しかしながら低いドープ濃度によって空乏層の幅も大きくなるため、ｐ型層の厚さ及びドープ濃度の両方を考慮しなければならない。低いドープ濃度により、抵抗値は空乏層の幅よりも早く増大する。したがって、ドープ濃度が低いｐ型層は、空乏層の幅よりも厚くするために低ドープ層が厚い層を必要とする場合であっても高濃度でドープされたｐ型層よりも抵抗値は大きくなる。
キャビティ効果は光出力を増大させ、更に高屈折率構造中で光を平行化させるため、やはり拡散光を低減させうる。キャビティ効果は発光領域がｐ接点の金属から特定の距離に配置されている場合に顕著となるため、この効果を最大とするためにｐ型層を適正な厚さとする必要がある。例えば、Ｙ．Ｃ．Ｃｈｅｎ ｅｔ ａｌ．Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，８２，２２２１（２００３）の記載を参照されたい。ｐ型層の厚さはキャビティ効果を最大とするために所望の値に設定することが可能であり、ｐ型層のドープ濃度は拡散電流を最小とするために所望のシート抵抗率が得られるように調節することが可能である。特定の場合では、発光領域とｐ接点金属との間の距離は材料中での発光波長の約０．６〜０．８倍、又は約１．２倍である。
図２は、第２のＥＰＬＤ素子の断面図である。この実施形態では、ＬＥＤ素子２００は連続的発光領域２２０を有している。この場合もやはり、連続的発光領域２２０はｐドープ層２１０とｎドープ層２３０との間に配置されている。図１と異なり、この実施形態では、ｎドープ層２３０が内側半導体層であり、ｐドープ層２１０が外側半導体層である。図２に示されるように、ｎドープ層２３０は発光領域２２０と個別に指定可能な電極２４０との間に配置されている。ｐドープ層２１０はｐ層電極２５０に近接して配置されているため、光発生領域２６０において発生した光はｐドープ層２１０を通じてｐ層電極２５０の上の発光面２７０へと伝播する。この実施形態は、ｎドープ層又はｐドープ層が必要に応じて外側半導体層として機能する働きを示すものである。
ｐドープ層２１０とｎドープ層２３０との間には連続的発光領域２２０が配置されている。個別に指定可能な電極２４０とｐ層電極２５０との間に電位が加えられると、ｐ層電極２５０からｐドープ層２１０を通じて発光領域２２０へと正孔が流れ、個別に指定可能な電極２４０からｎドープ層２３０を通じて発光領域２２０へと電子が流れる。発光領域２２０において電子と正孔とは再結合して、可視領域、赤外領域又は紫外領域であってもよい光を発生する。
連続的な発光領域２２０は、例えば単一量子井戸、多重量子井戸、ホモ接合、ヘテロ接合、ダブルヘテロ接合などの任意の適当な構造であってもよい。この層は、例えばＧａＮ及びＩｎＧａＮの副次層が交互に積層されたものでもよい。例えば多重量子井戸におけるように２種類の材料を交互に配することにより、特定の放射波長に対応したバンドギャップが生じる。連続的発光領域１２０は、例えばエピタキシャル成長させたＧａＮ又はＩｎＧａＮの単一層からなるものでもよい。連続的発光領域に適した他の適当な材料としては、これらに限定されるものではないが、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、窒化アルミニウムゲルマニウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、リン化インジウムガリウム（ＩｎＧａＰ）、ヒ化ガリウム（ＧａＡｓ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、ヒ化リン化インジウムガリウム（ＩｎＧａＡｓＰ）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）及びテルル化水銀カドミウム（ＨｇＣｄＴｅ）などが挙げられる。
図２では、ｎドープ層２３０は個別に指定可能な電極２４０及び連続的発光領域２２０と接触している。典型的には、個別に指定可能な電極２４０は、例えば電子線蒸発法によってｎドープ層２１０上に蒸着される。
簡単のため、図２では、光発生領域２６０は個別に指定可能な電極２４０の中心線に対して対称的な互いに重なり合わない楕円形として示している。しかしながら実際の使用では、光発生領域２６０の形状は任意の形状であってもよく、個別に指定可能な電極２４０の中心線に対して対称でも非対称でもよい。更に、隣合う光発生領域２６０同士が空間的に重なり合ってもよい。
Ｎドープ層２３０は、ＳｉドープＧａＮなどの任意の適当なＬＥＤ材料であってもよい。他の適当な材料としては、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、窒化アルミニウムゲルマニウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、リン化インジウムガリウム（ＩｎＧａＰ）、ヒ化ガリウム（ＧａＡｓ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、ヒ化リン化インジウムガリウム（ＩｎＧａＡｓＰ）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）及びテルル化水銀カドミウム（ＨｇＣｄＴｅ）などが挙げられる。
図２では、ｐドープ層２１０は連続的発光領域２２０及びｐ層電極２５０と接触している。通常、ｐ層電極２５０は、例えば、電子線蒸発法によってｐドープ層２１０上に蒸着される。蒸着後にアニール工程を用いることによってｐ層電極２５０とｐドープ層２１０との間の接触抵抗を低減させることができる。ｐドープ層２１０は、ＭｇドープＧａＮなどの任意の適当なＬＥＤ材料であってもよい。他の適当な材料としては、これらに限定されるものではないが、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、窒化アルミニウムゲルマニウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、リン化インジウムガリウム（ＩｎＧａＰ）、ヒ化ガリウム（ＧａＡｓ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、ヒ化リン化インジウムガリウム（ＩｎＧａＡｓＰ）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）及びテルル化水銀カドミウム（ＨｇＣｄＴｅ）などが挙げられる。
図３は、別のＥＰＬＤの断面図である。この実施形態は、ｐドープ層３１０及びｎドープ層３３０を有するＬＥＤ素子３００を示したものである。ＬＥＤ素子３００の発光面３７０はｎ層電極３５０を含んでいる。ｐドープ層３１０の表面には個別に指定可能な電極３４０が配置されている。この実施形態では、発光領域３２０は別の材料層ではなく、ダイオード接合部となっている。このダイオード接合部は、ｎ型領域及びｐ型領域が同じ半導体材料で形成され、ドーパントの種類及びドーパント物質の濃度のみが異なる場合にはホモ接合部となりうる。間のダイオード接合部は、ｐドープ層３１０とｎドープ層３３０とが異なる組成であり、異なる種類及び濃度のドーパントが使用されたヘテロ接合部であってもよい（例えば、ＧａＡｓとＡｌＧａＡｓとの間の接合部）。２つのヘテロ接合部同士が隣接したダブルヘテロ構造としても知られるダブルヘテロ接合（図に示されていない）型ダイオードも考えられる。ダブルヘテロ構造の一例として、ｎ型Ａｌ０．１５Ｇａ０．８５Ｎとｐ型Ａｌ０．１５Ｇａ０．８５Ｎとの間の厚さ１００ｎｍのＩｎ０．０６Ｇａ０．９４Ｎ層（すなわち、中間層）がある。ダブルヘテロ接合部の中間層の材料のバンドギャップによって放射光の波長が決まる。
ｐドープ層３１０とｎドープ層３３０との間には連続的発光領域３２０が配置されている。個別に指定可能な電極３４０とｐ層電極３５０との間に電位が加えられると、ｐ層電極３５０からｐドープ層３１０を通じて発光領域３２０へと正孔が流れ、個別に指定可能な電極３４０からｎドープ層３３０を通じて発光領域３２０へと電子が流れる。発光領域３２０において電子と正孔とは再結合して、可視領域、赤外領域又は紫外領域であってもよい光を発生する。
この実施形態では、ｎドープ層３３０は発光面に近接して配置されているため、外側半導体層と呼ぶ場合がある。発光面とは遠い方の連続的発光領域３２０の側面に配置されたｐドープ層３１０は、この実施形態では内側半導体層と呼ぶ場合がある。個別に指定可能な電極３４０を個別に指定できることにより、異なる入力電圧に対して固有の空間的光出力プロファイルが得られる。このような電気的画素化による光出力の空間的制御は、プロジェクター装置におけるように発光によって画像を形成する用途において有用となりうる。電気的画素化による光出力の空間的制御は、発光位置を光の出力方向に変換するレンズ又は他の光学要素に供給される場合のように、光の角度が変えられる用途においても有用となりうる。
簡単のため、図３では、光発生領域３６０は個別に指定可能な電極３４０の中心線に対して対称的な互いに重なり合わない楕円形として示している。しかしながら実際の使用では、光発生領域３６０の形状は任意の形状であってよく、個別に指定可能な電極３４０の中心線に対して対称でも非対称でもよい。更に、隣合う光発生領域３６０同士が空間的に重なり合ってもよい。
連続的発光領域３２０は、ｐドープ層３１０とｎドープ層３３０との間のダイオード接合部として示されている。
Ｐドープ層３１０は、ＭｇドープＧａＮなどの任意の適当なＬＥＤ材料であってよい。他の適当な材料としては、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、窒化アルミニウムゲルマニウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、リン化インジウムガリウム（ＩｎＧａＰ）、ヒ化ガリウム（ＧａＡｓ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、ヒ化リン化インジウムガリウム（ＩｎＧａＡｓＰ）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）及びテルル化水銀カドミウム（ＨｇＣｄＴｅ）などが挙げられる。
図３では、ｎドープ層３３０は連続的発光領域３２０及びｎ層電極３５０と接触している。通常、ｎ層電極３５０は、例えば電子線蒸発法によってｎドープ層３３０上に蒸着される。蒸着後にアニール工程を用いることによってｎ層電極３５０とｎドープ層３３０との間の接触抵抗を低減させることができる。Ｎドープ層３３０は、ＳｉドープＧａＮなどの任意の適当なＬＥＤ材料であってよい。他の適当な材料としては、これらに限定されるものではないが、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、窒化アルミニウムゲルマニウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、リン化インジウムガリウム（ＩｎＧａＰ）、ヒ化ガリウム（ＧａＡｓ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、ヒ化リン化インジウムガリウム（ＩｎＧａＡｓＰ）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）及びテルル化水銀カドミウム（ＨｇＣｄＴｅ）などが挙げられる。
図１〜３では、個別に指定可能な電極がＥＰＬＤの発光面とは遠い側の面に取付けられた実施形態を示したが、発光面と、複数の個別に指定可能な電極を有する面とは同じ面であってもよい点は理解されるであろう。このような実施形態によれば、ＥＰＬＤの発光領域に物理的に近接した発光面が与えられる（例えば、薄いｐ型層のため）。更に、個別に指定可能な電極を個別に指定するための回路がマスクとして機能しうるため、電気的に画素化された各画素間に一定の光学的分離を与える。こうした実施形態では、非発光面に反射層を設けることによって、発光領域内で発生して初めに非発光面に向かう光を偏向することにより光出力を増大させることが更に望ましい場合もある。
図４ａ〜４ｈは、本説明文に基づきＥＰＬＤを製造する方法の一実施形態を各工程ごとに示した図である。
まず、基板４８０上に未ドープのバッファ層４７０を成長させる。この成長は、有機金属化学気相蒸着法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、有機金属気相成長法（ＭＯＶＰＥ）、有機金属分子線エピタキシー法（ＭＯＭＢＥ）、及び原子層成膜法（ＡＬＤ）などの任意の適当な方法によって行うことができる。専用の窒化物基板を使用する場合にはバッファ層の成長は必ずしも必要ではない。
基板４８０は、サファイア、ＳｉＣ、ＺｎＯ、ＬｉＡｌＯ２、ＡｌＮ、又はＧａＮなどの任意の適当な材料でもよい。一般的な基板の厚さは約０．５ｍｍであるが、取り扱いやすさ、コスト及び他の要因に基づいて厚さを選択することができる。
後の各層をエピタキシーによって成長させるのに先立って、基板上には薄い低温ＧａＮ種層がしばしば成膜される。
未ドープのバッファ層４７０は、基板４８０に使用される材料及びＬＥＤの残部に使用される材料の種類に基づいて選択された任意の適当な材料であってもよい。例えば、未ドープのＧａＮは未ドープのバッファ層４７０に適した材料となりうる。未ドープのＧａＮバッファ層の一般的な厚さは約２μｍである。
図４ｂでは、未ドープのバッファ層４７０上にｎドープ層４３０を成長させる。その適当な材料及び成膜法は、ｎ型層について本説明文の全体を通じて述べるようなものである。ｎドープ層の一般的な厚さは約２μｍである。
図４ｃでは、ｎドープ層４３０上に量子井戸層４２０（単一又は２重量子井戸）を成長させる。Ｓｉドーピングを用いてｎ型ＧａＮを製造することができる。量子井戸及びバリア層の一般的な全体の層の厚さは、４０〜１００ｎｍの範囲である。
「量子井戸」なる用語は、もともと３次元で自由に運動していた粒子（この場合は電子及び／又は正孔）を２次元に閉じ込めることによって、これらの粒子に平面的な領域を強制的に占有させる（いわゆる量子閉じ込め効果）ポテンシャル井戸のことを指すことは当該技術分野では理解されるであろう。量子閉じ込め効果は、量子井戸の厚さがキャリア（一般に電子及び正孔）のドブロイ波長と同程度になり、「エネルギーサブバンド」と呼ばれるエネルギー準位（キャリアが離散的なエネルギーの値のみを有しうる）となる場合に生ずる。量子井戸は、ヒ化ガリウムなどの材料が、ヒ化アルミニウムなどのバンドギャップの広い材料の２つの層によって挟まれることによって半導体中に形成される。これらの構造は、例えば上記に述べたような成長法によって、層の厚さを単一層に制御することで成長させることができる。
図４には示されていないが当業者には明らかな点として、量子井戸層上に電子遮断層を成長させることがある。電子遮断層（ＥＢＬ）は、窒化物ベースのＬＥＤの効率を高めることのできる必要に応じて設けられる層である。ＥＢＬは、ＡｌＧａＮ又は電子が活性領域の外に拡散することに対するポテンシャル障壁を与える他の任意の材料で形成することができる。ＥＢＬ層の一般的な厚さは約５０ｎｍである。
図４ｄでは、次にｐドープ層４１０を成長させる。好適な材料としては、ＭｇドープＧａＮなどの上記に述べたものが挙げられる。好適な成膜法は、本説明文の全体を通じてその概略を述べるようなものである。ｐドープ層の一般的な厚さは約２５０ｎｍである。
図４ｅでは、基板４８０が素子の残りの部分から除去されている。この工程は、例えばエキシマーレーザーを用いたレーザーリフトオフ法などの各種の方法によって行うことができる。この方法では、ＬＥＤ製造用の適当なＧａＮ半導体層で金属接点を含めてサファイアウェーハをコーティングする。この段階では、ＬＥＤ素子は成長用基板に依然、完全に取り付けられた状態である。次いで一時的な転写基板又は最終基板のいずれかである基板を成長用基板の反対側の面となるＬＥＤ素子の露出面に取り付ける。エキシマーレーザーの波長におけるサファイアとＧａＮの吸収計数の差により、レーザーからのエネルギーの大半はサファイアとＧａＮ ＬＥＤ素子との界面に選択的に蓄積される。これにより、ＧａＮ ＬＥＤ素子はサファイア製の成長用基板から効果的に分離される。本願で述べるＥＰＬＤは連続層を有し、機械的に自立できるだけ（例えば、ｎ層側において）充分に厚くすることができる。これにより、ＥＰＬＤを成長用基板からより簡単に剥離することができる。これは、物理的に画素化された素子と比較した場合に本願で述べるＥＰＬＤが優れているもう一つの点である。
特定の実施形態では、垂直型ＬＥＤの製造時にまず基板を剥離した後、ｎ電極（ｎ層が発光層である場合）を設けることによってＬＥＤ内の光の拡散を最小に抑えることが望ましい場合もある。
図４ｆでは、未ドープのバッファ層４７０が素子の残りの部分から除去されている。図には示されていないが、未ドープのバッファ層４７０は薄層化することもできる。未ドープのバッファ層４７０は、例えば最初の厚さの５〜９９％にまで薄層化することができる。この除去又は薄層化は、例えば未ドープ層をエッチングで除去するなどの各種の方法によって行うことができる。
本方法のこの工程では、必要に応じてｎドープ層４３０も薄層化することができる（図に示されていない）。薄層化によって得られたｎドープ層は最初の厚さの５〜９９％の厚さを有しうる。
ｎドープ層４３０の薄層化は、例えばＥＰＬＤにおける光の拡散を抑制するうえで有用となりうる。
図４ｇでは、ｎドープ層４３０の発光面上に形成された共通電極４５０が示されている。この工程の可能な一例では、画素間領域となる部分に金属グリッドを形成した後、透過面の残りの部分に透明な導体（例、酸化インジウムスズ（ＩＴＯ））を成膜する。別の例では、表面全体に透明な導体を成膜した後、透明導体上に金属グリッドを形成する。金属グリッド間の間隔が一般に小さい（１００μｍ未満）こと、及びｎドープ領域が一般に高い導電性を有することから、金属グリッドを形成するだけで透明導体層を設けないと不充分である場合がある。
図４ｈでは、ｐドープ層４１０に取り付けられた個別に指定可能な電極４４０が示されている。個別に指定可能な電極４４０は例えば、Ａｕ、Ａｇ、Ｔｉ、Ａｕ／Ｔｉ、Ａｕ／Ｉｎ、Ａｕ／Ｎｉ、及びＣｕから選択することができる。
場合により、例えばＺｎＯ、ＺｎＳｅ、ＺｎＳ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＺｎＳｅ、ＣｄＳＳｅ、ＣｄＭｇＺｎＳｅ、ＨｇＣｄＴｅ若しくはＺｎＳｅＴｅなどの第２族〜第６族の半導体材料（米国特許出願第２００６／０２８４１９０号を参照）又はＡｌＧａＩｎＰなどの第３族〜第５属の材料で形成されたＥＰＬＤ（図に示されていない）の発光面に色変換アレイを配置及び／又は接着又は取り付けることもできる。更なる色変換材料としては、蛍光体、量子ドット及び蛍光色素が挙げられる。好適な蛍光体としては、ドープしたガーネット（ＹＡＧ：Ｃｅ及び（Ｙ、Ｇｄ）ＡＧ：Ｃｅなど）、アルミン酸塩（Ｓｒ２Ａｌ１４Ｏ２５：Ｅｕ、及びＢＡＭ：Ｅｕなど）、ケイ酸塩（ＳｒＢａＳｉＯ：Ｅｕなど）、硫化物（ＺｎＳ：Ａｇ、ＣａＳ：Ｅｕ、及びＳｒＧａ２Ｓ４：Ｅｕなど）、オキシ硫化物、オキシ窒化物、リン酸塩、ホウ酸塩、及びタングステン酸塩（ＣａＷＯ４など）が挙げられる。これらの材料は、従来の蛍光体の粉末又はナノ粒子蛍光体の粉末若しくはフィルムの形態であってもよい。蛍光体粒子は有機又は無機結合剤と混合することによってＥＰＬＤに適用するためのフィルムを形成することができる。好適な材料の別のクラスは、Ｓｉ、Ｇｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＡｌＮ、ＡｌＰ、ＡｌＡｓ、ＧａＮ、ＧａＰ、ＧａＡｓ及びこれらの組み合わせを含む半導体ナノ粒子で形成されたいわゆる量子ドット蛍光体である。一般に量子ドットの表面は、凝集を防止するとともに結合剤との混和性を高めるために有機分子によって少なくとも部分的にコーティングされる。特定の場合では、半導体量子ドットは、コア／シェル構造の異なる材料の複数の層で構成されてもよい。好適な蛍光色素としては、米国特許第６，６００，１７５号に記載されるものがある。好ましい蛍光色素は、高い耐久性及び安定した光学特性を示すものである。色変換層は、異なる種類の色変換物質の混合物が単一層に含まれたものか、あるいはそれぞれが１種類以上の色変換物質を含む複数の層からなるものでもよい。投射レンズ又はマイクロレンズアレイなどの更なる光学要素をＥＰＬＤの発光面に設けることもできる。一般にＥＰＬＤは、ホットメルト接着剤などの接着剤、溶接、加圧、加熱若しくはこれらの方法の任意の組み合わせ、又は特定の用途において望ましい他の方法などの任意の適当な方法によって色形成アレイに取り付けるか接着することができる。好適なホットメルト接着剤の例としては、半結晶ポリオレフィン、熱可塑性ポリエステル、及びアクリル樹脂が挙げられる。
他の例示的な接着材料としては、Ｎｏｒｌａｎｄ ８３Ｈ（ノーランド・プロダクツ社（Norland Products）（ニュージャージー州クランベリー）により供給される）などのアクリレート系光学接着剤などの光学的に透明なポリマー接着剤を含む光学的に透明なポリマー材料；Ｓｃｏｔｃｈ−Ｗｅｌｄ瞬間接着剤（スリー・エム社（3M Company）（ミネソタ州セントポール）により供給される）などのシアノアクリレート；Ｃｙｃｌｏｔｅｎｅ（商標）（ダウ・ケミカル社（Dow Chemical Company）（ミシガン州ミッドランド）により供給される）などのベンゾシクロブテン；ＣｒｙｓｔａｌＢｏｎｄ（テッド・ペラ社（Ted Pella Inc.）（カリフォルニア州レディング））などの透明ワックス；ケイ酸ナトリウムベースの液体、水、又は可溶性ガラス；及びスピンオンガラス（ＳＯＧ）が挙げられる。
特定の場合では、ＥＰＬＤは、例えばＱ．−Ｙ．Ｔｏｎｇ及びＵ．Ｇｏｓｅｌｅによる「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ」（Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ，Ｎｅｗ Ｙｏｒｋ，１９９９）の第４章及び第１０章に述べられるようなウェーハ接着技術によって色形成アレイに取り付けることができる。
通常、本説明文に基づくＥＰＬＤの画素化された表面は少なくとも２個の電極と接触している。少なくとも２個の電極に接続された回路によってこれらの電極に、更に最終的には連続的発光領域に電流が流れ、ＥＰＬＤを局所的に作動させる。画素化された各表面電極は様々な方法で個別に指定することができる。こうした方法には、これらに限定されるものではないが、回路基板との直接的なハンダ接続、各種の接続手段による相捕型金属酸化膜半導体（ＣＭＯＳ）回路への接続、及びパッケージ又は回路基板とのハンダバンプによる接続が挙げられる。画素化された表面電極は、これらに限定されるものではないが、金、銀、アルミニウム、ニッケル、チタン、クロム、白金、パラジウム、ロジウム、レニウム、ルテニウム、タングステン、インジウム、並びにこれらの混合物及び合金などの金属又は金属の合金などの当該技術分野では周知の任意の適当な材料で形成することができる。電極はＩＴＯなどの透明な導電性酸化物で形成することもできる。電極材料は、電極材料に入射する光線が電極材料によって反射されるように高い反射性を有することが好ましい。
画素化された表面と反対側の表面は一般に少なくとも１個の電極を有する。この電極は例えば相互接続された金属又は金属合金のグリッドであってもよい。画素化表面と反対側の表面は、金、銀、アルミニウム、インジウム、上記の任意のものの合金及び／又は透明な金属合金、又はＬＥＤの表面を覆った透明な導電性酸化物（例、酸化インジウムスズ（ＩＴＯ））などの任意の適当な金属を含みうる電極を備えてもよい。画素化表面と反対側の表面の領域を覆う電極としてＩＴＯを用いることにより、画素間の領域に例えばグリッドの形態として電極を形成することが可能となる。非発光面に適したものとして述べた金属のいずれも、必要に応じて金属又は金属合金グリッドに使用することができる。発光面の電極に透明な金属合金を使用すると、発生した光の透過率を高めるうえで有利となる場合がある。更に、電極を例えばストライプのような個別に制御可能な要素のアレイで構成することにより、発光領域に流れる電流を制御しやすくなる。画素化表面の反対側の表面上の電極は、ワイアボンディングなどの各種の方法によって接続することができる。しかしながら、電極接続のための任意の数の適当な方法を利用することができる。
電極は通常、外部の制御部によって駆動される。画素化表面電極が回路基板によって指定される場合、１つの選択肢としてＣＭＯＳ基板がある。ＣＭＯＳ基板は集積回路からなる基板であり、ＥＰＬＤの実装面及び電気的駆動部を与える２重の機能を与えうるものである。本発明の電極の機能は、活性発光領域に流れる電流を位置調節可能な方法で供給することである。個別に指定可能な電極のそれぞれは、作動時に電流が流れる対応したスイッチ回路を有するものとみなすことができる。したがって、発光面及び非発光面の電極の形状及び配置、並びに電極に印加される電圧は、これらの特性によって放射光の空間的な出力プロファイルが決定されるために特に重要である。
個別に制御可能な電極要素の一例を図５ａ及び５ｂに示す。この例では、発光面は、列の形状の複数の個別に指定可能な要素５５０で構成されている。これらの電極は個別に指定及び制御することが可能である。非発光面は行に配置された個別に指定かつ制御可能な電極５４０に接続されていることにより、２つの電極の組の行と列の配置が互いに対して直交するようになっている。このような配置によりＬＥＤの発光の領域制御が可能である。発光面及び非発光面の電極領域のサブセットが作動されると、選択された電極間に電位差が生じる。ＬＥＤの順方向電圧よりも高い電圧が加えられると所望の点（すなわち、直交又はほぼ直交した行と列との交点）において光が放射される。この発光領域は画素として定義することができる。作動されない電極はＬＥＤの順方向電圧よりも高い電圧を与えないため、局所的発光は起こらない。例えば、発光面の電極及び非発光面の電極領域のサブセットは、行と列との交点においてのみ発光領域から光が放射されるように作動させることができる。無論、発光面の電極を非発光面の電極と平行となるように配置することも可能である。平行なストライプ型の電極は、例えば、複数の線として発光させるためには対応する非発光面の電極と直接重なるように配置してもよく、また、例えばより均一な発光を得るためには非発光面の電極と水平方向に互い違いとなるように配置してもよい。
電極の配置の別の例を図６ａ及び６ｂに示す。この実施形態では、発光面の電極６５０は素子の表面を覆う共通電極で構成されている。非発光面は行に配置された複数の個別に指定可能な電極６４０を有している。こうした配置により、例えば空間光変調器（例えば、液晶ディスプレイなどの透過型画像装置、又はＬＣＯＳ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｏｎ ｓｉｌｉｃｏｎ）などの反射型画像装置、又はデジタルマイクロミラー素子（ＤＭＤ）画像装置など）の領域照射に有用な指定可能な行６４０に沿ったディスプレイの選択的照射が可能となる。
図７ａ〜９ｂは、金属グリッドの形態の単一の発光面電極及び非発光面電極のアレイの多数の例を示したものである。この実施形態では、グリッドの開口部及び非発光面電極は正方形の形状を有している。しかしながら、これらは長方形、六角形又は他の任意の数の形状をとりうる。非発光面上に電極をアレイ配置で用いることにより、制御された領域発光プロファイルが与えられる。非発光面の電極のグリッドの間隔及びサイズは、素子の所望の用途に基づいて選択することができる。例えば、図７ａ及び７ｂに示されるような、より大きな非発光面の電極アレイを有する間隔の狭いグリッドにより、より高い領域表面照射で高解像度の画素化が可能となる。図８ａ及び８ｂは、より低い解像度で同様の領域表面照射を与える実地形態を示す。また、図９ａ及び９ｂは、対応する小さな電極アレイを有する間隔の狭いグリッドの配置を示す。こうした実施形態は、直視型又は投射型の用途などの高解像度用途において特に有用となりうる。更に、この実施形態は、異なる色の蛍光体、第２族〜第６族の材料、又は他の色変換材料と組み合わせることができる。これによりこの実施形態は、例えば連続型カラーＬＥＤにおけるように短い混合距離で同様の領域照射を与えるうえで有用となりうる。
更なる構成を、本願で述べるＥＰＬＤの電極を駆動する外部制御部の設計に関して検討することができる。例えば、本願で述べるＥＰＬＤの比較的薄いｐ型層は、逆バイアス破壊によって破損しやすい、こうした逆バイアスは、素子の誤配線、駆動回路における過渡電流、又は静電気によって生じうる。したがって、画素化素子自体又は、例えばＣＭＯＳ駆動回路上に保護回路を設けることが望ましい場合がある。
「オン」状態のピクセルに隣接した画素を「オフ」するためにＥＰＬＤの作動電圧よりも低い低電圧を加えることも有用でありうる。これにより、隣接する画素間の電圧勾配が低下することによってオン状態の画素領域からオフ状態の画素領域への拡散電流を制限することができる。
ダイオード接合部への導電性は非線形であり、その結果、高電流は低電流よりも（比例して）拡散しにくい。したがって、画素サイズを最小とするには最も高い実用電流で画素を動作させることが望ましい場合がある。直視型画像装置では、所望の画像の所望のグレースケールレベルを再現するために広範囲の輝度を生じなければならず、これは振幅変調及び／又はパルス幅変調によって生じさせることができる。したがって、振幅変調とパルス幅変調との間では、本願で述べるＥＰＬＤが直視型画像装置として使用される場合にはグレースケールの制御に振幅変調を用いることは望ましくない場合がある。振幅変調では、低い電圧が印加されると拡散電流が増大する。これに対して、パルス幅変調による駆動方式を用いることにより、輝度の制御を行うのと同時に最適な（例、最大の）電流で画素を駆動することができる。パルス幅変調による駆動では、画素を標的電流で作動し、電流の印加時間を調節することにより所望の見かけ輝度が得られる。
発光領域の作動によって形成される画素はすべてが同じサイズ又は形状である必要はない。各画素は、規則的に変化するか又はランダムに選択されるようにしてサイズ及び形状に基づいて変化してよい。特に、直視型又は照明システムでは、個別に指定可能な電極同士は所望の画素ピッチだけ離れていることが好ましい場合がある。画素ピッチは、最終用途に合うように各電極の配置に基づいて変化させてもよい。
ユーザーのニーズに最も見合った発光パターン及び／又はスペクトルを与えるため、本説明文では、連続的発光層の特定の発光領域のそれぞれの間に配置される光遮断要素の使用についても触れる。こうした光遮断要素は、異なる発光領域からの光の光学的結合（隣接画素間のクロストーク）を抑制し、所望の性質を有する光を発光面の所望の位置から出射させるものである。更に、ＥＰＬＤの上面の全体又は一部を覆ってマスクを配置することによって所望の性質（例えば、波長、入射角など）を有する光を選択的に吸収、反射及び透過させることができる。
例えば、低導電性層をｎ型層の内部又はｎ層電極の下（あるいは、例えば、ＩＴＯ層又は他の任意の透明導体層の下）に配置する（ｎ層が発光面の層である場合）ことによって電流経路を活性領域の所望の部分に更に制限することができる。こうした閉じ込め効果はパターン化された絶縁体（例、ＳｉＯ２）によって生ずるか、あるいは自由キャリアを補償し、それによりｎドープ層の抵抗を局所的に増大させるためにインプラント又はドープされたｎ型層の領域によって生ずる。更に、ｎ層電極（やはりｎ層が発光面の層である場合）は所望の画素の外縁部を画定するメッシュ又はグリッドであってもよい。グリッドは画素の発光面から出射する光の光路を遮断することなく画素から電流を流出させることができる。グリッドは、「黒色マスク」として機能して１つの画素から隣接する画素への光の横方向への拡散（例えば、吸収による）を遮断することによってコントラストを高めることもできる。こうした黒色マスクは更に画素の縁部を鮮明にしうるものであり、これにより画像（ＥＰＬＤが画像装置として使用されている場合）がよりはっきりと見えるようになる。
本発明の特に望ましい用途の１つに、画像投射システムとしてのものがある。こうしたシステムで用いられる場合、ＥＰＬＤは画素化された空間光変調器と光学的に結合されることによってＥＰＬＤの発光面から放射される光を変調器が受光することが望ましい場合がある。こうした組み合わせは、テレビに使用されているような、例えば液晶又はＤＬＰディスプレイなどの発光素子の使用に特に有用である。液晶ディスプレイ用途に使用されるこうした空間光変調器の１つの例としては、発光面上に配置されるパターン化されたワイアグリッド偏光子がある。空間光変調器はＥＰＬＤに形成される画素よりも多くの画素で構成されてもよく、これにより視聴に先立って画像を更に画素化することが可能となる。
モデル化の方法
画素化された垂直ＬＥＤの熱的及び電気的モデルを有限要素シミュレーションソフトウェア（アンシス社（ＡＮＳＹＳ，Ｉｎｃ．）（ペンシルバニア州キャノンズバーグ）より販売されるＡＮＳＹＳ Ｍｅｃｈａｎｉｃａｌ）用に構築した。ＬＥＤは各層の垂直な積層体としてモデル化した。このモデルでは正方形のアレイパターンに配列された正方形の画素をシミュレートした。水平面においてこのＬＥＤモデルを８個の部分画素によって包囲された１個の中央の画素に分割した。各層は最大で２種類の可能な材料で形成されたものとした。第１の材料は各画素の位置と整列された。必要に応じて用いられる第２の材料（「ギャップ」材料）は、ギャップ幅に等しい幅を有する画素間の格子上に第２の材料を配置するために用いた。連続層は、ギャップ材料を第１の材料と同じものに設定し、又はギャップ幅をゼロに設定した。個々の層にアノード、カソード、又は接合部のモデルの機能を割り当てた。アノード層に電流を流し、カソード層の両面は０．０ボルトに維持した。このダイオード接合部モデルを接合部層と垂直積層体の次の層との間のギャップコンダクタンスとして適用した。完全絶縁境界条件（熱的及び電気的）をモデルの４つの垂直な側面に適用した。
シミュレートした材料の物性を文献から収集し、下記表に示した。
簡単のため、銅の性質をｐ−ＧａＮ及びｎ−ＧａＮ層の両方の金属接点について用いた。接点は、Ａｕ、Ａｇ、Ａｕ／Ｔｉ、Ｉｎ、Ａｕ／Ｉｎ、又はＡｕ／Ｎｉなどの他の金属で形成することも可能であるが、これらの金属の物性はこれらのシミュレーションの目的では銅と充分に似たものである。同様に、絶縁充填材としてシリカを用いたが、他の絶縁材料、空気、又は真空を絶縁体として使用することも可能である。
このシミュレーションはダイオード内の電位に基づいた電流分布をモデル化しただけのものである。電流分布はダイオードの接合部領域における少数キャリアの拡散によっても影響されるため、発光領域はこのモデルによって予測されるよりも若干大きい場合がある。
接合部はｐ型及びｎ型半導体層の間に非線形のギャップコンダクタンスを適用することによってシミュレートした。接合部の導電率は下記の理想ダイオード方程式に基づくものである。

式中、ｊは接合部を流れる電流密度であり、ｊｓは「飽和電流」であり、ｑは電子の電荷であり、Ｖは接合部を挟んだ電位であり、ｎはダイオード理想因子であり、ｋＢはボルツマン定数であり、Ｔは接合部の絶対温度である。ｑ及びｋＢの値はそれぞれ、１．６０２×１０−１９Ｃ及び１．３１８×１０−２３Ｊ／Ｋとした。飽和電流ｊｓ及び理想因子ｎは、市販の高輝度青色窒化物ＬＥＤで測定した電流−電圧データにフィッティングすることによって得たところ、ｊｓ＝５．９×１０−１９及びｎ＝２．７４の値を得た。温度Ｔ及び電位Ｖはモデルによって計算した。
（実施例１）
連続的なｐ型及びｎ型ＧａＮ領域を有する５μｍ×５μｍの画素をシミュレートするモデルを構築した。ｐ型層との電気的接点は０．５μｍ×０．５μｍであり、０．０１Ω−ｍｍ２の接触抵抗を有していた。モデルの層構造は以下のようなものであった。
このモデルを、アノードに０．１Ａ／ｍｍ２（２．５×１０−６Ａ／画素）の平均電流密度を印加して動作させた。カソードは０Ｖに保った。
計算した電流密度の輪郭をプロットしたものを図１０に示す。断面（モデルの１つの縁部に沿ったもの）をプロットしたものを図１１に示す。
（実施例２）：
実施例１のモデルを実施例２で使用した。このモデルでは連続的なｐ型及びｎ型ＧａＮ領域を有する５μｍ×５μｍの画素をシミュレートした。ｐ型層との電気的接点は０．５μｍ×０．５μｍであり、０．０１Ω−ｍｍ２の接触抵抗を有していた。モデルの層構造は以下のようなものであった。
このモデルを、アノードに０．０１、０．１及び１．０Ａ／ｍｍ２（２．５×１０−７、２．５×１０−６及び２．５×１０−５Ａ／画素）の平均電流密度を印加して動作させた。カソードは０Ｖに保った。
画素の中心を通る電流密度断面をプロットし、図１２に示す。説明を明確にするため、電流密度は（印加した）平均電流密度で割り、中央の画素のみを示した。
実施例２の結果は、画素の中心と縁部との間のコントラストが画素に流れる電流密度が増大するにしたがって増大したことを示している。
（実施例３）：
実施例１のモデルを実施例３で使用した。このモデルでは連続的なｐ型及びｎ型ＧａＮ領域を有する５μｍ×５μｍの画素をシミュレートした。ｐ−ＧａＮ層との電気的接点として０．５μｍ×０．５μｍ、１．０μｍ×１．０μｍ、及び２．０μｍ×２．０μｍの３つのサイズのものをシミュレートした。ｐ型層との電気的接点は０．０１Ω−ｍｍ２の接触抵抗を有していた。モデルの層構造は以下のようなものであった。
このモデルを、アノードに１．０Ａ／ｍｍ２（２．５×１０−５Ａ／画素）の平均電流密度を印加して動作させた。カソードは０Ｖに保った。
画素の中心を通る電流密度断面をプロットし、図１３に示す。説明を明確にするため、中央の画素の電流密度のみを示す。
実施例３の結果は、画素の中心と縁部との間のコントラストがｐ−ＧａＮとの金属接点のサイズが小さくなるにしたがって増大したことを示している。
（実施例４）：
実施例１のモデルを実施例４で使用した。このモデルでは連続的なｐ型及びｎ型ＧａＮ領域を有する５μｍ×５μｍの画素をシミュレートした。ｐ型層との電気的接点は０．５μｍ×０．５μｍであり、０．０１Ωｍｍ２の接触抵抗を有していた。モデルの層構造は以下のようなものであった。
このモデルを、アノードに１．０Ａ／ｍｍ２（２．５×１０−５Ａ／画素）の平均電流密度を印加して動作させた。カソードは０Ｖに保った。ｐ−ＧａＮ層は連続的であり、このモデルを０．１、０．２及び０．３μｍの厚さの３つの値について動作させた。
３つのｐ−ＧａＮ層の厚さについて画素の中心を通る電流密度の断面をプロットし、図１４に示す。説明を明確にするため、中央の画素の電流密度のみを示す。
実施例４の結果は、画素の中心と縁部との間のコントラストがｐ−ＧａＮ層の厚さが小さくなるにしたがって増大したことを示している。
（実施例５）：
実施例４のモデルを実施例５で使用した。このモデルでは連続的なｎ型ＧａＮ領域を有する５μｍ×５μｍの画素をシミュレートした。ｐ型領域は厚さ０．３μｍとし、ｐ型ＧａＮとの電気的接点とまったく同じ幅にパターン化し、接合部に達するが接合部を貫通はしないようなｐ−ＧａＮ層のエッチングの可能性をシミュレートした。ｐ型層との電気的接点は０．５μｍ×０．５μｍであり、０．０１Ω−ｍｍ２の接触抵抗を有していた。
モデルの層構造は以下のようなものであった。
このモデルを、アノードに１．０Ａ／ｍｍ２（２．５×１０−５Ａ／画素）の平均電流密度を印加して動作させた。カソードは０Ｖに保った。
画素の中心を通る電流密度の断面をプロットし、図１５に示す。説明を明確にするため、中央の画素の電流密度のみを示す。
実施例５の結果は、ｐ−ＧａＮ層のみの一部分を薄層化又は除去することによって画素の中心と縁部との間のコントラストを増大させることができることを示している。
（実施例６）：
連続的なｐ型及びｎ型ＧａＮ領域を有する２．５μｍ×２．５μｍの画素をシミュレートするモデルを構築した。ｐ型層との電気的接点は０．５μｍ×０．５μｍであり、０．０１Ω−ｍｍ２の接触抵抗を有していた。モデルの層構造は以下のようなものであった。
このモデルを、アノードに４．０Ａ／ｍｍ２（２．５×１０−６Ａ／画素）の平均電流密度を印加して動作させた。カソードは０Ｖに保った。
画素の中心を通る電流密度断面をプロットし、図１６に示す。説明を明確にするため、中央の画素の電流密度のみを示す。
実施例６の結果は、接合部の約１μｍ×１μｍの部分に電流を閉じ込めることができることを示している。

Claims (30)

  1. ｐ層電極面及びｐ層界面を有するｐ層と、
    ｎ層電極面及びｎ層界面を有するｎ層と、
    前記ｎ層界面と前記ｐ層界面との間に配置された連続的発光領域と、
    少なくとも１つのｐ層電極と、
    少なくとも１つのｎ層電極と、を含み、
    前記ｐ層電極又は前記ｎ層電極の少なくとも一方は複数の個別に指定可能な電極を含む、電気駆動式画素化発光素子（ＥＰＬＤ）。
  2. 前記連続的発光領域がダブルヘテロ接合部である、請求項１に記載のＥＰＬＤ。
  3. 前記連続的発光領域が多重量子井戸層である、請求項１に記載のＥＰＬＤ。
  4. 前記ｐ層電極が複数の個別に指定可能な電極を含む、請求項１に記載のＥＰＬＤ。
  5. 前記ｎ層電極が複数の個別に指定可能な電極を含む、請求項１に記載のＥＰＬＤ。
  6. 前記複数の個別に指定可能な電極のそれぞれに対するスイッチ回路を更に含む、請求項１に記載のＥＰＬＤ。
  7. 共通電極を含む発光面を含む外側半導体層と、
    複数の個別に指定可能な電極を含む非発光面を含む内側半導体層と、
    前記外側半導体層と前記内側半導体層との間に配置された連続的発光領域と、を含む、ＥＰＬＤ。
  8. 前記外側半導体層がｎドープされた半導体層である、請求項７に記載のＥＰＬＤ。
  9. 前記ｎドープされた半導体層が連続的である、請求項８に記載のＥＰＬＤ。
  10. 前記ｐドープされた半導体層が少なくとも部分的にエッチングされている、請求項８に記載のＥＰＬＤ。
  11. 前記ｐドープされた半導体層が完全にエッチングされている、請求項１０に記載のＥＰＬＤ。
  12. 前記外側半導体層がｐドープされた半導体層である、請求項７に記載のＥＰＬＤ。
  13. 前記ｎドープされた半導体層が金属窒化物を含む、請求項７に記載のＥＰＬＤ。
  14. 前記金属が、Ｉｎ、Ｇａ、Ａｌ又はそれらの合金から選択される、請求項１３に記載のＥＰＬＤ。
  15. 前記複数の個別に指定可能な電極が所望の画素サイズよりも小さい接触表面積で前記非発光面と接触する、請求項７に記載のＥＰＬＤ。
  16. 前記連続的発光領域が多重量子井戸層である、請求項７に記載のＥＰＬＤ。
  17. 前記複数の個別に指定可能な電極のそれぞれに対するスイッチ回路を更に含む、請求項７に記載のＥＰＬＤ。
  18. 前記個別に指定可能な電極が１０μｍ以下の画素ピッチによって分離されている請求項１７に記載のＥＰＬＤ。
  19. 前記共通電極が、個別に指定可能な電極の１以上にそれぞれが電気的に結合された複数の平行な線を含む、請求項７に記載のＥＰＬＤ。
  20. 前記個別に指定可能な電極が、前記共通電極に垂直に配置された複数の平行線を含む、請求項１９に記載のＥＰＬＤ。
  21. 前記個別に指定可能な電極が、複数の平行線を含む、請求項７に記載のＥＰＬＤ。
  22. 前記発光領域が単一量子井戸を含む、請求項７に記載のＥＰＬＤ。
  23. 個別に指定可能な電極間の光学的クロストークを低減させる光遮断要素を更に含む、請求項７に記載のＥＰＬＤ。
  24. 前記外側半導体層が部分的にエッチングされることにより通路が形成され、前記通路が、（ｉ）光吸収材料、（ｉｉ）電気絶縁材料、（ｉｉｉ）反射材料、又は（ｉｖ）（ｉ）〜（ｉｉｉ）のいずれかの組み合わせ、から選択される材料で選択的に充填される、請求項８に記載のＥＰＬＤ。
  25. 請求項７に記載のＥＰＬＤの複数の個別に指定可能な電極の内の少なくとも２つを電気的に指定することを含む、画素化された光を生成するための方法。
  26. 画素化された発光システムであって、
    共通電極を含む発光面を含む外側半導体層と、
    複数の個別に指定可能な電極を含む非発光面を含む内側半導体層と、
    前記外側半導体層と前記内側半導体層との間に配置された連続的発光領域と、
    前記個別に指定可能な電極のそれぞれに電流を供給するための回路と、を含み、前記個別に指定可能な電極のそれぞれが指定されると画素化発光システムが空間的に固有の光のパターンを放射する、画素化発光システム。
  27. 請求項２６に記載の画素化発光システムと、画素化発光システムによって放射された光を受光するための画素化された空間光変調器と、を含む光学システム。
  28. 前記発光システムが、前記空間光変調器よりも少ない画素を有する、請求項２７に記載の光学システム。
  29. 前記画素化された空間光変調器が、（ｉ）透過型液晶ディスプレイ、（ｉｉ）反射型液晶画像装置、及び（ｉｉｉ）デジタルマイクロミラー装置から選択される、請求項２７に記載の光学システム。
  30. 共通電極を含む発光面を含む外側半導体層と、
    画素を画定する複数の個別に指定可能な電極を含む非発光面を含む内側半導体層と、
    前記外側半導体層と前記内側半導体層との間に配置された連続的発光領域と、
    各画素からの出力光を制御するための専用スイッチ回路と、を含む、画像形成装置。
JP2011526197A 2008-09-08 2009-09-03 電気的に画素化された発光素子 Pending JP2012502482A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9520508P 2008-09-08 2008-09-08
US61/095,205 2008-09-08
PCT/US2009/055885 WO2010028146A2 (en) 2008-09-08 2009-09-03 Electrically pixelated luminescent device

Publications (1)

Publication Number Publication Date
JP2012502482A true JP2012502482A (ja) 2012-01-26

Family

ID=41797855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011526197A Pending JP2012502482A (ja) 2008-09-08 2009-09-03 電気的に画素化された発光素子

Country Status (7)

Country Link
US (1) US8754425B2 (ja)
EP (1) EP2332185A2 (ja)
JP (1) JP2012502482A (ja)
KR (1) KR20110053382A (ja)
CN (1) CN102197596B (ja)
TW (1) TW201021254A (ja)
WO (1) WO2010028146A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016536779A (ja) * 2014-05-30 2016-11-24 ミクロ メサ テクノロジー カンパニー リミテッド マイクロ発光ダイオード
CN107636848A (zh) * 2015-05-28 2018-01-26 奥斯兰姆奥普托半导体有限责任公司 光电子装置和深度测量系统
WO2018143525A1 (ko) * 2017-02-02 2018-08-09 순천대학교 산학협력단 마이크로 어레이 발광다이오드 제조방법 및 조명 장치
KR101945202B1 (ko) 2012-08-14 2019-02-08 삼성디스플레이 주식회사 유기 전계 표시 장치
JP2019522360A (ja) * 2016-06-10 2019-08-08 エルジー イノテック カンパニー リミテッド 半導体素子
WO2021256113A1 (ja) * 2020-06-16 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 発光装置、及び表示装置
JP2023524892A (ja) * 2020-05-15 2023-06-13 ルミレッズ リミテッド ライアビリティ カンパニー 放射強度の空間分布を設定可能な発光装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010056596A2 (en) 2008-11-13 2010-05-20 3M Innovative Properties Company Electrically pixelated luminescent device incorporating optical elements
EP2422371A2 (en) * 2009-04-20 2012-02-29 3M Innovative Properties Company Non-radiatively pumped wavelength converter
WO2010123814A1 (en) 2009-04-20 2010-10-28 3M Innovative Properties Company Non-radiatively pumped wavelength converter
WO2011008476A1 (en) 2009-06-30 2011-01-20 3M Innovative Properties Company Cadmium-free re-emitting semiconductor construction
JP2012526391A (ja) 2009-05-05 2012-10-25 スリーエム イノベイティブ プロパティズ カンパニー インジウム空乏機構を利用してインジウム含有基板上で成長した半導体素子
US9293622B2 (en) 2009-05-05 2016-03-22 3M Innovative Properties Company Re-emitting semiconductor carrier devices for use with LEDs and methods of manufacture
US8629611B2 (en) 2009-06-30 2014-01-14 3M Innovative Properties Company White light electroluminescent devices with adjustable color temperature
EP2449608A1 (en) 2009-06-30 2012-05-09 3M Innovative Properties Company Electroluminescent devices with color adjustment based on current crowding
TWI479641B (zh) * 2010-09-20 2015-04-01 英特明光能股份有限公司 發光元件及其製作方法
US20120267658A1 (en) * 2011-04-20 2012-10-25 Invenlux Limited Large-area light-emitting device and method for fabricating the same
CN104916747B (zh) * 2014-03-14 2019-12-20 晶元光电股份有限公司 发光元件
WO2017109768A1 (en) * 2015-12-24 2017-06-29 Vuereal Inc. Vertical solid state devices
US11721784B2 (en) 2017-03-30 2023-08-08 Vuereal Inc. High efficient micro devices
CN117558739A (zh) 2017-03-30 2024-02-13 维耶尔公司 垂直固态装置
US10333109B2 (en) 2017-06-09 2019-06-25 Production Resource Group, L.L.C. Visual-display structure having a metal contrast enhancer, and visual displays made therewith
CN107394017B (zh) * 2017-07-31 2019-02-05 天津三安光电有限公司 发光二极管及其制备方法
US10720098B2 (en) * 2017-11-15 2020-07-21 Facebook Technologies, Llc Pulse-width-modulation control of micro LED
US20190165209A1 (en) * 2017-11-29 2019-05-30 Facebook Technologies, Llc Photonic crystals in micro light-emitting diode devices
CN112352317B (zh) * 2018-04-30 2022-11-04 欧斯顿都技术公司 并入有颜色可调固态发光微像素的量子光子成像器
US11271143B2 (en) * 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
WO2021177591A1 (ko) * 2020-03-03 2021-09-10 한국과학기술원 저전류 영역에서의 효율 증대 마이크로 발광 다이오드 소자와 그의 제조 방법 및 그를 포함하는 디스플레이
US11563148B2 (en) 2020-05-15 2023-01-24 Lumileds Llc Light-emitting device with configurable spatial distribution of emission intensity
US11462666B2 (en) 2020-05-15 2022-10-04 Lumileds Llc Light-emitting device with configurable spatial distribution of emission intensity
US11682752B2 (en) 2021-03-31 2023-06-20 Lumileds Llc Light-emitting device with nano-structured light extraction layer
US11869923B2 (en) 2021-12-14 2024-01-09 Lumileds Llc Light-emitting array with dielectric light collection structures

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04264781A (ja) * 1991-02-20 1992-09-21 Eastman Kodak Japan Kk 発光ダイオードアレイ
WO1996011498A1 (en) * 1994-10-11 1996-04-18 International Business Machines Corporation Monolithic array of light emitting diodes for the generation of light at multiple wavelengths and its use for multicolor display applications
JPH09153644A (ja) * 1995-11-30 1997-06-10 Toyoda Gosei Co Ltd ３族窒化物半導体表示装置
US6600175B1 (en) * 1996-03-26 2003-07-29 Advanced Technology Materials, Inc. Solid state white light emitter and display using same
US5955747A (en) * 1996-07-25 1999-09-21 Oki Electric Industry Co., Ltd. High-density light-emitting-diode array utilizing a plurality of isolation channels
US6897855B1 (en) * 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
US6410940B1 (en) * 2000-06-15 2002-06-25 Kansas State University Research Foundation Micro-size LED and detector arrays for minidisplay, hyper-bright light emitting diodes, lighting, and UV detector and imaging sensor applications
JP4960665B2 (ja) * 2006-08-11 2012-06-27 キヤノン株式会社 発光素子アレイ及び画像形成装置
GB2371910A (en) * 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
JP4724924B2 (ja) * 2001-02-08 2011-07-13 ソニー株式会社 表示装置の製造方法
US6987613B2 (en) * 2001-03-30 2006-01-17 Lumileds Lighting U.S., Llc Forming an optical element on the surface of a light emitting device for improved light extraction
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
TW564584B (en) * 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
AU2003228045A1 (en) * 2002-05-31 2003-12-19 Koninklijke Philips Electronics N.V. Electroluminescent device
DE10245628A1 (de) * 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
AU2003274357B2 (en) * 2002-10-22 2009-07-30 University College Cardiff Consultants Ltd Semiconductor optical devices
JP2004288799A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US20040265622A1 (en) * 2003-06-24 2004-12-30 Eastman Kodak Company Light emitting display
WO2005015647A1 (en) * 2003-08-08 2005-02-17 Vichel Inc. Nitride micro light emitting diode with high brightness and method of manufacturing the same
WO2005022654A2 (en) * 2003-08-28 2005-03-10 Matsushita Electric Industrial Co.,Ltd. Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
JP5089168B2 (ja) * 2003-09-26 2012-12-05 タイダール フォトニクス，インク． 拡張ダイナミックレンジ撮像内視鏡システムに関する装置と方法
US7399649B2 (en) * 2003-11-04 2008-07-15 Pioneer Corporation Semiconductor light-emitting device and fabrication method thereof
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
GB0406540D0 (en) * 2004-03-24 2004-04-28 Koninkl Philips Electronics Nv Electroluminescent display devices
JP2005327979A (ja) * 2004-05-17 2005-11-24 Toshiba Corp 半導体発光素子および半導体発光装置
KR100647607B1 (ko) * 2004-08-03 2006-11-23 삼성에스디아이 주식회사 플라즈마 방전 스위치 및 이를 구비한 전류 구동 소자
US8174037B2 (en) * 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
DE102004046792B4 (de) * 2004-09-27 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Dünnfilmchip mit integrierter Linse und Verfahren zu seiner Herstellung
US7518305B2 (en) * 2004-11-01 2009-04-14 The Regents Of The University Of California Interdigitated multi-pixel arrays for the fabrication of light-emitting devices with very low series-resistances and improved heat-sinking
US8125137B2 (en) * 2005-01-10 2012-02-28 Cree, Inc. Multi-chip light emitting device lamps for providing high-CRI warm white light and light fixtures including the same
US7563625B2 (en) * 2005-01-11 2009-07-21 SemiLEDs Optoelectronics Co., Ltd. Method of making light-emitting diodes (LEDs) with improved light extraction by roughening
JP5268356B2 (ja) * 2005-02-25 2013-08-21 Ｄｏｗａエレクトロニクス株式会社 ダブルヘテロ接合を有するＡｌＧａＡｓ系発光ダイオードおよびその製造方法
KR100654533B1 (ko) * 2005-05-24 2006-12-06 엘지전자 주식회사 광 추출용 나노 로드를 갖는 발광 소자 및 그의 제조방법
JP2006351859A (ja) * 2005-06-16 2006-12-28 Sharp Corp 光結合装置の製造方法
US7592637B2 (en) * 2005-06-17 2009-09-22 Goldeneye, Inc. Light emitting diodes with reflective electrode and side electrode
US20070018182A1 (en) * 2005-07-20 2007-01-25 Goldeneye, Inc. Light emitting diodes with improved light extraction and reflectivity
US20080272712A1 (en) * 2005-09-19 2008-11-06 Koninklijke Philips Electronics, N.V. Variable Color Light Emitting Device and Method for Controlling the Same
KR100703095B1 (ko) * 2005-10-14 2007-04-06 삼성전기주식회사 하이 새그 렌즈 제조 방법 및 이 방법에 의해 제조한 하이새그 렌즈
JP2007165409A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
KR100896576B1 (ko) * 2006-02-24 2009-05-07 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP4946195B2 (ja) * 2006-06-19 2012-06-06 サンケン電気株式会社 半導体発光素子及びその製造方法
US7642562B2 (en) * 2006-09-29 2010-01-05 Innolume Gmbh Long-wavelength resonant-cavity light-emitting diode
US20080218068A1 (en) * 2007-03-05 2008-09-11 Cok Ronald S Patterned inorganic led device
KR101338698B1 (ko) * 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
WO2009015386A1 (en) * 2007-07-26 2009-01-29 The Regents Of The University Of California Light emitting diodes with a p-type surface
TWI387128B (zh) * 2007-08-23 2013-02-21 Epistar Corp 發光元件及其製造方法
WO2010056596A2 (en) 2008-11-13 2010-05-20 3M Innovative Properties Company Electrically pixelated luminescent device incorporating optical elements

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101945202B1 (ko) 2012-08-14 2019-02-08 삼성디스플레이 주식회사 유기 전계 표시 장치
JP2016536779A (ja) * 2014-05-30 2016-11-24 ミクロ メサ テクノロジー カンパニー リミテッド マイクロ発光ダイオード
CN107636848A (zh) * 2015-05-28 2018-01-26 奥斯兰姆奥普托半导体有限责任公司 光电子装置和深度测量系统
JP2018517133A (ja) * 2015-05-28 2018-06-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス装置および深さ測定システム
JP2019522360A (ja) * 2016-06-10 2019-08-08 エルジー イノテック カンパニー リミテッド 半導体素子
JP7209339B2 (ja) 2016-06-10 2023-01-20 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子
WO2018143525A1 (ko) * 2017-02-02 2018-08-09 순천대학교 산학협력단 마이크로 어레이 발광다이오드 제조방법 및 조명 장치
US11121170B2 (en) 2017-02-02 2021-09-14 Industry-Academic Cooperation Foundation Of Sunchon National University Method for manufacturing micro array light emitting diode and lighting device
JP2023524892A (ja) * 2020-05-15 2023-06-13 ルミレッズ リミテッド ライアビリティ カンパニー 放射強度の空間分布を設定可能な発光装置
WO2021256113A1 (ja) * 2020-06-16 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 発光装置、及び表示装置

Also Published As

Publication number Publication date
TW201021254A (en) 2010-06-01
EP2332185A2 (en) 2011-06-15
CN102197596B (zh) 2014-10-29
WO2010028146A3 (en) 2010-06-10
CN102197596A (zh) 2011-09-21
KR20110053382A (ko) 2011-05-20
WO2010028146A2 (en) 2010-03-11
US20110156616A1 (en) 2011-06-30
US8754425B2 (en) 2014-06-17

Similar Documents

Publication Publication Date Title
US8754425B2 (en) Electrically pixelated luminescent device
US8513685B2 (en) Electrically pixelated luminescent device incorporating optical elements
CN109417082B (zh) 半导体器件以及包括半导体器件的显示装置
US8575635B2 (en) Light emitting device, light emitting device package, and lighting system
CN103579429B (zh) 发光器件
EP2455987B1 (en) Light emitting device and lighting system having the same
EP2642536A2 (en) White light emitting diode
Monemar et al. Nanowire-based visible light emitters, present status and outlook
AU2014370328A1 (en) LED with internally confined current injection area
EP3567642B1 (en) Semiconductor device and light emitting device package comprising same
US9929207B2 (en) Light-emitting device and method for manufacturing the same
KR20130027302A (ko) 발광소자
JP2007019057A (ja) 発光ダイオード
KR102050052B1 (ko) 발광소자
KR102373677B1 (ko) 발광소자
KR20130043708A (ko) 발광소자
KR102059033B1 (ko) 발광소자
KR102367758B1 (ko) 반도체 소자
KR101874230B1 (ko) 마이크로 소자 분리 장치 및 이를 이용하는 마이크로 소자의 이송 방법
KR20140019521A (ko) 발광소자
KR100635920B1 (ko) 발광 소자
KR102403958B1 (ko) 발광소자
TW419837B (en) Fabrication method and structure of light emitting diode
KR102342713B1 (ko) 발광 소자
KR102175329B1 (ko) 발광소자 및 이를 구비하는 조명 시스템