JP2014093532A - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP2014093532A
JP2014093532A JP2013229122A JP2013229122A JP2014093532A JP 2014093532 A JP2014093532 A JP 2014093532A JP 2013229122 A JP2013229122 A JP 2013229122A JP 2013229122 A JP2013229122 A JP 2013229122A JP 2014093532 A JP2014093532 A JP 2014093532A
Authority
JP
Japan
Prior art keywords
layer
light emitting
layers
disposed
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013229122A
Other languages
English (en)
Other versions
JP2014093532A5 (ja
Inventor
Byung Yeon Choi
チョイ・ビョンヨン
Hee Young Beom
ボム・ヒヨン
Yong Gyeong Lee
イ・ヨンギョン
Ji Hwan Lee
イ・ジファン
Hyun Seoung Ju
ジュ・ヒョンソン
Gi Seok Hong
ホン・ギソク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2014093532A publication Critical patent/JP2014093532A/ja
Publication of JP2014093532A5 publication Critical patent/JP2014093532A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】歩留まりを向上させ、改善された発光効率を有する発光素子を提供すること。
【解決手段】実施形態の発光素子は、基板と；基板上に配置された互いに異なる導電型の下部及び上部半導体層と、下部及び上部半導体層の間に配置された活性層とを有する発光構造物と；上部半導体層上に配置された第１電極層と；を含み、第１電極層は、重ね合わされた第１接着層と第１ボンディング層を含み、第１接着層と前記第１ボンディング層との間に反射層が介在しない。
【選択図】図１

Description

実施形態は、発光素子に関する。
窒化ガリウム（ＧａＮ）の金属有機化学気相蒸着法及び分子線成長法などの発達に基づいて、高輝度及び白色光の具現が可能な赤色、緑色及び青色発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）が開発された。
このようなＬＥＤは、白熱灯と蛍光灯などの既存の照明器具に使用される水銀（Ｈｇ）のような環境有害物質が含まれていないので環境性に優れ、長寿命、低電力消費特性などのような長所があるので、既存の光源を代替している。このようなＬＥＤ素子の核心競争要素は、高効率・高出力チップ及びパッケージング技術による高輝度の具現である。
高輝度を具現するために光抽出効率を高めることが重要である。光抽出効率を高めるために、フリップチップ（ｆｌｉｐ−ｃｈｉｐ）構造、表面凹凸の形成（ｓｕｒｆａｃｅ ｔｅｘｔｕｒｉｎｇ）、凹凸が形成されたサファイア基板（ＰＳＳ：Ｐａｔｔｅｒｎｅｄ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ）、光結晶（ｐｈｏｔｏｎｉｃ ｃｒｙｓｔａｌ）技術、及び反射防止膜（ａｎｔｉ−ｒｅｆｌｅｃｔｉｏｎ ｌａｙｅｒ）構造などを用いた様々な方法が研究されている。
一般に、発光素子は、基板上に位置する第１導電型半導体層、活性層、及び第２導電型半導体層を含む発光構造物と、第１導電型半導体層に第１電源を供給する第１電極層と、第２導電型半導体層に第２電源を供給する第２電極層と、を含むことができる。
実施形態は、歩留まりを向上させ、改善された発光効率を有する発光素子を提供する。
実施形態の発光素子は、基板と；前記基板上に配置された互いに異なる導電型の下部及び上部半導体層と、前記下部及び上部半導体層の間に配置された活性層とを有する発光構造物と；前記上部半導体層上に配置された第１電極層と；を含み、前記第１電極層は、重ね合わされた第１接着層と第１ボンディング層を含み、前記第１接着層と前記第１ボンディング層との間に反射層が介在しない。前記第１電極層は、前記第１接着層上に接して配置された第１バリア層をさらに含むことができる。
前記下部導電型半導体層上に配置された第２電極層をさらに含み、前記第２電極層は、重ね合わされた第２接着層と第２ボンディング層を含み、前記第２接着層と前記第２ボンディング層との間に反射層が介在しない。前記第２電極層は、前記第２接着層上に接して配置された第２バリア層をさらに含むことができる。
前記第１または第２接着層は、Ｃｒ、Ｒｄ及びＴｉのうち少なくとも一つを含み、前記第１または第２バリア層は、Ｎｉ、Ｃｒ、Ｔｉ及びＰｔのうち少なくとも一つを含み、前記第１または第２接着層の厚さは少なくとも２ｎｍ乃至１５ｎｍであり、前記下部半導体層の側面は傾斜していてもよい。
前記発光素子は、前記上部半導体層と前記第１電極層との間に配置された伝導層をさらに含み、前記伝導層と前記上部半導体層との間に配置された電流遮断層をさらに含むことができる。前記伝導層は、前記電流遮断層の上部及び側部を取り囲むように配置することができる。
前記電流遮断層は分散ブラッグ反射層であってもよい。前記分散ブラッグ反射層は、屈折率の異なる第１及び第２層が交互に少なくとも２回以上積層された絶縁物質を含むことができる。前記第１電極層は、５μm乃至１００μmの幅を有することができる。
第１ボンディング層は、１００ｎｍ乃至２０００ｎｍの厚さを有することができる。
他の実施形態の発光素子アレイは、基板と；前記基板上に水平方向に互いに離隔して配列された複数の発光素子と；前記複数の発光素子において、二つの発光素子を接続する導電型相互接続層と；前記複数の発光素子と前記導電型相互接続層との間に配置された第１絶縁層と；を含み、前記複数の発光素子のそれぞれは、互いに異なる導電型の下部及び上部半導体層と、前記下部及び上部半導体層の間に配置された活性層とを有する発光構造物と；前記上部半導体層上に配置された第１電極層と；前記下部半導体層上に配置された第２電極層と；を含み、前記導電型相互接続層は、前記二つの発光素子のうち一方の前記第１電極層と、前記二つの発光素子のうち他方の第２電極層とを接続し、前記第１電極層は、重ね合わされた第１接着層と第１ボンディング層を含み、前記第１接着層と前記第１ボンディング層との間に反射層が介在しない。前記第１電極層は、前記第１接着層上に接して配置された第１バリア層をさらに含むことができる。
前記第２電極層は、重ね合わされた第２接着層と第２ボンディング層を含み、前記第２接着層と前記第２ボンディング層との間に反射層が介在しない。前記第２電極層は、前記第２接着層上に接して配置された第２バリア層をさらに含むことができる。
前記導電型相互接続層は、重ね合わされた第３接着層と第３ボンディング層を含み、前記第３接着層と前記第３ボンディング層との間に反射層が介在しない。前記導電型相互接続層は、前記第３接着層上に接して配置された第３バリア層をさらに含むことができる。前記第１、第２または第３接着層は、Ｃｒ、Ｒｄ及びＴｉのうち少なくとも一つを含み、前記第１、第２または第３バリア層は、Ｎｉ、Ｔｉ、Ｃｒ及びＰｔのうち少なくとも一つを含み、前記第１、第２または第３接着層の厚さは、少なくとも５ｎｍ乃至１５ｎｍであってもよい。
発光素子アレイは、前記第１絶縁層と前記複数の発光素子との間に配置された第２絶縁層をさらに含むことができる。前記第１及び第２絶縁層のうち少なくとも一つは分散ブラッグ反射層であってもよい。
前記導電型相互接続層によって接続された前記二つの発光素子の第１及び第２電極層、及び前記導電型相互接続層は一体とすることができる。
前記導電型相互接続層の厚さは、前記第１電極層の厚さよりさらに厚くすることができる。前記発光素子のそれぞれは、前記上部半導体層と前記第１電極層との間に配置された伝導層をさらに含むことができ、前記発光構造物と前記第１電極層との間に、前記第１絶縁層と離隔して配置された電流遮断層をさらに含むことができる。前記第１電極層は、前記電流遮断層の上部及び側部を取り囲むように配置され、前記電流遮断層は分散ブラッグ反射層であってもよい。前記第１電極層は、５μm乃至１００μmの幅を有し、複数の発光素子は、前記導電型相互接続層によって互いに直列接続されてもよい。
実施形態に係る発光素子及びそれを含む発光素子アレイは、電極層と導電型相互接続層において、ボンディング層と接着層との間に反射層を介在させないことで、接着層を厚く形成することができるので、電極層と発光構造物との接着力を強化させ、導電型相互接続層と絶縁層との接着力を強化させることによって、既存の薄い接着層によって製品の不良が発生して、歩留まりが減少するという問題を解決することができ、絶縁層の代わりに分散ブラッグ反射層を配置して、反射層の役割を行うことができるようにすることによって、発光効率を改善させることができる。
下記の図面を参照して実施形態について詳細に説明する。ただし、図面中、同一の構成要素には同一の参照符号を付する。
実施形態に係る発光素子の断面図である。 図１の“Ａ”部分の実施形態を示す図である。 図１の“Ａ”部分の実施形態を示す図である。 図１の“Ａ”部分の実施形態を示す図である。 図１の“Ａ”部分の実施形態を示す図である。 図１の“Ａ”部分の実施形態を示す図である。 図１の“Ａ”部分の実施形態を示す図である。 実施形態に係る発光素子を用いた発光素子アレイの断面図である。 他の実施形態の発光素子アレイの断面図である。 更に他の実施形態に係る発光素子アレイの断面図である。 更に他の実施形態の発光素子アレイの断面図である。 更に他の実施形態に係る発光素子アレイの平面図である。 図７に示した発光素子アレイの８−８’線に沿って切断した断面図である。 図７に示した発光素子アレイの９−９'線に沿って切断した断面図である。 図７に示した発光素子アレイの１０−１０'線に沿って切断した断面図である。 図７に示した発光素子アレイの１１−１１'線に沿って切断した断面図である。 図７に示した発光素子アレイの回路図である。 更に他の実施形態に係る発光素子を含む発光素子アレイの断面図である。 実施形態に係る発光素子パッケージを含む照明装置の分解斜視図である。 実施形態に係る発光素子パッケージを含む表示装置を示す図である。
以下、本発明を具体的に説明するために実施形態を挙げて説明し、発明に対する理解を助けるために、添付の図面を参照して詳細に説明する。しかし、本発明に係る実施形態は、様々な形態に変形可能であり、本発明の範囲が、以下に詳述する実施形態に限定されるものと解釈されてはならない。本発明の実施形態は、当業界において平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
本発明に係る実施形態の説明において、各構成要素の「上／上部または下／下部（ｏｎ ｏｒ ｕｎｄｅｒ）」に形成されると記載される場合において、「上／上部または下／下部（ｏｎ ｏｒ ｕｎｄｅｒ）」は、二つの構成要素が互いに直接（ｄｉｒｅｃｔｌｙ）接触したり、一つ以上の他の構成要素が前記二つの構成要素の間に配置されて（ｉｎｄｉｒｅｃｔｌｙ）形成されることを全て含む。また、「上／上部又は下／下部（ｏｎ ｏｒ ｕｎｄｅｒ）」と表現される場合、一つの構成要素を基準にして上側方向のみならず、下側方向の意味も含むことができる。
図面において、各層の厚さや大きさは、説明の便宜及び明確性のために誇張されたり、省略されたり、又は概略的に図示されている。また、各構成要素の大きさは実際の大きさを全的に反映するものではない。
図１は、実施形態に係る発光素子１００の断面図を示す。
図１に例示した発光素子１００は、基板１０、バッファ層１２、発光構造物２０、第１及び第２電極層３０，４０、及び伝導層５０ａを含む。
基板１０は、半導体物質の成長に適した物質、キャリアウエハで形成することができる。また、基板１０は、熱伝導性に優れた物質で形成することができ、伝導性基板または絶縁性基板であってもよい。また、基板１０は、透光性を有する物質からなってもよく、全体窒化物発光構造物２０の反りを引き起こさないとともに、スクライビング（ｓｃｒｉｂｉｎｇ）工程及びブレーキング（ｂｒｅａｄｉｎｇ）工程を通じて別個のチップによく分離させるための程度の機械的強度を有することができる。例えば、基板１０は、サファイア（Ａｌ２Ｏ３）、ＧａＮ、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＰ、ＩｎＰ、Ｇａ２Ｏ３、ＧａＡｓ、Ｇｅのうち少なくとも一つを含む物質であってもよい。このような基板１０の上面には凹凸パターンを形成することができる。
バッファ層１２は、基板１０と発光構造物２０との間に配置され、III−V族元素の化合物半導体を用いて形成することができる。バッファ層１２は、基板１０と発光構造物２０との間の格子定数の差を減少させる役割を果たす。例えば、バッファ層１２は、ＡｌＮを含むか、またはアンドープ（ｕｎｄｏｐｅｄ）窒化物を含むことができるが、これに限定されない。バッファ層１２は、基板１０の種類及び発光構造物２０の種類によって省略してもよい。
発光構造物２０は、バッファ層１２の上部に順次配置された下部半導体層２２、活性層２４及び上部半導体層２６を含む。下部半導体層２２と上部半導体層２６は互いに異なる導電型を有することができる。
下部半導体層２２は、バッファ層１２と活性層２４との間に配置され、半導体化合物を含むことができ、III−V族、II−VI族などの化合物半導体で具現することができ、第１導電型ドーパントがドープされてもよい。例えば、下部半導体層２２は、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ（０<ｘ<１、０<ｙ<１、０<ｘ＋ｙ<１）の組成式を有する半導体物質、ＩｎＡｌＧａＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰのいずれか一つ以上を含むことができる。下部半導体層２２は、第１導電型の半導体層であってもよい。もし、下部半導体層２２がｎ型半導体層である場合、第１導電型ドーパントは、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅなどのようなｎ型ドーパントを含むことができる。下部半導体層２２は、単層または多層構造を有することができ、これに限定しない。
活性層２４は、下部半導体層２２と上部半導体層２６との間に配置され、単一井戸構造、ダブルへテロ構造（Ｄｏｕｂｌｅ Ｈｅｔｅｒｏ Ｓｔｒｕｃｔｕｒｅ）、多重井戸構造、単一量子井戸構造、多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造、量子点構造または量子線構造のいずれか一つを含むことができる。活性層２４は、III−V族元素の化合物半導体材料を用いて、井戸層と障壁層、例えば、ＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＩｎＧａＮ、ＧａＮ／ＡｌＧａＮ、ＩｎＡｌＧａＮ／ＧａＮ、ＧａＡｓ（ＩｎＧａＡｓ）、／ＡｌＧａＡｓ、ＧａＰ（ＩｎＧａＰ）／ＡｌＧａＰのいずれか一つ以上のペア構造を有することができるが、これに限定されない。井戸層は、障壁層のエネルfギーバンドギャップよりも小さいエネルギーバンドギャップを有する物質からなることができる。
上部半導体層２６は、活性層２４の上部に配置され、半導体化合物を含むことができる。上部半導体層２６は、III−V族、II−VI族などの化合物半導体で具現することができ、例えば、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０<ｘ<１、０<ｙ<１、０<ｘ＋ｙ<１）の組成式を有する半導体物質、またはＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰのいずれか一つ以上を含むことができる。
第１導電型半導体層である下部半導体層２２とは異なり、上部半導体層２６は、第２導電型半導体層であってもよく、第２導電型ドーパントがドープされてもよい。上部半導体層２６がｐ型半導体層である場合、第２導電型ドーパントは、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどのようなｐ型ドーパントであってもよい。上部半導体層２６は、単層または多層構造を有することができ、これに限定しない。
下部半導体層２２はｎ型半導体層であり、上部半導体層２６はｐ型半導体層として具現することができ、これによって、発光構造物２０は、Ｎ−Ｐ接合、Ｐ−Ｎ接合、Ｎ−Ｐ−Ｎ接合、及びＰ−Ｎ−Ｐ接合構造のうち少なくとも一つを含むことができる。
一方、第１電極層３０は上部半導体層２６上に配置され、第２電極層４０は下部半導体層２２上に配置される。第２電極層４０を下部半導体層２２上に配置するために、発光構造物２０は、下部半導体層２２の一部を露出することができる。すなわち、上部半導体層２６、活性層２４及び下部半導体層２２の一部がメサエッチング（ｍｅｓａ ｅｔｃｈｉｎｇ）によってエッチングされて、下部半導体層２２の一部を露出することができる。このとき、下部半導体層２２の露出面は、活性層２４の下面よりも低く位置することができる。
図２Ａ乃至図２Ｆは、図１の“Ａ”部分の実施形態を示す図である。
図２Ａを参照すると、実施形態の第１電極層３０は、重ね合わされた第１接着層３２及び第１ボンディング層３４を含むことができる。すなわち、第１接着層３２は上部半導体層２６の上に配置し、第１ボンディング層３４は第１接着層３２の上に配置することができる。このとき、第１接着層３２と第１ボンディング層３４との間に反射層が介在しない。すなわち、第１電極層３０は反射層を含んでいない。
第１接着層３２は、上部半導体層２６とオーミック接触する物質を含むことができる。例えば、第１接着層３２は、Ｃｒ、Ｒｄ及びＴｉのうち少なくとも一つの材料で、単層または多層構造で形成することができる。また、第１接着層３２の厚さＴ１は、少なくとも５ｎｍ〜１５ｎｍとすることができる。例えば、第１接着層３２の厚さＴ１が２ｎｍより薄い場合、接着力が低下することがあり、１５ｎｍより大きくなる場合、電気抵抗が増加することがある。したがって、第１接着層３２の厚さＴ１は、２ｎｍ乃至１０μmの厚さＴ１を有することができる。
また、第１ボンディング層３４は、第１接着層３２に接して配置されてもよいが、後述するように、第１バリア層３６が介在する場合、第１接着層３２に接しないで、第１接着層３２の上部に配置されてもよい。第１ボンディング層３４はＡｕを含むことができる。例えば、第１ボンディング層３４の厚さＴ２が１００ｎｍより薄い場合、金ワイヤボンディングが難しくなり、２０００ｎｍより厚い場合、Ａｕという高価の物質を投資した費用を考慮するとき、伝導効率向上の効果が極めて小さくなることがある。したがって、第１ボンディング層３４の厚さＴ２は、１００ｎｍ乃至２０００ｎｍ、例えば、１４０ｎｍとすることができる。
第１電極層３０の幅Ｗ１が１μmより小さいと、具現しにくく、１００μmより大きいと、光を吸収して光抽出効率を低下させることもある。したがって、第１電極層３０の幅Ｗ１は、１μm乃至１００μm、例えば、５μm乃至１００μmとすることができる。
他の実施形態によれば、図２Ｂに例示したように、第１電極層３０は、第１接着層３２と第１ボンディング層３４との間に配置された第１バリア層３６をさらに含むことができる。第１バリア層３６は、第１接着層３２と第１ボンディング層３４にそれぞれ接して配置することができる。
第１バリア層３６は、Ｎｉ、Ｃｒ、Ｔｉ及びＰｔのうち少なくとも一つを含む材料で、単層または多層で形成することができる。例えば、第１バリア層３６は、ＣｒとＰｔの合金からなることができる。また、第１バリア層３６は、２００ｎｍ乃至３００ｎｍ、例えば、２５０ｎｍの厚さＴ３を有することができる。
図１に示した下部半導体層２２の上に配置された第２電極層４０は、重ね合わされた第２接着層と第２ボンディング層を含むことができる。第２接着層は、Ｃｒ、Ｒｄ及びＴｉのうち少なくとも一つの材料で、単層または多層構造で形成することができ、第２ボンディング層はＡｕを含むことができる。
第２接着層及び第２ボンディング層は、第１接着層３２及び第２ボンディング層３４と同一の構造及び同一の物質からなることができるが、これに限定されない。すなわち、第２電極層４０は、第１電極層３０と同様に第２接着層と第２ボンディング層との間に反射層が介在しなくてもよいが、第２接着層と第２ボンディング層との間に反射層が介在してもよい。また、第２電極層４０は、第１電極層３０と互いに異なる構成及び物質を有することができる。すなわち、第２電極層４０は、第２接着層と第２ボンディング層で構成され、第１電極層３０は、第１接着層３２、第１バリア層３６及び第１ボンディング層３４で構成されてもよい。
また、第２電極層４０は、第２接着層と第２ボンディング層との間に配置された第２バリア層をさらに含むことができる。第２バリア層は、第２接着層及び第２ボンディング層とそれぞれ接して配置することができる。第２バリア層は、Ｎｉ、Ｃｒ、Ｔｉ及びＰｔのうち少なくとも一つを含む材料で、単層または多層で形成することができる。
第２バリア層は、第１バリア層３６と同一の物質からなることができるが、これに限定されない。すなわち、第２バリア層は、図２Ｂに示したように、第１バリア層３６が第１接着層３２と第１ボンディング層３６との間に介在している姿と同じ姿で、第２接着層と第２ボンディング層との間に配置され得る。または、第２バリア層は、第１バリア層３６と異なる厚さ及び物質からなってもよい。
例えば、第２電極層４０が、第２接着層、第２バリア層及び第２ボンディング層からなり、第１電極層３０は、第１接着層３２及び第１ボンディング層３４からなってもよい。
また、図１に示したように、下部半導体層２２の側面は、基板１０に対して傾斜角θ１で傾斜し、露出された下部半導体層２２に隣接した側面は、傾斜角θ２で傾斜していてもよい。傾斜角θ１，θ２は、３０°乃至８０°とすることができる。このように、下部半導体層２２の側面が傾斜している場合、活性層２４から放出された光の抽出効率が向上することができる。しかし、傾斜角θ１，θ２が３０°より小さい場合、活性層２４の領域が減少して、発光効率が低下することがあり、８０°より大きい場合、光抽出効率を期待できなくなることもある。したがって、傾斜角θ１，θ２は、３０°乃至８０°、例えば、７０°とすることができる。
もし、第１接着層３２と第１バリア層３６との間に反射層が介在する場合、反射層は、活性層２４から放出された光を反射させることで、第１電極層３０の金属によって吸収される光量を減少させることができる。しかし、反射層が第１接着層３２と第１バリア層３６との間に介在する場合、Ａｕからなる第１ボンディング層３４及びＡｌからなる反射層が、Ｎｉからなる第１バリア層３６を挟んで互いに相互拡散（ｉｎｔｅｒ−ｄｉｆｆｕｓｉｏｎ）し得るという問題点がある。
また、十分な反射度を得るために、反射層は、通常、５０ｎｍ乃至３００ｎｍの厚さに形成することができる。このような厚い反射層の存在のため、第１接着層３２が、例えば、２ｎｍより薄い厚さに形成されて、第１電極層３０と発光構造物２０との接着力が低下することがある。
しかし、本実施形態によれば、第１接着層３２と第１ボンディング層３４との間に反射層が介在しない。また、第２接着層と第２ボンディング層との間に反射層が介在しない。したがって、反射層が介在しない厚さの分だけ第１接着層３２を厚く形成することができるので、第１電極層３０と発光構造物２０との接着力を向上させることができ、反射層と第１ボンディング層３４間の相互拡散が発生する虞もなくすことができる。したがって、前述したように、実施形態によれば、第１接着層３２は、２ｎｍ以上の厚い厚さＴ１を有することができる。
また、発光素子は、図１に例示したように、上部半導体層２６と第１電極層３０との間に配置された伝導層５０ａをさらに含むことができる。図１において、伝導層５０ａは、上部半導体層２６上に配置されているが、これに限定されず、様々な形態で配置することができる。例えば、図２Ｃ及び図２Ｄを参照すると、伝導層５０ｂは、電流遮断層６０の上部及び側部を取り囲むように配置することができる。
伝導層５０ａ，５０ｂは、全反射を減少させるだけでなく、透光性が良いので、活性層２４から放出されて上部半導体層２６を経た光の抽出効率を増加させることができる。伝導層５０ａ，５０ｂは、発光波長に対して透過率の高い透明な酸化物系物質、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＴＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｔｉｎ Ｏｘｉｄｅ）、ＩＡＺＯ（Ｉｎｄｉｕｍ Ａｌｕｍｉｎｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＧＴＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＡＴＯ（Ａｌｕｍｉｎｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩｒＯｘ、ＲｕＯｘ、ＲｕＯｘ／ＩＴＯ、Ｎｉ、Ａｇ、Ｎｉ／ＩｒＯｘ／ＡｕまたはＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯのうち一つ以上を用いて、単層または多層で具現することができる。
また、実施形態による発光素子は、図２Ｃ乃至図２Ｆに例示したように、第１電極層３０と上部半導体層２６との間に配置された電流遮断層６０をさらに含むことができる。電流遮断層６０は、第１電極層３０から活性層２４に向かうキャリアが適切に拡散するようにして、活性層２４の光度の向上に寄与することができる。
電流遮断層６０は、シリコン酸化物（ＳｉＯ２）のような物質で形成するか、または空気（ａｉｒ）による空洞の形態で形成することができる。または、図２Ｃに例示したように、電流遮断層６０は、分散ブラッグ反射層（ＤＢＲ：Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）（以下、‘第１分散ブラッグ反射層’という）６０ａ，６０ｂとして具現することができる。分散ブラッグ反射層とは、屈折率の異なる二つ以上の絶縁層が交互に多数層に積層されて生成されることによって反射率を高める層を意味する。図２Ｃに例示した第１分散ブラッグ反射層６０ａ，６０ｂは、第１接着層３２と第１ボンディング層３４との間に介在していない反射層の役割、及び電流遮断層６０の役割を同時に果たすことができる。第１分散ブラッグ反射層６０ａ，６０ｂは、９０％以下の反射率を有する反射層よりもさらに高い反射率、例えば、９８％の反射率を有するので、より効率よく反射層の役割を果たすことができる。
図２Ｃの場合、屈折率の異なる第１層６２ａ，６２ｂ及び第２層６４ａ，６４ｂが交互に２回積層された姿を示しているが、２回よりさらに多くの回数で積層することができる。
第１層６２ａ，６２ｂは、低屈折率層であって、例えば、１．４の屈折率を有するシリコン酸化物（ＳｉＯ２）、または１．６の屈折率を有するアルミニウム酸化物（Ａｌ２Ｏ３）からなることができる。また、第２層６４ａ，６４ｂは、高屈折率層であって、例えば、２．０５〜２．２５の屈折率を有するシリコン窒化物（Ｓｉ３Ｎ４）、２以上の屈折率を有するチタン窒化物（ＴｉＯ２）、または３以上の屈折率を有するＳｉ−Ｈからなることができる。
また、第１分散ブラッグ反射層６０ａ，６０ｂにおいて、第１層６２ａ，６２ｂ及び第２層６４ａ，６４ｂのそれぞれは、λ／（４ｎ）の厚さを有することができる。ここで、λは、活性層２４から放出された光の波長を示し、ｎは、該当の層の屈折率を示す。
図２Ｃを参照すると、ＤＢＲとして具現される電流遮断層６０の幅Ｗ２は、第１電極層３０の幅Ｗ１の１乃至１０倍となり得る。
以下、前述した発光素子を複数個用いて光を発する半導体素子アレイについて、添付の図面を参照して、次のように説明する。
図３は、実施形態による発光素子を用いた発光素子アレイ２００Ａの断面図を示す。
図３に例示した発光素子アレイ２００Ａは、基板２１０、複数の発光素子Ｄ１，Ｄ２、導電型相互接続層（ｃｏｎｄｕｃｔｉｖｅ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｌａｙｅｒ）１７０、及び第１絶縁層１８０を含む。
基板２１０は、半導体物質の成長に適した物質、キャリアウエハで形成することができる。また、基板２１０は、熱伝導性に優れた物質で形成することができ、伝導性基板または絶縁性基板であってもよい。また、基板２１０は、透光性を有する物質からなってもよく、発光素子Ｄ１，Ｄ２のそれぞれの窒化物発光構造物２２０ａ，２２０ｂ全体の反りを引き起こさない程度の機械的強度を有する物質からなることができる。例えば、基板２１０は、サファイア（Ａｌ２Ｏ３）、ＧａＮ、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＰ、ＩｎＰ、Ｇａ２Ｏ３、ＧａＡｓ、Ｇｅのうち少なくとも一つを含む物質であってもよい。このような基板２１０の上面には凹凸パターンを形成することができる。
複数の発光素子（例えば、Ｄ１，Ｄ２）は、基板２１０上に水平方向に離隔して配列される。図３の場合、説明の便宜上、２個の発光素子Ｄ１，Ｄ２のみを図示しているが、２個よりさらに多くの数の発光素子が、図３に示したような形態で基板２１０上に配列されてもよい。
複数の発光素子Ｄ１，Ｄ２のそれぞれは、図１に例示したような構造を有する。すなわち、第１発光素子Ｄ１は、発光構造物２２０ａ、第１電極層１３０ａ及び第２電極層１４０ａを含み、第２発光素子Ｄ２は、発光構造物２２０ｂ、第１電極層１３０ｂ及び第２電極層１４０ｂを含む。発光構造物２２０ａ，２２０ｂは、図１に例示した発光構造物２０と同一である。すなわち、発光構造物２２０ａは、互いに異なる導電型の下部及び上部半導体層２２２ａ，２２６ａと、下部及び上部半導体層２２２ａ，２２６ａの間に配置された活性層２２４ａとを有し、発光構造物２２０ｂは、互いに異なる導電型の下部及び上部半導体層２２２ｂ，２２６ｂと、下部及び上部半導体層２２２ｂ，２２６ｂの間に配置された活性層２２４ｂとを有する。下部半導体層２２２ａ，２２２ｂ、活性層２２４ａ，２２４ｂ及び上部半導体層２２６ａ，２２６ｂは、図１に例示した下部半導体層２２、活性層２４及び上部半導体層２６とそれぞれ同一である。したがって、これらについての詳細な説明を省略する。
また、第１電極層１３０ａ，１３０ｂは上部半導体層２２６ａ，２２６ｂ上に配置され、第２電極層１４０ａ，１４０ｂは下部半導体層２２２ａ，２２２ｂ上に配置される。
第１電極層１３０ａ，１３０ｂは、第１接着層１３２ａ，１３２ｂ、第１バリア層１３６ａ，１３６ｂ及び第１ボンディング層１３４ａ，１３４ｂを含み、第２電極層１４０ａ，１４０ｂは、第２接着層１４２ａ，１４２ｂ、第２バリア層１４６ａ，１４６ｂ及び第２ボンディング層１４４ａ，１４４ｂを含む。第１接着層１３２ａ，１３２ｂ、第１バリア層１３６ａ，１３６ｂ及び第１ボンディング層１３４ａ，１３４ｂは、図１に例示した第１接着層３２、第１バリア層３６及び第１ボンディング層３４にそれぞれ該当し、第２接着層１４２ａ，１４２ｂ、第２バリア層１４６ａ，１４６ｂ及び第２ボンディング層１４４ａ，１４４ｂは、図１に例示した第２電極層４０の第２接着層、第２バリア層及び第２ボンディング層にそれぞれ該当する。すなわち、第１電極層１３０ａ，１３０ｂにおいて、第１接着層１３２ａ，１３２ｂと第１ボンディング層１３４ａ，１３４ｂとの間に反射層が介在せず、第２電極層１４０ａ，１４０ｂにおいて、第２接着層１４２ａ，１４２ｂと第１ボンディング層１４４ａ，１４４ｂとの間に反射層が介在しない。その他に、第１電極層１３０ａ，１３０ｂ及び第２電極層１４０ａ，１４０ｂは、図１に例示した第１電極層３０及び第２電極層４０とそれぞれ同一である。したがって、これらについての詳細な説明を省略する。
以下、説明の便宜上、第１電極層１３０ａ，１３０ｂは、第１接着層１３２ａ，１３２ｂ、第１バリア層１３６ａ，１３６ｂ及び第１ボンディング層１３４ａ，１３４ｂを含み、第２電極層１４０ａ，１４０ｂは、第２接着層１４２ａ，１４２ｂ、第２バリア層１４６ａ，１４６ｂ及び第２ボンディング層１４６ａ，１４６ｂを含むものと説明する。しかし、以下の説明は、第１電極層１３０ａ，１３０ｂが第１接着層１３２ａ，１３２ｂと第１ボンディング層１３４ａ，１３４ｂのみを含み、第２電極層１４０ａ，１４０ｂが第２接着層１４２ａ，１４２ｂと第２ボンディング層１４６ａ，１４６ｂのみを含む場合にも同一に適用することができる。
図３の発光素子Ｄ１，Ｄ２のそれぞれは、発光構造物２２０ａ，２２０ｂと第１電極層１３０ａ，１３０ｂとの間に配置された伝導層１５０ａ，１５０ｂをさらに含むことができる。図３の伝導層１５０ａ，１５０ｂは、図１の伝導層５０ａに該当するので、これについての詳細な説明を省略する。
図３に例示した発光素子Ｄ１は基板２１０上の第１領域Ａ１に配置され、他の発光素子Ｄ２は基板２１０上の第２領域Ａ２に配置され、発光素子Ｄ１，Ｄ２は、一定の距離ｄだけ互いに離隔Ｓして配置される。例えば、離隔距離ｄは、２μm〜７μm、例えば、５μmであってもよい。
図３の発光素子アレイ２００Ａは第１絶縁層１８０をさらに含む。第１絶縁層１８０は、複数の発光素子Ｄ１，Ｄ２と導電型相互接続層１７０との間に配置されて、これらを互いに電気的に分離させる役割を果たす。
一方、導電型相互接続層１７０は、複数の発光素子のうち、隣接する二つの発光素子（例えば、Ｄ１，Ｄ２）を接続する役割を果たす。すなわち、導電型相互接続層１７０は、二つの発光素子Ｄ１，Ｄ２のうち一方Ｄ２の第１電極層１３０ｂと、二つの発光素子Ｄ１，Ｄ２のうち他方Ｄ１の第２電極層１４０ａとを電気的に接続する役割を果たす。図３に例示したように、二つの発光素子Ｄ１，Ｄ２は、導電型相互接続層１７０によって電気的に互いに直列接続されてもよいが、これに限定されない。すなわち、発光素子Ｄ１，Ｄ２は、導電型相互接続層１７０によって電気的に互いに並列に接続されてもよい。
導電型相互接続層１７０は、重ね合わされた第３接着層１７２と第３ボンディング層１７４を含み、第３接着層１７２と第３ボンディング層１７４との間に反射層が介在しない。第３接着層１７２は、Ｃｒ、Ｒｄ及びＴｉのうち少なくとも一つの材料で、単層または多層構造で形成することができ、第３ボンディング層１７４はＡｕを含むことができる。
第３接着層１７２及び第３ボンディング層１７４は、図１の第１接着層３２及び第１ボンディング層３４とそれぞれ同一の構成を有し、同一の物質からなってもよく、または互いに異なる構成を有し、互いに異なる物質からなっていてもよい。
図４は、他の実施形態の発光素子アレイ２００Ｂの断面図を示す。
また、図４に例示したように、導電型相互接続層１７０は、第３接着層１７２上に接して、第３接着層１７２と第３ボンディング層１７４との間に配置された第３バリア層１７６をさらに含むことができる。第３バリア層１７４は、Ｎｉ、Ｃｒ、Ｔｉ及びＰｔのうち少なくとも一つを含む材料で、単層または多層で形成することができる。
第３バリア層１７６は、図２Ｂの第１バリア層３６と同一であるか、または互いに異なる物質からなっていてもよい。
このように、導電型相互接続層１７０は、図１の第１電極層３０と同一の構成及び物質からなることができるが、導電型相互接続層１７０の厚さは、第１電極層１３０ｂの厚さよりもさらに厚くすることができる。
図３に例示した発光素子アレイ２００Ａにおいて、第１電極層１３０ｂと第２電極層１４０ａ及び導電型相互接続層１７０はそれぞれ別個に形成されている。反面、図４に例示した発光素子アレイ２００Ｂにおいて、導電型相互接続層１７０、第１電極層１３０ｂ及び第２電極層１４０ａは互いに一体に形成されてもよい。
図４の一体型構造において、第２電極層１４０ａは第３領域Ａ３に配置され、第１電極層１３０ｂは第４領域Ａ４に配置される。導電型相互接続層１７０は、境界領域Ｓで基板２１０の上部に配置されて、第２電極層１４０ａと第１電極層１３０ｂとを電気的に接続する。
また、図３の発光素子アレイ２００Ａは、一つの第１絶縁層１８０のみを有する反面、図４に例示した発光素子アレイ２００Ｂは、第２絶縁層１８２をさらに含むことができる。第２絶縁層１８２は、第１絶縁層１８０と複数の発光素子との間に配置される。
前述した図３と図４の差異点を除いては、図４に例示した発光素子アレイ２００Ｂは、図３に例示した発光素子アレイ２００Ａと同一であるので、これについての詳細な説明を省略する。
図３及び図４に例示した第１及び第２絶縁層１８０，１８２のうち少なくとも一つは、分散ブラッグ反射層（以下、‘第２分散ブラッグ反射層’という）であってもよい。第２分散ブラッグ反射層１８０，１８２は、前述した第１分散ブラッグ反射層６０ａ，６０ｂで詳述したように、反射層の役割を忠実に行うことができる。また、第２分散ブラッグ反射層１８０，１８２は、第１分散ブラッグ反射層６０ａ，６０ｂと同様に、屈折率の異なる第１及び第２層が交互に２回以上積層された絶縁物質からなることができる。第２分散ブラッグ反射層１８０，１８２の第１層は低屈折率層であって、例えば、ＳｉＯ２またはＡｌ２Ｏ３からなることができ、第２層は高屈折率層であって、例えば、Ｓｉ３Ｎ４、ＴｉＯ２、またはＳｉ−Ｈからなることができる。また、第２分散ブラッグ反射層１８０，１８２において第１及び第２層のそれぞれは、λ／（４ｎ）の厚さを有することができる。
第２分散ブラッグ反射層１８０，１８２は、第１分散ブラッグ反射層６０ａ，６０ｂと同一または互いに異なる材料からなることができ、同一または互いに異なる構成（例えば、積層回数）及び厚さを有することができる。
図５は、更に他の実施形態による発光素子アレイ２００Ｃの断面図を示す。
図３及び図４の発光素子アレイ２００Ａ，２００Ｂとは異なり、図５に例示した発光素子アレイ２００Ｃにおいて、発光素子Ｄ１，Ｄ２のそれぞれは、上部半導体層２２６ａ，２２６ｂと第１電極層１３０ａ，１３０ｂとの間で、第１絶縁層１８０と水平方向に離隔して配置された電流遮断層１６０ａ，１６０ｂをさらに含むことができる。このとき、第１電極層１３０ａ，１３０ｂは、電流遮断層１６０ａ，１６０ｂの上部及び側部を取り囲むように配置することができる。例えば、第１接着層１３２ａ，１３２ｂは、電流遮断層１６０ａ，１６０ｂの上部及び側部を取り囲むように配置することができる。これによって、電流遮断層１６０ａ，１６０ｂがさらに配置され、伝導層１５０ａ，１５０ｂが省略されたこと以外は、図５の発光素子アレイ２００Ｃは、図４の発光素子アレイ２００Ｂと同一であるので、これについての詳細な説明を省略する。
図６は、更に他の実施形態の発光素子アレイ２００Ｄの断面図を示す。
図６に例示したように、発光素子アレイ２００Ｄにおいて、電流遮断層１６０ａ，１６０ｂと第１電極層１３０ａ，１３０ｂとの間に伝導層１５０ａ，１５０ｂをさらに介在してもよい。それ以外は、図６の発光素子アレイ２００Ｄは、図５の発光素子アレイ２００Ｃと同一であるので、重複する部分については詳細な説明を省略する。
図５及び図６の前述した電流遮断層１６０ａ，１６０ｂは、分散ブラッグ反射層（以下、‘第３分散ブラッグ反射層’という）からなってもよい。第３分散ブラッグ反射層１６０ａ，１６０ｂは、第１分散ブラッグ反射層６０ａ，６０ｂで前述したように、反射層の役割及び電流遮断層の役割を同時に行うことができる。
第３分散ブラッグ反射層１６０ａ，１６０ｂは、屈折率の異なる第１及び第２層が交互に２回以上積層された絶縁物質からなることができる。第３分散ブラッグ反射層１６０ａ，１６０ｂの第１層は低屈折率層であって、例えば、ＳｉＯ２またはＡｌ２Ｏ３からなることができ、第２層は高屈折率層であって、例えば、Ｓｉ３Ｎ４、ＴｉＯ２、またはＳｉ−Ｈからなることができる。また、第３分散ブラッグ反射層１６０ａ，１６０ｂにおいて第１及び第２層のそれぞれは、λ／（４ｎ）の厚さを有することができる。
第３分散ブラッグ反射層１６０ａ，１６０ｂは、第１分散ブラッグ反射層６０ａ，６０ｂ又は第２分散ブラッグ反射層１８０，１８２と同一または互いに異なる材料からなることができ、同一または互いに異なる構成（例えば、第１／第２層の積層回数）及び厚さを有することができる。
図７は、更に他の実施形態に係る発光素子アレイ２００Ｅの平面図を示し、図８は、図７に示した発光素子アレイ２００Ｅの８−８’線に沿って切断した断面図を示し、図９は、図７に示した発光素子アレイ２００Ｅの９−９’線に沿って切断した断面図を示し、図１０は、図７に示した発光素子アレイ２００Ｅの１０−１０’線に沿って切断した断面図を示し、図１１は、図７に示した発光素子アレイ２００Ｅの１１−１１’線に沿って切断した断面図を示す。
図７乃至図１１を参照すると、発光素子アレイ２００Ｅは、基板２１０、バッファ層２１２、複数の発光領域（Ｐ１〜Ｐｎ、ｎ＞１である自然数）に区分される発光構造物２２０、伝導層１５０ａ、第１絶縁層１８０、第１電極層２５０、導電型相互接続層（２４０−１〜２４０−ｍ、ｍ>１である自然数）、少なくとも一つの中間パッド２６２，２６４、及び第２電極層１４０を含む。
基板２１０、バッファ層２１２及び発光構造物２２０は、図１の基板１０、バッファ層１２及び発光構造物２０にそれぞれ該当するので、これらについての詳細な説明は省略する。
下部半導体層２２２はｎ型半導体層であり、上部半導体層２２６はｐ型半導体層として具現することができ、これによって、発光構造物２２０は、Ｎ−Ｐ接合、Ｐ−Ｎ接合、Ｎ−Ｐ−Ｎ接合、及びＰ−Ｎ−Ｐ接合構造のうち少なくとも一つを含むことができる。
発光構造物２２０は、複数個の互いに離隔した発光領域（Ｐ１〜Ｐｎ、ｎ＞１である自然数）及び境界領域Ｓを含むことができる。このとき、境界領域Ｓは、発光領域（Ｐ１〜Ｐｎ、ｎ＞１である自然数）の間に位置する領域であってもよい。または、境界領域Ｓは、発光領域（Ｐ１〜Ｐｎ、ｎ＞１である自然数）のそれぞれの周りに位置する領域であってもよい。境界領域Ｓは、発光構造物２２０を複数の発光領域（Ｐ１〜Ｐｎ、ｎ＞１である自然数）に区分するために、発光構造物２２０をメサエッチングして下部半導体層２２２の一部が露出する領域であリ得る。複数の発光領域（Ｐ１〜Ｐｎ、ｎ＞１である自然数）のそれぞれの面積は同一にすることができるが、これに限定されるものではない。
一つのチップ（ｓｉｎｇｌｅ ｃｈｉｐ）の発光構造物２２０は、境界領域Ｓによって複数個の発光領域（Ｐ１〜Ｐｎ、ｎ＞１である自然数）に区分可能である。
伝導層１５０ａは、上部半導体層２２６上に配置され、図１の伝導層５０ａと同一であるので、これについての詳細な説明は省略する。
第１絶縁層１８０は、図３乃至図６の第１絶縁層１８０と同一であり、前述したように、第２分散ブラッグ反射層からなることができる。第２分散ブラッグ反射層１８０は、複数の発光領域（Ｐ１〜Ｐｎ、ｎ＞１である自然数）及び境界領域Ｓの上に配置される。例えば、第２分散ブラッグ反射層１８０は、複数の発光領域（Ｐ１〜Ｐｎ、ｎ＞１である自然数）の上面及び側面を覆い、境界領域Ｓを覆うことができる。
第２分散ブラッグ反射層１８０は、複数の発光領域（Ｐ１〜Ｐｎ、ｎ＞１である自然数）から入射される光を反射させる。したがって、第２分散ブラッグ反射層１８０は、複数の発光領域（Ｐ１〜Ｐｎ、ｎ＞１である自然数）から入射される光が第２電極層１４０、導電型相互接続層（２４０−１〜２４０−ｎ、ｎ＞１である自然数）及び中間パッド２６２，２６４に吸収されることを遮断するので、実施形態は、発光効率を向上させることができる。
図７及び図８を参照すると、第１電極層２５０は、複数の発光領域（Ｐ１〜Ｐｎ、例えば、ｎ＝９）のうちいずれか一つの発光領域（例えば、Ｐ１）の上部半導体層２２６上に配置される。第１電極層２５０は、上部半導体層２２６または伝導層１５０ａと接触することができる。例えば、第１電極層２５０は、直列接続される発光領域のうち１番目の発光領域（例えば、Ｐ１）の伝導層１５０ａと接触することができる。
第１電極層２５０は、第２分散ブラッグ反射層１８０上に配置される第１パッド２５２及び枝電極２５４を含むことができる。第１パッド２５２は、第１電源を提供するためのワイヤ（図示せず）がボンディングされ、枝電極２５４は、第１パッド２５２から拡張され、第２分散ブラッグ反射層１８０を貫通して伝導層１５０ａと接触する少なくとも一つの部分２５６を有することができる。ここで、第１電極層２５０を構成する第１接合層１３２、第１バリア層１３６及び第１ボンディング層１３４は、図２Ｂに示した第１接合層３２、第１バリア層３６及び第１ボンディング層３４と同一であるので、これについての詳細な説明は省略する。また、第１電極層２５０は、第１接合層１３２と第１ボンディング層１３４のみからなってもよい。
図７及び図１１を参照すると、第２電極層１４０は、複数の発光領域（Ｐ１〜Ｐｎ、例えば、ｎ＝９）のうちいずれか一つの発光領域（例えば、Ｐ９）の下部半導体層２２２上に配置され、下部半導体層２２２と接触することができる。第２電極層１４０は、第２電源を提供するためのワイヤ（図示せず）がボンディングされる第２パッドを含むことができる。図７の実施形態では、第２電極層１４０が第２パッドの役割を果たすことができる。ここで、第２接合層１４２、第２バリア層１４６及び第２ボンディング層１４４は、図２Ｂに示した第１接合層３２、第１バリア層３６及び第１ボンディング層３４と同一であるので、これについての詳細な説明は省略する。また、第２電極層１４０は、第２接合層１４２と第２ボンディング層１４４のみからなってもよい。
導電型相互接続層（２４０−１〜２４０−ｍ、例えば、ｍ＝８）は、第２分散ブラッグ反射層１８０上に配置され、複数の発光領域（Ｐ１〜Ｐｎ、例えば、ｎ＝９）を電気的に直列接続する。例えば、導電型相互接続層（２４０−１〜２４０−ｍ、例えば、ｍ＝８）は、第１電極層２５０が位置する第１発光領域Ｐ１を始点とし、第２電極層１４０が位置する第９発光領域Ｐ９を終点として複数の発光領域（Ｐ１〜Ｐ９）を直列接続することができる。
導電型相互接続層（２４０−１〜２４０−ｍ）は、第３接着層１７２、第３バリア層１７６、第３ボンディング層１７４からなる。ここで、第３接合層１７２、第３バリア層１７６及び第３ボンディング層１７４は、図２Ｂに示した第１接合層３２、第１バリア層３６及び第１ボンディング層３４とそれぞれ同一であるので、これについての詳細な説明は省略する。また、導電型相互接続層（２４０−１〜２４０−ｍ）は、第３接合層１７２と第３ボンディング層１７４のみからなってもよい。
各導電型相互接続層（例えば、２４０−１）は、隣接する発光領域（例えば、Ｐ１及びＰ２）のいずれか一方の発光領域Ｐ１の下部半導体層２２２と、他方の発光領域（例えば、Ｐ２）の伝導層１５０ａとを互いに電気的に接続することができる。
伝導層１５０ａが省略される他の実施形態では、導電型相互接続層（例えば、２４０−１）は、いずれか一方の発光領域（例えば、Ｐ１）の下部半導体層２２２と、他方の発光領域（例えば、Ｐ２）の上部半導体層２２６とを電気的に接続することができる。
発光素子アレイ２００Ｅに含まれる互いに直列接続される複数の発光領域（Ｐ１〜Ｐｎ、ｎ＞１である自然数）を順に第１発光領域乃至第ｎ発光領域という。すなわち、第１電極層２５０が位置する発光領域を第１発光領域Ｐ１といい、第２電極層１４０が位置する発光領域を第ｎ発光領域という。ここで、“隣接する発光領域”は、第ｋ発光領域と第ｋ＋１発光領域とすることができ、第ｋ導電型相互接続層は、第ｋ発光領域と第ｋ＋１発光領域とを電気的に直列接続することができ、１<ｋ<（ｎ−１）とすることができる。
すなわち、第ｋ導電型相互接続層は、第ｋ発光領域の下部半導体層２２２と第ｋ＋１発光領域の上部半導体層２２６または伝導層１５０ａとを電気的に接続することができる。
例えば、図８を参照すると、第ｋ導電型相互接続層（例えば、ｋ＝２）は、第ｋ発光領域（例えば、ｋ＝２）、第ｋ＋１発光領域（例えば、ｋ＝２）及びそれらの間の境界領域Ｓの上に位置することができる。そして、第ｋ導電型相互接続層（例えば、２４０−２）は、第２分散ブラッグ反射層１８０を貫通して第ｋ＋１発光領域（例えば、Ｐ３）の伝導層１５０ａ（または上部半導体層２２６）と接触する少なくとも一つの第１部分（例えば、２７２）を有することができる。図７に示した実線の円は、導電型相互接続層（２４０−１〜２４０−ｍ、例えば、ｍ＝８）の第１部分２７２を示す。
第２分散ブラッグ反射層１８０は、境界領域Ｓに位置する発光構造物２２０と導電型相互接続層（例えば、２４０−２）との間に配置することができる。
また、第ｋ導電型相互接続層（例えば、２４０−２）は、第ｋ発光領域（例えば、Ｐ２）の第２分散ブラッグ反射層１８０、伝導層１５０ａ、上部半導体層２２６及び活性層２２４を貫通して下部半導体層２２２と接触する少なくとも一つの第２部分（例えば、２７４）を有することができる。図７に示した点線の円は、導電型相互接続層（２４０−１〜２４０−ｍ、例えば、ｍ＝８）の第２部分２７４を示す。
このとき、第２分散ブラッグ反射層１８０は、第ｋ導電型相互接続層（例えば、２４０−２）と伝導層１５０ａとの間、第ｋ導電型相互接続層（例えば、２４０−２）の第２部分２７４と上部半導体層２２６との間及び第ｋ導電型相互接続層（例えば、２４０−２）の第２部分２７４と活性層２２４との間に位置して、相互間を電気的に絶縁させることができる。すなわち、第２分散ブラッグ反射層１８０は、第ｋ発光領域（例えば、Ｐ２）の伝導層１５０ａ、上部半導体層２２６及び活性層２２４から第ｋ導電型相互接続層（例えば、２４０−２）を電気的に絶縁させる役割を果たすことができる。
図３乃至図６に例示した発光素子アレイ２００Ａ〜２００Ｄの場合、下部半導体層２２２と接続される第２電極層１４０を形成するために、発光構造物２２０をエッチングして下部半導体層２２２を露出させるメサエッチングを行う。そして、一般に、メサエッチングが行われた部分の分だけ発光素子の発光領域が減少する。
しかし、図７乃至図１１に例示した発光素子アレイにおいて、第ｋ導電型相互接続層（例えば、２４０−２）の第２部分（例えば、２７４）は、ホール（ｈｏｌｅ）または溝（ｇｒｏｏｖｅ）に電極物質が充填された形態で形成することができ、これによって、メサエッチングによって損失される発光領域が減少するので、実施形態は、発光面積を増大させることができる。
図８を参照すると、第ｋ導電型相互接続層（例えば、２４０−２）の第２部分２７４の下面２７８は、活性層２２４の下面２７６よりも下側に位置することができる。
図７、図８及び図１０を参照すると、中間パッド２６２，２６４は、発光領域（Ｐ１〜Ｐｎ、ｎ＞１である自然数）のうち少なくとも一つの発光領域の第２分散ブラッグ反射層１８０上に配置され、上部半導体層２２６または伝導層１５０ａと電気的に接続することができる。中間パッド２６２，２６４は、第１電源を供給するためにワイヤがボンディングされる領域とすることができる。
例えば、中間パッド２６２，２６４は、第１電極層２５０及び第２電極層１４０が位置する発光領域（例えば、Ｐ１及びＰ９）を除外した発光領域（例えば、Ｐ２〜Ｐ８）のうち少なくとも一つの発光領域（例えば、Ｐ３、Ｐ６）の第２分散ブラッグ反射層１８０上に配置することができる。
中間パッド２６２，２６４と伝導層１５０ａとの間に第２分散ブラッグ反射層１８０が位置し、中間パッド２６２は、同一発光領域（例えば、Ｐ３）内に位置する導電型相互接続層（例えば、２４０−２）と接続され、中間パッド２６４は、同一発光領域（例えば、Ｐ６）内に位置する導電型相互接続層（例えば、２４０−５）と接続可能である。
しかし、他の実施形態では、中間パッドの一部が第２分散ブラッグ反射層１８０を貫通して伝導層１５０ａと直接接続されてもよい。この場合、同一発光領域内に位置する中間パッドと導電型相互接続層とは接続されてもよく、接続されていなくてもよい。
図１２は、図７に示した発光素子アレイ２００Ｅの回路図を示す。図７及び図１２を参照すると、発光素子アレイ２００Ｅは、共通の一つの（−）端子、例えば、一つの第２パッド１４０を有し、二つ以上の（＋）端子、例えば、第１パッド２５２と少なくとも一つの中間パッド２６２，２６４を有することができる。
したがって、複数の（＋）端子であるパッド２５２，２６２，２６４を備えることによって、様々な駆動電圧を使用することができ、様々な明るさの発光を具現するように調節することができる。例えば、一つの発光領域を駆動する駆動電圧が３．４Ｖであるとするとき、発光素子アレイ２００に印加される駆動電圧が２３．８Ｖであれば、第１中間パッド２６２に第１電源を供給して、第３〜第９発光領域Ｐ３〜Ｐ９を駆動することができる。
また、発光素子アレイ２００Ｅに印加される駆動電圧が１３．６Ｖであれば、第２中間パッド２６４に第１電源を供給して、第６〜第９発光領域Ｐ６〜Ｐ９を駆動することができる。
そして、発光素子アレイ２００Ｅに印加される駆動電圧が３０．６Ｖであれば、第１パッド２５２に第１電源を供給して、第１〜第９発光領域Ｐ１〜Ｐ９を駆動することができる。
このように、実施形態は、印加される駆動電圧によって、中間パッド２６２，２６４と第１パッド２５２のいずれか一つに第１電源を供給して、発光領域のうち一部または全部を駆動するように設計することができる。
また、駆動電圧が高電圧である場合に、高電圧に相応する個数だけの発光領域を配置すればよい。例えば、一つの発光領域を駆動する駆動電圧が４Ｖであり、発光素子アレイ２００Ｅに印加される駆動電圧が２００Ｖであれば、５０個（ｎ＝５０）だけの発光領域が配置されるように設計すればよい。
また、導電型相互接続層（２４０−１〜２４０−ｍ、ｍ≧１である自然数）が、伝導層１５０ａまたは下部半導体層２２２と点接触（ｐｏｉｎｔ ｃｏｎｔａｃｔ）するので、発光面積を増大させ、電流を分散させて発光効率を向上させることができる。
第２分散ブラッグ反射層１８０によって、第１電極層２５０、導電型相互接続層（２４０−１〜２４０−ｎ、ｎ＞１である自然数）及び中間パッド２６２，２６４に光が吸収されて損失されることを遮断することによって、実施形態は発光効率を向上させることができる。
図１３は、更に他の実施形態に係る発光素子を含む発光素子アレイ２００Ｆの断面図を示す。
図１３を参照すると、発光素子アレイ２００Ｆは、サブマウント（ｓｕｂｍｏｕｎｔ）３１０、第１金属層３３２、第２金属層３３４、第１バンプ部３１０、第２バンプ部３２０及び発光素子アレイ３４０を含む。
図１３の発光素子アレイは、図７に示した発光素子アレイ２００Ｅをフリップチップ形態で具現した一例であるが、実施形態は、これに限定されるものではなく、他の実施形態に係る発光素子アレイ２００Ａ〜２００Ｄが、図１３に示したようなフリップチップ形態で具現されてもよい。
サブマウント３１０は、発光素子アレイ３４０を実装する。サブマウント３１０は、パッケージボディー（ｐａｃｋａｇｅ ｂｏｄｙ）または印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）などとして具現することができ、発光素子アレイ３４０がフリップチップボンディング（ｆｌｉｐ ｃｈｉｐ ｂｏｎｄｉｎｇ）可能な様々な形態を有することができる。
発光素子アレイ３４０は、サブマウント３１０上に配置され、第１バンプ部３１０及び第２バンプ部３２０によってサブマウント３１０と電気的に接続される。図１３に示した発光素子アレイ３４０は、図１１に示した発光素子アレイ２００Ｅと同一の断面を有する。したがって、同一の部分については説明を省略する。
サブマウント３１０は、ポリフタルアミド（ＰｏｌｙＰｈｔｈａｌ Ａｍｉｄｅ、ＰＰＡ）、液晶高分子（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ、ＬＣＰ）、ポリアミド９Ｔ（ＰｏｌｙＡｍｉｄｅ９Ｔ、ＰＡ９Ｔ）などのような樹脂、金属、感光性ガラス（ｐｈｏｔｏ ｓｅｎｓｉｔｉｖｅ ｇｌａｓｓ）、サファイア、セラミック、印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）などを含むことができる。しかし、実施形態に係るサブマウント３１０が、これらの物質に限定されるものではない。
第１金属層３３２及び第２金属層３３４は、サブマウント３１０の上面に水平方向に互いに離隔して配置される。ここで、サブマウント３１０の上面は、発光素子アレイ３４０に対向する面であり得る。第１金属層３３２及び第２金属層３３４は、伝導性金属、例えば、アルミニウム（Ａｌ）またはロジウム（Ｒｈ）であってもよい。
第１バンプ部３１０及び第２バンプ部３２０は、サブマウント３１０と発光素子アレイ３４０との間に配置される。第１バンプ部３１０は、第２電極層１４０と第１金属層３３２とを電気的に接続することができる。
第２バンプ部３２０は、第１電極層２５０及び中間パッド２６２，２６４のいずれか一つと第２金属層３３４とを電気的に接続することができる。
第１バンプ部３１０は、第１拡散防止接着層３１２、第１バンパー（ｂｕｍｐｅｒ）３１４及び第２拡散防止接着層３１６を含む。第１バンパー３１４は、第２電極層１４０と第１金属層３３２との間に位置する。第１拡散防止接着層３１２は、第２電極層１４０と第１バンパー３１４との間に位置し、第１バンパー３１４と第２電極層１４０を互いに接合させる。すなわち、第１拡散防止接着層３１２は、第１バンパー３１４と第２電極層１４０との接着力を向上させ、第１バンパー３１４に含まれたイオンが第２電極層１４０を通じて発光構造物２２０に浸透または拡散することを防止する役割を果たす。
第２拡散防止接着層３１６は、第１バンパー３１４と第１金属層３３２との間に配置され、第１バンパー３１４と第１金属層３３２を接合させる。第２拡散防止接着層３１６は、第１バンパー３１４と第１金属層３３２との接着力を向上させ、第１バンパー３１４に含まれたイオンが第１金属層３３２を通じてサブマウント３１０に浸透または拡散することを防止する役割を果たす。
第２バンプ部３２０は、第３拡散防止接着層３２２、第２バンパー３２４、及び第４拡散防止接着層３２６を含む。第２バンパー３２４は、第１電極層２５０及び中間パッド２６２，２６４のいずれか一つと第２金属層３３４との間に位置する。
第３拡散防止接着層３２２は、第１電極層２５０及び中間パッド２６２，２６４のいずれか一つと第２バンパー３２４との間に位置し、両者を互いに接合させる。すなわち、第３拡散防止接着層３２２は、接着力を向上させ、第２バンパー３２４に含まれたイオンが第１電極層２５０または中間パッド２６２，２６４を通じて発光構造物２２０に浸透または拡散することを防止する役割を果たす。
第４拡散防止接着層３２６は、第２バンパー３２４と第２金属層３３４との間に配置され、第２バンパー３２４と第２金属層３３４を接合させる。第４拡散防止接着層３２６は、第２バンパー３２４と第２金属層３３４との接着力を向上させ、第２バンパー３２４に含まれたイオンが第２金属層３３４を通じてサブマウント３１０に浸透または拡散することを防止する役割を果たす。
第１乃至第４拡散防止接着層３１２，３１６，３２２，３２６は、Ｐｔ、Ｔｉ、Ｗ／Ｔｉ、Ａｕのうち少なくとも一つまたはこれらの合金であってもよい。また、第１バンプ３１４及び第２バンプ３２４は、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、クロム（Ｃｒ）、タンタル（Ｔａ）、白金（Ｐｔ）、及び錫（Ｓｎ）のうち少なくとも一つを含むことができる。
実施形態は、第１電極層２５０、導電型相互接続層（２４０−１〜２４０−ｎ、ｎ＞１である自然数）及び中間パッド２６２，２６４に光が吸収されて損失されることを第２分散ブラッグ反射層１８０によって遮断することによって、発光効率を向上させることができる。
実施形態に係る発光素子または発光素子アレイを含む発光素子パッケージは、複数個が基板上にアレイされ、発光素子パッケージの光経路上に光学部材である導光板、プリズムシート、拡散シートなどを配置することができる。このような発光素子パッケージ、基板、光学部材は、バックライトユニットとして機能することができる。
更に他の実施形態は、上述した実施形態に記載された発光素子または発光素子アレイを含む発光素子パッケージを含む表示装置、指示装置、照明システムとすることができ、例えば、照明システムは、ランプ、街灯を含むことができる。
図１４は、実施形態に係る発光素子パッケージを含む照明装置の分解斜視図である。図１４を参照すると、照明装置は、光を投射する光源７５０と、光源７５０が内蔵されるハウジング７００と、光源７５０の熱を放出する放熱部７４０と、光源７５０及び放熱部７４０をハウジング７００に結合するホルダー７６０と、を含む。
ハウジング７００は、電気ソケット（図示せず）に結合されるソケット結合部７１０と、ソケット結合部７１０と連結され、光源７５０が内蔵されるボディー部７３０とを含む。ボディー部７３０には、一つの空気流動口７２０が貫通して形成されてもよい。
ハウジング７００のボディー部７３０上に複数個の空気流動口７２０が備えられ、空気流動口７２０は一つまたは複数個であってもよい。空気流動口７２０は、ボディー部７３０に放射状に配置してもよく、様々な形態に配置することができる。
光源７５０は、基板７５４上に備えられる複数個の発光素子パッケージ７５２を含む。基板７５４は、ハウジング７００の開口部に挿入可能な形状とすることができ、後述するように、放熱部７４０に熱を伝達するために熱伝導率の高い物質からなることができる。複数個の発光素子パッケージは、上述した実施形態に係る発光素子または発光素子アレイを含むことができる。
光源７５０の下部にはホルダー７６０が備えられ、ホルダー７６０は、フレーム及び他の空気流動口を含むことができる。また、図示していないが、光源７５０の下部には光学部材が備えられて、光源７５０の発光素子パッケージ７５２から投射される光を拡散、散乱または収斂させることができる。
図１５は、実施形態に係る発光素子パッケージを含む表示装置を示す。
図１５を参照すると、表示装置８００は、ボトムカバー８１０と、ボトムカバー８１０上に配置される反射板８２０と、光を放出する発光モジュール８３０，８３５と、反射板８２０の前方に配置され、前記発光モジュール８３０，８３５から発散される光を表示装置の前方に案内する導光板８４０と、導光板８４０の前方に配置されるプリズムシート８５０，８６０を含む光学シートと、光学シートの前方に配置されるディスプレイパネル８７０と、ディスプレイパネル８７０と連結され、ディスプレイパネル８７０に画像信号を供給する画像信号出力回路８７２と、ディスプレイパネル８７０の前方に配置されるカラーフィルター８８０と、を含むことができる。ここで、ボトムカバー８１０、反射板８２０、発光モジュール８３０，８３５、導光板８４０、及び光学シートは、バックライトユニット（Ｂａｃｋｌｉｇｈｔ Ｕｎｉｔ）をなすことができる。
発光モジュールは、基板８３０上の発光素子パッケージ８３５を含んでなる。ここで、基板８３０としてはＰＣＢなどを使用することができる。発光素子パッケージ８３５は、実施形態に係る発光素子または発光素子アレイを含むことができる。
ボトムカバー８１０は、表示装置８００内の構成要素を収納することができる。そして、反射板８２０は、同図のように別途の構成要素として設けてもよく、導光板８４０の後面やボトムカバー８１０の前面に反射度の高い物質でコーティングする形態で設けることも可能である。
ここで、反射板８２０は、反射率が高く、超薄型に形成可能な素材を使用することができ、ポリエチレンテレフタレート（ＰｏｌｙＥｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔａｌａｔｅ；ＰＥＴ）を使用することができる。
そして、導光板８４０は、ポリメチルメタクリレート（ＰｏｌｙＭｅｔｈｙｌＭｅｔｈＡｃｒｙｌａｔｅ；ＰＭＭＡ）、ポリカーボネート（ＰｏｌｙＣａｒｂｏｎａｔｅ；ＰＣ）、またはポリエチレン（ＰｏｌｙＥｔｈｙｌｅｎｅ；ＰＥ）などで形成することができる。
そして、第１プリズムシート８５０は、支持フィルムの一面に、透光性で且つ弾性を有する重合体材料で形成することができ、重合体は、複数個の立体構造が反復して形成されたプリズム層を有することができる。ここで、複数個のパターンは、図示のように、山と谷が反復的にストライプ状に備えられてもよい。
そして、第２プリズムシート８６０において支持フィルムの一面の山と谷の方向は、第１プリズムシート８５０内の支持フィルムの一面の山と谷の方向と垂直とすることができる。これは、発光モジュールと反射シートから伝達された光をディスプレイパネル８７０の全面に均一に分散させるためである。
そして、図示していないが、導光板８４０と第１プリズムシート８５０との間に拡散シートが配置されてもよい。拡散シートは、ポリエステルとポリカーボネート系列の材料からなることができ、バックライトユニットから入射された光を、屈折及び散乱を通じて光投射角を最大に広げることができる。そして、拡散シートは、光拡散剤を含む支持層と、光出射面（第１プリズムシート方向）及び光入射面（反射シート方向）に形成され、光拡散剤を含んでいない第１レイヤー及び第２レイヤーとを含むことができる。
実施形態において、拡散シート、第１プリズムシート８５０、及び第２プリズムシート８６０が光学シートを構成するが、光学シートは、他の組み合わせ、例えば、マイクロレンズアレイからなってもよく、拡散シートとマイクロレンズアレイとの組み合わせ、または一つのプリズムシートとマイクロレンズアレイとの組み合わせなどからなってもよい。
ディスプレイパネル８７０としては、液晶表示パネル（Ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）を配置してもよいが、液晶表示パネル以外に、光源を必要とする他の種類の表示装置を備えてもよい。
以上では実施形態を中心に説明したが、これは単なる例示で、本発明を限定するものではなく、本発明の属する分野における通常の知識を有する者であれば、本実施形態の本質的な特性を逸脱しない範囲で、以上に例示していない種々の変形及び応用が可能であるということが理解されるであろう。例えば、実施形態に具体的に示した各構成要素は変形実施が可能である。そして、このような変形及び応用に係る差異点は、添付の特許請求の範囲で規定する本発明の範囲に含まれるものと解釈しなければならない。

Claims (10)

  1. 基板と、
    前記基板上に配置された互いに異なる導電型の下部及び上部半導体層と、前記下部及び上部半導体層の間に配置された活性層とを有する発光構造物と、
    前記上部半導体層上に配置された第１電極層と、を含み、
    前記第１電極層は、重ね合わされた第１接着層と第１ボンディング層を含み、前記第１接着層と前記第１ボンディング層との間に反射層が介在しない、発光素子。
  2. 前記第１電極層は、前記第１接着層上に接して配置された第１バリア層をさらに含む、請求項１に記載の発光素子。
  3. 前記下部導電型半導体層上に配置された第２電極層をさらに含み、
    前記第２電極層は、重ね合わされた第２接着層と第２ボンディング層を含み、前記第２接着層と前記第２ボンディング層との間に反射層が介在しない、請求項１又は２に記載の発光素子。
  4. 前記第２電極層は、前記第２接着層上に接して配置された第２バリア層をさらに含む、請求項３に記載の発光素子。
  5. 前記第１接着層は、Ｃｒ、Ｒｄ及びＴｉのうち少なくとも一つを含む、請求項１ないし４のいずれかに記載の発光素子。
  6. 前記第１バリア層は、Ｎｉ、Ｃｒ、Ｔｉ及びＰｔのうち少なくとも一つを含む、請求項２ないし５のいずれかに記載の発光素子。
  7. 前記上部半導体層と前記第１電極層との間に配置された伝導層をさらに含む、請求項１ないし６のいずれかに記載の発光素子。
  8. 前記伝導層と前記上部半導体層との間に配置された電流遮断層をさらに含む、請求項７に記載の発光素子。
  9. 前記電流遮断層は、分散ブラッグ反射層である、請求項８に記載の発光素子。
  10. 前記伝導層は、前記電流遮断層の上部及び側部を取り囲むように配置された、請求項８又は９に記載の発光素子。






    ｆ
JP2013229122A 2012-11-05 2013-11-05 発光素子 Pending JP2014093532A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120124381A KR102087933B1 (ko) 2012-11-05 2012-11-05 발광 소자 및 이를 포함하는 발광 소자 어레이
KR10-2012-0124381 2012-11-05

Publications (2)

Publication Number Publication Date
JP2014093532A true JP2014093532A (ja) 2014-05-19
JP2014093532A5 JP2014093532A5 (ja) 2016-12-08

Family

ID=49513856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013229122A Pending JP2014093532A (ja) 2012-11-05 2013-11-05 発光素子

Country Status (5)

Country Link
US (2) US9236526B2 (ja)
EP (1) EP2728632B1 (ja)
JP (1) JP2014093532A (ja)
KR (1) KR102087933B1 (ja)
CN (1) CN103811597B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016021537A (ja) * 2014-07-15 2016-02-04 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法
KR20160090017A (ko) * 2015-01-21 2016-07-29 엘지이노텍 주식회사 발광 소자 및 이를 제조하는 전자 빔 증착 장치
JP2017533591A (ja) * 2014-10-29 2017-11-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 光電子半導体チップ
JP2018501650A (ja) * 2014-12-24 2018-01-18 エルジー イノテック カンパニー リミテッド 発光素子及びそれを含む発光素子アレイ
WO2019053923A1 (ja) * 2017-09-13 2019-03-21 シャープ株式会社 Ｌｅｄユニット、画像表示素子およびその製造方法
US10263158B2 (en) 2015-12-25 2019-04-16 Nichia Corporation Light emitting element
JP2019522360A (ja) * 2016-06-10 2019-08-08 エルジー イノテック カンパニー リミテッド 半導体素子
JP2019145618A (ja) * 2018-02-19 2019-08-29 日亜化学工業株式会社 発光素子
JP2019192888A (ja) * 2018-04-27 2019-10-31 セイコーエプソン株式会社 発光装置およびプロジェクター

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067849B2 (en) 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
US6949395B2 (en) * 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
TWI440210B (zh) 2007-01-22 2014-06-01 Cree Inc 使用發光裝置外部互連陣列之照明裝置及其製造方法
US9490409B2 (en) * 2011-10-24 2016-11-08 Formosa Epitaxy Incorporation Light emmiting diode chip
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
TWI527263B (zh) * 2013-07-17 2016-03-21 新世紀光電股份有限公司 發光二極體結構
US9502614B2 (en) * 2014-06-04 2016-11-22 Formosa Epitaxy Incorporation Light emitting diode chip, light emitting device, and wafer-level structure of light emitting diode
KR101888608B1 (ko) 2014-10-17 2018-09-20 엘지이노텍 주식회사 발광 소자 패키지 및 조명 장치
JP6327564B2 (ja) * 2014-11-12 2018-05-23 パナソニックＩｐマネジメント株式会社 半導体デバイス
CN105870280B (zh) * 2015-01-21 2019-07-09 展晶科技(深圳)有限公司 发光二极管晶粒
TWI699902B (zh) 2015-04-22 2020-07-21 新世紀光電股份有限公司 發光元件及其製造方法
WO2016177333A1 (zh) * 2015-05-05 2016-11-10 湘能华磊光电股份有限公司 Iii族半导体发光器件倒装结构的制作方法
KR102641239B1 (ko) * 2015-07-10 2024-02-29 서울바이오시스 주식회사 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
US11239394B2 (en) * 2016-03-18 2022-02-01 Lg Innotek Co., Ltd. Semiconductor device and display device including the same
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US10964862B2 (en) * 2016-09-30 2021-03-30 Sensor Electronic Technology, Inc. Semiconductor heterostructure with multiple active regions
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
JP7290001B2 (ja) 2017-08-03 2023-06-13 クリーエルイーディー・インコーポレーテッド 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法
KR102370621B1 (ko) * 2017-08-24 2022-03-04 삼성전자주식회사 발광 패키지 및 이를 포함하는 발광 모듈
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
CN108447955B (zh) * 2018-03-16 2019-07-23 厦门市三安光电科技有限公司 发光二极管芯片结构及其制作方法
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
CN109713103B (zh) * 2018-12-28 2021-03-02 映瑞光电科技(上海)有限公司 一种led芯片
CN110429166B (zh) * 2019-08-23 2020-12-04 厦门乾照光电股份有限公司 一种led芯片
US11817526B2 (en) 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices
US11145789B2 (en) 2019-11-04 2021-10-12 Epistar Corporation Light-emitting device
KR20210069247A (ko) 2019-12-03 2021-06-11 삼성전자주식회사 반도체 발광 소자
US20210313302A1 (en) 2020-04-02 2021-10-07 Nichia Corporation Surface light source and method of manufacturing surface light source
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936431A (ja) * 1995-07-13 1997-02-07 Toshiba Corp 半導体発光素子
JP2002164575A (ja) * 2000-11-27 2002-06-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2005079152A (ja) * 2003-08-28 2005-03-24 Toshiba Corp 半導体発光素子及びその製造方法
JP2006080441A (ja) * 2004-09-13 2006-03-23 Rohm Co Ltd 半導体発光装置
JP2007281037A (ja) * 2006-04-03 2007-10-25 Dowa Holdings Co Ltd 半導体発光素子及びその製造方法
JP2008192710A (ja) * 2007-02-01 2008-08-21 Nichia Chem Ind Ltd 半導体発光素子
JP2010238802A (ja) * 2009-03-30 2010-10-21 Showa Denko Kk 半導体発光素子、電極構造、半導体発光素子の製造方法、電極構造の製造方法
JP2011243977A (ja) * 2010-05-18 2011-12-01 Seoul Semiconductor Co Ltd 波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
WO2012067311A1 (en) * 2010-11-18 2012-05-24 Seoul Opto Device Co., Ltd. Light emitting diode chip having electrode pad

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294531A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 窒化物化合物半導体発光素子
JPH114020A (ja) * 1997-04-15 1999-01-06 Toshiba Corp 半導体発光素子及びその製造方法、並びに半導体発光装置
US6864571B2 (en) * 2003-07-07 2005-03-08 Gelcore Llc Electronic devices and methods for making same using nanotube regions to assist in thermal heat-sinking
JP2008544540A (ja) 2005-06-22 2008-12-04 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP4929924B2 (ja) 2006-08-25 2012-05-09 サンケン電気株式会社 半導体発光素子、その製造方法、及び複合半導体装置
CN102779918B (zh) 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
US8085825B2 (en) * 2007-03-06 2011-12-27 Sanyo Electric Co., Ltd. Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus
US8299501B2 (en) * 2007-05-30 2012-10-30 Nichia Corporation Nitride semiconductor device
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP5196160B2 (ja) * 2008-10-17 2013-05-15 日亜化学工業株式会社 半導体発光素子
US8829555B2 (en) * 2008-12-15 2014-09-09 Toyoda Gosei Co., Ltd. Semiconductor light emission element
WO2010131458A1 (ja) 2009-05-14 2010-11-18 昭和電工株式会社 半導体発光素子、その製造方法、ランプ、照明装置、電子機器、機械装置、及び電極
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
EP2367203A1 (en) * 2010-02-26 2011-09-21 Samsung LED Co., Ltd. Semiconductor light emitting device having multi-cell array and method for manufacturing the same
KR101746004B1 (ko) * 2010-10-29 2017-06-27 엘지이노텍 주식회사 발광소자
KR20120053571A (ko) * 2010-11-18 2012-05-29 서울옵토디바이스주식회사 복수의 메사 구조체를 갖는 발광 다이오드 칩
JP2012151441A (ja) * 2010-12-28 2012-08-09 Ricoh Co Ltd 光デバイス、光走査装置及び画像形成装置
TWM409542U (en) 2011-02-01 2011-08-11 Epistar Corp A light-emitting device
JP2012227383A (ja) * 2011-04-20 2012-11-15 Showa Denko Kk 半導体発光素子、電極構造および発光装置
TWI555226B (zh) * 2011-07-12 2016-10-21 晶元光電股份有限公司 具有多層發光疊層的發光元件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936431A (ja) * 1995-07-13 1997-02-07 Toshiba Corp 半導体発光素子
JP2002164575A (ja) * 2000-11-27 2002-06-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2005079152A (ja) * 2003-08-28 2005-03-24 Toshiba Corp 半導体発光素子及びその製造方法
JP2006080441A (ja) * 2004-09-13 2006-03-23 Rohm Co Ltd 半導体発光装置
JP2007281037A (ja) * 2006-04-03 2007-10-25 Dowa Holdings Co Ltd 半導体発光素子及びその製造方法
JP2008192710A (ja) * 2007-02-01 2008-08-21 Nichia Chem Ind Ltd 半導体発光素子
JP2010238802A (ja) * 2009-03-30 2010-10-21 Showa Denko Kk 半導体発光素子、電極構造、半導体発光素子の製造方法、電極構造の製造方法
JP2011243977A (ja) * 2010-05-18 2011-12-01 Seoul Semiconductor Co Ltd 波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
WO2012067311A1 (en) * 2010-11-18 2012-05-24 Seoul Opto Device Co., Ltd. Light emitting diode chip having electrode pad

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016021537A (ja) * 2014-07-15 2016-02-04 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法
US10079329B2 (en) 2014-10-29 2018-09-18 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
JP2017533591A (ja) * 2014-10-29 2017-11-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 光電子半導体チップ
JP2018501650A (ja) * 2014-12-24 2018-01-18 エルジー イノテック カンパニー リミテッド 発光素子及びそれを含む発光素子アレイ
KR102256632B1 (ko) 2015-01-21 2021-05-26 엘지이노텍 주식회사 발광 소자 및 이를 제조하는 전자 빔 증착 장치
JP2018506177A (ja) * 2015-01-21 2018-03-01 エルジー イノテック カンパニー リミテッド 発光素子及びこれを製造する電子ビーム蒸着装置
KR20160090017A (ko) * 2015-01-21 2016-07-29 엘지이노텍 주식회사 발광 소자 및 이를 제조하는 전자 빔 증착 장치
US10263158B2 (en) 2015-12-25 2019-04-16 Nichia Corporation Light emitting element
JP2019522360A (ja) * 2016-06-10 2019-08-08 エルジー イノテック カンパニー リミテッド 半導体素子
JP7209339B2 (ja) 2016-06-10 2023-01-20 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子
WO2019053923A1 (ja) * 2017-09-13 2019-03-21 シャープ株式会社 Ｌｅｄユニット、画像表示素子およびその製造方法
TWI677977B (zh) * 2017-09-13 2019-11-21 日商夏普股份有限公司 Led單元、影像顯示元件及其製造方法
US11393963B2 (en) 2017-09-13 2022-07-19 Sharp Kabushiki Kaisha LED unit, image display element, and method of manufacturing the same
JP2019145618A (ja) * 2018-02-19 2019-08-29 日亜化学工業株式会社 発光素子
JP2019192888A (ja) * 2018-04-27 2019-10-31 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7206628B2 (ja) 2018-04-27 2023-01-18 セイコーエプソン株式会社 発光装置およびプロジェクター

Also Published As

Publication number Publication date
CN103811597B (zh) 2018-12-21
EP2728632B1 (en) 2021-12-15
EP2728632A2 (en) 2014-05-07
KR102087933B1 (ko) 2020-04-14
CN103811597A (zh) 2014-05-21
EP2728632A3 (en) 2014-07-09
US9640583B2 (en) 2017-05-02
KR20140057968A (ko) 2014-05-14
US20160093667A1 (en) 2016-03-31
US9236526B2 (en) 2016-01-12
US20140124730A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
KR102087933B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
US9735199B2 (en) Light emitting device
JP6133040B2 (ja) 発光素子及び発光素子パッケージ
US9620682B2 (en) Light emitting device
KR101799451B1 (ko) 발광 소자
US9153622B2 (en) Series of light emitting regions with an intermediate pad
JP6328420B2 (ja) 発光素子
KR101712050B1 (ko) 발광 소자 패키지
JP2014131041A (ja) 発光素子
KR20140092037A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190201

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190201

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190213

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20190219

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190531

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20190604

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20190827

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20200212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200408

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200414

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20200602

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20200714

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20200714