CN105283967A - 具有钝化层的发光二极管 - Google Patents

具有钝化层的发光二极管 Download PDF

Info

Publication number
CN105283967A
CN105283967A CN201480032470.4A CN201480032470A CN105283967A CN 105283967 A CN105283967 A CN 105283967A CN 201480032470 A CN201480032470 A CN 201480032470A CN 105283967 A CN105283967 A CN 105283967A
Authority
CN
China
Prior art keywords
semiconductor
layer
articulamentum
region
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480032470.4A
Other languages
English (en)
Other versions
CN105283967B (zh
Inventor
扎比内·沃马多普
马库斯·毛特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN105283967A publication Critical patent/CN105283967A/zh
Application granted granted Critical
Publication of CN105283967B publication Critical patent/CN105283967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种用于制造光电子半导体芯片的方法。所述方法包括：在初始衬底(120)上构成半导体层序列(130)和对半导体层序列(130)结构化，其中构成呈隆起部的形式的、具有环绕的侧表面(239)的半导体结构(230，232)，其方式是，移除包围半导体结构(230，232)的区域中的半导体层序列(130)的材料直至如下深度，使得在环绕的侧表面(239)上露出半导体层序列(130)的有源区(133)。所述方法还包括：构成钝化层(150)，其中钝化层(150)设置在半导体结构(230，232)的环绕的侧表面(239)上；在构成钝化层(150)之后在半导体结构(230，232)的具有至少一个贯通孔(260)的区域中构成连接结构；将连接结构与载体衬底(125)连接；和移除初始衬底(120)。本发明还涉及一种光电子半导体芯片。

Description

具有钝化层的发光二极管
技术领域
提出一种光电子半导体芯片和一种用于制造光电子半导体芯片的方法。光电子半导体芯片具有：载体衬底；半导体本体，所述半导体本体具有用于产生辐射的有源区；和连接结构，所述连接结构具有至少一个贯通孔。在此描述的方法尤其设置用于制造在此描述的光电子半导体芯片，使得全部针对所述方法所描述的特征也针对光电子和半导体芯片公开并且反之亦然。
发明内容
本发明的目的在于：提出一种用于改进的光电子半导体芯片的解决方案。
光电半导体芯片的可行的制造包括：在初始衬底上构成半导体层序列，所述半导体层序列具有带有不同的传导类型的两个半导体区域和设置在其之间的用于产生光辐射的有源区；和在半导体层序列的具有贯通孔的区域中构成连接结构，使得不同的半导体区域能够彼此分开地接触。接下来，将这种设置转移到载体衬底上，其方式是，连接结构以键合工艺与载体衬底连接。
紧接着，移除初始衬底，并且以湿法化学的刻蚀工艺对半导体层序列结构化。由此，构成呈台面状的隆起部形式的半导体结构，所述隆起部在半导体芯片中用作为用于输出光辐射的半导体本体。该半导体本体也称作为台面。为了保护半导体本体，在半导体本体的环绕的侧表面和前侧的表面上大面积地构成钝化层。钝化层由一种或多种介电材料并且在光辐射吸收小的方面构成。为了制成半导体芯片，执行其他的工艺，例如侧向地在半导体本体旁构成适合于引线键合的接触面。
在上文中所描述的、例如在制造所谓的UX：3芯片(欧司朗的产品名称)时能够应用的工艺流中，能够在半导体本体的侧表面的区域中产生污染，由此损坏半导体芯片的运行。半导体层序列的结构化，这在转移到载体衬底上并且移除初始衬底之后执行，会由于上述工艺进而由于存在于载体衬底上的材料和层引起：颗粒、例如银颗粒，或者层在不同的半导体区域之间的过渡区域或pn结的区域中堆积在半导体本体的侧表面上。台面棱边的这种污染会引起制成的半导体芯片中的电分流。对于执行耗费的清洁过程的情况而言甚至也会出现堆积。
根据一个方面，提出一种用于制造光电子半导体芯片的方法。所述方法包括：在初始衬底上构成半导体层序列，所述半导体层序列具有第一和第二半导体区域和设置在其之间的用于产生辐射的有源区；和对半导体层序列结构化，其中半导体结构以具有环绕的侧表面的隆起部的形式构成。在结构化时，在包围(待制造的)半导体结构的区域中移除半导体层序列的材料至少至如下深度，使得露出环绕的侧表面上的有源区。所述方法还包括：构成钝化层，其中钝化层(至少)设置在半导体结构的环绕的侧表面上；并且在构成钝化层之后，在半导体结构的区域中构成连接结构。连接结构具有能传导的第一和第二连接层，所述第一和第二连接层彼此分开。第一连接层与第一半导体区域电连接，并且第二连接层经由至少一个贯通孔与第二半导体区域电连接。所述方法还包括：将连接结构与载体衬底连接；和移除初始衬底。移除初始衬底能够在将连接结构与承载衬底连接之后进行。
在制造方法中，对半导体层序列结构化以构成半导体结构，并且还在初始衬底上构成具有绝缘材料的钝化层，即在转移到载体衬底上之前并且还在构成连接结构之前构成。在这个早期的方法阶段中，仅数量受限的材料和层存在于初始衬底上。这引起：减少半导体结构的侧表面的可能的污染源。通过随后构成的、当前呈包围半导体结构和设置在环绕的侧表面上的钝化层的形式的钝化部，在颗粒或其他不期望的层堆积之前，保护半导体结构的、尤其在第一和第二半导体区域之间的过渡区域中或有源区的区域中的侧表面。以这种方式，能够以高的可靠性避免出现电分流。
在此使用的表述“侧表面”与通过结构化产生的半导体结构的环绕的边缘区域和环绕的边棱面同义。侧表面由半导体结构的全部的侧沿或侧壁组成。
在所述方法的一个可行的实施方式中，在对半导体层序列结构化时移除半导体层序列的材料直至初始衬底。由此，通过结构化产生的半导体结构已经能够具有光电子半导体芯片的用于输出光辐射的半导体本体的形状，或者所述半导体结构能够是半导体本体。在半导体芯片运行中，能够在有源区中产生光辐射，并且经由半导体本体的前侧输出(光出射侧)。因为对半导体层序列结构化在转移到载体衬底上之前进行，所以半导体本体在该实施方式中能够具有沿着朝向前侧的方向至少部分扩宽的形状或横截面形状。该设计方案有助于离开半导体本体的光耦合输出。
通过在对半导体层序列结构化时移除半导体层序列的材料直至初始衬底的方式，可行的是：在对半导体层序列结构化时完整地进行台面结构化。由此，尤其也可行的是：半导体本体的侧表面完全地由钝化层覆盖。随后钝化层能够延伸至第二半导体区域的背离载体衬底的上侧。
在另一个实施方式中，对半导体层序列结构化包括：执行干法化学刻蚀工艺。干法化学刻蚀工艺尤其能够考虑用于在上文中所描述的对半导体层序列结构化直至向下到初始衬底。在此，在初始衬底上能够停止刻蚀。干法化学刻蚀实现半导体表面、当前为半导体结构的侧表面的改型，使得在该区域中能够存在降低的导电能力或不再存在导电能力。由此能够附加地抑制分流的形成。
在所述方法中，在早期的方法阶段中使用绝缘的钝化层保护半导体结构的侧表面。如在常规的制造方法中那样执行的面状覆盖半导体本体在此不提出。由于空间受限的应用，在选择用于钝化层的材料的中存在大的自由度。可使用在光电子半导体芯片的光辐射的波长范围中具有较高的吸收的材料来代替例如氧化硅，所述材料具有改进的钝化特性。就此而言，根据另一个实施方式提出，钝化层具有氮化硅。
半导体层序列的第一和第二半导体区域具有不同的传导类型。半导体层序列例如能够在初始衬底上构成，使得第一半导体区域存在于半导体层序列的背离初始衬底的一侧上，并且第二半导体区域朝向初始衬底或者设置在初始衬底上。此外，例如可行的是，第一半导体区域是p型传导的半导体区域，并且第二半导体区域是n型传导的半导体区域。在将连接结构与载体衬底连接并且移除初始衬底之后，第二半导体区域能够具有露出的侧，所述侧能够形成设置用于输出光辐射的前侧或光出射侧。
在产生钝化层之后构成的连接结构能够除了能传导的第一和第二连接层还具有绝缘层，通过所述绝缘层使能传导的第一和第二连接层彼此分开。第一和第二连接层以及绝缘层能够局部地彼此叠加地设置，并且在制成的光电子半导体芯片中局部地设置在载体衬底和第一半导体区域之间。
钝化层不仅能够用于钝化半导体结构的侧表面。可行的是：钝化层附加地引起光电子半导体芯片的半导体本体的或半导体结构的第二半导体区域和第一连接层之间的分离。
光电子半导体芯片尤其能够是发光二极管芯片。半导体层序列例如能够基于III-V族半导体材料体系、例如GaN。初始衬底例如能够是蓝宝石衬底。载体衬底例如能够是锗衬底。
连接结构与载体衬底的连接例如能够通过键合工艺进行。在键合工艺中，连接结构能够经由第二连接层与载体衬底连接。第二连接层为了该目的能够具有适合于键合的子层，所述子层能够以层堆的形式存在。
在另一个实施方式中，在对半导体层序列结构化时侧向地在半导体结构旁构成呈隆起部形式的另一个半导体结构，钝化层附加地构成在半导体结构和另一个半导体结构之间的沟槽的区域中。连接结构不仅在半导体结构的区域中构成，而且在另一个半导体结构的区域中和位于其之间的沟槽中构成。另一个半导体层结构的构成使得如下是可行的：将凹部或空腔在连接结构的设置用于与载体衬底连接的一侧上的存在保持得小。
在移除初始衬底之后，此外能够在另一个半导体结构的区域中使第一连接层露出。为了该目的，在该区域中例如能够产生延伸至第一连接层的开口，或者全部存在于该区域中的半导体材料或整个另一个半导体结构能够被移除。光电子半导体芯片的半导体本体或半导体结构的第一半导体区域能够经由第一连接层的露出的、位于半导体本体侧向的区域接触。
为了改进接触，还能够靠考虑的是：在露出的第一连接层上构成适合于引线键合的且用作为前侧接触部的接触面。为了该目的，能够将附加的能传导的层或金属化部施加到露出的第一连接层上。
在另一个实施方式中，第一连接层构成为，使得第一连接层具有侧向包围半导体结构和设置在钝化层上的子区域。以这种方式可行的是：关于将连接机构与载体衬底的连接将空腔保持得小。
钝化层不仅能够设置在半导体结构的环绕的侧表面上，而且例如够为，使得钝化层附加地延伸到半导体结构的背离初始衬底的一侧或上侧上，并且覆盖该侧的边缘区域。还可行的是：在半导体结构的背离初始衬底的一侧上设置有一个层或多个层的设置。在此，钝化层能够以延伸至所述层或层设置或者在边缘处延伸到所述层或层设置上的方式构成。在下文中描述这种层的可行的实例。
在另一个实施方式中，在对半导体层序列结构化之前在半导体层序列上构成能传导的镜层。稍后产生的第一连接层经由镜层与半导体结构的第一半导体区域电连接。镜层提供如下可行性：在光电子半导体芯片运行时将从有源区沿着朝向半导体芯片的后侧的方向输出的光辐射反射至前侧或光出射侧。镜层能够构成有与半导体结构和(多个)贯通孔配合的形状。
在另一个实施方式中，至少在镜层上构成附加的能传导的层，使得第一连接层经由该能传导的层和镜层与第一半导体区域电连接。附加的能传导的层能够在对半导体层序列结构化之前构成，以便作为保护层在对半导体层序列结构化期间防止镜层损坏。
在另一个实施方式中，至少一个贯通孔通过延伸穿过第一连接层、第一半导体区域和有源区进入到第二半导体区域中的穿通口形成，所述穿通口在边缘处绝缘。在穿通口之内设置有接触第二半导体区域的接触层和第二连接层的接触接触层的子区域。由此，第二连接层和第二半导体区域之间的可靠的电连接是可行的。穿通口的边缘处的电绝缘能够通过上述绝缘层实现，第一和第二连接层通过所述绝缘层彼此分开。
光电子半导体芯片或连接结构不仅能够构成有唯一的贯通孔，而且能够构成有多个彼此并排设置的贯通孔。
在光电子半导体芯片中，半导体本体或半导体结构的第二半导体区域能够经由载体衬底、第二连接层和(多个)贯通孔接触。载体衬底为了该目的能够具有能传导的衬底材料、例如掺杂的锗。载体衬底还能够借助用作为后侧接触部的能传导的层在背离连接结构的一侧或后侧上构成。在构成后侧接触部之前，还能够执行载体衬底的后侧打薄。
可行的是：将多个光电子半导体芯片共同地在复合件中制造，并且在制造方法结束时分割。所述分割能够在上文中所描述的构成后侧接触部之后执行。
在另一个实施方式中，在侧向地包围半导体结构的区域中和/或至少一个贯通孔的区域中构成镜层。以这种方式可行的是：实现在光电子半导体芯片运行中产生的光辐射沿着朝向前侧或光出射侧的方向的改进的反射。
在另一个实施方式中，在构成钝化层之后，用绝缘材料填充侧向地包围半导体结构的区域。为了该目的，能够将绝缘层材料施加到初始衬底的具有半导体结构的一侧上并且随后将其平坦化，例如通过后侧磨削或抛光。以这种方式可行的是：避免关于将连接结构与载体衬底连接的空腔。
在另一个实施方式中，在移除初始衬底之后对半导体结构或半导体本体的通过移除而露出的侧粗糙化。能够由第二半导体区域形成的该侧是上面提及的前侧或光出射侧。所述粗糙化，这能够在适当的刻蚀工艺中进行，实现光辐射离开半导体本体的改进的耦合输出。当通过粗糙化构成具有棱锥形的结构元件的耦合输出结构时，这尤其是这种情况。
在另一个实施方式中，在移除初始衬底之后构成另一个钝化层，所述另一个钝化层设置在光电子半导体芯片的前侧上。另一个钝化层与用于钝化环绕的侧表面的钝化层相比，能够具有带有(较)小的辐射吸收的绝缘材料、例如氧化硅。能够至少设置在光电子半导体芯片的半导体结构上或半导体本体上的另一个钝化层能够在半导体本体的前侧上实现附加的保护。另一个钝化层也能够位于侧向于半导体本体的区域中或前侧的接触面的区域中，并且为了露出接触面而在该部位处敞开。另一个钝化层的构成能够在上述粗糙化之后执行。
在另一个实施方式中，在对半导体层序列结构化时不将半导体层序列的材料移除至初始衬底。材料移除优选超出有源区。在移除初始衬底之后，对半导体层序列进一步结构化，以便构成光电子半导体芯片的包围之前产生的半导体结构的半导体本体。在该实施方式中，半导体层序列经受两个单独的结构化步骤以构成半导体芯片的半导体本体。在第一结构化步骤中，构成半导体结构，所述半导体结构的环绕的侧表面随后设有钝化层，以便防止污染和出现分流。在此，钝化层还能够设置在围绕半导体结构的沟槽的区域中。在移除初始衬底之后执行的第二结构化步骤中才确定半导体芯片的半导体本体的形状。这种处理方法使得如下是可行的：将关于将连接结构与载体衬底连接的空腔保持得小。
根据另一个方面，提出一种光电子半导体芯片。光电子半导体芯片具有：载体衬底；具有环绕的侧表面的半导体本体；和连接结构。半导体本体具有第一和第二半导体区域和设置在其之间的用于产生辐射的有源区。连接结构具有能传导的第一和第二传连接层，所述第一和第二连接层彼此分开。第一连接层与第一半导体区域电连接，并且第二连接层经由至少一个贯通孔与第二半导体区域电连接。在光电子半导体芯片中，半导体本体由设置在侧表面上的钝化层包围。此外，在包围钝化层的区域中设置有至少一个另外的层。
通过在光电子半导体芯片中侧向地在钝化层旁设置至少一个另外的层的方式，在该区域中可靠地保护半导体本体是可行的。光电子半导体芯片能够根据上述方法或根据上述实施方式中的一个构成。因此，在上文中关于制造方法所描述的方面和细节能够以相同的方式应用。这关于上述优点、如尤其避免电分流，是以相应的方式适用的。
至少一个另外的层在包围钝化层的区域中的存在，此外能够在具有侧向地设置在半导体本体旁的接触面的半导体芯片的设计方案方面证实为是有利的。由此，对于有错误地执行的引线键合工艺的情况而言，例如能够避免出现接触面和半导体本体之间的直接短路。
根据相应的制造，半导体本体能够以不同的方式方法由钝化层和至少一个另外的层包围。只要在对作为基础的半导体层序列结构化时将半导体材料剥离直至与之相应的初始衬底，那么半导体本体的全部侧表面就能够由钝化层覆盖进而完全地封闭。以这种方式，整个半导体本体能够由钝化层和至少一个另外的层横向地包围。
在该设计方案中，半导体本体还能够具有在上文中所描述的、沿着朝向前侧的方向至少部分地扩宽的形状。在光电子半导体芯片运行时产生的光辐射能够经由前侧发射。
如在上文中已经描述的那样，在半导体层序列的两级的结构化中，半导体本体的横截面在侧上具有阶梯形状，使得存在阶梯形的侧表面。钝化层和至少一个另外的层在此能够在第一结构化步骤之前和第二结构化步骤之后构成。在该设计方案中，半导体本体能够仅在子区域中、即在第一结构化步骤中产生的半导体结构的区域中由钝化层和至少一个另外的层横向地完全包围。
根据分别执行的制造，至少一个另外的层能够为不同的层，其中所述另外的层能够侧向地包围或环绕半导体本体和钝化层。另外的层例如能够是第一连接层、由绝缘材料构成的层、能传导的层、能传导的镜层、绝缘层或第二连接层，其中第一和第二连接层经由所述绝缘层彼此分开。也能够将上述层中的多个设置在侧向地包围钝化层和半导体本体的区域中。
本发明的在上文中阐述的和/或在从属权利要求中描述的有利的构成方案和改进形式(除了例如在单义的相关性或不兼容的替选方案的情况下)能够单独地或者也以彼此间任意的组合的方式来应用。
附图说明
本发明的在上文中所描述的特性、特征和优点以及如何实现所述特性、特征和优点的方式方法结合下述对实施例的描述在理解上变得更加清楚和明确，所述实施例结合示意性的附图详细阐明。附图示出：
图1至8示出光电子半导体芯片的制造，所述光电子芯片具有半导体本体、带有多个贯通孔的连接结构和载体衬底，其中在转移到载体衬底上之前对半导体层序列结构化以产生半导体芯片并且钝化侧表面，分别以示意性的侧剖视图示出；
图9示出光电子半导体芯片的部件的示意性的俯视图；
图10示出用于制造光电子半导体芯片的方法的流程图；
图11示出另一个光电子半导体芯片的示意性的侧剖视图，所述光电子半导体芯片具有前侧钝化部；
图12示出另一个光电子半导体芯片的示意性的侧剖视图，其中移除前侧的接触面的区域中的半导体材料；
图13示出另一个光电子半导体芯片的示意性的侧剖视图，所述光电子半导体芯片在贯通孔的区域中具有镜；
图14示出另一个光电子半导体芯片的示意性的侧剖视图，其中在镜的区域中省去保护层；
图15示出另一个光电子半导体芯片的示意性的侧剖视图，其中侧向地在半导体本体旁设置有绝缘材料，所述绝缘材料在制造期间用于平坦化；
图16示出另一个光电子半导体芯片的示意性的侧剖视图，其中在制造期间在对半导体本体结构化和对侧表面钝化之后构成附加的金属层；
图17示出另一个光电子半导体芯片的示意性的侧剖视图，其中在侧向于半导体本体区域中省去连接结构的连接层；
图18示出另一个光电子半导体芯片的示意性的侧剖视图，所述光电子半导体芯片不仅在贯通孔的区域中而且在侧向地包围半导体本体的区域中具有镜；以及
图19至23示出另一个光电子半导体芯片的制造，其中在转移到载体衬底之前和之后通过对半导体层序列进行两级的结构化产生半导体本体，分别以示意性的侧剖视图示出。
具体实施方式
基于下述示意图，描述用于制造光电子半导体芯片的可行的方法。在所述方法中，在转移或键合到载体衬底上之前，至少部分地对半导体层序列结构化并且在侧表面上进行钝化，其中半导体芯片的半导体本体由所述半导体层序列产生。在结构化时，将半导体材料剥离至少至如下深度，使得半导体层序列的有源区在侧表面上露出。这种处理方法使得如下是可能的：在半导体芯片中以高的可靠性避免出现电分流。
在制造期间，能够执行从半导体技术或光电子半导体芯片制造中已知的工艺以及使用常用的材料，使得仅部分地仔细探讨。除了所示出的和所描述的工艺，必要时也能够执行其他的方法步骤以使半导体芯片完备。以相同的方式，半导体芯片除了所示出的和所描述的部件和结构，还能够包括其他的部件、结构和/或层。还需指出的是：附图仅是示意性质的并且不符合比例。就此而言，在附图中示出的部件和结构为了更好的理解能够夸张大地示出或缩小地示出。
图1至8在示意性的侧剖视图中示出第一光电子半导体芯片101的制造。半导体芯片101尤其能够为发光二极管芯片或LED芯片(发光二极管)。图9示出俯视图，其中图解说明半导体芯片101的部件和结构的可行的轮廓。图1至8的剖视图涉及在图9中借助剖面线A-A表明的剖平面。在制造期间执行的方法步骤补充地在图10的流程图中组合，在下文中同样参考所述流程图。
需指出的是：多个光电子半导体芯片101以并行的方式在晶圆复合件中制造并且在制造方法结束时能够通过分割工艺彼此分开。主要关于单个的半导体芯片101的制造的下述描述适用于全部并行处理的半导体芯片101。附图在该方面部分地示出共同被处理的复合件的子区域。与单个半导体芯片101相关联的这种子区域在侧剖视图中借助虚线的辅助线201、202(也称作为栅)表明。另一个虚线的辅助线206标记待制造的贯通孔260的位置，也称作Via(VerticalInterconnectAccess，竖直互联进入)。另一个辅助线216用于：表明待制造的前侧的接触面165的位置。设置用于连接键合线的接触面165在辅助线202、216之间的区域中构成。
在所述方法中，在步骤301(参见图10)中制造在图1中示出的初始设置。对此，首先在所提供的初始衬底120上构成半导体层序列130。半导体层序列130的构成借助于沉积工艺、尤其外延沉积执行，在其进程中，各个半导体层依次在初始衬底120上生长。例如具有蓝宝石的初始衬底120也称作为生长或外延衬底。所生长的半导体层序列130例如能够具有在6μm范围中的厚度。
能够基于III-V族化合物半导体材料、例如GaN的半导体层序列130具有：传导类型不同的两个半导体区域131、132，在下文中称作为第一半导体区域131和第二半导体区域132；和设置在第一和第二半导体区域131、132之间的有源区133。第一半导体区域131形成半导体层序列130的背离初始衬底120的一侧。第二半导体区域132设置在初始衬底120上。例如可行的是：第一半导体区域131是p型传导的，并且第二半导体区域132是n型传导的。有源区133构成用于，在输送电能时产生光辐射。有源区133例如能够具有pn结或量子阱结构、尤其多重量子阱结构。
在构成半导体层序列130之后，将能导电的或金属的镜层140施加到半导体层序列130的第一半导体区域131上并且结构化。镜层140例如能够具有由Ag层和设置在其上的ZnO层构成的层堆。
镜层140的形状与贯通孔260和通过对半导体层序列130结构化而形成的半导体结构230和随后在制造光电子半导体芯片101期间产生的贯通孔相配合。图9在俯视图中示出待生成的、具有多个贯通孔260的半导体结构230的可行的设计方案。半导体结构230基本上具有对应于四边形的、在角区域中具有凹陷部的俯视形状。在角区域中构成有另一个半导体结构231。如在图9中所示出的那样，半导体芯片101例如能够制造有六个贯通孔260。在图1中示出的镜层140被结构化成，使得镜层140在俯视图中具有对应于半导体结构230的外轮廓和六个与待制造的贯通孔260相配合的开口，在所述开口的区域中，半导体层序列130或第一半导体区域131露出。在构成结构化的镜层140之后，在表面上刻蚀第一半导体区域131的露出的、未由镜层140覆盖的部分，如在图1中根据区域135所表明的那样。被刻蚀的表面区域135的构成，这例如能够通过溅射工艺应用Ar等离子体执行，用于电去激活。在被刻蚀的区域135中，存在相对于其余的半导体区域131降低的导电能力或不再具导电能力。由此能够实现：在光电子半导体芯片101运行时发生优选经由镜层140到半导体区域131的电流流动。
此外，在步骤301期间(参见图10)，在半导体层序列130和结构化的镜层140上(或在其ZnO子层上)构成金属层145并且经受结构化，如在图1中所示出的那样。金属层145例如能够具有TiW(N)。金属层145用作为镜层140的保护层，以便在接下来对半导体层序列130的结构化时保护镜层140免受刻蚀侵袭。保护金属化部145同样构成有对应于待制造的半导体结构230的外轮廓和用于六个待制造的贯通孔260的开口(参见图9)，由此镜层140基本上完全地由层145覆盖。对于保护功能，层145还构成为，使得层145如在图1中所示出的那样在外边缘处围绕镜层140，进而在该区域中延伸至半导体层序列130或第一半导体区域131的被刻蚀的表面区域135。而在镜层140的内边缘处在待制造的贯通孔260的区域中，小部分的镜层140能够露出。
在接下来的步骤302(参见图10)中，进行对半导体层序列130的结构化。以这种方式，构成在上文中提到的半导体结构230、231，所述半导体结构如在图2中所示出的那样以隆起部的形式存在。半导体层序列130的结构化借助于刻蚀工艺执行，在所述刻蚀工艺中在包围待制造的半导体结构230、231的刻蚀区域中移除半导体层序列130的材料。在结构化之后，半导体结构230或其第一半导体区域131，在存在有由两个层140、145构成的设置的一侧的区域中，与层140、145或与围绕镜层140的金属层145具有相同的横向外部尺寸。
执行刻蚀工艺，使得如在图2中所示出的那样，将半导体材料剥离至初始衬底120。以这种方式，半导体结构230能够具有光电子半导体芯片101的用于输出光辐射的半导体本体的形状，或半导体结构230能够为半导体芯片101的半导体本体。优选地，借助于干法化学刻蚀工艺进行半导体层序列130的结构化。例如考虑反应性离子刻蚀。在此，在初始衬底120上刻蚀停止。
作为台面形的隆起部存在的半导体结构230也能够称作为台面。半导体结构230具有环绕的侧表面239，在所述侧表面上半导体区域131、132和位于其之间的有源区133露出。环绕的侧表面239包括半导体结构230的全部彼此邻接的侧面或侧沿。
如在图2中所示出的那样，半导体结构230的侧面能够至少在第二半导体区域132的区域中相对于通过初始衬底120预设的平面以倾斜的角度伸展。由此，从设置有层140、145的侧起，半导体结构230具有沿着朝向初始衬底120的方向至少部分地扩宽的形状或横截面形状。除了图2中的视图和下述附图之外，可行的是：侧面在半导体结构230的整个高度上、即也在第一半导体区域131和有源区133的区域中倾斜于初始衬底120伸展。
另一个半导体结构231也具有沿着朝向初始衬底120的方向至少部分地扩宽的形状。这在图2中根据半导体结构231的(部分)倾斜的侧沿以辅助线216图解说明。半导体结构231的相反的、未示出的侧沿(辅助线202的右侧)能够具有类似的形状。另一个半导体结构231为了该目的构成用于：关于稍后执行的键合工艺将凹部或空腔保持得尽可能小。
在俯视图中，两个半导体结构230、231能够具有在图9中示出的形状。半导体结构230基本上具有对应于方形或矩形的、在角区域中具有弯曲的凹陷部的俯视形状。设置在角区域中的另一个半导体结构231以与半导体结构230相对置的方式具有基本上四边形的、带有弯曲的轮廓的俯视形状，其中在所述另一个半导体结构的区域中构成光电子半导体芯片101的接触面165。
图9说明如下设计方案，根据所述设计方案，贯通孔260在剖面线A-A的区域中，相对于距离半导体结构230的与如下侧沿相反的侧沿，距离半导体结构230的与半导体结构231相对置的侧沿更近地构成。在图1至8的剖视图中，与此相对，出于简化的原因，示出关于待制造的、居中地在半导体结构230的这些侧壁之间的贯通孔260的对称的设计方案。
关于多个半导体芯片101的共同制造，构成大量并排设置在初始衬底120上的组，所述组包括两个隆起的半导体结构230、231。在半导体结构230、231之间存在子区域或沟槽结构250的框架形地包围连续的各个半导体结构230、231的子沟槽。初始衬底120在沟槽结构250的区域中露出，如在图2中所示出的那样。
在下文中，沟槽结构250的存在于两个在图2和下述附图中示出的半导体结构230、231之间的部分称作为沟槽区域255。沟槽区域255在图2中附加地在放大的视图中示出。沟槽区域255能够如在图9中图解说明的那样具有弯曲的俯视形状。
在此处所描述的制造方法中，半导体层序列130的结构化与常规的制造方法相比在相对早期的方法阶段中执行。半导体层序列130在此(仍)位于初始衬底120上。此外，在该方法阶段中在初始衬底120上仅存在受限数量的材料和层。因此，在通过结构化产生的半导体结构230的侧表面239上、尤其在第一和第二半导体区域131、132之间的过渡区域中或在具有分流风险的有源区133的区域中避免颗粒或层的堆积。
在本文中，优选的干法化学的结构化也证实为是有利的。干法化学的刻蚀能够引起半导体表面的改型，使得在该区域能够存在降低的导电能力或不再存在导电能力。以这种方式，尽管可能出现堆积，但是能够附加地抑制电分流的形成。
为了覆盖或保护用于后续的工艺的半导体结构230的环绕的侧表面239，侧表面239直接在结构化步骤之后设有钝化部。为了该目的，在另一个步骤303中(参见图10)，绝缘性的钝化层150沉积在具有半导体结构230、321的衬底侧上并且随后被结构化，如在图3中所示出的那样。
以这种方式构成的钝化层150设置在半导体结构230的整个环绕的侧表面239上，使得之前在该区域中露出的半导体区域131、132和与有源区133被覆盖。由此能够保护侧表面239以免在后续工艺中被污染进而防止形成分流。
如在图3中所示出的那样，此外，在横向上完全地围绕半导体结构230的钝化层150构成为，使得从初始衬底120起，钝化层150延伸到半导体结构230的在图3中向上定向的、背离初始衬底120的一侧或上侧，并且在该区域中延伸到由两个层140、145构成的设置上。在此，钝化层150覆盖金属层145的环绕的边缘侧的子区域，使得钝化层150在外边缘处围绕金属层145。
从外，钝化层150也在沟槽区域255的区域中以伸展到另一个半导体结构231上的方式构成，如在图3中在右侧上所示出的那样。从半导体结构230的侧表面239起，钝化层150经由初始衬底120延伸到另一个半导体结构231上。钝化层150在此设置在半导体结构231的一个或多个与半导体结构230相对置的侧面上。此外，钝化层150附加地覆盖半导体结构231的背离初始衬底120的一侧或上侧的边缘侧的子区域，使得钝化层150在外边缘处围绕半导体结构231。
在所述方法中，在半导体结构230上，即基本上在台面侧沿239上在空间受限的区域中使用钝化层150。由此提供如下可行性：钝化层150由出自多种可行材料的材料构成。尤其可行的是：使用具有在半导体芯片101的光辐射的波长范围中具有较高的吸收的材料来代替例如通常使用的氧化硅，所述材料具有更好的钝化特性。在该方面中所考虑的材料例如是Si3N4。由于在半导体芯片101上的紧凑空间限制，可能与使用这种材料相结合的的光输出量的的降低是最小的进而是可忽略的。
在图3中为了更好地图解说明附加地示出沟槽区域255的放大视图。沟槽结构250进而沟槽区域255能够具有对应于之前所产生的半导体层序列130的层厚度的例如在6μm范围中的高度。钝化层150能够具有例如能够位于100nm和1μm之间的范围中的层厚度。
在另一个步骤304(参见图10)中，连接机构在具有半导体结构230、231的衬底侧上构成，所述连接结构具有两个彼此分开的连接层161、162和在图9中表明的贯通孔260。连接结构在光电子半导体芯片101中用于：电接触半导体结构230的不同的彼此分开的半导体区域131、132，并且能够以这种方式引起通过有源区133的电流流动以产生光辐射。
对此，首先如在图4中所示出的那样，能导电或金属的第一连接层161施加在具有半导体结构230、231的衬底侧上并且经受结构化。用于接触半导体结构230的第一半导体区域131的第一连接层161经由由金属层145和镜层140构成的层设置电连接到第一半导体区域131上。在半导体区域131的p型传导的设计方案中，连接层161也能够称作为p型接触金属。连接层161例如能够包括由Pt层、Au层和Ti层构成的层堆。
被结构化的第一连接层161基本上设置在整个半导体结构230上或设置在如下层上，所述层设置在半导体结构230上，即当前为钝化层150和金属层145。连接层161的设置在金属层145上的子区域类似于金属层145构成有用于六个待制造的贯通孔260的开口(参见图9)。
此外，第一连接层161在沟槽结构250的区域中具有如下子区域，所述子区域设置在钝化层150上并且如钝化层150一样侧向地完全环绕半导体结构230或其侧表面239。除了在两个半导体结构230、231之间的沟槽区域255之外，连接层161在该区域中，如在图4中在左侧上图解说明的那样，能够邻接于初始衬底120。连接层161的该设计方案同样用于，关于随后执行的键合工艺将空腔保持得小。
此外，第一连接层161如在图4中在右侧上和在沟槽区域255的放大视图中所示出的那样具有延伸穿过沟槽区域255直至到另一个半导体结构231的上侧上的子区域。由此实现在该区域中产生的接触面165到半导体结构230的第一半导体区域131的电连接。在沟槽区域255中，连接层161设置在在此存在的钝化层150上。不仅在沟槽区域255中而且在其余的沟槽结构250的区域中，钝化层150用于半导体结构230的第二半导体区域132和第一连接层161之间的电绝缘。第一连接层161能够具有如下层厚度，所述层厚度例如能够在500nm和2μm之间的区域中。
图5示出在执行另外的、在步骤304期间(参见图10)为了产生连接结构而执行的工艺之后的初始衬底120。所述工艺包括：在半导体结构230中在待制造的贯通孔260的区域中构成凹部，所述贯通孔延伸穿过第一半导体区域131和有源区133，使得第二半导体区域132(首先)在这些部位处露出(参见辅助线206处的区域)。
此外，如根据图5变得明确的是：绝缘层155沉积在具有半导体结构230、231的衬底侧上或在该阶段中存在于该侧上的层161、145、140和半导体区域131、132上。绝缘层155能够由一种或也由多种绝缘性的或介电的材料、例如氧化硅和/或氮化硅构成。绝缘层155还被结构化，以便使第二半导体区域132在待制造的贯通孔260的区域中重新露出。
在这些部位上还通过沉积和结构化分别构成能导电的或金属的接触层163的部段。接触层163的邻接于第二半导体区域132的部段在边缘处由绝缘层155包围，进而与第一半导体区域131和有源区133分开(参见辅助线206处的区域)。在半导体区域132的n型传导的设计方案中，接触层163的部段也能够称作为n型接触部。接触层163例如能够具有银。
此外，根据图5变得明确的是：除了存在接触层163的部位之外，具有半导体结构230、231的衬底侧完全地由绝缘层155覆盖。绝缘层155因此在沟槽结构250的区域中具有在横向上完全环绕半导体结构230的子区域。此外，绝缘层覆盖整个第一连接层161。以这种方式，绝缘层155能够用于：将第一连接层161与随后构成的第二连接层162分开。第二连接层162用于接触半导体结构230的第二半导体区域132。
如在图6中所示出的那样，能导电的或金属的第二连接层162施加在具有半导体结构230、231的衬底侧上或在该阶段中存在于该侧上的层155、163上。第二连接层162不经受进一步的结构化，使得该衬底侧完全地由连接层162覆盖。由此，第二连接层162也在沟槽结构250的区域中具有子区域，所述子区域侧向地完全环绕半导体结构230。根据图6和沟槽区域255的在此示出的放大的视图，变得明确的是：沟槽区域255在构成连接层162之后必要时能够不完全地填充，使得在该区域中能够存在凹部。这也能够适用于其余的沟槽结构250。在接触层163的区域中也能够(分别)存在凹部。
通过施加第二连接层162，构成光电子半导体芯片101的贯通孔260。每个贯通孔260通过穿通口形成，所述穿通口延伸穿过层161、145、140、第一半导体区域131和有源区133进入到第二半导体区域132中。穿通口由之前在相关的层上的该部位处构成的开口或凹部组成。在穿通口的边缘处设置有用于绝缘的绝缘层155。在穿通口之内，设置有接触第二半导体区域132的接触层163和连接层162的接触接触层163的子区域。
经由贯通孔260，第二连接层162电连接到半导体结构230的第二半导体区域132上。绝缘层155在此用于使第二连接层162与第一连接层161分离。在贯通孔260的区域中，绝缘层155用于使第二连接层162和接触层163与第一半导体区域131和有源区133分开。
随后用于建立与载体衬底125的连接的第二连接层162例如能够以由多个层构成的堆的形式构成。在一个可行的设计方案中，第二连接层162能够具有：阻挡层，所述阻挡层例如包括由Ti和/或TiW(N)构成的层堆；和设置在阻挡层上的、由键合金属构成的层，所述层例如包括由Ti层、Pt层和Au层构成的层堆。
在构成包括层155、161、162、163的连接结构之后，在另一个步骤305(参见图10)中，在初始衬底120上产生的层设置或连接结构与载体衬底125连接，进而如在图7中所示出的那样转移到载体衬底125上。图7具有相对于图6转动180度或颠倒的视图。载体衬底125具有能导电的材料、例如掺杂的锗。
为了建立与载体衬底125的连接，执行键合工艺，在所述键合工艺中，第二连接层162或其键合金属熔化。通过第二连接层162的阻挡层能够防止键合金属扩散到接触层163。载体衬底125对于键合工艺同样能够在设置用于键合的侧上具有适当的键合金属的层。在键合工艺中，键合层能够熔化进而形成整个连接层。这些层如在在图7中所示出的那样在第二连接层162中组合。在键合时，能够填充之前在连接层162的区域中存在的凹部或空腔。
通过设置另一个半导体结构231和第一连接层161的存在于沟槽结构250的区域中的并且侧向地环绕半导体结构230的侧表面239的子区域有助于键合工艺。以这种方式可行的是：将第二连接层162的设置用于键合的侧上的凹部或空腔保持得小。由此能够建立与载体衬底125的可靠的连接。
紧接着，执行另外的工艺用于制成光电子半导体芯片101，所述工艺在图10的流程图中在另一个步骤306中组合。所述工艺包括：移除初始衬底120，这例如能够通过执行激光剥离工艺进行。通过剥离初始衬底120，半导体结构230的第二半导体区域132在一侧上露出。该侧是半导体芯片101的前侧，用作为半导体本体或台面的半导体结构230能够经由所述前侧输出光辐射(光出射侧)。
为了改进前侧的光放射，此外将前侧粗糙化，使得如在图7中所示出的那样构成耦合输出结构139。耦合输出结构139具有隆起部、例如棱锥形的隆起部。将前侧的表面的粗糙化例如能够以湿法化学刻蚀方法、例如借助KOH执行。在此，不仅半导体结构230而且另一个半导体结构231能够被粗糙化。
在粗糙化之后，此外如在图8中所示出的那样，在半导体结构231中构成开口237以使第一连接层161的一部分露出。为了该目的，例如能够执行湿法化学刻蚀工艺。此外，在该区域中适合于引线键合的且用作为前侧接触部的接触面165(焊盘或p型焊盘)在连接层161上构成。这能够通过沉积金属层和随后将其结构化来进行。
紧接着，在步骤306(参见图10)中能够执行另外的工艺。所述另外的工艺例如包括：将载体衬底125在背离连接层162的后侧上后侧打薄；和随后在载体衬底125的后侧上构成用作为后侧接触部的、能导电的或金属的层(未示出)。接着，能够执行分割工艺，以便产生彼此分开的光电子半导体芯片101。这能够在辅助线201、202的区域中通过切割或锯割来进行。
在以这种方式制造的光电子半导体芯片101中，第一和第二连接层161、162和绝缘层155局部彼此叠加地设置，进而局部设置在半导体结构230的第一半导体区域131和载体衬底125之间。半导体结构230是在半导体芯片101运行时用于输出光辐射的半导体本体230。半导体本体230的第一半导体区域131经由镜层140、金属层145和第一连接层161与侧向地设置在半导体本体230旁的接触面165电连接。半导体本体230的第二半导体区域132经由贯通孔260、第二连接层162和载体衬底125与设置在载体衬底125上的(未示出的)后侧接触部连接。经由前侧的接触面165和后侧接触部，能够在半导体芯片101运行时引起经过半导体本体230进而经过其有源区133的电流流动，由此有源区133输出光辐射。光辐射能够经由半导体本体230的具有耦合输出结构139的前侧放射。从有源区133处不沿着朝向前侧的方向，而是沿着朝向载体衬底125的方向发射的辐射份额能够在镜层140处向前侧反射。
除了上述优点、尤其避免侧表面239的污染进而防止电分流的优点，根据所述方法制造的光电子半导体芯片101具有另外的优点。半导体芯片101的由设置在环绕的侧表面239上的钝化层150包围的半导体本体230在侧向地包围钝化层150的区域(沟槽区域255的和沟槽结构250的区域)中具有另外的层。半导体芯片101在此是将两个连接层161、162和这些层161、162分开的绝缘层155。围绕半导体本体的该设计方案存在于半导体本体230的整个高度或竖直的延伸部上。以这种方式，在半导体本体230的侧表面239的区域中实现对所述半导体本体可靠的保护。
这尤其关于侧向地设置在半导体本体230旁的接触面165是适用的，所述接触面不仅通过存在于沟槽区域255的区域中的层150、155、161、162而且附加地通过半导体结构231的其余部分与半导体本体230隔开。以这种方式能够防止：接触半导体本体230的第一半导体区域131的接触面165直接地与第二半导体区域132例如由于有错误地执行的引线键合工艺而短路。
此外，半导体本体230由于在转移到载体衬底125上之前对所基于的半导体层序列130结构化而具有沿着朝向前侧(尽可能局部地)扩宽的形状。半导体本体230的具有沿着放射方向上敞开的侧沿的设计方案有助于离开半导体本体230的光耦合输出。由此，相对于常规的半导体芯片的亮度提高是可行的。
根据下述附图，描述光电子半导体芯片或发光二极管芯片的另外的实施方式，所述另外的实施方式为半导体芯片101的变型形式或改进形式。一种制造能够类似于半导体芯片101的在上文中所描述的制造来进行。相同的和起相同作用的部件和结构以及一致的方法步骤因此在下文中不重新详细描述。相反，关于已经描述的细节，其中所述细节例如涉及可使用的材料、可执行的生产工艺、可能的优点等，参考上述实施方案。此外，需指出的是：参考下述实施方式提出的方面和细节也能够适用于其他的实施方式。尤其可行的是：将不同的实施方式的设计方案彼此组合。
图11示出另一个光电子半导体芯片102，所述另一个光电子半导体芯片与半导体芯片101相比在其前侧的区域中具有附加的绝缘性的钝化层157。钝化层157尤其设置在半导体本体230的第二半导体区域132上，由此在前侧上保护半导体本体230。钝化层157也设置在侧向于半导体本体230区域中或设置在接触面165的区域中，并且具有开口，接触面165经由所述开口是可触及的。
用于表面钝化的钝化层157与在侧表面239上使用的钝化层150相比能够具有辐射吸收(较)小的材料、例如氧化硅。钝化层157能够在步骤306期间(参见图10)在移除初始衬底120之后或在产生耦合输出结构139之后通过沉积和结构化构成。
图11图解说明一个实施方式，其中钝化层157在敞开半导体结构231和制造接触面165之后才构成。由此钝化层157如在图11中所示出的那样能够具有在开口237中伸展到接触面165上的子区域。替选地，可行的是：在敞开半导体结构231之前沉积钝化层157并且在敞开半导体结构231之前(或与其一起)将所述钝化层结构化，并且随后构成接触面165。以这种方式，钝化层157仅能够设置在前侧上并且不能够在开口237中伸展到接触面165上。
以前侧的钝化层157的形式构成表面或配合钝化部的也能够在下述实施方式中提出。
图12示出另一个光电子半导体芯片103，其中与半导体芯片101相比，完全地移除接触面165的区域中的半导体材料或之前在该区域中存在的半导体结构231。为了该目的，类似于构成开口237，在步骤306(参见图10)中，在产生耦合输出结构139之后例如能够执行湿法化学的刻蚀工艺。随后，能够在连接层161的露出的部分上构成接触面165。完全地移除接触面165的区域中的半导体材料提供如下可行性：避免载体衬底125和接触面165之间的短路，所述短路因在随后执行的分割工艺中可能出现的半导体材料的堆积引起。
在图12的半导体芯片103中或在接触面165的区域中没有半导体材料的类似的半导体芯片中，例如能够通过如下方式实现根据图11所描述的表面钝化部：在移除半导体材料(或半导体结构231)之前在待制造的接触面165的区域中执行前侧的沉积且部分地移除钝化层157。也可行的是：移除所施加的钝化层157和半导体材料。随后能够构成接触面165。替选地，在移除半导体材料和构成接触面165之后，能够将钝化层157施加到前侧上并且在接触面165的区域中移除或敞开。
如在图12中图解说明的那样，完全地移除待制造的接触面165的区域中的半导体材料也存在于图13、15至18的实施方式中。替选地，在图13、15至18中，在图8中示出的设计方案设有(仅)敞开的半导体结构231。同样，针对图14中示出的实施方式能够考虑完全地移除接触面165的区域中的半导体材料。
图13示出另一个光电子半导体芯片104。半导体芯片104与半导体芯片101相比在贯通孔260中的每一个处具有用于反射光辐射的附加的镜(组合镜)。由此，亮度提高是可行的。为了该目的，接触层163在步骤304中(参见图10)构成为或者在沉积到第二半导体区域132和绝缘层155上之后被结构化为，使得接触层163不同于图5在贯通孔260中的每一个的区域中不仅具有直接地设置在第二半导体区域132上的层部段。接触层163附加地具有环绕的漏斗形的或杯形的、设置在绝缘层155上的穿通口的边缘处的且必要时在穿通口的端部处侧向突出的部段164。
图14示出另一个光电子半导体芯片105。在半导体芯片105中，与半导体芯片101相比，不构成覆盖镜层140的金属层145。由此，在步骤304中(参见图10)产生的第一连接层161不同于与图4邻接于镜层140，进而仅经由镜层140与半导体本体230的第一半导体区域131电连接。省去金属层145实现更简单的制造。
图15示出另一个光电子半导体芯片106。半导体芯片106在环绕半导体本体230的区域中具有由绝缘材料构成的层，所述区域侧向于设置在侧表面239上的钝化层150。绝缘材料159例如能够是SiO2。
半导体芯片106的制造能够由此通过如下方式进行：绝缘材料159在构成钝化层150(图10中的步骤303，参见图3)之后沉积在具有半导体结构230、231的衬底侧上，并且随后执行抛光或磨削工艺、例如CMP(ChemicalMechanicalPolishing，化学机械抛光)以将表面平坦化。以这种方式，能够填充呈沟槽结构250和其沟槽区域255形式的空腔。随后能够执行上述工艺中的另外的工艺以构成连接结构(图10中的步骤304)。在此，连接层161也施加到绝缘材料159上进而与其他随后产生的层155、162一样在从现在开始通过绝缘材料159填充的沟槽结构250的区域中具有平坦的设计方案。这种处理方法提供如下可行性：关于键和工艺(图10中的步骤305)避免空腔或缩孔。在所述制造方法的结束时所执行的构成接触面165之前，不仅移除待制造的接触面165的区域中的半导体材料，而且也移除该区域中的绝缘材料159的一部分，以便构成延伸至连接层161的开口。
图16示出另一个光电子半导体芯片107。在半导体芯片107中，与半导体芯片101相比，不仅在镜层140的区域中设有金属层145。层145附加地也侧向于半导体本体230在钝化层250上伸展直至半导体芯片107的前侧以及伸展直至构成有接触面165的区域。在该设计方案中，半导体本体230因此也由金属层145的设置在钝化层150上的子区域侧向地完全包围。接触面165设置在金属层145上。
半导体芯片107的制造能够通过如下方式进行：金属层145在构成钝化层150之后在步骤304期间(参见图10)施加在具有半导体结构230、231的衬底侧上并且被结构化。在结构化时，尤其在待制造的贯通孔260的区域中构成开口。随后产生的第一连接层161不同于图4能够仅设置在金属层145上。在构成接触面165之前所执行的移除半导体材料(图10中的步骤306)在此引起：金属层145在该区域中被露出并且位于其下的连接层161不露出。当不同于图16不移除该区域中的全部半导体材料而是代替于此在半导体结构231中构成(从现在开始延伸到层145上的)开口时，这也是上述情况。
图17示出另一个光电子半导体芯片108。在半导体芯片108中，第一连接层161与半导体芯片101相比不具有完全地包围半导体本体230的侧表面239或者钝化层150的子区域。这与材料节省相关联。在制造半导体芯片108时，连接层161在步骤304(参见图10)中不同于图4不再在环绕半导体结构230的整个沟槽结构250的区域中构成。仅在两个半导体结构230、231之间的沟槽区域255中设有连接层161的相应的连接区域，经由所述连接区域连接连接层161的设置在半导体结构230、231上的子区域。这引起：在侧向于侧表面239的、省去连接层161的区域中，绝缘侧155也设置在钝化层150上进而直接邻接于该钝化层。
图18示出具有组合镜的另一个半导体芯片109。在半导体芯片109中，第一连接层161类似于半导体芯片108不具有在边缘处完全环绕半导体本体230的子区域。由此提供如下可行性：在环绕的区域中、即基本上在沟槽结构250的除沟槽区域255之外的整个区域中设置镜层169，所述镜层设置用于反射光辐射。由此，能够实现亮度提高。镜层169如在图18中所示出的那样设置在绝缘层155上进而设置在绝缘层155和第二连接层162之间。镜层169也能够部分地从沟槽结构250中伸出，如在图18中借助水平向右延伸的子区域表明。
此外，半导体芯片109相似贯通孔260的区域中具有根据图13阐述的、具有用作为镜的层部段164的设计方案。半导体芯片109的制造能够通过如下方式进行：所沉积的接触层163在步骤304中(参见图10)不同于图5被结构化成，使得不仅存在贯通孔260的区域中的部段164而且存在侧向环绕半导体结构230的镜层169。
在半导体芯片的之前所描述的实施方式中提出：将在初始衬底120上构成的半导体层序列130结构化成，使得移除半导体材料至初始衬底120。由此，所产生的半导体结构230已经能够具有半导体芯片的用于输出光辐射的半导体本体230的形状。替选地，能够考虑半导体层序列130的两级的台面结构化，其中第一结构化步骤在转移到载体衬底125上之前或在构成连接结构之前执行并且第二结构化步骤在转移之后执行。在此提出：将第一结构化步骤执行成，使得至少第一半导体区域131和有源区133在由此形成的半导体结构的侧表面239上露出。随后，钝化这些区域。两级的处理方法是关于连接结构与载体衬底125的连接将空腔保持得尽可能小的另一种可行性。在该方面可行的方法根据下述附图详细阐述。
图19至23在示意性的侧剖视图中示出另一个光电子半导体芯片110的制造，所述另一个光电子半导体芯片同样能够是发光二极管芯片。除了在上文中指出的区别，半导体芯片111的制造类似于半导体101的在上文中所描述的制造来执行。因此，在此关于例如涉及可使用的材料、可执行的生产工艺、可能的优点等的细节，参考上述实施方案。以相同的方式能够应用图9的俯视图和图10的流程图。
图19示出在构成初始设置(图10中的步骤301，参见图1)和对在初始衬底120上构成的半导体层序列130结构化(图10中的步骤302)之后的初始衬底120。半导体层序列130被结构化成，使得剥离半导体层序列130的材料超出有源区133进入到第二半导体区域132中，而不剥离至初始衬底120。通过结构化，(对于每个待制造的半导体芯片110)构成两个半导体结构232、233，所述半导体结构以隆起部的形式存在。结构化通过刻蚀工艺、优选干法化学的刻蚀工艺执行，在所述刻蚀工艺在包围待制造的半导体结构232、233的刻蚀区域中移除半导体层序列130的材料。
因为材料剥离不进行至初始衬底120，所以半导体结构232、233仍经由第二半导体区域132彼此连接。此外，在通过刻蚀产生的沟槽结构250的区域中，初始衬底120不露出。沟槽结构250在此也由连续的子区域组成，所述子区域框架形地包围各个半导体结构232、233。存在于在图19中示出的两个半导体结构232、233之间的沟槽区域255补充地在放大的视图中示出。
半导体结构232、233在俯视图中同样能够具有在图9中示出的形状。在此，图19至23的剖视图也涉及在图9中根据剖面线A-A所表明的剖平面。
在半导体结构232的区域中在随后的方法阶段中才构成半导体芯片110的半导体本体240，所述半导体结构在存在由两个层140、145构成的设置的一侧的区域中，具有与层140、145或与围绕镜层140的金属层145相同的横向外尺寸。半导体结构232具有环绕的侧表面239，在所述侧表面上，第一半导体区域131、有源区133和第二半导体区域132露出。环绕的侧表面239包括半导体结构232的全部彼此邻接的侧面或侧沿。
如尤其根据沟槽区域255的放大的视图而变得明确的是：半导体结构232的侧面能够至少在第二半导体区域132的区域中相对于通过初始衬底120预设的平面以倾斜的角度伸展，使得半导体结构232具有沿着朝向初始衬底120的方向至少部分地扩宽的形状。也可行的是，侧面在半导体结构232的整个高度之上倾斜于初始衬底120伸展。这以相同的方式适用于另外的半导体结构233，仅示出另外的半导体结构中的在辅助线216处的侧沿。
因为在此也在相对早期的方法阶段中执行半导体层序列130的结构化，所以能够避免因结构化而产生的半导体结构232的侧表面239处的颗粒或层的堆积，进而避免分流的危险。这能够通过干法化学刻蚀进一步促进。
随后，如在图20中所示出的那样，设置用于钝化半导体结构232的环绕的侧表面239的绝缘的钝化层150沉积在具有半导体结构232、233的衬底侧上并且接着被结构化(图10中的步骤303)。钝化层150设置在半导体结构232的整个环绕的侧表面239上，使得之前在该区域中露出的半导体区域131、132和有源区133被覆盖。以这种方式，在后续工艺中保护侧表面239，使得防止电分流。
如在图20中所示出的那样，横向地完全包围半导体结构232的钝化层150构成为，使得钝化层150延伸至存在于半导体结构150的上侧上的、由两个层140、145构成的设置并且侧向地在边缘处包围金属层145。此外，钝化层150也设置在沟槽结构250的区域中，如在图20中也在左侧上所示出的那样。在此，钝化层150具有延伸远离侧表面239的、设置在第二半导体区域132上的并且环绕半导体结构232的子区域。在沟槽区域255中也存在钝化层150，如在图20中在右侧上所示出的那样。在此，钝化层150延伸直到半导体结构233的与半导体结构232的侧表面239相对置的(多个)侧面上，并且在该部位处基本上在半导体结构233的上侧的区域中终止。
接下来，以类似的方式，在具有半导体结构232、233的衬底侧上构成包括层155、161、162、163和贯通孔260的连接结构(图10中的步骤304)。图21示出如下方法阶段，所述方法阶段在构成结构化的第一连接层161、在待制造的贯通孔260的区域中产生半导体结构232的区域中的凹部和将绝缘层155施加到在该阶段中存在于该侧上的层161、145、140和半导体区域131、132上之后，其中所述贯通孔伸展到第二半导体区域132上并且在该部位处(首先)使第二半导体区域132露出。
第一连接层161基本上设置在整个半导体结构232上或设置在存在于半导体结构232的层145、150上并且构成有用于六个待制造的贯通孔260的开口(参见图9)。此外，第一连接层161在沟槽结构250的区域中具有子区域，所述子区域在该区域中设置在钝化层150上并且侧向地完全围绕半导体结构232或其侧表面239。此外，第一连接层161如在图4中在右侧上所示出的那样具有延伸穿过沟槽区域255直至到另外的半导体结构233的上侧上的子区域。由此实现在该区域中产生的接触面165到半导体芯片110的半导体本体240的稍后在半导体结构232的区域中产生的第一半导体区域131的电连接。
图22示出另一个方法阶段，当前即在对绝缘层155结构化以使第二半导体区域132在待制造的贯通孔260的区域中露出、在这些部位处设置的构成接触层163的部段、以及在该阶段中在存在于该侧上层155、163上构成第二连接层163之后的方法阶段。通过施加第二连接层162构成贯通孔260，所述第二连接层通过绝缘层155与第一连接层161分开。
紧接着，将在初始衬底120上产生的层设置转移到载体衬底125上或者将连接结构在键合工艺中与该载体衬底连接(图10中的步骤305)。随后，执行另外的工艺(图10中的步骤306)以生产在图23中示出的光电子半导体芯片110。所述另外的工艺包括：移除初始衬底120；和粗糙化以在第二半导体区域132的通过移除初始衬底120而露出的侧上构成耦合输出结构139。在该阶段中，第二半导体区域132(还)是连续的。
在粗糙化之后，在步骤306期间执行半导体层序列130的另一个或第二结构化，由此，如在图23中所示出的那样，产生单独的半导体本体240。在半导体芯片110中用作为台面以输出光辐射的半导体本体240在之前产生的半导体结构232的区域中构成。第二结构化步骤例如能够通过湿法化学刻蚀进行。在结构化时，将包围待产生的半导体本体240的区域中的半导体材料剥离直至钝化层150、绝缘层155和第一连接层161。如在图23中所示出的那样，也能够移除之前存在的半导体结构233的区域中的全部半导体材料。此外，在该区域中，在通过结构化露出的第一连接层161上构成用作为前侧接触部的接触面165。紧接着，能够执行在上文中所提到的另外的工艺(载体衬底125的后侧打薄、在载体衬底125上构成后侧接触部、分割)。
半导体本体240包括在第一结构化步骤中产生的半导体结构232和在第二结构化步骤中产生的、在半导体芯片110的前侧上突出的台面形的隆起部242。半导体本体240具有环绕的侧表面249，所述侧表面包括之前钝化的侧表面239。钝化的侧表面239因此是半导体本体240的侧表面249的一部分。
当前，隆起部242与半导体结构232相比以更大的外部尺寸构成。这引起：半导体本体240如在图23中所示出的那样在侧上具有阶梯形的轮廓，进而侧表面249具有阶梯形状。此外，半导体本体240仅在第一结构化步骤中产生的半导体结构232的区域中由钝化层150和侧向于钝化层150设置的第一连接层161包围。
在光电子半导体芯片110中，半导体本体240的第一半导体区域131以相应的方式经由镜层140、金属层145和第一连接层161与侧向地设置在半导体本体240旁的接触面165电连接。半导体本体240的第二半导体区域132经由贯通孔260、第二连接层162和载体衬底125与设置在载体衬底125上的(未示出的)后侧接触部电连接。以这种方式，能够引起经过半导体本体240的电流流动，由此有源区133输出光辐射。光辐射能够基本上经由半导体本体240的具有耦合输出结构139的前侧或光出射侧以及部分地也经由隆起部242的侧沿放射。由有源区133沿着朝向载体衬底125的方向发射的辐射份额能够经由镜层140沿着朝向前侧的方向反射。
根据附图所阐述的实施方式是本发明的优选的或示例的实施方式。除了所描述的和所描绘的实施方式之外，可以提出其他的实施方式，所述其他的实施方式能够包括特征的其他的变型形式或组合。
例如能够使用其他的材料来代替在上文中所提出的材料，并且能够通过其他的说明取代数字说明、例如关于层厚度，贯通孔260的数量等的数字说明。关于其他的材例如可以考虑：使用由另一种(掺杂的)半导体材料、例如硅构成的载体衬底125。初始衬底120也能够具有例如为硅的半导体材料，并且在键合到载体衬底125上之后例如通过刻蚀移除。此外可行的是：代替半导体区域131、132的在上文中所提出的导电性，存在与此相反的导电能力。此外，光电子半导体芯片能够基于上述方案构成具有其他形状和几何形状的、以及具有其他部件、结构和/或层。关于其他的几何形状尤其可以考虑的是：与在图9中示出的形状不同。
除了上面指出的组合之外，能够应用实施方式的其他的组合。例如可以考虑的是：图14、15、16的半导体芯片105、106、107在贯通孔260的区域中构成有根据图13所阐述的附加的镜164。此外，在制造图13、14、16的半导体芯片104、105、107时例如能够借助于绝缘材料159如根据图15所阐述的那样使用平坦化。
关于图19至23的、具有对半导体层序列240进行两级的结构化以构成半导体本体240的制造方法，可也行的是：应用上述附图的设计方案。例如能够在贯通孔260的区域中构成附加的镜164。也能够考虑：不移除半导体结构233的区域中的全部的半导体材料，而是代替于此在半导体层序列的该部分中产生使连接层161露出的开口。随后，在此也能够产生接触面165，使得能够存在类似于图8的结构，此外能够提出：在半导体芯片110的前侧上构成附加的钝化层157，所述钝化层至少覆盖半导体本体240或隆起部242。
关于钝化层150的结构，变形形式同样是可行的。参考图20例如可以考虑：钝化层150借助对应于图3的设计方案构成，根据所述设计放案，钝化层150在外边缘处围绕设置在半导体结构232上的金属层145。此外，钝化层150也能够被引导到半导体结构233的上侧上进而在边缘处围绕该半导体结构。以类似的方式可行的是：在制造图8的半导体芯片101(和图11至18的芯片)时存在对应于图20的设计方案。在此，钝化层150能够仅延伸直至层145并且不围绕该层，并且钝化层150不能够设置在半导体结构231的上侧上。
尽管详细地通过优选的或示例性的实施例详细阐明和描述本发明，但是本发明不通过所公开的实例而受到限制，并且本领域技术人员能够从中推导出其他的变型形式，而不脱离本发明的保护范围。
本申请要求德国专利申请102013105870.1的优先权，其公开内容通过参考并入本文。
附图标记列表
101-110半导体芯片
120初始衬底
125载体衬底
130半导体层序列
131、132半导体区域
133有源区
135被刻蚀的区域
139耦合输出结构
140镜层
145金属层
150钝化层
155绝缘层
157钝化层
159绝缘材料
161、162连接层
163接触层
164部段
165接触面
169镜层
201、202辅助线
206、216辅助线
230半导体结构，半导体本体
231、232半导体结构
233半导体结构
239侧表面
237开口
240半导体本体
242隆起部
249侧表面
250沟槽结构
255沟槽区域
260贯通孔
301-306方法步骤
A-A剖面线

Claims (16)

1.一种用于制造光电子半导体芯片的方法，所述方法包括如下方法步骤：
在初始衬底(120)上构成半导体层序列(130)，所述半导体层序列具有第一半导体区域和第二半导体区域(131，132)以及设置在其间的用于产生辐射的有源区(133)；
对所述半导体层序列(130)结构化，其中构成呈隆起部的形式的、具有环绕的侧表面(239)的半导体结构(230，232)，其方式是，移除包围所述半导体结构(230，232)的区域中的所述半导体层序列(130)的材料至少直至如下深度，使得在环绕的所述侧表面(239)上露出所述有源区(133)；
构成钝化层(150)，其中所述钝化层(150)设置在所述半导体结构(230，232)的环绕的所述侧表面(239)上；
在构成所述钝化层(150)之后，在所述半导体结构(230，232)的区域中构成连接结构，所述连接结构具有能传导的第一连接层和第二连接层(161，162)，所述第一连接层和第二连接层彼此分开，其中所述第一连接层(161)与所述第一半导体区域(131)电连接，并且所述第二连接层(162)经由至少一个贯通孔(260)与所述第二半导体区域(132)电连接；
将所述连接结构与载体衬底(125)连接；以及
移除所述初始衬底(120)。
2.根据权利要求1所述的方法，
其中在对所述半导体层序列(130)结构化时，移除所述半导体层序列(130)的材料直至所述初始衬底(120)。
3.根据上述权利要求中任一项所述的方法，
其中对所述半导体层序列(130)结构化包括执行干法化学的刻蚀工艺。
4.根据上述权利要求中任一项所述的方法，
其中所述钝化层(150)具有氮化硅。
5.根据上述权利要求中任一项所述的方法，
其中在对所述半导体层序列(130)结构化时，侧向地在所述半导体结构(230，232)旁构成呈隆起部形式的另一个半导体结构(231，233)，其中所述钝化层(150)在所述半导体结构(230，232)和所述另一个半导体结构(231，233)之间的沟槽(255)的区域中构成，并且其中所述连接结构在所述另一个半导体结构(231，233)的区域中构成。
6.根据上述权利要求中任一项所述的方法，
其中所述第一连接层(161)构成为，使得所述第一连接层(161)具有侧向地包围所述半导体结构(230，232)并且设置在所述钝化层(150)上的子区域。
7.根据上述权利要求中任一项所述的方法，
其中在对所述半导体层序列(130)结构化之前，在所述半导体层序列(140)上构成能传导的镜层(140)，并且其中所述第一连接层(161)经由所述镜层(140)与所述第一半导体区域(131)电连接。
8.根据上述权利要求中任一项所述的方法，
其中所述贯通孔(260)通过延伸穿过所述第一连接层(161)、所述第一半导体区域(131)和所述有源区(133)进入到所述第二半导体区域(132)中的穿通口形成，所述穿通口在边缘处绝缘，其中在所述穿通口之内设置接触所述第二半导体区域(132)的接触层(163)和所述第二连接层(162)的接触所述接触层(163)的子区域。
9.根据上述权利要求中任一项所述的方法，
其中在所述贯通孔(260)的区域中和/或在侧向地包围所述半导体结构(230)的区域中构成镜层(164，169)。
10.根据上述权利要求中任一项所述的方法，
其中在构成所述钝化层(150)之后，用绝缘材料(159)填充侧向地包围所述半导体结构(230)的区域。
11.根据上述权利要求中任一项所述的方法，
其中在移除所述初始衬底(120)之后，构成另一个钝化层(157)，所述另一个钝化层设置在所述光电子半导体芯片的前侧上。
12.根据上述权利要求中任一项所述的方法，
其中在对所述半导体层序列(130)结构化时不移除所述半导体层序列(130)的材料直至所述初始衬底(120)，并且其中在移除所述初始衬底(120)之后对所述半导体层序列(130)进一步结构化，以便构成所述光电子半导体芯片的包围所述半导体结构(232)的半导体本体(240)。
13.一种光电子半导体芯片，所述光电子半导体芯片具有：
载体衬底(125)；
具有环绕的侧表面(239，249)的半导体本体(230，240)，所述半导体本体具有第一半导体区域和第二半导体区域(131，132)以及设置在其间的用于产生辐射的有源区(133)；和
连接结构，所述连接结构具有能传导的第一连接层和第二传连接层(161，162)，所述第一连接层和第二连接层彼此分开，其中所述第一连接层(161)与所述第一半导体区域(131)电连接，并且所述第二连接层(162)经由至少一个贯通孔(260)与所述第二半导体区域(132)电连接，
其中所述半导体本体(230，240)由设置在所述侧表面(239，249)上的钝化层(150)包围，并且其中在包围所述钝化层(150)的区域中设置至少一个另外的层。
14.根据权利要求13所述的光电子半导体芯片，
其中所述钝化层(150)延伸至所述第二半导体区域(132)的背离所述载体衬底(125)的上侧。
15.根据权利要求13或14所述的光电子半导体芯片，
其中所述半导体本体(230)具有沿着朝向前侧的方向至少部分地扩宽的形状，光辐射能够经由所述前侧发射。
16.根据权利要求13至15中任一项所述的光电子半导体芯片，
其中至少一个所述另外的层是下述层中的一个：
所述第一连接层(161)；
由绝缘材料构成的层(259)；
能传导的层(245)；
能传导的镜层(169)；
绝缘层(155)，所述第一连接层和所述第二连接层(161，162)经由所述绝缘层彼此分开；或者
所述第二连接层(162)。
CN201480032470.4A 2013-06-06 2014-06-05 具有钝化层的发光二极管 Active CN105283967B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE201310105870 DE102013105870A1 (de) 2013-06-06 2013-06-06 Optoelektronischer Halbleiterchip
DE102013105870.1 2013-06-06
PCT/EP2014/061732 WO2014195420A1 (de) 2013-06-06 2014-06-05 Leuchtdiode mit passivierungsschicht

Publications (2)

Publication Number Publication Date
CN105283967A true CN105283967A (zh) 2016-01-27
CN105283967B CN105283967B (zh) 2018-05-11

Family

ID=50884927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480032470.4A Active CN105283967B (zh) 2013-06-06 2014-06-05 具有钝化层的发光二极管

Country Status (5)

Country Link
US (1) US20160093769A1 (zh)
KR (1) KR20160018511A (zh)
CN (1) CN105283967B (zh)
DE (1) DE102013105870A1 (zh)
WO (1) WO2014195420A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109328399A (zh) * 2016-06-10 2019-02-12 Lg伊诺特有限公司 半导体器件
CN109983588A (zh) * 2016-11-10 2019-07-05 Lg伊诺特有限公司 半导体元件
CN114270544A (zh) * 2019-08-09 2022-04-01 欧司朗光电半导体有限公司 具有减少的吸收的器件和用于制造器件的方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102371326B1 (ko) * 2015-05-19 2022-03-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
KR102554702B1 (ko) * 2015-08-25 2023-07-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
CN105374909B (zh) * 2015-11-02 2018-05-29 华灿光电(苏州）有限公司 一种高压发光二极管的制造方法
DE102016103353A1 (de) * 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
KR102521625B1 (ko) * 2016-06-30 2023-04-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR102502331B1 (ko) * 2016-06-10 2023-02-22 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
CN106098892B (zh) * 2016-06-30 2018-08-21 华灿光电(苏州）有限公司 一种高压发光二极管芯片的制造方法
WO2018016894A1 (ko) * 2016-07-20 2018-01-25 엘지이노텍 주식회사 반도체 소자
DE102017107198A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
JP6597837B2 (ja) * 2017-06-30 2019-10-30 日亜化学工業株式会社 発光装置及びその製造方法
CN116682913A (zh) * 2017-06-30 2023-09-01 日亚化学工业株式会社 发光装置
US11075321B2 (en) 2017-12-27 2021-07-27 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
KR102656815B1 (ko) * 2017-12-27 2024-04-15 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
FR3105880B1 (fr) * 2019-12-26 2023-09-15 Commissariat Energie Atomique Diode comportant au moins deux couches de passivation, en particulier formées de diélectrique, localement superposées pour optimiser la passivation
WO2021164854A1 (en) * 2020-02-18 2021-08-26 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device and method for producing an optoelectronic semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1672271A (zh) * 2002-08-01 2005-09-21 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
CN1685531A (zh) * 2002-09-30 2005-10-19 奥斯兰姆奥普托半导体有限责任公司 半导体元器件和制造方法
CN1790757A (zh) * 2004-11-08 2006-06-21 Lg电子有限公司 发光器件及其制造方法
US20080230789A1 (en) * 2007-03-21 2008-09-25 Samsung Electro-Mechanics Co., Ltd. Light emitting device, method of manufacturing the same and monolithic light emitting diode array

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053685A (ja) * 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102009010480A1 (de) * 2009-02-25 2010-09-02 Samsung Electro-Mechanics Co., Ltd., Suwon Halbleiter-Lichtemissionsvorrichtung, Verfahren zum Herstellen derselben und Halbleiter-Lichtemissionsvorrichtungs-Baugruppe, die diese verwendet
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102010048159B4 (de) * 2010-10-11 2023-10-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
DE102011104515A1 (de) * 2011-06-17 2012-12-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1672271A (zh) * 2002-08-01 2005-09-21 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
CN1685531A (zh) * 2002-09-30 2005-10-19 奥斯兰姆奥普托半导体有限责任公司 半导体元器件和制造方法
CN1790757A (zh) * 2004-11-08 2006-06-21 Lg电子有限公司 发光器件及其制造方法
US20080230789A1 (en) * 2007-03-21 2008-09-25 Samsung Electro-Mechanics Co., Ltd. Light emitting device, method of manufacturing the same and monolithic light emitting diode array

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109328399A (zh) * 2016-06-10 2019-02-12 Lg伊诺特有限公司 半导体器件
CN109983588A (zh) * 2016-11-10 2019-07-05 Lg伊诺特有限公司 半导体元件
CN114270544A (zh) * 2019-08-09 2022-04-01 欧司朗光电半导体有限公司 具有减少的吸收的器件和用于制造器件的方法

Also Published As

Publication number Publication date
DE102013105870A1 (de) 2014-12-24
WO2014195420A1 (de) 2014-12-11
US20160093769A1 (en) 2016-03-31
KR20160018511A (ko) 2016-02-17
CN105283967B (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
CN105283967A (zh) 具有钝化层的发光二极管
US9865786B2 (en) Method of manufacturing structures of LEDs or solar cells
CN103477452B (zh) 光电子半导体芯片
TWI524550B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
US20150255685A1 (en) Method for producing an optoelectronic component
TWI523260B (zh) 製造複數個光電半導體晶片之方法及光電半導體晶片
CN103109382B (zh) 光电子半导体芯片
US8969175B2 (en) Method for producing singulated semiconductor devices
CN103098242B (zh) 发光二极管芯片
JP2015532785A (ja) 反射性電極を有するオプトエレクトロニクス半導体チップの製造方法
EP2797129B1 (en) Semiconductor light emitting apparatus
US7592194B2 (en) Radiation-emitting and/or -receiving semiconductor component and method for the patterned application of a contact to a semiconductor body
CN101673797A (zh) 发光元件
US20160276539A1 (en) Semiconductor light-emitting element
CN102473790B (zh) 光检测器
US10573787B2 (en) Light-emitting semiconductor chip and method for producing a light-emitting semiconductor chip
CN101673798A (zh) 发光元件
KR102328383B1 (ko) 광전자 반도체 칩을 제조하기 위한 방법, 및 광전자 반도체 칩
KR20140140803A (ko) 발광 소자 및 그 제조 방법
CN107146833B (zh) Led倒装芯片的制备方法
US10622508B2 (en) Method for manufacturing an optoelectronic component, and optoelectronic component
US20160343924A1 (en) LED-Based Light Emitting Devices Having Metal Spacer Layers
CN115224173A (zh) 发光二极管、发光装置及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant