CN107146833B - Led倒装芯片的制备方法 - Google Patents
Led倒装芯片的制备方法 Download PDFInfo
- Publication number
- CN107146833B CN107146833B CN201710278606.5A CN201710278606A CN107146833B CN 107146833 B CN107146833 B CN 107146833B CN 201710278606 A CN201710278606 A CN 201710278606A CN 107146833 B CN107146833 B CN 107146833B
- Authority
- CN
- China
- Prior art keywords
- layer
- light
- groove
- flip chip
- led flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000227 grinding Methods 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000007788 roughening Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 238000003466 welding Methods 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 230000031700 light absorption Effects 0.000 abstract description 2
- 238000009825 accumulation Methods 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 abstract 1
- 229910002601 GaN Inorganic materials 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本发明涉及LED芯片工艺领域，公开了一种LED倒装芯片的制备方法，包括提供透光衬底并在其上生长外延层；在外延层上形成并图形化欧姆接触层以形成N电极沟槽预留槽、划裂沟槽预留槽以及Mesa平台预留台；在Mesa平台预留台之上形成反射层；刻蚀出N电极沟槽和划裂沟槽以形成Mesa平台；沉积并图形化第一隔离层形成第一P导电通道和第一N导电通道；形成重新布线层；形成并图形化第二隔离层以形成第二P导电通道和第二N导电通道；制作P焊垫和N焊垫；制作chip。本发明可以同时避开P电极上导电层吸收光和电极焊垫遮光，降低驱动电压及提高光强；减少电压转换时的能量损失，缓解电流积聚，便于光学设计。
Description
技术领域
本发明涉及LED芯片的制作工艺领域，特别涉及一种LED倒装芯片的制备方法。
背景技术
作为节能领域的支柱产业，LED行业从发展之初就受到政府的大力扶持。随着投资LED行业产能的不断增加，LED芯片的需求呈现出饱和趋势，导致市场对处于LED行业上游领域芯片成本要求越来越高。为了适应市场的需求，高良率、低成本、高光效成为LED芯片研发的重点。
传统的蓝宝石衬底GaN芯片结构，P、N电极刚好位于芯片的出光面，在这种结构中，小部分p-GaN层和“发光”层被刻蚀，以便与下面的n-GaN层形成电接触；光从最上面的p-GaN层取出。p-GaN层有限的电导率要求在p-GaN层表面再沉淀一层电流扩散的导电层，这个电流扩散层会吸收部分光，从而降低芯片的出光效率；为了减少发射光的吸收，电流扩展层的厚度应减少到几百纳米，厚度的减少反过来又限制了电流扩散层在p-GaN层表面均匀和可靠地扩散大电流的能力。因此这种p型接触结构制约了LED芯片的工作功率，同时pn结的热量通过蓝宝石衬底导出去，导热路径较长，且蓝宝石的热导系数较金属低(为35W/mK)，因此，这种结构的LED芯片热阻会较大；此外，这种结构的p电极和引线也会挡住部分光线，所以，这种正装LED芯片的器件功率、出光效率和热性能均不可能是最优的。
发明内容
发明目的：针对现有技术中存在的问题，本发明提供一种LED倒装芯片的制备方法，制备出的LED倒装芯片相对于正装LED芯片的电源转换效率有较大的提升。
技术方案：本发明提供了一种LED倒装芯片的制备方法，包括以下步骤：S1：提供具有n个芯片单元区域A1、A2······An的透光衬底，一个所述芯片单元区域为一个所述LED倒装芯片，其中，n≥1；S2：在所述透光衬底上生长外延层；S3：在所述外延层上方形成欧姆接触层；S4：图形化所述欧姆接触层以形成N电极沟槽预留槽、划裂沟槽预留槽以及Mesa平台预留台；S5：在所述Mesa平台预留台之上形成反射层；S6：在各所述N电极沟槽预留槽位置刻蚀出N电极沟槽，同时，在各所述划裂沟槽预留槽位置刻蚀出划裂沟槽，形成Mesa平台；S7：在所述S6结束后的整个LED倒装芯片表面上形成第一隔离层；
S8：图形化所述第一隔离层以形成第一P导电通道和第一N导电通道；S9：在所述第一隔离层之上形成分别连通各所述第一P导电通道和各所述第一N导电通道的重新布线层；S10：在所述S9结束后的整个LED倒装芯片表面上形成第二隔离层；S11：图形化所述第二隔离层，以形成第二P导电通道和第二N导电通道；S12：制作分别覆盖各所述第二P导电通道(1008)和各所述第二N导电通道的P焊垫和N焊垫；S13：将各所述LED倒装芯片制作成chip。
优选地，所述外延层自下而上依次为缓冲层Buffer、N型半导体层N-GaN、发光层MQW和P型半导体层P-GaN。
优选地，所述N电极沟槽和所述划裂沟槽的底部均位于所述N-GaN的上下表面之间。
优选地，在所述S4中，所述划裂沟槽预留槽位于各所述芯片单元区域的边缘四周，每个所述芯片单元区域中除所述N电极沟槽预留槽和所述划裂沟槽预留槽以外的区域为所述Mesa平台预留台。
优选地，在所述S5中，所述反射层的边缘距离所述Mesa平台预留台的边缘之间具有预设间距d1；和/或，在所述S6中，各所述Mesa平台预留台的边缘与对应的所述N电极沟槽的边缘之间具有第二预设间距d2；和/或，在所述S6中，各所述Mesa平台预留台的边缘与对应的所述划裂沟槽的边缘之间具有第三预设间距d3。
优选地，在所述S13中，包含以下子步骤：S13-1：对所述透光衬底进行研磨抛光；S13-2：激光划裂所述经过研磨抛光后的透光衬底，以将各所述LED倒装芯片分割成倒装chip。
优选地，在所述S13中，包含以下子步骤：S13-1：对所述透光衬底进行研磨抛光；S13-2：将所述经过研磨抛光后的透光衬底进行表面粗化；S13-3：激光划裂所述经过表面粗化后的透光衬底，以将各所述LED倒装芯片分割成出光面粗化的倒装chip。
优选地，在所述S13中，包含以下子步骤：S13-1：对所述透光衬底进行研磨抛光；S13-2：通过激光剥离去除所述经过研磨抛光后的透光衬底；S13-3：通过激光划裂将各所述LED倒装芯片分割成薄膜倒装chip。
有益效果：本发明为了克服正装芯片的不足，将芯片制作成倒装结构，在这种结构中，光从透光衬底取出，不必从电流扩散层(即欧姆接触层)取出，由于不从电流扩散层出光，这样不透光的电流扩散层可以加厚，增加倒装芯片的电流密度。
附图说明
图1为生长了外延层的透明衬底的俯视图；
图2为图1中沿a-a面的断面图；
图3为生长了欧姆接触层后的俯视图；
图4为图3中沿a-a面的断面图；
图5为图形化欧姆接触层后的俯视图；
图6为图5中沿a-a面的断面图；
图7为生长了反射层后的俯视图；
图8为图7中沿a-a面的断面图；
图9为形成Mesa平台后的俯视图；
图10为图9中沿a-a面的断面图；
图11为形成第一隔离层后的俯视图；
图12为图11中沿a-a面的断面图；
图13为图形化第一隔离层后的俯视图；
图14为图13中沿a-a面的断面图；
图15为图13中沿b-b面的断面图；
图16为形成重新布线层后的俯视图；
图17为图16中沿a-a面的断面图；
图18为图16中沿b-b面的断面图；
图19为形成第二隔离层后的俯视图；
图20为图19中沿a-a面的断面图；
图21为图19中沿b-b面的断面图；
图22为图形化第二隔离层后的俯视图；
图23为图22中沿a-a面的断面图；
图24为图22中沿b-b面的断面图；
图25为形成p焊垫和N焊垫后的俯视图；
图26为图25中沿a-a面的断面图；
图27为图25中沿b-b面的断面图。
具体实施方式
下面结合附图对本发明进行详细的介绍。
实施方式1：
本实施方式提供了一种LED倒装芯片的制备方法，主要包括以下步骤：
S1：提供具有n个芯片单元区域A1、A2······An的透光衬底1001，一个该芯片单元区域即为一个LED倒装芯片，其中，n≥1，为了便于表述，本申请以下的描述中均以n＝1为例进行。
上述透光衬底1001可以选择蓝宝石Al2O3或氮化镓GaN等。
S2：在透光衬底1001上生长外延层。如图1和2，这里的外延层自下而上依次为缓冲层Buffer1019、N型半导体层N-GaN1020、发光层MQW1021和P型半导体层P-GaN1022。
S3：在外延层上方形成欧姆接触层1002，如图3和4。欧姆接触层1002的材料可以为氧化铟锡ITO、氧化锌ZnO、掺铝氧化锌AZO或镍金AuNi等，制备方法可以为电子束蒸发E-beam、磁控溅射Sputter、原子层沉积ALD等。
S4：图形化欧姆接触层1002以形成N电极沟槽预留槽1003、划裂沟槽预留槽1004以及Mesa平台预留台1005，如图5和6。
S5：在Mesa平台预留台1005之上形成反射层1006；反射层1006的边缘与对应的Mesa平台预留台1005的边缘之间具有第一预设间距d1，如图7和8。
上述反射层1006为高反射金属层，高反射金属层可以为Ag、Al，也可以搭配适量的Ni镍、TiW钛钨等金属材料；制备方法可以为E-beam、Sputter、ALD等。
S6：在使用光刻胶保护的情况下，在各N电极沟槽预留槽1003位置刻蚀出N电极沟槽1007，同时，在各划裂沟槽预留槽1004位置刻蚀出划裂沟槽1008，形成Mesa平台1009.如图9和10。
其中的划裂沟槽1008位于各芯片单元区域的边缘四周，而且划裂沟槽1008与N电极沟槽1007的刻蚀的深度均至N-GaN1020的内部，即刻蚀结束后，N电极沟槽1007和划裂沟槽1008的底部均位于N-GaN1020的上下表面之间，每个芯片单元区域中除N电极沟槽1007和划裂沟槽1008以外的区域为Mesa平台1009；为了防止P电极与N电极之间短路，刻蚀结束后，各Mesa平台预留台1005(其实就是部分欧姆接触层)的边缘与对应的N电极沟槽1007的边缘之间具有第二预设间距d2，为了保护Mesa平台1009边框洁净不导通，各Mesa平台预留台1005的边缘与对应的划裂沟槽1008的边缘之间具有第三预设间距d3。
S7：为了隔离P型导电区域和N型导电区域以及保护Mesa平台1009边框洁净不导通，将MQW1021发向芯片底部的光线反射回芯片正面，最终提高芯片的出光效率，在上述S6结束后的整个芯片表面沉积第一隔离层1010，如图11和12，即该第一隔离层1010覆盖各N电极沟槽1007、划裂沟槽1008、部分Mesa平台1009、部分Mesa平台预留台1005以及反射层1006。
上述第一隔离层1010的材料为不导电材料，例如透明介质层、高反射介质层，可以为二氧化硅SiO2、氮化硅SiN、DBR(SiO2与五氧化三钛Ti3O5的叠层)等。
S8：图形化第一隔离层1010，以在各芯片单元区域的反射层1006正上方形成第一P导电通道1011，并在各N电极沟槽1007正上方形成第一N导电通道1012，如图13、14和15。
P、N导电通道的个数不限，均≥1，本实施方式中第一P导电通道1011为十五个、第二N导电通道1012为十六个。
S9：为了使电流注入更均匀，提升发光效率，在此步骤沉积金属结构良导体的重新布线层，在第一隔离层1010之上形成分别连通各第一P导电通道1011和各第一N导电通道1012的重新布线层RDL1013；连通各第一P导电通道1011的RDL1013与连通各第一N导电通道1012的RDL1013之间通过第一隔离层1010隔开，如图16、17和18。RDL1013使用导电材料，如金属。
S10：为了隔离连通后的P型导电材料和N型导电材料，在上述S9结束后的整个LED倒装芯片表面上沉积第二隔离层1014，如图19、20和21；第二隔离层1014的材料为不导电材料，例如透明介质层、高反射介质层，可以为二氧化硅SiO2、氮化硅SiN、DBR(SiO2与五氧化三钛Ti3O5的叠层)等。
S11：图形化第二隔离层1014，以形成第二P导电通道1015和第二N导电通道1016，如图22、23和24；P、N导电通道的个数不限，均≥1，本实施方式中第二P导电通道1015和第二N导电通道1016均为十个。
S12：为了方便LED芯片封装，制作分别覆盖各第二P导电通道1015和各第二N导电通道1016的P焊垫1017和N焊垫1018，如图25、26和27。
其中P焊垫1017覆盖全部的第二P导电通道1015，N焊垫1018覆盖全部的第二N导电通道1016，在各LED倒装芯片中，为了防止P焊垫1017与N焊垫1018之间相邻两颗LED倒装芯片之间导通短路，P焊垫1017与N焊垫1018之间以及二者与对应的LED倒装芯片的边缘之间均通过第二隔离层1014隔开。
上述P焊垫1017与N焊垫1018的材料可以为Au、锡Sn、Cr、Al、Pt、Ti等材料。
S13：将各LED倒装芯片制作成倒装chip。
将上述S13结束后的2寸或更大直径的圆片的透光衬底1001进行研磨抛光，研磨厚度可在50-500um范围内，然后通过激光划裂上述经过研磨抛光后的透光衬底1001，以将各LED倒装芯片分割成LED倒装芯片Flip Chip LED。
至此，完成LED倒装芯片的制作。
本方法制作成的LED倒装芯片，可以同时降低P电极上导电层吸收光和电极焊垫遮光对于芯片出光效率的负面影响，提高了光电性能。
本方法制成的LED倒装芯片相对正装LED芯片有如下几个特点：简化封装工艺，节省封装成本；提高封装生产良率；低热阻、高可靠性、高光效；本方法制成的LED倒装芯片相对于普通倒装LED芯片有如下几个特点：串联电阻低以及电流集聚现象更轻微使工作电压更低、发光效率高、热阻低。
实施方式2：
本实施方式为实施方式1的进一步改进，主要改进在于：为了弱化由于透光衬底1001的全反射角造成的出光效率低下的问题，在本实施方式中，将各LED倒装芯片制作成chip的方式相比较于实施方式1有了改进，本实施方式中在对透光衬底1001进行研磨抛光后(研磨厚度也可在50-500um范围内)，是将经过研磨抛光后的透光衬底1001先进行表面粗化，然后再对经过表面粗化后的透光衬底1001进行激光划裂，以将各LED倒装芯片分割成出光面粗化的LED倒装芯片Flip Chip LED。经过表面粗化的透光衬底1001表面比较粗糙，能够将由于全反射角遗漏的一部分光也反射出去，以提升出光率。
除此之外，本实施方式与实施方式1完全相同，此处不做赘述。
实施方式3：
本实施方式为实施方式1的进一步改进，主要改进在于本实施方式中，将各LED倒装芯片制作成chip的方式相比较于实施方式1有了改进，本实施方式中在对透光衬底1001进行研磨抛光后，是先将经过研磨抛光后的透光衬底1001通过激光剥离去除，然后再通过激光划裂将各LED倒装芯片分割成薄膜LED倒装芯片Thin Flim Flip Chip LED。这种方式使得制备得到的LED倒装芯片能够彻底把透光衬底1001去除，且其底面通过金属电极和支架形成导热快速通道，顶面发光层发热源直接接触封装胶体，使芯片的导热通道最短。
除此之外，本实施方式与实施方式1完全相同，此处不做赘述。
上述各实施方式只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所做的等效变换或修饰，都应涵盖在本发明的保护范围之内。
Claims (7)
1.一种LED倒装芯片的制备方法，其特征在于，包括以下步骤：
S1：提供具有n个芯片单元区域A1、A2……An的透光衬底(1001)，一个所述芯片单元区域为一个所述LED倒装芯片，其中，n≥1；
S2：在所述透光衬底(1001)上生长外延层；
S3：在所述外延层上方形成欧姆接触层(1002)；
S4：图形化所述欧姆接触层(1002)以形成N电极沟槽预留槽(1003)、划裂沟槽预留槽(1004)以及Mesa平台预留台(1005)；
S5：在所述Mesa平台预留台(1005)之上形成反射层(1006)；
S6：在各所述N电极沟槽预留槽(1003)位置刻蚀出N电极沟槽(1007)，同时，在各所述划裂沟槽预留槽(1004)位置刻蚀出划裂沟槽(1008)，形成Mesa平台(1009)；
S7：在所述S6结束后的整个LED倒装芯片表面上形成第一隔离层(1010)；
S8：图形化所述第一隔离层(1010)以形成第一P导电通道(1011)和第一N导电通道(1012)；
S9：在所述第一隔离层(1010)之上形成分别连通各所述第一P导电通道(1011)和各所述第一N导电通道(1012)的重新布线层(1013)；
S10：在所述S9结束后的整个LED倒装芯片表面上形成第二隔离层(1014)；
S11：图形化所述第二隔离层(1014)，以形成第二P导电通道(1015)和第二N导电通道(1016)；
S12：制作分别覆盖各所述第二P导电通道(1015)和各所述第二N导电通道(1016)的P焊垫(1017)和N焊垫(1018)；
S13：将各所述LED倒装芯片制作成chip；
在所述S5中，所述反射层(1006)的边缘距离所述Mesa平台预留台(1005)的边缘之间具有预设间距d1；
和/或，在所述S6中，各所述Mesa平台预留台(1005)的边缘与对应的所述N电极沟槽(1007)的边缘之间具有第二预设间距d2；
和/或，在所述S6中，各所述Mesa平台预留台(1005)的边缘与对应的所述划裂沟槽(1008)的边缘之间具有第三预设间距d3。
2.根据权利要求1所述的LED倒装芯片的制备方法，其特征在于，所述外延层自下而上依次为缓冲层Buffer(1019)、N型半导体层N-GaN(1020)、发光层MQW(1021)和P型半导体层P-GaN(1022)。
3.根据权利要求2所述的LED倒装芯片的制备方法，其特征在于，所述N电极沟槽(1007)
和所述划裂沟槽(1008)的底部均位于所述N-GaN(1020)的上下表面之间。
4.根据权利要求1所述的LED倒装芯片的制备方法，其特征在于，在所述S4中，所述划裂沟槽预留槽(1004)位于各所述芯片单元区域的边缘四周，每个所述芯片单元区域中除所述N电极沟槽预留槽(1003)和所述划裂沟槽预留槽(1004)以外的区域为所述Mesa平台预留台(1005)。
5.根据权利要求1～4中任一项所述的LED倒装芯片的制备方法，其特征在于，在所述S13中，包含以下子步骤：
S13-1：对所述透光衬底(1001)进行研磨抛光；
S13-2：激光划裂所述经过研磨抛光后的透光衬底(1001)，以将各所述LED倒装芯片分割成倒装chip。
6.根据权利要求1～4中任一项所述的LED倒装芯片的制备方法，其特征在于，在所述S13中，包含以下子步骤：
S13-1：对所述透光衬底(1001)进行研磨抛光；
S13-2：将所述经过研磨抛光后的透光衬底(1001)进行表面粗化；
S13-3：激光划裂所述经过表面粗化后的透光衬底(1001)，以将各所述LED倒装芯片分割成出光面粗化的倒装chip。
7.根据权利要求1～4中任一项所述的LED倒装芯片的制备方法，其特征在于，在所述S13中，包含以下子步骤：
S13-1：对所述透光衬底(1001)进行研磨抛光；
S13-2：通过激光剥离去除所述经过研磨抛光后的透光衬底(1001)；
S13-3：通过激光划裂将各所述LED倒装芯片分割成薄膜倒装chip。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710278606.5A CN107146833B (zh) | 2017-04-25 | 2017-04-25 | Led倒装芯片的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710278606.5A CN107146833B (zh) | 2017-04-25 | 2017-04-25 | Led倒装芯片的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107146833A CN107146833A (zh) | 2017-09-08 |
| CN107146833B true CN107146833B (zh) | 2020-05-29 |
Family
ID=59773976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710278606.5A Active CN107146833B (zh) | 2017-04-25 | 2017-04-25 | Led倒装芯片的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107146833B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022141233A1 (zh) * | 2020-12-30 | 2022-07-07 | 泉州三安半导体科技有限公司 | 一种半导体发光元件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105591002A (zh) * | 2016-02-01 | 2016-05-18 | 大连德豪光电科技有限公司 | 一种含有反射层的led倒装芯片及其制备方法 |
| CN105789236A (zh) * | 2010-09-24 | 2016-07-20 | 首尔半导体株式会社 | 晶片级发光二极管封装件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100576855B1 (ko) * | 2003-12-20 | 2006-05-10 | 삼성전기주식회사 | 고출력 플립 칩 발광다이오드 |
-
2017
- 2017-04-25 CN CN201710278606.5A patent/CN107146833B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789236A (zh) * | 2010-09-24 | 2016-07-20 | 首尔半导体株式会社 | 晶片级发光二极管封装件及其制造方法 |
| CN105591002A (zh) * | 2016-02-01 | 2016-05-18 | 大连德豪光电科技有限公司 | 一种含有反射层的led倒装芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107146833A (zh) | 2017-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI502769B (zh) | 晶圓級發光二極體結構、發光二極體晶片及其製造方法 | |
| US20240042166A1 (en) | Semiconductor light-emitting device | |
| KR102222861B1 (ko) | 고반사성 플립칩 led 다이 | |
| CN102906888B (zh) | 带有沟槽和顶部接触的发光装置 | |
| CN103378240B (zh) | 发光器件和发光器件封装件 | |
| KR20120107874A (ko) | 발광 다이오드 패키지 및 그의 제조 방법 | |
| KR20100036617A (ko) | 발광 소자 및 그것을 제조하는 방법 | |
| US7078319B2 (en) | Laser separated die with tapered sidewalls for improved light extraction | |
| CN111164766B (zh) | 一种制作半导体发光元件的方法 | |
| CN107170856A (zh) | 倒装高压led芯片的制备方法 | |
| US20220231196A1 (en) | Semiconductor light-emitting device | |
| CN101673797A (zh) | 发光元件 | |
| JP2012529170A (ja) | 発光半導体装置及び製造方法 | |
| CN107146833B (zh) | Led倒装芯片的制备方法 | |
| TWI466327B (zh) | 晶圓級發光二極體結構之製造方法 | |
| CN104638077A (zh) | 一种光输出增强的发光器件及其制备方法 | |
| TWI594455B (zh) | Photoelectric semiconductor chip and its manufacturing method | |
| US20120248494A1 (en) | Optoelectronic Semiconductor Chip and Method for Fabricating an Optoelectronic Semiconductor Chip | |
| CN106159045A (zh) | 倒装led芯片及其制造方法 | |
| CN204361120U (zh) | 一种光输出增强的发光器件 | |
| CN107123707A (zh) | 简易倒装高压led芯片的制备方法 | |
| KR102217128B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| US20230080272A1 (en) | Light emitting device and method for producing the same | |
| KR102336432B1 (ko) | 발광소자 및 발광소자 패키지 | |
| KR20160077374A (ko) | 전류분산특성이 우수한 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |