CN102473790B - 光检测器 - Google Patents
光检测器 Download PDFInfo
- Publication number
- CN102473790B CN102473790B CN201080031452.6A CN201080031452A CN102473790B CN 102473790 B CN102473790 B CN 102473790B CN 201080031452 A CN201080031452 A CN 201080031452A CN 102473790 B CN102473790 B CN 102473790B
- Authority
- CN
- China
- Prior art keywords
- substrate
- photodetector
- optical semiconductor
- photodiode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims description 96
- 230000003287 optical effect Effects 0.000 claims description 52
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 22
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 54
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 17
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000010931 gold Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000000708 deep reactive-ion etching Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
- G01J3/28—Investigating the spectrum
- G01J3/30—Measuring the intensity of spectral lines directly on the spectrum itself
- G01J3/36—Investigating two or more bands of a spectrum by separate detectors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/02—Details
- G01J1/0204—Compact construction
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
- G01J5/04—Casings
- G01J5/041—Mountings in enclosures or in a particular environment
- G01J5/045—Sealings; Vacuum enclosures; Encapsulated packages; Wafer bonding structures; Getter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
- H01L25/043—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Light Receiving Elements (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
光检测器(1)中，由低电阻Si基板(3)、绝缘层(4)、高电阻Si基板(5)及Si光电二极管(20)，构成相对于配置于凹部(6)内的InGaAs光电二极管(30)的气密密封封装，由低电阻Si基板(3)的电气通路部(8)及配线膜(15)，达成相对于Si光电二极管(20)及InGaAs光电二极管(30)的电性配线。然后，相对于Si光电二极管(20)的p型区域(22)设置于Si基板(21)的背面(21b)侧的部分，InGaAs光电二极管(30)的p型区域(32)设置于InGaAs基板(31)的表面(31a)侧的部分。
Description
技术领域
本发明涉及用以检测第1波长区域的能量射线及第2波长区域的能量射线的光检测器。
背景技术
专利文献1、2中，记载有一种光检测器，其在用以检测第2波长区域的能量射线的第2光半导体元件上，堆积用以检测第1波长区域的能量射线的第1光半导体元件，且在光轴方向上并排设置第1光半导体元件的第1光电转换部与第2光半导体元件的第2光电转换部。
专利文献
专利文献1：日本特开平3-18069号公报
专利文献2：国际公开第00/62344号公报
发明内容
发明所要解决的问题
然而，专利文献1所记载的光检测器中，由于第1光半导体元件及第2光半导体元件的两者是所谓表面入射型，因此第1光电转换部与第2光电转换部之间的距离变长。因此，专利文献1所记载的光检测器中，在使能量射线汇聚时，不能在该汇聚点附近配置第1光电转换部与第2光电转换部这两个转换部。
另外，专利文献1、2所记载的光检测器中，在将要求气密密封的InGaAs光电二极管等作为第2光半导体元件应用的情况下，若不将第1光半导体元件及第2光半导体元件收纳于气密密封封装(package)内，则无法确保相对于第2光半导体元件的气密密封。
因此，本发明的课题在于，提供一种可以由简单的构成实现第1光电转换部与第2光电转换部的接近、及相对于第2光半导体元件的气密密封的光检测器。
解决问题的技术手段
为了解决上述问题，本发明所涉及的光检测器的特征在于，是用以检测第1波长区域的能量射线及波长比第1波长区域长的长波长侧的第2波长区域的能量射线的光检测器，具备：第1半导体层，其具有规定的电阻率；绝缘层，其层叠于第1半导体层的一方侧的主面；第2半导体层，其层叠于绝缘层的一方侧的主面，且具有高于规定的电阻率的电阻率；配线膜，其经由绝缘膜而设置于第2半导体层的一方侧的主面，且与第1半导体层所含的电气通路部电连接；第1光半导体元件，其以覆盖形成于第1半导体层的另一方侧的主面的凹部且确保凹部内的气密性的方式，配置于第1半导体层的另一方侧的主面上，并与电气通路部电连接；及第2光半导体元件，其配置于凹部内，且与第1光半导体元件电连接；第1光半导体元件包含：第1半导体基板；及第1光电转换部，其设置于第1半导体基板的一方侧的部分，且在第1波长区域的能量射线相对于第1半导体基板从另一方侧入射时产生电荷；第2光半导体元件包含：第2半导体基板；及第2光电转换部，以与第1光电转换部相对的方式设置于第2半导体基板的另一方侧的部分，且在第2波长区域的能量射线相对于第2半导体基板从另一方侧入射时产生电荷。
该光检测器中，由第1半导体层、绝缘层、第2半导体层、及覆盖第1半导体层的凹部且确保凹部内的气密性的第1光半导体元件，构成相对于配置于凹部内的第2光半导体元件的气密密封封装，由第1半导体层的电气通路部及配线膜，达成相对于第1光半导体元件及第2光半导体元件的电性配线。然后，相对于第1光半导体元件的第1光电转换部设置于第1半导体基板的一方侧的部分，第2光半导体元件的第2光电转换部设置于第2半导体基板的另一方侧的部分。因此，根据该光检测器，可以由简单的构成实现第1光电转换部与第2光电转换部的接近、及相对于第2光半导体元件的气密密封。
此时，优选，第2光半导体元件利用倒装芯片接合(flip chip bonding)而与第1光半导体元件电连接。根据该构成，能够使第2光半导体元件可靠地与第1光半导体元件接近，能够使第1光电转换部 与第2光电转换部高精度地定位，因此可提高在第1光半导体元件及第2光半导体元件的两者的能量射线的结合效率。
另外，优选，通过将第1光半导体元件的电极垫气密接合于设置于电气通路部的另一方侧的端面的电极膜，而确保凹部内的气密性。根据该构成，利用电极膜与电极垫的接合，可确保凹部内的气密性。
另外，优选，配线膜经由形成于第2半导体层的除去部、及形成于绝缘层的除去部，而与电气通路部的一方侧的端面电连接。根据该构成，可简单且可靠地将第1半导体层的电气通路部与配线膜电连接。
另外，优选，第2光半导体元件与凹部的底面接合。根据该构成，可提高凹部内的第2光半导体元件的稳定性，因此可提高光检测器的机械强度。
或者，优选，第2光半导体元件与凹部的底面分离。根据该构成，可缓和第2光半导体元件的厚度、及相对于此的凹部的深度的尺寸精度，因此可使光检测器的制造容易化。
发明的效果
根据本发明，可实现第1光电转换部与第2光电转换部的接近、及相对于第2光半导体元件的气密密封。
附图说明
图1是本发明所涉及的光检测器的第1实施方式的剖面图。
图2是图1的光检测器的各个制造工序的剖面图。
图3是图1的光检测器的各个制造工序的剖面图。
图4是图1的光检测器的各个制造工序的剖面图。
图5是图1的光检测器的各个制造工序的剖面图。
图6是图1的光检测器的各个制造工序的剖面图。
图7是图1的光检测器的各个制造工序的剖面图。
图8是本发明所涉及的光检测器的第2实施方式的剖面图。
符号的说明
1、10…光检测器、3…低电阻Si基板(第1半导体层)、3a…表面(另一方侧的主面)、3b…背面(一方侧的主面)、4…绝缘层、4b…背 面(一方侧的主面)、5…高电阻Si基板(第2半导体层)、5b…背面(一方侧的主面)、6…凹部、6a…底面、8、18…电气通路部、8a、18a…端面(另一方侧的端面)、9、19…电极膜、11、13…除去部、14…绝缘膜、15…配线膜、20…Si光电二极管(第1光半导体元件)、21…Si基板(第1半导体基板)、22…p型区域(第1光电转换部)、24、25…电极垫、30…InGaAs光电二极管(第2光半导体元件)、31…InGaAs基板(第2半导体基板)、32…p型区域(第2光电转换部)。
具体实施方式
以下，参照附图，详细地说明本发明的优选的实施方式。还有，在各图中，对相同或者相当部分附加相同符号，省略重复的说明。
[第1实施方式]
图1是本发明所涉及的光检测器的第1实施方式的剖面图。如图1所示，光检测器1具备长方形板状的SOI(Silicon On Insulator：绝缘衬底上的硅)基板2。SOI基板2包含低电阻Si(硅)基板(第1半导体层)3、作为层叠于低电阻Si基板3的背面(一方侧的主面)3b的氧化膜的绝缘层4、及层叠于绝缘层4的背面(一方侧的主面)4b的高电阻Si基板(第2半导体层)5。还有，低电阻Si基板3具有规定的电阻率(例如，电阻率0.01Ω·cm)，高电阻Si基板5具有高于规定的电阻率的电阻率(例如，电阻率1kΩ·cm)。
在低电阻Si基板3的表面(另一方侧的主面)3a上形成有剖面长方形状的凹部6。凹部6的底面6a的外缘部至少具有到达绝缘层4的深度。低电阻Si基板3中，包围凹部6的部分成为电气通路部8。在电气通路部8的表面侧的端面8a上设置有由Au(金)等的金属形成的电极膜9。电极膜9通过电阻加热、利用电子束的蒸镀法、喷溅、电镀等，成膜于电气通路部8的端面8a，且与电气通路部8欧姆连接。
在绝缘层4上，以对应于低电阻Si基板3的凹部6的底面6a及电气通路部8的方式(即，以在厚度方向上相对的方式)而形成有具有其厚度份的深度的作为缺口部的除去部11。在各除去部11内成膜有由Au等的金属形成的导电膜12，与电气通路部8欧姆连接。
在高电阻Si基板5上，以对应于绝缘层4的各除去部11的方式(即， 以在厚度方向上相对的方式)形成有具有其厚度份的深度的作为缺口部的除去部13。除去部13具有从高电阻Si基板5的背面5b至表面5a的深度，以使其底面成为绝缘层4的背面4b。贯通高电阻Si基板5的除去部13以从高电阻Si基板5的表面5a向背面5b逐渐扩展的方式(换言之，以从高电阻Si基板5的背面5b朝向表面5a逐渐变窄的方式)，由湿蚀刻等形成。
在高电阻Si基板5的背面5b及除去部13的内面13a，经由作为氧化膜或氮化膜的绝缘膜14，设置有由Au等的金属形成的配线膜15。绝缘膜14在除去部13的表面侧的端部被除去，配线膜15在该除去了的部分与导电膜12连接。由此，配线膜15经由高电阻Si基板5的除去部13及绝缘层4的除去部11，与低电阻Si基板3的电气通路部8的端面8b电连接。
设置于高电阻Si基板5的背面5b的配线膜15以与安装基板(未图示)的配线图案对应的方式而被图案化。光检测器1通过经由焊料凸块40接合配线膜15与安装基板的配线图案，而被安装于安装基板上。
在低电阻Si基板3的表面3a上，配置有长方形板状的Si光电二极管(第1光半导体元件)20，以覆盖形成于低电阻Si基板3的表面3a的凹部6且确保凹部6内的气密性。Si光电二极管20具有n型Si基板(第1半导体基板)21、及设置于Si基板21的背面21b侧的部分的p型区域22。再者，Si光电二极管20具有设置于Si基板21的背面21b的绝缘膜23；经由绝缘膜23的接触孔而与作为阴极的n型Si基板21电连接的电极垫24；及经由绝缘膜23的接触孔而与作为阳极的p型区域22电连接的电极垫25。还有，电极垫24、25由Au等的金属形成。
在Si光电二极管20中，设置于Si基板21的背面21b侧的部分的p型区域22，构成在第1波长区域(例如0.32μm～1.1μm)的能量射线相对于Si基板21从表面21a入射时产生电荷的第1光电转换部。还有，在Si光电二极管20的各半导体区域中，n型与p型可以相反。
Si光电二极管20与低电阻Si基板3的电气通路部8电连接。更详细而言，Si光电二极管20的电极垫24由常温接合而与设置于电气通路部8的端面8a的电极膜9气密接合。而且，由此，可确保低电阻Si基板3的凹部6内的气密性。
在形成于低电阻Si基板3的表面3a的凹部6内，配置有长方形板状的InGaAs(铟砷化镓)光电二极管(第2光半导体元件)30。InGaAs光电二极管30具有：n型InGaAs基板(第2半导体基板)31；及设置于InGaAs基板31的表面31a侧的部分的p型区域32。再者，InGaAs光电二极管30具有：设置于InGaAs基板31的表面31a的绝缘膜33；经由绝缘膜33的接触孔而与作为阴极的n型InGaAs基板31电连接的电极垫34；及经由绝缘膜33的接触孔而与作为阳极的p型区域32电连接的电极垫35。还有，电极垫34、35由Au等的金属形成。
InGaAs光电二极管30中，设置于InGaAs基板31的表面31a侧的部分的p型区域32，构成在波长比第1波长区域长的长波长侧的第2波长区域(例如1.1μm～1.7μm)的能量射线相对于InGaAs基板31从表面31a入射时产生电荷的第2光电转换部。还有，在InGaAs光电二极管30的各半导体区域中，n型与p型可以相反。另外InGaAs光电二极管30原本具有波长至0.9μm～1.7μm的实用敏感度，但是，至1.1μm的波长的光会被第1光半导体元件吸收。
InGaAs光电二极管30与Si光电二极管20电连接。更详细而言，InGaAs光电二极管30的电极垫34利用经由焊料凸块16的倒装芯片接合，而与Si光电二极管20的电极垫25电连接。另外，InGaAs光电二极管30的电极垫35利用经由焊料凸块16的倒装芯片接合，而与Si光电二极管20的电极垫24电连接。而且，由此，Si光电二极管20的p型区域22与InGaAs光电二极管30的p型区域32被定位，从而在厚度方向上相对。还有，在低电阻Si基板3的凹部6的底面6a，设置有由Au等的金属形成的电极膜17，InGaAs光电二极管30的InGaAs基板31的背面31b利用焊料或导电性树脂而与电极膜17接合。
如以上所述构成的光检测器1中，Si光电二极管20的阴极与InGaAs光电二极管30的阳极电连接，经由电气通路部8，作为共通电极而被引出至配线膜15。另外，Si光电二极管20的阳极与InGaAs光电二极管30的阴极电连接，经由凹部6的底面6a部分，作为共通电极而被引出至配线膜15。采用这样的配线是由于，在以扩大光检测器1的敏感度波长区域为目的的情况下，不需要同时取出两者的光电二极管20、30的信号。根据这样的配线，可使配线膜15等中的电极的种类及低电阻Si基板3中的电气通路部8的种类减少，因此可使光检测器1的构造简单化。还有，根据目的，可将Si光电二极管20的阴极与InGaAs光电二极管30的阴极作为共通电极而引出至配线膜15，也可使Si光电二极管20的阳极与InGaAs光电二极管30的阳极独立而引出至配线膜15，也可使全部的阳极及阴极独立而引出至配线膜15。
如以上说明所述，光检测器1中，由低电阻Si基板3、绝缘层4、高电阻Si基板5、及覆盖低电阻Si基板3的凹部6且确保凹部6内的气密性的Si光电二极管20，而构成相对于配置于凹部6内的InGaAs光电二极管30的气密密封封装，由低电阻Si基板3的电气通路部8及配线膜15，而达成相对于Si光电二极管20及InGaAs光电二极管30的电性配线。然后，Si光电二极管20的p型区域22设置于Si基板21的背面21b侧的部分，与此相对，InGaAs光电二极管30的p型区域32设置于InGaAs基板31的表面31a侧的部分。因此，根据光检测器1，可以由简单的构成而实现p型区域22与p型区域32的接近、及相对于InGaAs光电二极管30的气密密封。
另外，InGaAs光电二极管30利用倒装芯片接合而与Si光电二极管20电连接。由此，可以可靠地使InGaAs光电二极管30与Si光电二极管20接近，使p型区域22与p型区域32高精度地定位，因此可提高在光电二极管20、30的两者的能量射线的结合效率。
另外，在设置于电气通路部8的表面侧的端面8a的电极膜9上，气密接合有Si光电二极管20的电极垫24。这样，利用电极膜9与电极垫24的接合，可确保凹部6内的气密性。
另外，配线膜15经由形成于高电阻Si基板5的除去部13、及形成于绝缘层4的除去部11，而与低电阻Si基板3的电气通路部8的背面侧的端面8b电连接。由此，可简单且可靠地将电气通路部8与配线膜15电连接。
另外，InGaAs光电二极管30与凹部6的底面6a接合。由此，凹部6内的InGaAs光电二极管30的稳定性提高，因此可提高光检测器1的机械强度。
接着，参照图2～7，说明光检测器1的制造方法。
首先，如图2(a)所示，准备SOI基板2。然后，在低电阻Si基板3的表面3a上的对应于凹部6的底面6a的部分形成SiN(氮化硅)膜51，在低电阻Si基板3的表面3a上的对应于电气通路部8的部分形成氧化膜52。再者，在SiN膜51及氧化膜52上形成抗蚀剂掩模53，之后，利用DRIE(Deep Reactive Ion Etching：深蚀刻)，在低电阻Si基板3上形成环状沟槽54，划定电气通路部8。
接着，如图2(b)所示，在除去了抗蚀剂掩模53之后，利用热氧化而在环状沟槽54的侧壁形成氧化膜52。接着，如图3(a)所示，在利用热磷酸除去了SiN膜51之后，利用DRIE在低电阻Si基板3形成凹部6。再者，如图3(b)所示，利用氟化氢除去氧化膜52。此时，作为氧化膜的绝缘层4中的相当于凹部6的底面6a的外缘部的部分也被除去。
接着，如图4(a)所示，在电气通路部8的端面8a、凹部6的底面6a、及高电阻Si基板5的背面5b等，利用CVD法而形成SiN膜51，将形成于高电阻Si基板5的背面5b的SiN膜51中对应于高电阻Si基板5的除去部13的部分除去。接着，如图4(b)所示，通过碱性湿蚀刻在高电阻Si基板5形成除去部13。
接着，如图5(a)所示，在除去了SiN膜51之后，在高电阻Si基板5的背面5b及除去部13的内面13a，利用CVD法形成作为氧化膜的绝缘膜14。然后，在利用喷涂形成了抗蚀剂掩模之后，利用干蚀刻而在绝缘层4形成除去部11。接着，如图5(b)所示，在电气通路部8的端面8a、凹部6的底面6a、绝缘层4的除去部11内、以及高电阻Si基板5的背面5b及除去部13的内面13a等，利用Au等的蒸镀法形成金属膜55。
接着，如图6(a)所示，在利用喷涂形成了抗蚀剂掩模之后，利用湿蚀刻进行金属膜55的图案化，形成电极膜9、17、导电膜12及配线膜15，完成封装体7。还有，也可利用剥离进行金属膜55的图案化。
接着，如图6(b)所示，将InGaAs光电二极管30配置于低电阻Si基板3的凹部6内。此时，在设置于凹部6的底面6a的电极膜17上，利用焊料或导电性树脂接合InGaAs基板31的背面31b。然后，在 InGaAs光电二极管30的电极垫34、35的规定的位置，配置焊料凸块16。
接着，如图7所示，在低电阻Si基板3的表面3a上，以覆盖低电阻Si基板3的凹部6的方式配置Si光电二极管20。此时，经由焊料凸块16将Si光电二极管20的电极垫24、25与InGaAs光电二极管30的电极垫34、35接合，且在设置于电气通路部8的端面8a的电极膜9上，通过常温接合而接合Si光电二极管20的电极垫24，完成光检测器1。还有，通常利用晶圆直接接合而接合形成有多个封装体7的晶圆、与形成有多个Si光电二极管20的晶圆，之后，通过切割而单片化成各个光检测器1。
[第2实施方式]
图8是本发明所涉及的光检测器的第2实施方式的剖面图。如图8所示，光检测器10与上述光检测器1的主要不同点在于，InGaAs光电二极管30的InGaAs基板31的背面31b与低电阻Si基板3的凹部6的底面6a分离。以下，以与上述光检测器1的不同点为中心，针对光检测器10进行说明。
光检测器10中，低电阻Si基板3包含通过沟槽而与电气通路部8电性分离且物理分离的电气通路部18。在电气通路部18的表面侧的端面18a设置有由Au等的金属形成的电极膜19。
Si光电二极管20与低电阻Si基板3的电气通路部8、18电连接。更详细而言，Si光电二极管20的电极垫24由常温接合而与设置于电气通路部8的端面8a的电极膜9气密接合。另外，Si光电二极管20的电极垫25由常温接合而与设置于电气通路部18的端面18a的电极膜19气密接合。
InGaAs光电二极管30与Si光电二极管20电连接。更详细而言，InGaAs光电二极管30的电极垫34利用经由焊料凸块16的倒装芯片接合而与Si光电二极管20的电极垫25电连接。另外，InGaAs光电二极管30的电极垫35利用经由焊料凸块16的倒装芯片接合而与Si光电二极管20的电极垫24电连接。
在如以上所述构成的光检测器10中，Si光电二极管20的阴极与InGaAs光电二极管30的阳极电连接，经由电气通路部8，作为共通电 极而引出至配线膜15。另外，Si光电二极管20的阳极与InGaAs光电二极管30的阴极电连接，经由电气通路部18，作为共通电极而引出至配线膜15。
如以上说明所述，光检测器10中，InGaAs光电二极管30的InGaAs基板31的背面31b与低电阻Si基板3的凹部6的底面6a分离。由此，可缓和InGaAs光电二极管30的厚度、及相对于此的凹部6的深度的尺寸精度，因此可使光检测器10的制造容易化。
还有，在光检测器10的制造中，利用倒装芯片接合，在Si光电二极管20接合InGaAs光电二极管30，之后，在低电阻Si基板3的凹部6内收纳InGaAs光电二极管30，在低电阻Si基板3的电气通路部8、18接合Si光电二极管20。
本发明不限于上述的实施方式。例如，相对于低电阻Si基板3的背面3b的绝缘层4的层叠、相对于绝缘层4的背面4b的高电阻Si基板5的层叠等，可不直接进行，而经由某些层间接进行。
产业上的可利用性
根据本发明，可实现第1光电转换部与第2光电转换部的接近、及相对于第2光半导体元件的气密密封。
Claims (6)
1.一种光检测器，其特征在于，
其是用以检测第1波长区域的能量射线、及波长比所述第1波长区域长的长波长侧的第2波长区域的能量射线的光检测器，
具备：
第1半导体层，其具有规定的电阻率；
绝缘层，其层叠于所述第1半导体层的一方侧的主面；
第2半导体层，其层叠于所述绝缘层的一方侧的主面，且具有高于所述规定的电阻率的电阻率；
配线膜，其经由绝缘膜而设置于所述第2半导体层的一方侧的主面，且与所述第1半导体层所含的电气通路部电连接；
第1光半导体元件，其以覆盖形成于所述第1半导体层的另一方侧的主面的凹部且确保所述凹部内的气密性的方式，配置于所述第1半导体层的另一方侧的主面上，并与所述电气通路部电连接；及
第2光半导体元件，其配置于所述凹部内，且与所述第1光半导体元件电连接，
所述第1光半导体元件包含：
第1半导体基板；及
第1光电转换部，其设置于所述第1半导体基板的一方侧的部分，且在所述第1波长区域的能量射线相对于所述第1半导体基板从另一方侧入射时产生电荷，
所述第2光半导体元件包含：
第2半导体基板；及
第2光电转换部，其以与所述第1光电转换部相对的方式设置于所述第2半导体基板的另一方侧的部分，且在所述第2波长区域的能量射线相对于所述第2半导体基板从另一方侧入射时产生电荷。
2.如权利要求1所述的光检测器，其特征在于，
所述第2光半导体元件利用倒装芯片接合而与所述第1光半导体元件电连接。
3.如权利要求1所述的光检测器，其特征在于，
通过将所述第1光半导体元件的电极垫气密接合于设置于所述电气通路部的另一方侧的端面的电极膜而确保所述凹部内的气密性。
4.如权利要求1所述的光检测器，其特征在于，
所述配线膜经由形成于所述第2半导体层的除去部、及形成于所述绝缘层的除去部，而与所述电气通路部的一方侧的端面电连接。
5.如权利要求1所述的光检测器，其特征在于，
所述第2光半导体元件与所述凹部的底面接合。
6.如权利要求1所述的光检测器，其特征在于，
所述第2光半导体元件与所述凹部的底面分离。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009-164766 | 2009-07-13 | ||
| JP2009164766A JP5208871B2 (ja) | 2009-07-13 | 2009-07-13 | 光検出器 |
| PCT/JP2010/061549 WO2011007703A1 (ja) | 2009-07-13 | 2010-07-07 | 光検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102473790A CN102473790A (zh) | 2012-05-23 |
| CN102473790B true CN102473790B (zh) | 2014-08-27 |
Family
ID=43449312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080031452.6A Active CN102473790B (zh) | 2009-07-13 | 2010-07-07 | 光检测器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8564036B2 (zh) |
| EP (1) | EP2455983B1 (zh) |
| JP (1) | JP5208871B2 (zh) |
| CN (1) | CN102473790B (zh) |
| TW (1) | TWI502725B (zh) |
| WO (1) | WO2011007703A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101765473B1 (ko) * | 2010-06-21 | 2017-08-24 | 삼성전자 주식회사 | 인쇄 회로 기판 및 이를 포함하는 반도체 패키지 |
| JP2012238648A (ja) * | 2011-05-10 | 2012-12-06 | Sony Corp | 固体撮像装置及び電子機器 |
| JP6890857B2 (ja) * | 2019-07-31 | 2021-06-18 | 株式会社京都セミコンダクター | 受光素子ユニット |
| CN112673480B (zh) * | 2019-07-31 | 2022-01-14 | 京都半导体股份有限公司 | 受光元件单元 |
| US11610927B2 (en) * | 2020-02-27 | 2023-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capping structure along image sensor element to mitigate damage to active layer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0318069A (ja) * | 1989-06-14 | 1991-01-25 | Matsushita Electron Corp | 半導体受光装置 |
| AU3837200A (en) * | 1999-04-13 | 2000-11-14 | Hamamatsu Photonics K.K. | Semiconductor device |
| FR2844635B1 (fr) * | 2002-09-16 | 2005-08-19 | Commissariat Energie Atomique | Dispositif detecteur de rayonnement electromagnetique avec boitier integre comportant deux detecteurs superposes |
| JP2005277063A (ja) * | 2004-03-24 | 2005-10-06 | Matsushita Electric Ind Co Ltd | 受光素子 |
| JP4912275B2 (ja) * | 2007-11-06 | 2012-04-11 | 新光電気工業株式会社 | 半導体パッケージ |
-
2009
- 2009-07-13 JP JP2009164766A patent/JP5208871B2/ja active Active
-
2010
- 2010-07-07 EP EP10799762.9A patent/EP2455983B1/en active Active
- 2010-07-07 US US13/383,282 patent/US8564036B2/en active Active
- 2010-07-07 WO PCT/JP2010/061549 patent/WO2011007703A1/ja active Application Filing
- 2010-07-07 CN CN201080031452.6A patent/CN102473790B/zh active Active
- 2010-07-09 TW TW099122721A patent/TWI502725B/zh active
Non-Patent Citations (2)
| Title |
|---|
| JP2005－277063A 2005.10.06 |
| JP平3－18069A 1991.01.25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011023400A (ja) | 2011-02-03 |
| EP2455983A4 (en) | 2017-05-10 |
| EP2455983A1 (en) | 2012-05-23 |
| US8564036B2 (en) | 2013-10-22 |
| EP2455983B1 (en) | 2017-10-11 |
| CN102473790A (zh) | 2012-05-23 |
| JP5208871B2 (ja) | 2013-06-12 |
| WO2011007703A1 (ja) | 2011-01-20 |
| US20120187517A1 (en) | 2012-07-26 |
| TW201115715A (en) | 2011-05-01 |
| TWI502725B (zh) | 2015-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI375321B (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
| CN101996953B (zh) | 芯片封装体及其制造方法 | |
| CN102428581B (zh) | 光电子器件 | |
| US9177893B2 (en) | Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof | |
| CN102473790B (zh) | 光检测器 | |
| US9425134B2 (en) | Chip package | |
| US9437478B2 (en) | Chip package and method for forming the same | |
| CN102774805B (zh) | 晶片封装体及其形成方法 | |
| US9355975B2 (en) | Chip package and method for forming the same | |
| CN105283967A (zh) | 具有钝化层的发光二极管 | |
| CN101276807B (zh) | 半导体装置及其制造方法 | |
| CN106098645A (zh) | 半导体器件的封装结构 | |
| CN103563110A (zh) | 用于制造光电子半导体器件的方法和这样的半导体器件 | |
| CN102779800B (zh) | 晶片封装体及其形成方法 | |
| US20240105863A1 (en) | Stacked multi-junction solar cell | |
| TW201438265A (zh) | 具有貫穿襯底的通孔的多結太陽能電池 | |
| US11640998B2 (en) | Multi-junction solar cell with back-contacted front side | |
| TWI505412B (zh) | 密封半導體裝置 | |
| CN107221516A (zh) | 一种气密性影像芯片封装结构及其制作方法 | |
| CN102779809B (zh) | 晶片封装体及其形成方法 | |
| US10510683B2 (en) | Packaging structures for metallic bonding based opto-electronic device and manufacturing methods thereof | |
| WO2008093932A1 (en) | Crystalline silicon thin film solar cell using thermal oxide layer | |
| JP5822332B2 (ja) | 半導体受光素子および半導体受光素子の製造方法 | |
| CN111223884A (zh) | 一种光电感测器及其制造方法 | |
| US9070810B2 (en) | Multiple solar cell and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |