CN101276807B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101276807B
CN101276807B CN2007101857799A CN200710185779A CN101276807B CN 101276807 B CN101276807 B CN 101276807B CN 2007101857799 A CN2007101857799 A CN 2007101857799A CN 200710185779 A CN200710185779 A CN 200710185779A CN 101276807 B CN101276807 B CN 101276807B
Authority
CN
China
Prior art keywords
substrate
pad electrode
semiconductor device
semiconductor substrate
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101857799A
Other languages
English (en)
Other versions
CN101276807A (zh
Inventor
野间崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101276807A publication Critical patent/CN101276807A/zh
Application granted granted Critical
Publication of CN101276807B publication Critical patent/CN101276807B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

一种可靠性高，能实现更小型装置的半导体装置及其制造方法。在半导体衬底(1)的表面上形成例如发光元件作为器件元件。具体地说，半导体衬底(1)的表面上形成N型半导体层(2)、P型半导体层(3)、以及焊盘电极(4、5)。半导体衬底(11)的表面上形成例如接收上述发光元件发出的光的器件元件(10)(例如光电二极管元件)和焊盘电极(13)作为器件元件。半导体衬底(1)和半导体衬底(11)通过粘接层(15)进行胶合并一体化。沿着半导体衬底(11)的侧面，形成与焊盘电极(13)电连接的布线层(18)，和与焊盘电极(4、5)电连接的布线层(19)。

Description

半导体装置及其制造方法 
技术领域
本发明涉及一种半导体装置，特别是涉及封装型半导体装置及其制造方法。 
背景技术
迄今，往往通过在电路衬底上组装多个半导体芯片将各个半导体芯片彼此电连接起来，或者即使没有电连接也使多个半导体芯片互相协同运行，作为整体实现一种装置。 
例如，现有的光耦合器(Photo coupler)，如图15所示，作为第一半导体芯片具有发光元件100，作为第二半导体芯片备有光敏元件101。发光元件100和光敏元件101通过焊线102与引线103电连接。并且，发光元件100和光敏元件101用透明树脂层104加以密封，再以遮光的模制树脂105进行密封。另外，发光元件100与光敏元件101相互没有电连接。 
这样的一种光耦合器，采用将所输入的电信号用发光元件100转换为光信号，并以该光使光敏元件101导通的办法进行信号传输。 
与本发明相关的技术，例如下面的专利文献上已经刊载。 
专利文献1：日本特开2001-94142号公报 
发明内容
不过，近年来一直要求半导体装置的更加小型化和薄型化。因此本发明的目的在于提供一种可靠性高，能够实现更小型装置的半导体装置及其制造方法。 
本发明就是鉴于上述问题而完成发明，其主要特征正如下面陈述。也就是，本发明的半导体装置具备：在其表面上形成了第一器件元件的第一衬底和在其表面上形成了第二器件元件的第二衬底，其特征在于所述第一衬底的形成有第一器件元件的表面侧和所述第二衬底的形成有第二器件元件的表面侧面对面，通过粘接层进行胶合。 
并且，本发明的半导体装置的制造方法，其特征在于具备： 
准备在其表面上形成了第一器件元件的第一衬底和在其表面上形成了第二器件元件的第二衬底，使所述第一衬底的形成有第一器件元件的表面侧和所述第二衬底的形成有第二器件元件的表面侧面对面，通过粘接层使两者胶合的工序；以及沿着规定的切割线切削所述第一和所述第二衬底，分割为各自半导体芯片的工序。 
本发明的半导体装置具备在表面上形成了第一器件元件的第一衬底和在表面上形成了第二器件元件的第二衬底，使两者的表面侧面对面予以胶合。因此，可以从分割成一个个半导体装置以前的晶片状态的时刻出发，使现有分离为两个半导体芯片的结构一体化，就能够实现更薄、更小型的半导体装置。 
并且，倘若采用本发明的制造方法，因为分别各自完成现有的两个芯片，而后经过了组装作业这样的结构一体化加以完成，省去了后面的组装作业等的工序，能够提高半导体装置的操作性。 
附图说明
图1是说明本发明第一实施方式的半导体装置及其制造方法的剖面图； 
图2是说明本发明第一实施方式的半导体装置及其制造方法的剖面图； 
图3(A)、(B)是说明本发明第一实施方式的半导体装置及其制造方法的剖面图； 
图4是说明本发明第一实施方式的半导体装置及其制造方法的平面图； 
图5(A)、(B)是说明本发明第一实施方式的半导体装置及其制造方法的剖面图； 
图6(A)、(B)是说明本发明第一实施方式的半导体装置及其制造方法的平面图； 
图7(A)、(B)是说明本发明第一实施方式的半导体装置及其制造方法的剖面图； 
图8(A)、(B)是说明本发明第一实施方式的半导体装置及其制造方法的剖面图； 
图9(A)、(B)是说明本发明第一实施方式的半导体装置及其制造方法的剖面图； 
图10(A)、(B)是说明本发明第一实施方式的半导体装置及其制造方法的剖面图； 
图11(A)、(B)是说明本发明第一实施方式的半导体装置及其制造方法的剖面图； 
图12是说明本发明第一实施方式的半导体装置及其制造方法的平面图； 
图13(A)、(B)是说明本发明第二实施方式的半导体装置及其制造方法的剖面图； 
图14(A)、(B)是说明本发明第三实施方式的半导体装置及其制造方法的剖面图； 
图15是说明现有的半导体装置的剖面图。 
附图标记说明 
1、半导体衬底 
2、N型半导体层 
3、P型半导体层 
4、焊盘电极 
5、焊盘电极 
10、器件元件 
11、半导体衬底 
12、第一绝缘膜 
13、焊盘电极 
14、钝化膜 
15、粘接层 
16、开口部 
17、第二绝缘膜 
18、布线层 
19、布线层 
20、切口 
21、保护层 
22、导电端子 
30、半导体装置 
40、半导体装置 
41、保护层 
42、电极连接层 
43、导电端子 
50、半导体装置 
51、器件元件 
52、焊盘电极 
53、半导体衬底 
54、器件元件 
55、焊盘电极 
56、半导体衬底 
57、第一贯通孔 
58、第二贯通孔 
59、贯通电极 
60、布线层 
61、导电端子 
62、阻挡金属层 
63、保护层 
100、发光元件 
101、光敏元件 
102、焊线 
103、引线 
104、透明树脂层 
105、模制树脂 
DL、切割线 
具体实施方式
接着，边参照附图边说明本发明的第一实施方式。第一实施方式把本发明应用于光耦合器的构造及其制造方法中。图1到图12分别是按制造工序，顺序表示的剖面图或平面图。 
首先，形成光耦合器的发光元件部分。本实施方式中，在半导体衬底上形成发光二极管(LED)。如图1所示，准备例如由砷化镓(G aAs)和氮化镓(GaN)等构成的N型半导体衬底1。半导体衬底1的厚度，例如约为300μm。另外，本实施方式的半导体衬底1也具有支撑半导体衬底11的功能。半导体衬底1的材料，根据设定目标的发光颜色可适当变更。接着，在半导体衬底1的表面上，用外延晶体生长法，顺序形成N型半导体层2和P型半导体层3。由此形成的PN结区域就是发光区域。另外，添加到半导体衬底1和N型半导体层2内的N型杂质，例如为硫磺(S)、硒(Se)和碲(Te)等。并且，添加到P型半导体层3内的P型杂质，例如为锌(Zn)。 
接着，例如用干蚀法有选择地除去P型半导体层3的一部分，如图1所示，露出N型半导体层2的一部分。接着，在该露出了的N型半导体层2和P型半导体层3上分别形成焊盘电极4(阴极电极)、焊盘电极5(阳极电极)。焊盘电极4、5，例如用溅射法等的薄膜形成技术形成铝(Al)、铜(Cu)等的金属层，而后以抗蚀剂层(未图示)为掩模，通过有选择地蚀刻该金属层而形成。 
接着，根据需要，也可以例如用CVD法形成覆盖整个半导体衬底1的绝缘膜，用光刻技术除去焊盘电极4、5上的绝缘膜。即，以绝缘膜覆盖N型半导体层2和P型半导体层3的表面也行，即使露出来也行。本实施方式，作为没有这一绝缘膜形成工序的情况继续说明。 
形成在表面上形成了作为发光元件的LED和电连接该LED的焊盘电极4、5的半导体衬底1。还有，上面的说明只是发光元件制造方法的一个实例，并且随所要求的特性(例如，发光颜色)制造工艺也不同。并且，所谓发光元件，只要是能发出光的元件都行，也可以是激光二极管。 
接着，形成光耦合器的光敏元件部分。如图2所示，准备在表面上形成了器件元件10(例如，光电二极管元件)的、由硅(Si)等构成的半导体衬底11。半导体衬底11的厚度例如约为300μm～700μm。接着，在半导体衬底11的表面上形成膜厚例如约2μm的第一绝缘膜12(例如，用热氧化法、CVD法等形成的氧化硅膜)。 
采用溅射法、镀敷法和其它成膜方法，形成铝(Al)、铝合金、铜(Cu)等的金属层，以后有选择地蚀刻该金属层，给第一绝缘膜12上形成膜厚例如1μm的焊盘电极13。焊盘电极13是通过器件元件 10和其外围元件与未图示的布线电连接的外部连接用电极。另外，图2中器件元件10的两侧都配置有焊盘电极13，但不限定该位置，也可以配置在器件元件10上。并且，也可以包围最后完成的半导体装置的外周来配置焊盘电极13。 
接着，在半导体衬底11的表面上形成覆盖焊盘电极13的一部分或者全部的钝化膜14(例如，用CVD法形成的氮化硅膜)。图2中，形成钝化膜14使其覆盖一部分焊盘电极13上。这样，就形成半导体衬底11，其表面上形成了作为光敏元件的器件元件10和与该器件元件10电连接的焊盘电极13。 
接着，如图3(A)、(B)所示，通过环氧树脂、聚酰亚胺(例如，感光性聚酰亚胺)、抗蚀剂、丙烯等的粘接层15，使半导体衬底11的表面侧(元件面一侧)与半导体衬底1的表面侧(元件面一侧)胶合。粘接层15的厚度约为几μm～几十μm。因此，半导体衬底1上的元件(发光元件)与半导体衬底11上的元件(器件元件10)相接近。第一实施方式的粘接层15是透明的，应具有可透过上述发光元件发出的光的特性。还有，根据半导体装置的用途，粘接层15不一定需要透明。 
胶合半导体衬底1和半导体衬底11，如图4所示，而不要让焊盘电极4、5与焊盘电极13重叠。图4是表示胶合面一部分的平面图，图3(A)是相当于沿图4的X-X线的剖面图，图3(B)是相当于沿Y-Y线的剖面图。此后，与图3同样，分别利用剖面图进行说明。 
接着，对半导体衬底11的背面，使用背面磨削装置(研磨机)进行背面研磨，把半导体衬底11的厚度减薄到规定的厚度(例如约100μm)。背面研磨后的半导体衬底11减薄时，在制造工序中的搬运等中就存在由于强度降低而发生弯曲和破损的危险。因此，半导体衬底1的厚度要比背面研磨后的半导体衬底11更厚是所希望的。换句话说，没有形成后述的开口部16和布线层18、19的一侧衬底厚度比形成了开口部和布线层的一侧衬底厚度厚是理想的。该磨削工序也可以是蚀刻处理，也可以并用研磨与蚀刻处理。根据最后产品的用途、规格、准备的半导体衬底11的最初厚度，有时也不需要进行该磨削工序。并且，也可以根据需要对半导体衬底1的背面进行同样的磨削工序。 
进行该磨削工序时，有时磨削面变得粗糙了，所以磨削工序后作为用以获得平滑面的工序，也可以进行例如湿蚀法处理。 
接着，如图5(A)、(B)所示，从半导体衬底11的背面侧开始，有选择地蚀刻半导体衬底11中与焊盘电极4、5、13对应的规定区域，并露出第一绝缘膜12一部分。下面，设这个露出部分为开口部16。 
参照图6(A)、(B)说明该半导体衬底11的选择性蚀刻。图6(A)、(B)是从半导体衬底11一侧来看晶片状态的一部分结构的示意图，图5(A)是沿图6(A)、(B)的X-X线的剖面图，图5(B)是沿Y-Y线的剖面图。 
如图6(A)所示，也可以把半导体衬底11蚀刻成为比半导体衬底1的宽度狭，大体呈长方形的形状。并且，如图6(B)所示，也可以通过只蚀刻形成了焊盘电极4、5、13的区域，构成半导体衬底11的外周缘呈现凹凸状的区域。后者的方法，半导体衬底11与半导体衬底1的重叠面积较大，直到半导体衬底1的外周缘附近都留下半导体衬底11。因此，从提高半导体衬底11与半导体衬底1的粘接强度的观点来看，后者的结构更为可取。倘若采用后者的结构，可以防止由于半导体衬底1与半导体衬底11的热膨胀系数差别而引起的半导体衬底1与半导体衬底11的弯曲，所以能够防止半导体装置的破裂和剥离。另外，也可以将半导体衬底11设计成与图6(A)、(B)所示的平面形状不同的形状。 
而且，本实施方式中，倾斜地蚀刻侧壁，以便如图5(A)、(B)所示，半导体衬底11的横幅越到表面侧越宽，但是也可以蚀刻侧壁使其相对半导体衬底1的主面成垂直。 
接着，如图7(A)、(B)所示，在开口部16内和半导体衬底11的背面上形成第二绝缘膜17。该第二绝缘膜17是，例如用等离子CVD法形成的氧化硅膜、氮化硅膜等的绝缘膜。 
接着，如图8(A)、(B)所示，把未图示的抗蚀剂层作为掩模，有选择地蚀刻第一绝缘膜12和第二绝缘膜17。通过这次蚀刻，除去从焊盘电极4、5、13直到切割线DL的区域形成的第一绝缘膜12和第二绝缘膜17，使开口部16的底部露出焊盘电极13的至少一部分。 
接着，如图9(A)、(B)所示，把未图示的抗蚀剂层作为掩模，顺序地蚀刻开口部16底部的钝化膜14和粘接层15的一部分。通过该选择性蚀刻，除去开口部16底部的一部分钝化膜14和粘接层15，使焊盘电极4、5的至少一部分露出来。这样，半导体衬底1侧的焊盘电极4、5和半导体衬底11侧的焊盘电极13都露出来。 
用溅射法或电镀法、以及其它成膜方法，形成例如膜厚1μm作为布线层18、19的铝(Al)和铜(Cu)等的导电层。然后，以未图示的抗蚀剂层为掩模，选择地蚀刻该导电层。通过该蚀刻，如图10(A)、(B)所示，导电层就变成了隔着第二绝缘膜17沿着半导体衬底11的侧面形成的布线层18、19。如图10(A)所示，布线层18与焊盘电极13的至少一部分连接，并且在半导体衬底11的一部分背面上一直延伸。如图10B所示，布线层19与焊盘电极4、5的至少一部分连接，并且在半导体衬底11的一部分背面上一直延伸。 
接着，用切割刀或蚀刻法，从半导体衬底11侧除去粘接层15和半导体衬底1的一部分而形成切口20。切口20的剖面形状，只要切口20能到达半导体衬底1，就无须限定于如图10所示的V字形状，就是椭圆形状和大致长方形等也都无妨。 
接着，形成覆盖布线层18、19的电极连接层(图未示)。之所以形成电极连接层，是因为由铝等构成的布线层18、19和由后述的焊锡构成的导电端子22难以接合的缘故，以及保护导电端子22的材料流入到布线层18、19的缘故。电极连接层，可以例如以抗蚀剂层为掩模，顺序溅射镍(Ni)层和金(Au)层的金属层，然后采用除去抗蚀剂层的剥离法、电镀法来形成。 
接着，如图11(A)、(B)所示，例如按10μm的厚度，在后述的导电端子22的形成区域形成具有开口的保护层21。保护层21的形成，例如可以如下那样进行。首先，采用涂敷、涂覆法，全面涂敷聚酰亚胺类树脂、抗焊剂等有机类材料，再施行热处理(前烘)。接着，对所涂敷的有机系材料进行曝光、显影，形成露出规定区域的开口，而后对其施加热处理(后烘)。因而，得到导电端子22的形成区域具有开口的保护层21。本实施方式中，为了形成切口20，使用保护层21覆盖半导体衬底1的一部分侧面。也就是，用保护层21完全覆盖粘接层 15的侧面。因此，限制了粘接层15与大气接触，同时也能防止腐蚀物质(例如水分)向器件元件10和粘接层15的浸入。 
接着，在保护层21的开口处露出的电极连接层(未图示)上用网板印刷导电材料(例如，焊锡)，用热处理使该导电材料反流。这样，如图11(A)所示，在半导体衬底11的背面上通过布线层18、19，形成与焊盘电极4、5、13电连接的导电端子22。导电端子22的形成方法并不限定于上述方法，也可以利用电解电镀法、分配器在规定区域上涂敷焊锡的所谓分配法(涂敷法)等形成。并且，导电端子22也可以用金、铜、镍作为材料，而且并非特别地限定于这些材料。也可以在形成了保护层21以后进行电极连接层(未图示)的形成。 
接着，沿着切割线DL切断，分割成一个个半导体装置30。作为分割成一个个半导体装置30的方法，有切割法、蚀刻法、激光切断法等。图12是从半导体装置30的背侧(半导体衬底11的一侧)来看的示意平面图。还有，图11(A)、(B)的半导体装置30对应沿图12的X-X线、Y-Y线的剖面图。 
通过上面的工序，在半导体衬底1与半导体衬底11的胶合面上完成具备发光元件(LED)和光敏元件(器件元件10)两者的芯片尺寸封装型的光耦合器。该光耦合器通过导电端子22装配在印刷电路板等上。 
本实施方式，发光元件和光敏元件不像现有的构造(参照图15)那样分离为各自芯片，而是在分割成一个个半导体装置以前，即从晶片状态时开始，作为一个芯片通过粘接层15成为一体化的结构。因此，与现有结构比较，能够实现半导体装置的小型化。 
现有技术的两个芯片是分别完成的，然后在经过组装作业后实现一体化，可是若采用本实施方式，在分割成各自半导体装置的时刻已经一体化完成。因此，能够简化后期组装等作业，提高半导体装置的操作性。 
接着，说明本发明的第二实施方式。图13是第二实施方式的半导体装置剖面图。另外，第二实施方式也与第一实施方式同样，用两幅剖面图进行说明，关于和上述第一实施方式同样的结构则以相同符号表示，并省略其说明。 
图13(A)、(B)所示的第二实施方式的半导体装置40，是在 对应焊盘电极4、5、13的位置形成开口，并形成覆盖半导体衬底11的侧面和背面上的保护层41。而且，在保护层41开口位置的焊盘电极4、5、13上形成电极连接层42。电极连接层42是顺序层叠了例如镍(Ni)层和金(Au)层的层，并用抗蚀剂层作为掩模按顺序溅射这两种金属，然后通过除去抗蚀剂的剥离法、或电镀法形成。并且，在焊盘电极4、5、13上，通过电极连接层42形成由焊锡等构成的导电端子43。这样，不在半导体衬底11的侧面和背面形成布线层(第一实施方式的布线层18、19)，也能形成与半导体衬底11的侧壁相邻的导电端子43。 
若采用第二实施方式，就不需要形成如第一实施方式的半导体装置(图11(A)、(B))所示那样的半导体衬底11的布线层18、19以及第二绝缘膜17的工序。因而，除获得第一实施方式的效果外，还可以简化制造工序，降低制造成本。而且，第二实施方式，由于不是在半导体衬底11的背面上而是在与半导体衬底11侧壁的外侧相邻地形成导电端子43，能比第一实施方式的半导体装置做得薄。 
接着，说明本发明的第三实施方式。图14(A)、(B)是第三实施方式的半导体装置剖面图。另外，本实施方式也与第一和第二实施方式同样，用两幅剖面图进行说明，关于与上述第一实施方式同样的结构都用相同标符号表示，并省略其说明。 
图14(A)、(B)所示的第三实施方式的半导体装置50具有：表面上形成了器件元件51及与其电连接的焊盘电极52的半导体衬底53(第一衬底)，和表面上形成了器件元件54及与其电连接的焊盘电极55的半导体衬底56(第二衬底)，彼此的表面侧通过粘接层15进行胶合。 
并且，半导体衬底56具有：从其背面侧(非元件面侧)贯通到表面并到达焊盘电极55的第一贯通孔57，和从其背面侧贯通半导体衬底56和粘接层15到达焊盘电极52的第二贯通孔58。在第一和第二贯通孔57、58内形成由铝、铜等构成的贯通电极59，半导体衬底56的背面上形成与贯通电极59电连接的布线层60及球状的导电端子61。第二绝缘膜17和贯通电极59及布线层60之间，例如形成由钛(Ti)层、氮化钛(TiN)层或氮化钽(TaN)层等的金属构成的阻挡金属层62。 
这种所谓的贯通电极型半导体装置，例如可通过下面的制造工艺进行制造。首先，准备形成了器件元件51及焊盘电极52的半导体衬底53和形成了器件元件54及焊盘电极55的半导体衬底56。接着，通过粘接层15使半导体衬底53与半导体衬底56的两个表面胶合。这时，与图4所示的同样，胶合焊盘电极52和焊盘电极55而使其不重叠。 
接着，在对应焊盘电极55的位置形成贯通半导体衬底56的第一贯通孔57，并露出焊盘电极55的一部分。又在对应焊盘电极52的位置形成贯通半导体衬底56和粘接层15的一部分的第二贯通孔58，并露出焊盘电极52的一部分。接着，形成覆盖该第一和第二贯通孔57、58的侧壁内和半导体衬底56背面的第二绝缘膜17。除去第一和第二贯通孔57、58底部的第二绝缘膜17，再次露出焊盘电极52、55，然后在第一和第二贯通孔57、58内形成阻挡金属层62。接着，在第一和第二贯通孔57、58内用例如电解电镀法形成贯通电极59及与其电连接的布线层60。布线层60也可以是连接焊盘电极52与焊盘电极55的布线。以后，布线层60上形成电极连接层(例如，由镍层和金层构成的叠层)，并形成由具有规定开口部的焊料抗蚀剂等构成的保护层63。接着，在保护层63的开口部内露出的电极连接层上形成球状导电端子61。然后，切割成一个个半导体装置50。上述的一连串工序是贯通电极型半导体装置制造工序的一个实施例。 
在第一和第二实施方式中，其结构是从沿着半导体衬底11的侧面的布线层18、19(图11(A)、(B))或与半导体衬底11的侧壁相邻的这种导电端子43(图13)向焊盘电极4、5、13供应电源。与此相反，第三实施方式中，表示本发明也能适用于所谓的贯通型半导体装置。这样，焊盘电极4、5、13与外部电源的连接方法应适当改变。 
并且，在第一和第二实施方式中，说明了在半导体衬底1(第一衬底1)侧形成发光元件，在半导体衬底11(第二衬底)侧形成接收上述发光元件发出的光信号的光敏元件，并使两种元件作为光耦合器一体化的结构。与此相反，在第三实施方式中，表示本发明不限定于具备上述发光元件和光敏元件的光耦合器。也就是说，器件元件51和器件元件54也可以是各自具有同种功能的元件，也可以是各自具有不同功能的元件，而且不限定元件的种类。例如，也可以把器件元件51、54作为 DRAM等的存储元件，或把其中一方可作为存储元件而另一方作为控制该存储元件读写的驱动元件。 
在第一和第二实施方式中，两个衬底上分别形成的元件(发光元件和光敏元件)没有进行电连接。可是，通过用布线层连接焊盘电极52和焊盘电极55，也可以电连接器件元件51和器件元件54。而且，两个衬底上元件的电连接也可以用安装衬底侧的布线实现。 
这样，在第三实施方式，两个器件元件(51、54)没有作为各个芯片而分离，而是成为作为一个芯片一体化后的结构。因此，与现有结构比较，能够实现半导体装置的小型化。 
而且，因为不限定衬底上形成的器件元件的种类，即使现有的不能单片混装密封的器件，或者单片混装密封由于制造工艺方面原因而难以实现的器件，都可以用单片方式加以密封。例如，MEMS通常是高温处理条件下形成的，所以与CMOS工艺等相容性不佳。所谓MEMS，就是把机械要素零件、传感器、调节器、电子电路等都集成在半导体衬底上的器件。因此，单片内混装MEMS和其它元件(例如，MEMS用的驱动元件)形成的器件就难以用现有的制造工艺。然而，和上述的实施方式表示的相同，通过在一块衬底上形成MEMS，在另一块衬底上形成该MEMS的驱动元件，就能够用单片形成所希望的MEMS装置。 
现有技术的两个芯片在分割为一个个半导体装置的时刻，都已分别各自完成，由于经过了其后组装作业的那样结构一体化完成，所以能够简化以后的组装作业等等。 
并且，上述的所有实施方式，都用两个衬底密封保护器件元件，因而提高了半导体装置的可靠性。 
当然，本发明不限定于上述的本实施方式，在不脱离其宗旨的范围内可以变更。例如，上述的本实施方式中，虽然采用了半导体衬底(半导体衬底1、11、53、56)，但是不用半导体而是使用由玻璃和石英这样的绝缘性材料制成的衬底也行。根据装置的用途，该衬底是透明的，也可以具有透光的性质。而且，衬底上所形成的器件元件，如上述那样，也可以是MEMS(Micro  Electro  Mechanical  Systems)元件那样的机械式器件。 
上述的本实施方式中，只在任意一个衬底侧形成了供应电压用的布线层和导电端子。若采用第一实施方式，则在半导体衬底11侧形成开口部16，然后形成布线层18、19和导电端子22。不过，本发明不限定于此，因此，根据需要，也可以在相反侧的衬底上形成布线层和导电端子，也可以在两者的衬底侧都形成布线层和导电端子。例如，也可以在发光元件侧的衬底(半导体衬底1)上形成同样的开口部、布线层和导电端子。 
并且，上述的实施方式中，虽然胶合两个衬底上形成的焊盘电极(若是第一实施方式，则是焊盘电极4、13)而相互不重叠，但是即使双方的焊盘电极重叠，通过分别对形成了焊盘电极侧的衬底形成开口部、布线层和导电端子，也可以对各个焊盘电极双向供电。这样，可以适当改变给元件供电的方式。 
并且，上面的实施方式，虽然说明了具有球状导电端子(22、43、61)的BGA型半导体装置，但是本发明也可以应用于LGA(Land Grid Array)型半导体装置。本发明作为小型密封的技术，可以广泛适用各式各样的器件元件。 

Claims (16)

1.一种半导体装置，其特征在于，具备：
在其表面上形成有第一器件元件的第一衬底，以及
在其表面上形成有第二器件元件的第二衬底，
所述第一衬底的、形成有所述第一器件元件的表面侧和所述第二衬底的、形成有所述第二器件元件的表面侧面对面，通过粘接层胶合。
2.根据权利要求1所述的半导体装置，其特征在于，具备：
在所述第一衬底的表面上与所述第一器件元件电连接的第一焊盘电极，以及
在所述第二衬底的表面上与所述第二器件元件电连接的第二焊盘电极。
3.根据权利要求2所述的半导体装置，其特征在于，相互不重叠地胶合所述第一焊盘电极和所述第二焊盘电极。
4.根据权利要求2或权利要求3所述的半导体装置，其特征在于，具备与所述第一和第二焊盘电极电连接，并向所述第一和所述第二衬底的厚度方向突出的导电端子。
5.根据权利要求2或权利要求3所述的半导体装置，其特征在于，具备与所述第一和第二焊盘电极电连接，并沿所述第二衬底的侧面形成的布线层。
6.根据权利要求5所述的半导体装置，其特征在于，所述布线层在所述第二衬底的背面上延伸。
7.根据权利要求2或权利要求3所述的半导体装置，其特征在于，具备贯通所述第二衬底的贯通孔，通过在所述贯通孔内形成的导电材料，将所述第一焊盘电极和所述第二焊盘电极与外部电源电连接。
8.根据权利要求2或权利要求3所述的半导体装置，其特征在于，从所述第二衬底的表面直到所述第一焊盘电极的区域除去所述粘接层，通过在该粘接层的除去区域所形成的导电材料，电连接所述第一焊盘电极和外部电源。
9.根据权利要求1到权利要求3的任一项所述的半导体装置，其特征在于，所述第一器件元件包含发光元件，所述第二器件元件包含接收所述发光元件发出的光的光敏元件。
10.根据权利要求1到权利要求3的任一项所述的半导体装置，其特征在于，所述第一器件元件或所述第二器件元件包含MEMS元件。
11.一种半导体装置的制造方法，其特征在于具备：
准备在其表面上形成有第一器件元件的第一衬底和在其表面上形成有第二器件元件的第二衬底，使所述第一衬底的、形成有所述第一器件元件的表面侧和所述第二衬底的、形成有所述第二器件元件的表面侧面对面，通过粘接层胶合两者的工序；
沿着规定的切割线切削所述第一衬底和所述第二衬底，分割为各自半导体芯片的工序。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，
具备在所述第一衬底的表面上与所述第一器件元件电连接的第一焊盘电极，
具备在所述第二衬底的表面上与所述第二器件元件电连接的第二焊盘电极。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，在胶合所述第一衬底和第二衬底的工序中，所述第一焊盘电极和所述第二焊盘电极相互不重叠地进行胶合。
14.根据权利要求12或权利要求13所述的半导体装置的制造方法，其特征在于具有：
从所述第二衬底的背面侧除去所述第二衬底的一部分，露出所述第二焊盘电极的至少一部分的工序；
从所述第二衬底的背面侧除去所述粘接层的一部分，露出所述第一焊盘电极的至少一部分的工序。
15.根据权利要14所述的半导体装置的制造方法，其特征在于具有：沿所述衬底的侧面，形成分别与所述露出的第一和第二焊盘电极电连接的布线层的工序。
16.根据权利要14所述的半导体装置的制造方法，其特征在于具备：形成分别与所述露出的第一和第二焊盘电极电连接且向所述第一及所述第二衬底的厚度方向突出的导电端子的工序。
CN2007101857799A 2006-12-27 2007-12-27 半导体装置及其制造方法 Expired - Fee Related CN101276807B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP352250/06 2006-12-27
JP2006352250A JP2008166381A (ja) 2006-12-27 2006-12-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101276807A CN101276807A (zh) 2008-10-01
CN101276807B true CN101276807B (zh) 2011-03-16

Family

ID=39582549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101857799A Expired - Fee Related CN101276807B (zh) 2006-12-27 2007-12-27 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US7847299B2 (zh)
JP (1) JP2008166381A (zh)
CN (1) CN101276807B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009004725A1 (de) * 2009-01-15 2010-07-29 Austriamicrosystems Ag Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
KR101571353B1 (ko) 2009-02-16 2015-11-24 삼성전자 주식회사 이미지 센서 및 그의 제조 방법
US8426938B2 (en) 2009-02-16 2013-04-23 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
JP5029727B2 (ja) * 2010-06-01 2012-09-19 オムロン株式会社 半導体装置及びマイクロフォン
JP5656501B2 (ja) * 2010-08-06 2015-01-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP5577965B2 (ja) * 2010-09-02 2014-08-27 ソニー株式会社 半導体装置、および、その製造方法、電子機器
US20120313190A1 (en) * 2011-06-09 2012-12-13 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Packaged device including interposer for increased adhesive thickness and method of attaching die to substrate
JP2015050281A (ja) 2013-08-30 2015-03-16 株式会社東芝 光結合装置
CN105720136B (zh) * 2014-12-02 2019-04-05 无锡极目科技有限公司 在复合玻璃基板上制造视频显示板用多色led的方法
CN112802759B (zh) * 2021-01-05 2022-03-25 上海多知互联网科技有限公司 一种半导体芯片及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1508883A (zh) * 2002-12-19 2004-06-30 ���µ�����ҵ��ʽ���� 半导体器件及保持电路
CN1812088A (zh) * 2004-12-16 2006-08-02 松下电器产业株式会社 多层构造半导体微型组件及制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748849B1 (fr) * 1996-05-20 1998-06-19 Commissariat Energie Atomique Systeme de composants a hybrider et procede d'hybridation autorisant des dilatations thermiques
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP2001094142A (ja) 1999-09-24 2001-04-06 Yokogawa Electric Corp フォトカプラ
WO2002084631A1 (fr) * 2001-04-11 2002-10-24 Sony Corporation Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image
JP4562371B2 (ja) * 2002-10-30 2010-10-13 三洋電機株式会社 半導体装置の製造方法
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
KR101134168B1 (ko) * 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
JP4743631B2 (ja) * 2006-10-23 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1508883A (zh) * 2002-12-19 2004-06-30 ���µ�����ҵ��ʽ���� 半导体器件及保持电路
CN1812088A (zh) * 2004-12-16 2006-08-02 松下电器产业株式会社 多层构造半导体微型组件及制造方法

Also Published As

Publication number Publication date
US20080157098A1 (en) 2008-07-03
CN101276807A (zh) 2008-10-01
US7847299B2 (en) 2010-12-07
JP2008166381A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
CN101276807B (zh) 半导体装置及其制造方法
US8188497B2 (en) Semiconductor device and method of manufacturing the same
US7855425B2 (en) Semiconductor device and method of manufacturing the same
US8791548B2 (en) Optoelectronic semiconductor chip, optoelectronic component and a method for producing an optoelectronic component
KR100647760B1 (ko) 반도체 장치 및 그 제조 방법
US7736945B2 (en) LED assembly having maximum metal support for laser lift-off of growth substrate
JP5112049B2 (ja) サブマウントを置かないフリップチップ発光ダイオード素子
US8502393B2 (en) Chip package and method for forming the same
US8350276B2 (en) Alternating current light emitting device
US8766408B2 (en) Semiconductor device and manufacturing method thereof
US20100001305A1 (en) Semiconductor devices and fabrication methods thereof
CN100546021C (zh) 半导体装置及其制造方法
CN101681964A (zh) 用于制造光电子器件的方法以及光电子器件
JP4958273B2 (ja) 発光装置及びその製造方法
CN105006457A (zh) 用于制造具有金属化层的半导体器件的方法
US10546987B2 (en) Method for producing a component, and a component
CN108183155B (zh) 半导体发光器件
JP2001044498A (ja) 窒化物半導体発光素子
CN100501986C (zh) 半导体装置及其制造方法
CN104037305B (zh) 一种低热阻的晶圆级led封装方法及其封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110316

Termination date: 20211227