CN1495848A - 制造晶体半导体材料的方法和制作半导体器件的方法 - Google Patents

制造晶体半导体材料的方法和制作半导体器件的方法 Download PDF

Info

Publication number
CN1495848A
CN1495848A CNA031255639A CN03125563A CN1495848A CN 1495848 A CN1495848 A CN 1495848A CN A031255639 A CNA031255639 A CN A031255639A CN 03125563 A CN03125563 A CN 03125563A CN 1495848 A CN1495848 A CN 1495848A
Authority
CN
China
Prior art keywords
crystal
manufacturing
temperature
crystalline material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031255639A
Other languages
English (en)
Other versions
CN1249779C (zh
Inventor
德拉姆・P・戈塞恩
德拉姆·P·戈塞恩
夫
町田晓夫
志
中野一志
藤野敏夫
一
佐藤淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1495848A publication Critical patent/CN1495848A/zh
Application granted granted Critical
Publication of CN1249779C publication Critical patent/CN1249779C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/34—Single-crystal growth by zone-melting; Refining by zone-melting characterised by the seed, e.g. by its crystallographic orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明涉及一种制造晶体半导体材料的方法和制作半导体器件的方法。使用从XeCl准分子激光器发出的脉冲激光束(能量束)同样地照射非晶体膜150次，以在部分熔化关于衬底的垂直方向具有{100}取向的晶粒和熔化非晶膜或者具有非{100}取向的晶粒的温度下，加热非晶膜。具有{100}取向的硅晶体新出现在氧化硅膜和液相硅之间，并且彼此随机结合在一起，以新形成具有{100}取向的晶粒。重复这样的晶粒形成步骤，形成具有关于衬底的垂直方向优先在{100}方向上生长的晶粒并因此具有清晰的正方形晶粒边界的晶体膜。

Description

制造晶体半导体材料的方法和制作半导体器件的方法
技术领域
本发明涉及一种通过加热非晶半导体材料或多晶半导体材料以使材料结晶来制造晶体半导体材料的方法，还涉及一种使用这种晶体半导体材料来制造半导体器件的方法。
背景技术
近些年来，例如用于太阳能电池(包含以阵列形式形成于衬底上的半导体器件)和用于液晶显示单元(包含诸如像素驱动晶体管的半导体器件)的半导体器件受到积极研究和开发。此外，近些年来，为了实现高度集成且多功能的半导体器件，一种包括堆叠在衬底上的半导体器件的三维集成电路已经受到积极研究和开发。
玻璃材料比如人工石英或者塑料材料作为一种用于这些半导体器件的衬底材料已经引起了注意，因为玻璃材料或塑料材料不贵并且容易被制成大尺寸的衬底。总的来说，当半导体薄膜被沉积在由这样的非晶体绝缘材料制成的衬底上时，由于非晶体绝缘材料不具有长程有序，所以沉积的半导体薄膜具有非晶或者多晶结构。
例如，对于用作液晶显示单元中的像素驱动晶体管的薄膜晶体管(TFT)，操作区域(沟道区域)通过形成于上述衬底上的多晶硅(Si)膜形成。然而，使用多晶硅膜形成操作区域具有多晶硅膜的结晶度差的缺陷，因为在膜的精细结构中晶粒边界随机出现，并且晶粒具有不同的晶面取向。另外一个缺陷是，随着多晶硅膜中晶粒的颗粒尺寸变得大到与TFT的沟道长度相接近，TFT的特性变得不一致起来。这样，使用多晶硅膜的半导体器件例如TFT与使用单晶硅膜的半导体器件相比特性方面很差。
从这点来说，一种形成于由玻璃材料制成的衬底上的硅膜的单晶化技术被提了出来。例如，进行了一种尝试，在由氧化硅制成的衬底上通过使用ZMR(区域溶化再结晶)技术形成单晶硅膜(参见H.A.Atwater等人的在Appl.Phys.Lett.41(1982)747的文章，或者K.Egami等人的在Appl.Phys.Lett.44(1984)962的文章)。进行的另外一种尝试是，在由石英或者玻璃制成的衬底上形成具有很大面积的硅膜(参见A.Hara等人的在AMLCDTechnical Digest p.227，Tokyo 2002中的文章)。
使用ZMR技术可以制成大面积的硅膜，但是在控制晶粒的取向和晶粒的边界上存在困难。相应地，通过ZMR技术形成的硅膜包括随机出现的晶粒边界，并且因此难以应用到半导体器件的三维集成中，该集成需要半导体器件的高度均衡。ZMR技术的另外一个问题是，由于ZMR技术是需要大的热负荷例如约1450℃的高温工艺，所以这样的ZMR技术不能使用在作为衬底材料所希望的塑料材料上。考虑到塑料材料的抗热性，在约200℃或以下进行的低温处理才会令人满意。
近些年来，一种硅膜生产方法被提了出来，该方法通过使用波长为532纳米的第二谐波铷激光(Nd∶YVO4激光)进行激光照射，使得在由氮化硅制成的缓冲层上的晶粒沿着{111}方向生长(参加M.Nerding等人在ThinSolid Films 383(2001)110中的文章)。然而，这种方法的不方便之处是，由于在先进MOS晶体管中具有晶粒沿着{100}方向生长的硅膜已经被使用在半导体器件中，所以晶粒沿着{111}方向生长的硅膜就不能被应用在制作上述MOS晶体管的过程中。另外，晶粒沿着{100}方向生长的硅膜被使用在上述半导体器件中的原因是，具有{100}取向的硅晶粒与其他非{100}晶面取向的硅晶粒相比，界面密度更低，因此适宜于形成对界面特性敏感的晶体管。
如上所述，根据现有技术，难以控制形成于由玻璃材料或塑料材料制成的衬底上的晶体膜的晶粒边界，难以控制晶粒的晶面取向至相对于衬底垂直方向的特定晶面方向(例如硅膜的{100}方向)，且难以控制在衬底平面方向的晶粒的晶面取向，从而不能使半导体器件的质量一致，且不能充分提高其性能。
发明内容
本发明的目的是提供一种制造晶体半导体材料的方法，该方法能够在低温下在由玻璃材料或者塑料材料制成的衬底上形成具有良好结晶度的半导体材料，并且提供一种使用这种晶体半导体材料制造半导体器件的方法。
为了实现上述目标，根据本发明的第一方面，提供一种制作由很多半导体单晶颗粒组成的晶体半导体材料的方法，包含：第一步，在衬底上形成半导体非晶材料或者半导体多晶材料；第二步，在部分地熔化相对于衬底表面的垂直方向具有特定晶面取向的晶粒并熔化非晶材料或者具有不同于该特定晶面取向的晶面取向的晶粒的温度下，通过多次同样地(uniformly)对非晶材料或者多晶材料进行热处理来形成晶体材料。
根据本发明的第二方面，提供一种制作由许多半导体单晶颗粒组成的晶体半导体材料的方法，包括：第一步，在衬底上形成半导体非晶材料或者半导体多晶材料；第二步，在部分地熔化相对于衬底表面的垂直方向具有特定晶面取向的晶粒且熔化非晶材料或者具有不同于该特定晶面取向的晶面取向的晶粒的温度下，通过多次同样地对非晶材料或者多晶体材料进行热处理来形成第一晶体材料；以及第三步，通过对第一晶体材料进行多次热处理，以在第一晶体材料上选择性地形成具有高温区和温度低于高温区的低温区的温度分布，来形成一第二晶体材料，其中，低温区的温度被设置来部分地熔化具有该特定晶面取向的晶粒。
根据本发明的第三个方面，提供一种用由多个半导体单晶体颗粒组成的晶体半导体材料制造半导体器件的方法，包含：第一步，在衬底上形成半导体非晶材料或者半导体多晶材料；第二步，在部分地熔化相对于衬底表面的垂直方向具有特定晶面取向的晶粒并熔化非晶材料或者具有不同于该特定晶面取向的晶面取向的晶粒的温度下，通过多次同样地对非晶材料或者多晶材料进行热处理来形成晶体材料。
根据本发明的第四个方面，提供一种使用由多个半导体单晶体颗粒组成的晶体半导体材料制造半导体器件的方法，包括：第一步，在衬底上形成半导体非晶材料或者半导体多晶材料；第二步，在部分地熔化相对于衬底表面的垂直方向具有特定晶面取向的晶粒且熔化非晶材料或者具有不同于该特定晶面取向的晶面取向的晶粒的温度下，通过多次同样地对非晶材料或者多晶体材料进行热处理来形成第一晶体材料；以及第三步，通过对第一晶体材料进行多次热处理，以在第一晶体材料上选择性地形成具有高温区和温度低于高温区的低温区的温度分布，来形成一第二晶体材料，其中，低温区的温度被设置来部分地熔化具有该特定晶面取向的晶粒。
依照如第一方面所述的制造晶体半导体材料的方法和如第三方面所述的制造半导体器件的方法，由于非晶材料或者多晶材料在部分地熔化相对于衬底表面的垂直方向具有特定晶面取向的晶粒且熔化非晶材料或者具有不同于该特定晶面取向的晶面取向的晶粒的温度下得以多次同样地热处理，可以形成一晶体材料，其具有在相对于衬底的垂直方向的特定晶面取向上优先生长的晶粒，从而具有明锐的晶粒边界，并且因此改善了晶体材料的结晶度。
依照如第二方面所述的制造晶体半导体材料的方法和如第四方面所述的制造半导体器件的方法，在第二步骤中，在部分地熔化相对于衬底表面的垂直方向具有特定晶面取向的晶粒且熔化非晶材料或者具有不同于该特定晶面取向的晶面取向的晶粒的温度下，通过多次同样地对非晶材料或者多晶体材料进行热处理来形成第一晶体材料；以及在第三步中，通过对第一晶体材料进行多次热处理，以在第一晶体材料上选择性地形成具有高温区和温度低于高温区的低温区的温度分布，来形成一第二晶体材料，其中，低温区的温度被设置来部分地熔化具有该特定晶面取向的晶粒。其结果是，可以形成具有沿着相对于衬底的垂直方向的特定晶面方向优先生长和在衬底的平面方向上沿着被控制的晶面方向优先生长的晶粒的第二晶体材料，因此能在第二晶体材料中控制晶粒边界，并且改善第二晶体材料的结晶度。
附图说明
下面的详细描述和附图一起，使得本发明的这些和其他的目标、特征和优点变得更清楚，其中：
图1是典型的方块图，显示了通过本发明的一个实施例的方法制造的液晶显示单元的结构；
图2是显示本发明实施例中使用的例子的结构视图；
图3A到3C是描述第一热处理的截面图；
图4是显示图2所示的脉冲激光束的一个脉冲的示意形状的图表；
图5A是描述图3A到3C所示的热处理步骤的平面图，图5B是显示用于图3A到3C所示的热处理步骤的脉冲激光束的形状示意图表；
图6A是描述图3A到3C所示的热处理步骤的平面图，图6B是显示用于图3A到3C所示的热处理步骤的脉冲激光束的形状示意图表；
图7A是描述图3A到3C所示的热处理步骤的平面图，图7B是显示用于图3A到3C所示的热处理步骤的脉冲激光束的形状示意图；
图8是描述第二热处理的截面图；
图9是用于图8所示的第二热处理的衍射光栅的截面图；
图10是通过第二热处理形成的薄片的典型视图；
图11A到11E是描述第二热处理的典型视图；
图12A到12E是描述第二热处理的典型视图；
图13A是受第一热处理后的样品的SEM像片，图13B和13C是受第一热处理后的样品的EBSP像片；
图14是显示受第一热处理后的样品的晶体取向程度的图；
图15是显示受第一热处理后的样品的晶体取向程度的图；
图16是描述受第一热处理后的样品的晶体取向的示意图；
图17A到17C显示了受第一热处理后的样品的X光分析结果；
图18是受第二热处理后的样品的EBSP像片；以及
图19是受第二热处理后的样品的SEM像片。
具体实施方式
下面所述的本发明的优选实施例将参考附图一起描述。
在下面的实施例中，通过图1所述的液晶显示单元100代表的半导体器件单元的制造方法的例子进行描述。
液晶显示单元100在衬底上(没有显示)包括像素部分101和位于像素部分101外围的外围电路部分102。液晶层103和按矩阵排列的多个薄膜晶体管104形成于像素部分101之上。薄膜晶体管104适用于液晶层103的与各像素相应的驱动部分。外围电路部分102包括水平扫描部分(水平扫描电路或者信号电极驱动电路)106和垂直扫描部分(垂直扫描电路或者扫描电极驱动电路)107。水平扫描部分106具有视频信号端子105，并且适合与输入图像信号一起提供水平扫描信号。垂直扫描电极107适合向像素部分101提供垂直扫描信号。
在此液晶显示单元100中，图像信号通过视频信号端子105提供给水平扫描部分106，图像信号和水平扫描信号从水平扫描部分106提供给与像素部分101的每个像素相应的薄膜晶体管104；并且垂直扫描信号从垂直扫描部分107提供给与像素部分101的每个像素相应的薄膜晶体管104，由此液晶层103被交替(switchingly)控制，从而完成图像显示。
图2到12E是描述根据本发明的一个实施例的晶体半导体材料的制造方法的视图，其中：图2是示出包含非晶膜14的样品的结构的视图；图3A到3C是描述应用到如图2所示的样品中的第一热处理的视图；图4是一图，显示了用于第一热处理和之后的第二热处理的准分子激光束(excimer laserbeam)的一个脉冲；图5A到7B是图，描述了通过把非晶膜14进行第一热处理后形成的晶体膜16；图8图示了第二热处理；图9图示了用于第二热处理的衍射光栅(diffaction grating)；图10到12E典型地图示了通过把晶体膜16进行第二热处理后形成晶体膜17A或者17B的方法。另外，图5A、6A、7A每个都显示了样品的表面，并且图5B、6B、7B每个都显示了用于样品表面的照射的脉冲激光束的波形示意图。
在接下来的描述中，术语“具有{100}取向的硅晶体”意味着硅晶体优先沿着<100>方向取向。在附图中，具有{100}取向的硅晶体(或硅晶粒)通常用“Si(100)或(100)”来表示。
首先，如图2所示，制备了一由玻璃材料制成的绝缘衬底11。由氮化硅(SiNx：x是正数)制成的氮化硅膜12形成于衬底11上至50nm厚，由氧化硅(SiO2)制成的氧化硅膜13形成于氮化硅膜12之上至120nm厚。每个氮化硅膜12和氧化硅膜13都通过CVD(化学气相沉积)工艺或者溅镀工艺来形成。
衬底11的材料不限于玻璃材料，还可以是塑料材料。氮化硅膜12和氧化硅膜13作为保护膜，用于阻止非晶膜14(如下所述，它将被转化为多晶体膜15、晶体膜16，并且进一步被转化为晶体膜17A或者17B)被由玻璃材料制成的衬底11中所含的杂质污染。
由非晶硅制成的非晶膜14通过CVD工艺、PECVD(等离子体增强化学气相沉积)工艺或溅镀工艺形成于氧化硅膜13上。为了按需要地形成晶体膜16和随后的晶化步骤中的晶体膜17A或17B，非晶膜14的厚度优选地在10nm至200nm之间。例如在这个实施例中，形成的非晶膜14的厚度是40nm。
在通过等离子CVD工艺形成非晶膜14的情况下，大量的氢包含在非晶膜14中。为了解决这个缺陷，优选通过在450℃下对非晶膜14加热2小时或者通过使用紫外线的RTA(快速热退火)工艺来对非晶膜14退火，从而消除通过等离子体CVD形成的非晶膜14中的氢。
【第一热处理】
非晶体膜14经受第一热处理。在第一热处理中，非晶体膜14的表面在惰性的气体中特别是在氮气氛中被能量束(energy beam)E1照射多次。能量束E1例如是从XeCl准分子激光器中发射的脉冲激光束。为了使用能量束E1同样地(uniformly)照射非晶体膜14的表面，能量束E1形成为平面束(plane beam)。
在第一热处理中，能量束E1用来在部分地熔化关于衬底11的垂直方向具有{100}取向的硅晶粒、且完全熔化非晶硅或者具有非{100}取向的晶面取向的硅晶粒的温度下，加热非晶膜14(以及多晶膜15，进一步还有下面将要描述的多晶膜16)。通过调整能量束E1的参数，特别是能量密度、照射量和XeCl准分子激光束的脉冲宽度，来设置被能量束E1加热的非晶膜14的温度。
具有{100}取向的硅晶粒具有比其晶面取向不是{100}取向的那些硅晶粒更高的熔点。优先沿{100}取向生长的硅晶粒和氧化硅膜13之间的界面能比优先在非{100}取向的晶面取向上生长的硅晶粒和氧化硅膜13之间的界面能小约0.01mJ/cm2。
相应地，假定非晶体膜14的厚度是40nm，具有{100}取向的硅晶粒的熔点比具有不同于{100}取向的晶面取向的硅晶粒的熔点高0.2℃(参见H.A.Atwate等人在J.Electro Chemical Society 130(1983)2050中的文章)。具有{100}取向的硅晶粒具有更高熔点的事实也被一个报告所披露(参见W.G.Hawkins等人在Appl.Phys.Lett.42(1983)358中的文章)。这个报告显示，当硅通过激光照射使用ZMR方法熔化、且可以原位观察熔化后的硅时，没有熔化的被称做薄片(lamellae)的具有{100}取向的残余物出现在液相中。
由于以上所述，根据这个实施例，为了允许具有{100}取向的薄片残留在液相熔融硅中，能量束E1的能量密度被设置为大约450mJ/cm2，以至于在部分熔化具有{100}取向的硅晶粒且熔化具有不同于{100}取向的晶面取向的硅晶粒的温度下加热硅。值得注意的是，能量束E1的照射能量的值包含了在测量能量的时候引起的测试设备的误差。
脉冲激光照射的次数被设置在10至400次之间，一般为150次。假如脉冲激光照射的量低于10次，则{100}取向相关于衬底11的垂直方向的程度(degree)变小。反之，如果脉冲激光照射的量大于400次，则硅的总蒸发量会变大。
XeCl准分子激光器被配置为发射脉冲准分子激光束的长脉冲激光器，其脉冲宽度例如为如图4所示的150ns。在使用脉冲激光束的长脉冲(脉冲宽度：150ns)照射40nm厚的非晶体膜14的情况下，用于凝固(solidifying)被脉冲激光照射熔化的硅的凝固时间变为36ns。值得注意的是，凝固时间又叫做允许固相硅和液相硅共存的停留时间。相应地，通过这样一个脉冲激光照射把氧化硅膜13和熔化的硅之间的界面带进热平衡状态的可能性变大了，伴随着一个结果就是具有{100}取向的硅晶体出现在界面，这会使界面的能量最小化。对XeCl准分子激光束的使用有效地降低了处理温度，因为脉冲激光照射仅占大约150ns，由此使得衬底使用塑料材料变得可能。
脉冲间隔被设置为0.1s。这样一个脉冲间隔允许被前面的脉冲激光照射熔化的硅完全地凝固。值得注意的是，根据这个实施例，脉冲间隔的设置并不是很重要。
第一热处理的条件列表如下：
照射条件
脉冲宽度：150ns
脉冲间隔：0.1s
照射量：150次
能量密度：约450mJ/cm2
第一次脉冲激光照射在上述的照射条件下进行。在这个时候，由于能量束E1的能量密度被设置来在部分熔化具有{100}取向的硅晶粒和熔化不具有{100}取向的硅晶粒的温度下加热非晶体膜，所以非晶体硅被完全地熔化，以形成如图3A所示的液相硅21。
在液态硅21中，由于在第一次脉冲激光照射的过程中用于熔融硅的凝固时间变为36ns，所以把氧化硅膜13和熔融硅之间的界面带进热平衡状态的可能性变大了。结果是，具有{100}取向的硅晶体22随机出现在交界面，这使界面能最小化。在第一次脉冲激光照射结束之后，硅晶体22彼此随机结合在一起，以形成具有{100}取向的晶粒(固体硅)23。这样，一个由多晶硅组成的多晶体膜15如图5A所示那样被形成了，该膜部分地包含了正方形状的优先在{100}方向上生长的晶粒23。
多晶体膜15的表面于是经历第二次脉冲激光照射。在这个时候，在多晶体膜15中，通过第一次脉冲激光照射形成的具有{100}取向的晶粒23仍然保持薄片状(不熔化的残余物)，其他区域如有关第一次脉冲激光照射所述那样被熔化，形成如图3B所示的液相硅21。在液相硅21中，就像第一次脉冲激光照射中所述，具有{100}取向的晶体22随机出现，这使得界面能最小化。在第二次脉冲激光照射之后，如有关第一次脉冲激光照射所述那样，硅晶体22彼此随机结合在一起，以新形成具有{100}取向的晶粒23。
脉冲激光照射按照与第一次和第二次脉冲激光照射相同的方式进一步重复进行。在这个时候，通过先前的脉冲激光照射形成的具有{100}取向的晶粒23仍然呈现薄片状(不熔化的残余物)，在液相硅21的其他区域，具有{100}取向的晶体22重新在如图3C所示的氧化硅膜13和液体晶体硅21的界面形成。脉冲激光照射结束后，硅晶体22彼此随机结合在一起，以新形成具有{100}取向的晶粒23。作为如图6B所示的重复脉冲激光照射的结果，如图6A所示，相对于衬底11的垂直方向优先在{100}方向上生长的晶粒23的数量变得很大。
脉冲激光照射如图7B所示那样进一步重复进行，且在非晶体膜14接受了第150次脉冲激光照射后，具有优先沿相对于衬底11的垂直方向的{100}取向生长的正方形晶粒的晶体膜16被形成了。如图7A所示，多晶体膜16的方形晶粒的晶粒边界变得非常明显。偏离{100}取向在10°之内的取向程度在80％或者更大的范围内。另一方面，在晶体膜16中，晶粒在衬底11的平面方向具有不同的晶面取向。值得注意的是，横向晶体生长伴随着作为核心的具有{100}取向的晶体22发生了；然而，与由于液相硅21中具有{100}取向的晶体22的出现导致的前述晶体生长相比，这种横向晶体生长是可忽略的。
这样，根据第一热处理，非晶体膜14均匀一致地接受了150次脉冲激光照射，使得在部分熔化关于衬底11的垂直方向具有{100}取向的硅晶粒、且熔化非晶硅或不具有{100}取向的硅晶粒的温度下进行加热，以有选择地重复晶粒形成步骤，其中，具有{100}取向的晶体22重新在氧化硅膜13和液相硅21的界面形成并且硅晶体22彼此随机结合在一起，以重新形成具有{100}取向的硅晶粒23。其结果是，具有优先关于衬底11的垂直方向在{100}方向上生长的方形晶粒的晶体膜16被形成了，其中，多晶体膜16中的晶粒的晶粒边界变得明显起来。这使得提高晶体膜16的结晶度成为可能。
由于第一热处理通过使用从准分子激光器中发出的脉冲激光束照射非晶体膜来进行，所以能够在低温下获得具有优良结晶度的晶体膜16，甚至还可以使用由塑料材料或者玻璃材料制成的衬底11。
【第二热处理】
通过第一热处理获得的晶体膜16受到第二热处理。在第二热处理中，如图8所示，提供起掩模作用的衍射光栅31，使得与晶体膜16隔开间隙L，且从XeCl准分子激光器发射的能量束E2在氮气氛围中被多次从上述衍射光栅31中投射出来。为了在晶体膜16之上有选择地形成如图9所示的具有最高温度区16H和其温度低于最高温度区16H的温度的最低温度区16L的温度分布，能量束E2通过衍射光栅31进行调制。最低温度区16L的温度被设置为例如能够部分地熔化具有{100}取向的晶粒的温度。
衍射光栅31由石英制成，并且具有多条很精细的槽。衍射光栅31的邻近槽间的间隙“a”是2μm。这些非常精细的凹槽的出现导致了从相邻凹槽衍射的光分量(light component)之间的干涉。假定能量束E2以不同的入射角θ入射在衍射光栅31上，通过衍射光栅31形成于晶体膜16之上的干涉图案的节距(pitch)“d”通过等式d＝a/2来表示，它与入射角θ无关。那就是说，即使能量束E2以不同的入射角θ入射在衍射光栅31上，干涉图案的节距不受入射角θ的影响。
能量束E2的能量密度被设置为450mJ/cm2，用来在部分熔化具有{100}取向的晶粒的温度下加热最低温度区16L。通过能量密度的这种设置，在最低温度区16L中，具有{100}取向的晶粒部分地保持为薄片24(不熔化的残余物，也就是固体硅)。在另一方面，在最低温度区16L之外的其他区域，具有{100}取向的晶粒完全被熔化，变成了液相硅。在这个时候，在固液界面，每一个薄片24都具有作为侧面的{111}面(参见图10)；然而，由于薄片24的{111}面朝向最大温度梯度的方向，因此，优先朝向固液界面，也就是最高温度区16H。其结果是，通过恰当地调整晶体膜16的温度分布区，可以控制在衬底11的平面方向内的多晶体膜16中的晶粒的取向。
当在两个正交方向上调制脉冲激光束的情况下，在晶体膜16的正交的两个方向上受到控制的温度分布通过使用具有呈矩阵形式排列的凹槽的衍射光栅31形成，并且脉冲激光照射在下面的条件下进行。对于衍射光栅31，节距“a”被设置为2μm，间隔L被设置为150μm。
照射条件
脉冲宽度：150ns
脉冲间隔：0.1s
照射次数：150次
能量密度：大约450mJ/cm2
首先，如图11A所述，准备好通过第一热处理获得的晶体膜16。晶体膜16具有关于衬底11的垂直方向优先在{100}方向上生长、且在衬底11的平面方向上在不同晶面方向上生长的晶粒。通过使用能够在两个正交方向上调制脉冲激光束的衍射光栅31来在晶体膜16上形成温度分布。更具体地，如图11B所示，四个最高温度区16H2在环绕每个晶粒的四个点(两点在晶粒的对角线的延长线的两端)处形成，最低温度区16L2形成在被这四个最高温度区16H2环绕的区域中。
在这个时候，由于最低温度区16L2的温度被设置为前述值，所以通过使晶体膜16受到一次脉冲激光照射，关于衬底11的垂直方向具有{100}取向的薄片24得以保留。如图11C所示，薄片24被朝向最高温度区16H2的{111}面(侧面)滚绕(roll)，这时{100}取向被保持在衬底11的垂直方向上。在一次脉冲激光照射后，通过以薄片24作为晶核的横向晶体生长来形成晶粒。晶粒优先关于衬底11的垂直方向在{100}方向上生长，并且如图11D和11E所示那样在衬底11的平面方向上优先在{100}方向上生长。
作为进一步重复进行脉冲激光照射的结果，在衬底11的平面方向上优先在{100}方向上生长的晶粒的数量变大，且经过150次脉冲激光照射后，具有关于衬底11的垂直方向优先在{100}方向上生长、且在衬底11的平面方向上优先在{100}方向上生长的晶粒的晶体膜17A形成了。由于晶粒在衬底11的平面方向上优先沿着{100}方向生长，所以控制了晶体膜17A中的晶粒边界。需要注意的是，由液相硅中具有{100}取向的晶核的出现导致的晶体生长得以进行；然而，与以具有{100}取向的晶粒作为核的横向晶体生长相比，这种晶体生长是可忽略的。
当在一个方向上调制脉冲激光束时，具有在一个方向上排列的凹槽的衍射光栅31被用于在晶体膜16上形成一个被控制在晶体膜16的一个方向上的温度分布，并且多晶体膜16在以下照射条件下用经调制的脉冲激光束照射。对于衍射光栅31，节距“a”被设置为2μm，间隙L被设置为150μm。
照射条件
脉冲宽度：150ns
脉冲间隔：0.1s
照射次数：150次
能量密度：大约450mJ/cm2
首先，如图12A所述，准备好晶体膜16。被控制在一个方向上的温度分布通过使用能够在该一个方向上调制脉冲激光束的衍射光栅31来形成。如图12B所示，温度分布沿该一个方向具有最高温度区16H1和最低温度区16L1，使得每个最低温度区16L1形成于两个最高温度区16H1之间。最低温度区16L1的温度被设置为一温度，使得部分熔化具有{100}取向的晶粒。
因为最低温度区16L1的温度如上所述地设置，所以通过一次脉冲激光照射，关于衬底11的垂直方向具有{100}取向的薄片24保持不熔化。如图12C所示，薄片24被朝向最高温度区16H1的薄片24的{111}面(侧面)滚绕，这时薄片24的{100}取向被保持在衬底11的垂直方向上。在一个脉冲激光照射后，通过以薄片24作为晶核的横向晶体生长新形成了晶粒。晶粒关于衬底11的垂直方向优先在{100}方向上生长，且如图12D和12E所示那样在衬底11的平面方向上优先在{110}方向上生长。
作为进一步重复进行脉冲激光照射的结果，在衬底11的平面方向上优先在{110}方向上生长的晶粒的数量变大，且经过150次脉冲激光照射后，具有关于衬底11的垂直方向优先在{100}方向上生长、且在衬底11的平面方向上优先沿着{110}方向生长的晶粒的晶体膜17B被形成了。在此多晶体膜17B中，由于晶粒在衬底11的平面方向上优先沿着{110}方向生长，所以多晶体膜17B中的晶粒的晶界得到控制。需要注意的是，由液相硅中具有{100}取向的晶核的出现导致的晶体生长出现了；然而，与以具有{100}取向的晶粒作为晶核的横向晶体生长相比，此晶体生长是可忽略的。
这样，根据第二热处理，晶体膜16用从作为掩模的上述衍射光栅31来的能量束E2照射150次。在此脉冲激光照射中，具有最高温度区16H和最低温度区16L的温度分布选择性地形成于晶体膜16之上，其中最低温度区16L的温度被设置为一温度，使得部分熔化具有{100}取向的晶粒。结果，因脉冲激光照射而出现的薄片24由朝向最高温度区16H的{111}面(侧面)滚绕，这时薄片24的{100}取向保持在衬底11的垂直方向上。以薄片24作为晶核，横向晶体生长发生了，结果是形成晶体膜17A或者17B，该晶体膜具有在衬底11的垂直方向上优先沿着{100}方向生长、且在衬底11的平面方向上优先在受控方向上生长的晶粒。相应地，晶体膜17A或者17B中的晶粒不仅在衬底11的垂直方向上优先沿着{100}方向生长，而且在衬底11的平面方向上优先在受控方向上生长，以控制晶粒的边界，从而提高晶体膜17A或者17B的结晶度。
由于第二热处理通过使用准分子激光器的脉冲激光照射来完成，所以能够在低温下形成具有良好结晶度的晶体膜17A或者17B，甚至使用由塑料材料或者玻璃材料制成的衬底。
在晶体膜17A或者17B形成后，包括TFT的液晶显示单元通过使用含这样的晶体膜17A或者17B的衬底11，根据通常的方法制作出来。该过程典型地包括步骤：在器件隔离后形成栅极氧化膜；在形成栅极电极后形成源极区和漏极区；形成层间绝缘膜；形成接触孔；形成金属布线和ITO(铟锡氧化物)；以及装入液晶。于是，制造晶体膜的方法和根据优选实施例制作半导体器件的方法的步骤结束，完成如图1所示的半导体器件单元。
本发明的上述实施例具有以下优点。
第一热处理如下进行：即，非晶体膜14或者多晶体膜15在部分熔化关于衬底11的垂直方向具有{100}取向的硅晶粒、且熔化非晶硅或具有不同于{100}取向的晶面取向的硅晶粒的温度下，被同样地热处理多次。结果，可以形成晶体膜16，其具有关于衬底11的垂直方向优先在{100}方向上生长的晶粒，以形成正方形的明确晶粒边界，从而提高结晶度。例如，偏离{100}方向在10°之内的取向程度能够设置在80％或者更多的范围之内。特别地，由于热处理使用XeCl准分子激光器通过脉冲激光照射来进行，所以可以在低温下形成具有良好结晶度的晶体膜16，甚至可以使用玻璃材料或塑料材料制成的衬底，并且因此减少生产成本。
第二热处理如下进行：即，通过第一热处理形成的晶体膜16被多次热处理，使得具有最高温度区16H和其温度低于最高温度区16H的温度的最低温度区16L的温度分布通过使用衍射光栅31有选择地形成于晶体膜16上，其中最低温度区16L的温度被设置来部分地熔化具有{100}取向的晶粒。结果，在优先的{100}方向关于衬底11的垂直方向得以保持的状态下，衬底11的平面方向上的晶粒边界得以控制。
例如，在使用能够在正交的两个方向上调制温度分布的衍射光栅的情况下，可以形成晶体膜17A，其具有关于衬底11的垂直方向优先在{100}方向上生长、且在衬底11的平面方向上优先在{100}方向上生长的晶粒。同时，在使用能够在一个方向上调制温度分布的衍射光栅的情况下，能够形成晶体膜17B，其具有关于衬底11的垂直方向优先在{100}方向上生长、且在衬底11的平面方向上优先在{110}方向上生长的晶粒。
通过使用用来形成半导体器件例如TFT的具有良好结晶度的晶体膜17A和17B，能够使半导体器件的品质一致，且提高其性能。
虽然本发明的优选实施例已经得以描述，但是本发明不限于此并且可以具有不同的变化形式。
例如，在前述第一热处理中，脉冲激光照射数量被设置为150次，能量密度被设置为450mJ/cm2，脉冲宽度被设置为150ns；然而，脉冲激光照射次数、能量密度、以及脉冲宽度每个均可以改变，只要非晶体膜14(多晶体膜15，晶体膜16)在部分熔化例如关于衬底11的垂直方向具有{100}取向的硅晶粒、且熔化非晶硅或具有非{100}取向的晶面取向的硅晶粒的温度下被加热。
在上述第二热处理中，脉冲激光照射数量被设置为150次，能量密度被设置为450mJ/cm2，脉冲宽度被设置为150ns；然而，脉冲激光照射数量、能量密度、以及脉冲宽度每个均可以改变，只要用于形成晶体膜17A或17B的温度分布的每个低温区的温度被设置为部分熔化具有{100}取向的晶粒。
在第一和第二热处理中的每一个中，通过使用自XeCl准分子激光器发射的能量束E1来加热膜；然而，该膜可以通过普通的电炉(扩散炉)或其他的加热装置比如灯来加热。此外，XeCl准分子激光可以用任何其他激光来替换。
在实施例中，以由准单晶相(quasi-single crystal phase)构成的晶体膜16、17A或17B的形成方法为例进行了描述，这些膜中，一组关于衬底11的垂直方向优先在{100}方向上生长的正方形的几乎为单晶的晶粒通过第一热处理或第二热处理排列为格栅形状；然而，晶体膜16、17A或17B中的晶粒可以优先在不同于{100}方向的晶面方向上生长。
在实施例中，以通过由硅制成的晶体膜16、17A或17B表示的晶体半导体材料的制造方法为例进行了描述；然而，本发明能够用于其他晶体半导体材料的制造方法，其它晶体半导体材料例如为具有金刚石型晶体结构的共价型半导体，通常是其他IV族半导体。另外，IV族半导体的例子包括硅、锗(Ge)、碳(C)、以及包含了从硅、锗和碳组成的组中挑出的至少一种的化合物半导体，例如锗化硅(SiGe)或碳化硅(SiC)。
在实施例中，在形成晶体膜17A或17B后，TFT使用晶体膜17A或17B形成，液晶显示单元根据已知方法使用该TFT来制作；然而，在晶体膜16形成后，TFT可以使用晶体膜16形成，液晶显示单元根据已知方法使用该TFT来制造。在这种配置下，由于晶体膜16被用于形成例如TFT的半导体器件，所以它可以使半导体器件的品质一致，并提高其性能。
在上述实施例中，以含本发明半导体器件的作为半导体器件单元的液晶显示单元100为例进行了描述；然而，本发明还可以应用于包括半导体器件的其他半导体器件单元中，例如太阳能电池。
本发明通过下面的示例将变得更加清楚。
【示例】
图13A是在下述条件下通过第一热处理获得的晶体膜的SEM(扫描电子显微镜)照片。图13B和13C分别是在法线方向和滚绕方向上的晶体膜的EBSP(电子背散射谱)照片。图14是曲线图，示出了在重复进行150次脉冲激光照射后，关于玻璃衬底的垂直方向的{100}取向度，图15是曲线图，示出了在重复进行200次脉冲激光照射后，关于玻璃衬底的垂直方向的{100}取向度。图16是描述图13B和13C所示的法线方向(玻璃衬底的垂直方向)和滚绕方向(玻璃衬底的平面方向)的视图。
另外，在拍摄晶体膜的SEM图片之前，晶体膜经受了干蚀刻(Seccoetching)。进行干蚀刻以利用包含缺陷的区域的蚀刻率不同于其他区域的蚀刻率的特性来提高晶体膜中晶粒边界的清晰度。在实施例中，包含了混合比为1∶2∶9的重铬酸钾(K2Cr2O7)、氟化氢(HF)和水(H2O)的水溶液被用来作为干蚀刻的蚀刻溶液。
样品结构
非晶硅膜(厚度：40nm)/SiO2膜(厚度：120nm)/SiNx膜(厚度：50nm)/玻璃衬底
照射条件
脉冲宽度：150ns
脉冲间隔：0.1s
照射次数：150次
能量密度：大约450mJ/cm2
从例子中获得的数据看，明显的是，作为第一热处理的结果，非晶硅膜结晶了，形成一个具有关于玻璃衬底的垂直方向优先在{100}方向上生长的晶粒的晶体膜。还明显的是，取向度(偏离{100}方向在10°的角度范围内)为83％，而且取向度(偏离{100}方向在10°的角度范围内)随着把脉冲激光照射次数增加到200次而增加到96.4％。更明显的是，晶粒在玻璃衬底的平面方向中沿不同方向取向。
图17A和17B每个均显示了经激光束的特定脉冲数(50次，100次，150次)照射后的样品的X光分析结果的一部分。图17A显示了(111)峰，图1 7B显示了(110)峰。图17C显示了用激光束照射150次的样品的X光分析的整个结果。图17A到17C的数据表明，随着脉冲激光照射量的变大，具有{100}取向的硅晶粒的峰变大，而具有{111}取向的硅晶粒的峰则变小。
图18是通过第二热处理获得的晶体膜的EBSP照片，该第二热处理在第一热处理后，在下面的条件下，使用能够在一个方向上调制脉冲激光束的衍射光栅来进行。照片沿着玻璃衬底的平面方向拍摄。EBSP照片表明，晶体膜中的晶粒关于玻璃衬底的垂直方向优先在{100}方向上生长，且在玻璃衬底的平面方向上优先在{110}方向上生长。
照射条件
脉冲宽度：150ns
脉冲间隔：0.1s
照射次数：150次
能量密度：大约450mJ/cm2
这样，显然的是，第二热处理在第一热处理之后，通过使用能够在一个方向上调制脉冲激光束的衍射光栅来进行，晶体膜中的晶粒关于玻璃衬底的垂直方向优先在{100}方向上生长、且在玻璃衬底的平面方向上优先在{110}方向上生长。
图19是由此获得的晶体膜的SEM照片。该照片表明，晶体膜中的晶粒边界也被第一和第二热处理所控制。另外，在拍摄晶体膜的SEM照片前，晶体膜受到了干蚀刻。
如上所述构成的本发明有以下的效果：
根据制造晶体半导体材料的第一个方法或根据制作半导体的第一个方法，在部分地熔化关于衬底表面的垂直方向具有特定晶面取向的晶粒、并熔化非晶材料或者具有不同于该特定晶面取向的晶面取向的晶粒的温度下，通过多次同样地热处理非晶材料或者多晶体材料来形成晶体膜。由此形成的晶体膜具有关于衬底的垂直方向优先在该特定取向上生长的晶粒。结果是，可以形成具有良好结晶度的晶体膜，且因此可通过使用这样的晶体膜制作出一致性和性能都很优异的例如TFT的半导体器件。
在上述方法中，由于热处理使用准分子激光器通过脉冲激光照射完成，所以可以在低温下甚至在由玻璃材料或塑料材料制成的衬底上形成具有好的结晶度的晶体膜，因此能够减少生产费用。
根据制造晶体半导体材料的第二个方法或制作半导体的第二个方法，在第二步中，在部分地熔化关于衬底表面的垂直方向具有特定晶面取向的晶粒和熔化非晶材料或者具有一非特定晶面取向的晶粒的温度下，通过多次同样地对非晶材料或者多晶体材料进行热处理形成第一晶体膜；在第三步，通过对第一晶体膜进行多次热处理以在第一晶体膜上选择性地形成具有高温区和其温度低于高温区的温度的低温区的温度分布，来形成第二晶体膜，其中低温区的温度被设置来部分地熔化具有特定晶面取向的晶粒。相应地，在第二晶体膜中，晶粒能够关于衬底的垂直方向优先在特定晶面取向生长、且还在衬底的平面方向上优先在受控晶面方向上生长。这使得可以控制晶粒的边界。结果是，可以形成具有良好结晶度的晶体膜，因此可通过使用这样的晶体膜制作出一致性和性能都优异的半导体器件，如TFT。
在上述方法中，因为第一和第二热处理每个都使用准分子激光器通过脉冲激光照射来完成，所以可以在低温下甚至在由玻璃或塑料材料制成的衬底上形成具有良好结晶度的晶体膜，并且因此减少生产费用。
虽然本发明的优选实施例通过使用特定的术语进行了描述，但是这些描述仅仅是为了描述目的自身，应该明白的是，在不脱离所附权利要求的精神和范围的情况下，可做各种改变和变化。

Claims (37)

1、一种制造由多个半导体单晶颗粒组成的晶体半导体材料的方法，包含：
第一步，在衬底上形成所述半导体的非晶材料或者所述半导体的多晶体材料；以及
第二步，在部分熔化关于所述衬底的表面的垂直方向具有特定晶面取向的晶粒并熔化所述非晶材料或者具有不同于所述特定晶面取向的晶面取向的晶粒的温度下，通过多次同样地热处理所述非晶材料或者所述多晶体材料来形成晶体材料。
2、如权利要求1所述的制造晶体半导体材料的方法，其中所述半导体是自硅(Si)、锗(Ge)和碳(C)组成的组中选出的至少一种。
3、如权利要求2所述的制造晶体半导体材料的方法，还包括在所述衬底与所述非晶材料或所述多晶体材料之间形成氧化硅膜的步骤。
4、如权利要求3所述的制造晶体半导体材料的方法，其中所述晶面取向是{100}方向。
5、如权利要求1所述的制造晶体半导体材料的方法，其中所述第二步中的所述热处理通过用脉冲激光束照射所述非晶材料或所述多晶体材料来进行。
6、如权利要求5所述的制造晶体半导体材料的方法，其中所述脉冲激光束是准分子激光束。
7、如权利要求6所述的制造晶体半导体材料的方法，其中所述脉冲激光束的脉冲宽度设置为150ns。
8、如权利要求7所述的制造晶体半导体材料的方法，其中脉冲激光照射的数量在10次到400次之间。
9、如权利要求1所述的制造晶体半导体材料的方法，其中所述衬底由玻璃材料或塑料材料制成。
10、一种制造由多个半导体单晶颗粒组成的晶体半导体材料的方法，包含：
第一步，在衬底上形成所述半导体的非晶材料或者所述半导体的多晶体材料；
第二步，在部分熔化关于所述衬底的表面的垂直方向具有特定晶面取向的晶粒、并熔化所述非晶材料或者具有不同于所述特定晶面取向的晶面取向的晶粒的温度下，通过多次同样地热处理所述非晶材料或者所述多晶体材料来形成第一晶体材料；以及
第三步，通过多次热处理所述第一晶体材料以在所述第一晶体材料上选择性地形成具有高温区和其温度低于所述高温区的温度的低温区的温度分布，来形成第二晶体材料，其中，所述低温区的温度被设置来部分地熔化具有所述特定晶面取向的所述晶粒。
11、如权利要求10所述的制造晶体半导体材料的方法，其中所述半导体是自硅(Si)、锗(Ge)和碳(C)组成的组中选出的至少一种。
12、如权利要求11所述的制造晶体半导体材料的方法，还包括在所述衬底与所述非晶材料或所述多晶体材料之间形成氧化硅膜的步骤。
13、如权利要求12所述的制造晶体半导体材料的方法，其中所述的晶面取向是{100}方向。
14、如权利要求10所述的制造晶体半导体材料的方法，其中所述第二步中的所述热处理通过使用脉冲激光束照射所述非晶材料或所述多晶体材料来进行。
15、如权利要求14所述的制造晶体半导体材料的方法，其中所述脉冲激光束是准分子激光束。
16、如权利要求15所述的制造晶体半导体材料的方法，其中所述脉冲激光束的脉冲宽度设置为150ns。
17、如权利要求16所述的制造晶体半导体材料的方法，其中脉冲激光照射的数量在10次到400次之间。
18、如权利要求10所述的制造晶体半导体材料的方法，其中在所述第三步中通过在一个方向上调制脉冲激光束来形成所述温度分布。
19、如权利要求10所述的制造晶体半导体材料的方法，其中在所述第三步中通过在正交的两个方向上调制脉冲激光束来形成所述温度分布。
20、如权利要求10所述的制造晶体半导体材料的方法，其中在所述第三步中用衍射光栅来形成所述温度分布。
21、如权利要求10所述的制造晶体半导体材料的方法，其中通过使用脉冲激光束照射所述第一晶体材料来进行所述第三步中的热处理。
22、如权利要求21所述的制造晶体半导体材料的方法，其中脉冲激光束是准分子激光束。
23、如权利要求10所述的制造晶体半导体材料的方法，其中所述衬底由玻璃材料或塑料材料制成。
24、一种使用由多个半导体单晶颗粒组成的晶体半导体材料制造半导体器件的方法，包含：
第一步，在衬底上形成所述半导体的非晶材料或者所述半导体的多晶体材料；以及
第二步，在部分地熔化关于所述衬底的表面的垂直方向具有特定晶面取向的晶粒、并熔化所述非晶材料或者具有不同于所述特定晶面取向的晶面取向的晶粒的温度下，通过多次同样地热处理所述非晶材料或者所述多晶体材料来形成晶体材料。
25、如权利要求24所述的制造半导体器件的方法，其中所述半导体是自硅(Si)、锗(Ge)和碳(C)组成的组中选出的至少一种。
26、如权利要求25所述的制造半导体器件的方法，还包括在所述衬底与所述非晶材料或所述多晶体材料之间形成氧化硅膜的步骤。
27、如权利要求26所述的制造半导体器件的方法，其中所述的晶面取向是{100}方向。
28、如权利要求24所述的制造半导体器件的方法，其中所述第二步中的所述热处理通过使用脉冲准分子激光束照射所述非晶材料或所述多晶体材料来进行。
29、一种使用由多个半导体单晶颗粒组成的晶体半导体材料制造半导体器件的方法，包含：
第一步，在衬底上形成所述半导体的非晶材料或者所述半导体的多晶体材料；
第二步，在部分熔化关于所述衬底的表面的垂直方向具有特定晶面取向的晶粒、并熔化所述非晶材料或者具有不同于所述特定晶面取向的晶面取向的晶粒的温度下，通过多次同样地热处理所述非晶材料或者所述多晶体材料来形成第一晶体材料；以及
第三步，通过多次热处理所述第一晶体材料以在所述第一晶体材料上选择性地形成具有高温区和其温度低于所述高温区的温度的低温区的温度分布，来形成第二晶体材料，其中，所述低温区的温度被设置成部分地熔化具有所述特定晶面取向的所述晶粒。
30、如权利要求29所述的制造半导体器件的方法，其中所述半导体是自硅(Si)、锗(Ge)和碳(C)组成的组中选出的至少一种。
31、如权利要求30所述的制造半导体器件的方法，还包括在所述衬底与所述非晶材料或所述多晶体材料之间形成氧化硅膜的步骤。
32、如权利要求31所述的制造半导体器件的方法，其中所述晶面取向是{100}方向。
33、如权利要求29所述的制造半导体器件的方法，其中在所述第三步中通过在一个方向上调制脉冲激光束来形成所述的温度分布。
34、如权利要求29所述的制造半导体器件的方法，其中在所述第三步中通过在正交的两个方向上调制脉冲激光束来形成所述的温度分布。
35、如权利要求29所述的制造半导体器件的方法，其中在所述第三步中用衍射光栅来形成所述温度分布。
36、如权利要求29所述的制造半导体器件的方法，其中通过用脉冲准分子激光束照射所述非晶材料或所述多晶体材料来进行所述第二步中的热处理。
37、如权利要求29所述的制造半导体器件的方法，其中通过使用脉冲准分子激光束照射所述第一晶体材料来进行所述第三步中的热处理。
CNB031255639A 2002-08-22 2003-08-22 制造晶体半导体材料的方法和制作半导体器件的方法 Expired - Fee Related CN1249779C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002242614A JP2004087535A (ja) 2002-08-22 2002-08-22 結晶質半導体材料の製造方法および半導体装置の製造方法
JP242614/02 2002-08-22
JP242614/2002 2002-08-22

Publications (2)

Publication Number Publication Date
CN1495848A true CN1495848A (zh) 2004-05-12
CN1249779C CN1249779C (zh) 2006-04-05

Family

ID=32051653

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031255639A Expired - Fee Related CN1249779C (zh) 2002-08-22 2003-08-22 制造晶体半导体材料的方法和制作半导体器件的方法

Country Status (6)

Country Link
US (3) US7144793B2 (zh)
JP (1) JP2004087535A (zh)
KR (1) KR20040018140A (zh)
CN (1) CN1249779C (zh)
SG (1) SG112888A1 (zh)
TW (1) TWI227912B (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415670B2 (en) 2007-09-25 2013-04-09 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
US8426296B2 (en) 2007-11-21 2013-04-23 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US8445365B2 (en) 2003-09-19 2013-05-21 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
US8557040B2 (en) 2007-11-21 2013-10-15 The Trustees Of Columbia University In The City Of New York Systems and methods for preparation of epitaxially textured thick films
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8598588B2 (en) 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
US8617313B2 (en) 2005-04-06 2013-12-31 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
CN101971293B (zh) * 2008-02-29 2014-04-16 纽约市哥伦比亚大学理事会 用于薄膜的闪光灯退火
US8715412B2 (en) 2003-09-16 2014-05-06 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US8734584B2 (en) 2004-11-18 2014-05-27 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
CN110880478A (zh) * 2018-09-05 2020-03-13 美光科技公司 半导体结构、存储器装置和系统以及形成它们的方法
US11728387B2 (en) 2018-09-05 2023-08-15 Micron Technology, Inc. Semiconductor devices comprising continuous crystalline structures, and related memory devices and systems

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
WO2002031869A2 (en) 2000-10-10 2002-04-18 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
CN100459041C (zh) 2002-08-19 2009-02-04 纽约市哥伦比亚大学托管会 激光结晶处理薄膜样品以最小化边缘区域的方法和系统
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
JP5164378B2 (ja) 2003-02-19 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 逐次的横方向結晶化技術を用いて結晶化させた複数の半導体薄膜フィルムを処理するシステム及びプロセス
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005029551A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
JP2009505432A (ja) * 2005-08-16 2009-02-05 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜のハイ・スループット結晶化
KR101132404B1 (ko) * 2005-08-19 2012-04-03 삼성전자주식회사 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법
US20070044832A1 (en) * 2005-08-25 2007-03-01 Fritzemeier Leslie G Photovoltaic template
KR100721957B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100721956B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
EP1997150A2 (en) * 2006-02-23 2008-12-03 Van Duren, Jeroen K.J. High-throughput printing of semiconductor precursor layer from inter-metallic nanoflake particles
US8278739B2 (en) 2006-03-20 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor film, semiconductor device, and method for manufacturing thereof
JP5311754B2 (ja) * 2006-03-20 2013-10-09 株式会社半導体エネルギー研究所 結晶性半導体膜、半導体装置及びそれらの作製方法
CN101230877A (zh) * 2007-01-24 2008-07-30 富准精密工业(深圳)有限公司 转动体及其制造方法
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2009020920A (ja) * 2007-07-10 2009-01-29 Shin Etsu Chem Co Ltd 磁気記録媒体用多結晶シリコン基板および磁気記録媒体
KR20100065145A (ko) * 2007-09-14 2010-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US20090114274A1 (en) * 2007-11-02 2009-05-07 Fritzemeier Leslie G Crystalline thin-film photovoltaic structures
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP2010034366A (ja) 2008-07-30 2010-02-12 Sony Corp 半導体処理装置および半導体処理方法
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
WO2010088366A1 (en) * 2009-01-28 2010-08-05 Wakonda Technologies, Inc. Large-grain crystalline thin-film structures and devices and methods for forming the same
US20110089429A1 (en) * 2009-07-23 2011-04-21 Venkatraman Prabhakar Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
WO2011017179A2 (en) * 2009-07-28 2011-02-10 Gigasi Solar, Inc. Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
US8629436B2 (en) * 2009-08-14 2014-01-14 Gigasi Solar, Inc. Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof
WO2011066485A2 (en) * 2009-11-25 2011-06-03 Gigasi Solar, Inc. Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
US8298081B1 (en) 2011-06-16 2012-10-30 Igt Gaming system, gaming device and method for providing multiple display event indicators
US8605114B2 (en) 2012-02-17 2013-12-10 Igt Gaming system having reduced appearance of parallax artifacts on display devices including multiple display screens
FR3013506A1 (fr) * 2013-11-15 2015-05-22 St Microelectronics Crolles 2 Formation d'une couche de silicium fortement dopee sur un substrat de silicium plus faiblement dope
EP2899749A1 (en) * 2014-01-24 2015-07-29 Excico France Method for forming polycrystalline silicon by laser irradiation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261291A (ja) * 1988-04-13 1989-10-18 Agency Of Ind Science & Technol レーザアニール方法
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
JP3658213B2 (ja) * 1998-11-19 2005-06-08 富士通株式会社 半導体装置の製造方法
JP2000232066A (ja) * 1999-02-11 2000-08-22 Sharp Corp 半導体基板の製造方法
CN1156894C (zh) * 1999-03-05 2004-07-07 精工爱普生株式会社 薄膜半导体装置的制造方法
JP4701467B2 (ja) * 1999-09-22 2011-06-15 ソニー株式会社 多結晶膜の製造方法および半導体装置の製造方法
JP2002083768A (ja) * 2000-09-05 2002-03-22 Sony Corp 単結晶薄膜の製造方法、単結晶薄膜基板及び半導体装置
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
US20080070423A1 (en) * 2006-09-15 2008-03-20 Crowder Mark A Buried seed one-shot interlevel crystallization

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8715412B2 (en) 2003-09-16 2014-05-06 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US8445365B2 (en) 2003-09-19 2013-05-21 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
US8734584B2 (en) 2004-11-18 2014-05-27 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8617313B2 (en) 2005-04-06 2013-12-31 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US8598588B2 (en) 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
US9012309B2 (en) 2007-09-21 2015-04-21 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
US8415670B2 (en) 2007-09-25 2013-04-09 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
US8426296B2 (en) 2007-11-21 2013-04-23 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8557040B2 (en) 2007-11-21 2013-10-15 The Trustees Of Columbia University In The City Of New York Systems and methods for preparation of epitaxially textured thick films
US8871022B2 (en) 2007-11-21 2014-10-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparation of epitaxially textured thick films
CN101971293B (zh) * 2008-02-29 2014-04-16 纽约市哥伦比亚大学理事会 用于薄膜的闪光灯退火
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US8889569B2 (en) 2009-11-24 2014-11-18 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral soldification
CN110880478A (zh) * 2018-09-05 2020-03-13 美光科技公司 半导体结构、存储器装置和系统以及形成它们的方法
US11728387B2 (en) 2018-09-05 2023-08-15 Micron Technology, Inc. Semiconductor devices comprising continuous crystalline structures, and related memory devices and systems
US11735416B2 (en) 2018-09-05 2023-08-22 Micron Technology, Inc. Electronic devices comprising crystalline materials and related memory devices and systems

Also Published As

Publication number Publication date
US20050172888A1 (en) 2005-08-11
US20070051302A1 (en) 2007-03-08
TW200416834A (en) 2004-09-01
CN1249779C (zh) 2006-04-05
TWI227912B (en) 2005-02-11
US20040209447A1 (en) 2004-10-21
KR20040018140A (ko) 2004-03-02
US7169690B2 (en) 2007-01-30
SG112888A1 (en) 2005-07-28
JP2004087535A (ja) 2004-03-18
US7144793B2 (en) 2006-12-05
US7538014B2 (en) 2009-05-26

Similar Documents

Publication Publication Date Title
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN1050221C (zh) 多结晶薄膜的形成方法和制造薄膜晶体管的方法
CN1160759C (zh) 半导体器件及其制造方法
CN1187791C (zh) 一种用于结晶硅层的方法
CN1041148C (zh) 半导体装置的制造方法及所用设备
CN1457103A (zh) 薄膜晶体管及其制造方法
CN1677618A (zh) 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管
CN1550863A (zh) 半导体薄膜、薄膜晶体管、及其制造方法和制造设备
CN1361551A (zh) 一种半导体器件的制造方法
CN1310284C (zh) 薄膜晶体管用非晶硅的结晶方法
US20060113596A1 (en) Single crystal substrate and method of fabricating the same
JP4511092B2 (ja) 半導体素子の製造方法
CN1574216A (zh) 形成结晶半导体层的方法和装置，以及制造半导体装置的方法
CN1637483A (zh) 激光掩模及使用它的结晶方法
CN1265423C (zh) 半导体器件及其制造方法
CN1157765C (zh) 晶体半导体材料的制造方法以及制造半导体器件的方法
CN1637596A (zh) 激光掩模以及利用其结晶的方法
CN1929151A (zh) 薄膜晶体管、半导体器件、显示器、结晶方法和薄膜晶体管的制备方法
CN1489181A (zh) 半导体装置的制造方法
CN101038867A (zh) 结晶半导体薄膜的方法
CN1218367C (zh) 薄膜半导体器件的制造方法
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
CN1365513A (zh) 多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件
CN1848365A (zh) 多晶硅薄膜制造方法和具有其的薄膜晶体管的制造方法
CN101079432A (zh) 显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060405

Termination date: 20100822