CN1365513A - 多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件 - Google Patents

多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件 Download PDF

Info

Publication number
CN1365513A
CN1365513A CN00810925A CN00810925A CN1365513A CN 1365513 A CN1365513 A CN 1365513A CN 00810925 A CN00810925 A CN 00810925A CN 00810925 A CN00810925 A CN 00810925A CN 1365513 A CN1365513 A CN 1365513A
Authority
CN
China
Prior art keywords
thin film
semiconductor thin
polycrystalline semiconductor
crystal grain
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00810925A
Other languages
English (en)
Other versions
CN1209792C (zh
Inventor
木村嘉伸
贺茂尚广
金子好之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1365513A publication Critical patent/CN1365513A/zh
Application granted granted Critical
Publication of CN1209792C publication Critical patent/CN1209792C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种通过在绝缘衬底的表面上形成非晶半导体膜、然后用激光束照射非晶半导体使非晶半导体膜结晶、从而形成多晶半导体薄膜、然后在多晶半导体薄膜中形成晶体管的制造半导体器件的方法,其特征在于,将UV射线照射到绝缘衬底的背面和非晶半导体膜以将非晶半导体膜加热到熔融温度或更低的温度,以形成大多数具有数字6的最接近晶粒的晶粒的适当的形状选择激光能量密度Ec照射非晶半导体的表面,将其转化为多晶半导体薄膜,然后在多晶半导体薄膜中形成晶体管。可以制造能高速运行的高生产率的薄膜晶体管。

Description

多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件
技术领域
本发明涉及多晶半导体薄膜衬底及其制造方法、半导体器件、半导体器件和电子器件的制造方法，特别是涉及能有效地用于在多晶膜(多晶半导体薄膜)的表面层中制造晶体管(薄膜晶体管：TFT)的技术、用于制造薄膜晶体管的多晶半导体薄膜衬底的制造技术以及包含薄膜晶体管的电子装置例如液晶显示器和数据处理器。
背景技术
在先有技术中，已经使用作为器件材料的多晶硅形成用于图像显示器的薄膜晶体管(TFT)，此多晶硅是通过熔融再结晶法例如准分子激光退火从非晶硅和微晶硅而形成的，所述非晶硅或微晶硅是通过等离子CVD工艺形成在如采用玻璃或石英上作为基材的绝缘衬底上的。
下面将参考图17(a)至(d)描述先有技术中的半导体器件(TFT)及其制造方法。如图17(a)所示，在玻璃衬底201的表面上淀积非晶硅薄膜202。
然后，如图17(b)所示，当利用线性准分子激光束204在箭头203的方向上扫描非晶硅薄膜202的表面时，非晶硅薄膜202通过准分子激光束204被加热并且从非晶结构变到多晶结构。当在扫描下由准分子激光束204加热了整个非晶硅膜202的表面时，就形成了多晶硅薄膜205，如图17(c)所示。在图17(c)中，多晶硅薄膜205由硅晶粒制成，在晶粒之间形成了晶界206。
上述工艺称为激光加热工艺。当在包括低熔融材料如玻璃的衬底上制备高质量的多晶硅薄膜时采用此工艺。更具体地说，例如在“1996 Societyfor Information Display International Symposium Digest of TechnicalPaper，pp17-29”和“IEEE Transactions on ElectronDevice，vol.43，No.9，1996，pp1454 to 1458”等中有详细的描述。
图17(d)显示了利用图17(c)中的多晶硅薄膜形成的晶体管(TFT)。
栅绝缘膜208例如氧化硅膜设置在多晶硅薄膜205上。此外，在多晶硅薄膜205上形成源杂质注入区207和漏杂质注入区206。通过在源杂质注入区207和209以及栅绝缘膜208上设置栅极形成薄膜晶体管。
图18显示了在先有技术中硅晶粒的尺寸和多晶硅薄膜的粗糙度与照射激光能量之间的关系曲线(晶粒尺寸与激光能量密度的关系曲线301)。在200mJ/cm2或更低的激光能量密度的能量下，不能使硅结晶，但当能量密度超过200mJ/cm2时开始结晶，晶粒尺寸随着激光能量密度的增加而增加。
然而，当激光能量密度超过250mJ/cm2时，硅晶粒变得更小。由于通过增加硅晶粒的尺寸可以制造具有良好特性的多晶硅薄膜晶体管，因此将激光的能量密度设为250mJ/cm2。
在先有技术中，激光能量密度的值有时可以随着非晶硅膜的特性(例如，生长方法、膜厚)而变化。例如在“Applied PhysicsLetters，Vol.63，No.14，1993，pp1969-1971”中具体描述的。
此外，为了增加晶粒的粒径，最好通过在400℃加热衬底进行激光照射。这是因为通过加热衬底降低了固化速度，粒径增加到大约500nm。此外，由于在激光束的端部引起温度梯度，因此晶粒尺寸显著变化。为了防止这些缺陷，最好在重叠的状态下照射激光。这些在“Proceedings ofThe Institute of Electronics，Information and Communication EngineersC-II Vol.J76-C-II，1993，pp241-248”中报道了。
此外，为了使晶粒的尺寸均匀，首先以低能量密度施加第一激光照射，接着，以结晶所需要的高能量密度施加第二激光照射。为了通过第一激光照射形成籽晶和通过第二激光照射使其结晶，施加上述两个步骤的激光照射。在这种情况下，在提高均匀度的同时，也减小了粒径。上述内容在“Proceedings of 42th Laser Materials ProcessingConference，1997，pp.121-130”中报道了。
本发明的公开
已经发现上述先有技术包含以下问题。
例如，当在栅极下面的硅沟道区中存在许多晶界时，由于传导载流子的变化，其非均匀性有时会降低载流子迁移率μ到几个cm2/V.s。
此外，当存在于栅极下面的硅沟道区中的晶界密度变化时，在各个晶体管中，阈电压Vth变化到几伏。
另外，当栅极下面的硅沟道区中的晶粒尺寸变化时，各个晶体管的载流子迁移率μ也变化。
此外，当晶界的粗糙度存在于栅极下面的硅沟道区中时，各个晶体管的性能也变化并降低。
此外，当在多晶区中注入杂质时，由于杂质偏集在晶界中，因此难以控制载流子浓度。
本发明人已经观察并研究了先有技术中制造的多晶半导体薄膜的晶粒的分布。图19显示了在用于制造薄膜晶体管的现有的多晶半导体薄膜衬底中，多晶半导体薄膜的晶粒的排列。
此图基于显微照片，晶粒250具有各种形状例如三角形、四角形、五角形、六角形、七角形和八角形，其中六角形晶粒251占主流。已经发现六角形晶粒251的数量大约是30-40％。取边长10μm的正方形区作为评估区，在优选位置进行观察。
本发明人已经考虑可以在多晶半导体薄膜中使晶粒均匀，即，通过减少三角形、矩形和五角形的数量并且增加六角晶粒的数量等可以提高薄膜晶体管的性能并使薄膜晶体管的性能一致。
然后，当检查照射到非晶硅膜上的激光能量密度和晶粒形状之间的关系时，已经发现对于每一种形状来说存在使每种形状的形成数量最多的激光能量密度(适当的形状选择激光能量密度Ec)。即，已经发现存在使四角形的形成数量最多的激光能量密度，使五角形的形成数量最多的激光能量密度和使七角形的形成数量最多的激光能量密度。
本发明是采用通过上述发现的基于适当的形状选择激光能量密度Ec的结晶法的发明，在多晶半导体薄膜中将晶粒限定为六角形，并且限定六角形的比例为50-100％。
本发明的一个目的是提供一种多晶半导体薄膜，其中晶粒尺寸和载流子浓度是均匀的，并且具有平整的表面。
本发明的另一个目的是提供一种半导体器件，此器件具有薄膜晶体管，该晶体管具有良好的特性并且特性的变化很小。
本发明的另一个目的是提供一种具有良好特性的电子装置，此电子装置包括具有薄膜晶体管的半导体器件。
通过参考说明书的描述和附图，本发明的上述和其它目的以及新的特性将变得显而易见。
下面将简单描述在本申请中公开的发明中的典型发明的概要。
上述技术方案(1)提供了一种多晶半导体薄膜衬底，包括绝缘衬底和设置在绝缘衬底的一个表面上的多晶半导体薄膜，其中形成多晶半导体薄膜的晶粒的50-100％是六角形。多晶半导体薄膜表面处和内部的晶粒的电子轨道彼此键合。多晶半导体薄膜表面上的晶界的粗糙度为5nm和更小。绝缘衬底是玻璃衬底，多晶半导体薄膜是多晶硅膜。
通过下列方法来制造这种多晶半导体薄膜衬底。在通过在绝缘衬底的表面上形成非晶半导体膜，然后用激光束照射非晶半导体膜，使非晶半导体膜结晶，以形成多晶半导体薄膜的多晶半导体薄膜衬底的制造方法中，将UV射线照射绝缘衬底的背面或照射非晶半导体膜，从而将非晶半导体膜加热到熔融温度或更低的温度，以使六角晶粒形成最多的适当的形状选择激光能量密度Ec的激光束反复照射非晶半导体膜的表面，从而将其转化为多晶半导体薄膜。
以适当的形状选择激光能量密度Ec重复照射非晶半导体薄膜的表面，即重复第一激光照射多个循环之后，以低于激光能量密度Ec的能量密度重复第二激光照射多个循环。在沿着非晶半导体膜的表面扫描激光束的同时，进行第一激光照射和第二激光照射。在协调激光束照射周期和UV射线加热周期的同时进行照射。由准分子激光进行激光束照射，并且通过光学元件将从准分子激光发射的激光束分为两个光路，使得其中之一延迟到达激光束照射位置，经过更短的光路长度的激光束通过使其经过光学衰减器而衰减并且使其到达激光束照射位置，从而形成多晶半导体薄膜。
(2)一种半导体器件，其中多个晶体管形成到多晶半导体薄膜中，其中晶体管(薄膜晶体管)形成到上述结构(1)的多晶半导体薄膜中。
上述半导体器件是通过下列方法制造的。它是通过制造半导体器件的方法，即通过在多晶半导体薄膜中形成多个晶体管而制造的，其中多晶半导体薄膜具有上述的结构(1)。
(3)一种电子装置，将其中形成了多个晶体管的半导体器件形成到多晶半导体薄膜中，其中所述半导体器件是由上述结构(2)的半导体器件构成的。例如，电子装置的液晶显示器，半导体器件具有用于控制液晶显示面板的每个像素的晶体管和构成外围驱动器电路的晶体管，配装的半导体器件与液晶显示器的液晶显示面板叠加。
(4)一种电子装置，将其中形成了多个晶体管的半导体器件形成到多晶半导体薄膜中，例如，其中的电子装置是数据处理器，在数据处理器中，用半导体器件的每个晶体管形成中央处理单元、cash电路、存储电路、外围电路、输入/输出电路和总线电路。
根据上述结构(1)，(a)由于多晶半导体薄膜中的50-100％的晶粒包括六角晶粒，并且粒径是均匀的，从0.2μm到0.3μm，因此可以提供一种衬底，该衬底在每个区中具有改进的载流子迁移率μ，并且的载流子迁移率μ的变化很小。
(b)由于多晶半导体薄膜表面和内部的晶界的电子轨道彼此键合，因此能够使载流子迁移率恒定，并且提高各个晶体管的可靠性。
(c)由于在形成多晶半导体薄膜时反复照射激光束，因此可以减小多晶半导体薄膜表面上的粗糙度，以提供平整的多晶半导体薄膜衬底。
(d)由于以最有利于形成六角形的适当的形状选择激光能量密度Ec反复进行激光束照射多个循环，因此在非晶半导体膜中陆续形成了六角形晶粒，相邻的六角晶粒彼此移动并逐渐与相邻的六角晶粒紧密接触。接着，由于以低于适当的形状选择能量密度Ec的激光能量密度反复进行激光束照射多个循环，杂质很少偏集于晶界，使晶粒的载流子浓度恒定。
根据上述结构(2)，(a)由于在多晶半导体薄膜中50-100％的晶粒包括六角晶粒，其粒径是均匀的，为0.2μm到0.3μm，因此当形成晶体管(TFT)时，在栅极下面的硅沟道区中减少了晶界，提高了每个晶体管中的载流子迁移率μ，降低了载流子迁移率的变化。
(b)在每个晶体管中，存在于栅极下面的硅沟道区中的晶界密度变化很小，使每个晶体管中的阈电压Vth是一致的。
(c)由于在形成多晶半导体薄膜时反复照射激光束，减小了多晶半导体薄膜表面上的粗糙度，很少出现劣化，使晶体管具有更长的寿命。
(d)在多晶半导体薄膜的形成中，由于以最有利于形成六角形的适当的形状选择激光能量密度Ec反复进行激光束照射多个循环，因此在非晶半导体膜中陆续形成了六角籽晶，相邻的六角晶粒彼此移动并逐渐与相邻的六角晶粒紧密接触。接着，由于以低于适当的形状选择能量密度Ec的激光能量密度反复进行激光束照射多个循环，杂质很少偏集于晶界，使晶粒的载流子浓度恒定。结果，晶体管的特性变得稳定。
根据上述结构(3)，由于使用于控制液晶显示面板上的每个像素的每个晶体管特性一致，可以得到高质量的图像。
根据上述结构(4)，由于用形成在玻璃衬底表面上的薄膜晶体管形成了中央处理单元、cash电路、存储电路、外围电路、输入/输出电路和总线电路，能够提供一种数据处理器，具有减小的厚度和更高的性能。
附图的简要说明
图1是根据本发明的实施例(实施例1)说明制造多晶半导体薄膜的情况的截面示意图。
图2是说明实施例1的制造多晶半导体薄膜的方法的截面示意图。
图3是实施例1的多晶半导体薄膜衬底的透视图。
图4是实施例1的多晶半导体薄膜衬底局部截面图。
图5是说明在实施例1的多晶半导体薄膜衬底中的晶粒构成的平面示意图。
图6说明了曲线图组，显示了对例如晶粒特性和在多晶半导体薄膜的制造中制造条件的差别进行分析的结果。
图7是显示在多晶半导体薄膜的制造中，六角晶粒和激光束照射的循环次数之间相互关系的曲线图，以及说明激光束照射的循环次数和多晶半导体薄膜表面上的粗糙度之间相互关系的曲线图。
图8是说明随着激光能量密度的不同而导致的晶粒的差别的示意图。
图9是说明通过反复施加激光束照射，晶粒的生长过程的示意图。
图10是说明根据实施例1制造的晶体管(薄膜晶体管)的截面示意图。
图11是说明根据实施例1的薄膜晶体管的制造方法的截面示意图。
图12是说明根据本发明的另一个实施例(实施例2)的制造多晶半导体薄膜的情况的截面示意图。
图13是说明根据本发明的另一个实施例(实施例3)的制造多晶半导体薄膜的情况的截面示意图。
图14是说明根据本发明的另一个实施例(实施例)的液晶显示器的一部分的透视示意图。
图15是说明根据本发明的另一个实施例(实施例5)的数据处理器的一部分的透视示意图。
图16是图15中用点划线围绕的部分的扩大示意图。
图17是显示现有的薄膜晶体管的制造方法的截面示意图。
图18是说明先有技术中激光能量密度和晶粒直径之间的相互关系图。
图19是说明在现有的多晶半导体薄膜衬底中，多晶半导体薄膜的晶粒构成的示意图。
实施本发明的最佳方式
下文将参考附图描述本发明的最佳实施例，其中相同或相应的部件用相同的参考标号来表示，并且将省略重复的描述。
实施例1
图1-11是关于作为本发明的实施例(实施例1)的具有薄膜晶体管的半导体器件的制造技术图。具体地说，图1-9是关于多晶半导体薄膜衬底的制造图，图10和图11是说明通过利用多晶半导体薄膜衬底制造薄膜晶体管的方法图。
图2(a)-(d)说明了形成实施例1的多晶半导体薄膜的方法(工艺)。
首先如图2a所示，在加热板606(例如碳电阻加热器)上放置绝缘衬底602(例如玻璃、熔凝石英、蓝宝石、塑料和聚酰亚胺)。接着，通过在绝缘衬底602上的化学汽相淀积法或溅射淀积法，在绝缘衬底602上淀积非晶半导体膜601(例如Si、Ge和SiGe)。非晶半导体膜601的厚度最好为60nm或更薄。
然后，如图2(b)所示，将加热板606加热到100℃或更高的预定温度。在这种情况下，应注意不要引起绝缘衬底602和非晶半导体膜601温度的不均匀。
然后，通过第一激光照射(第一准分子激光照射)604(例如KrF或XeCl)在箭头603的方向上扫描非晶半导体膜601的表面。以在下面的描述中将要设定的适当的形状选择激光能量密度Ec(360mJ/cm2)反复施加第一准分子激光照射604多次。此外，在第一准分子激光照射604之后，以比适当的形状选择激光能量密度Ec(例如320mJ/cm2)低的激光能量密度施加第二激光照射(第二准分子激光照射)605。例如第一准分子激光照射604和第二准分子激光照射605都循环施加30-60次。
现在，将说明由本发明人设定了适当的形状选择激光能量密度Ec和通过激光束照射形成的多晶半导体薄膜。
图6显示了对例如晶粒的性能和在多晶半导体薄膜的制造中不同的制造条件进行分析的结果曲线图组，其中图6(a)是显示形状(N)和晶粒数量密度之间相互关系的曲线图，图6(b)是显示(N)和最大值的一半的全部宽度之间相互关系的曲线图，图6(c)是显示激光能量密度和形成的形状(N)之间相互关系的曲线图。图7是显示在多晶半导体薄膜制造中，六角晶粒和激光照射循环数之间相互关系的曲线图，以及激光照射循环数和多晶半导体薄膜表面上粗糙度之间相互关系的曲线图。根据原有的多晶半导体薄膜制造方法即通过由激光加热使非晶半导体膜结晶的方法，晶粒的例子包含三角形、四角形、五角形、六角形、七角形和八角形，它们的分布如图6(a)所示。在曲线图中，取N为横坐标，数量密度为纵坐标。
对于任意的晶粒来说，N是最接近的晶粒数量。当检查N的统计分布时，形成了图6(a)所示的正态分布。正态分布的最大值的一半处的全部宽度对应于多晶膜的均匀性。最大值的一半处的全部宽度越窄，制造的多晶膜越均匀。
图6(b)显示了最大值的一半处的全部宽度和N之间的关系。在N＝6处，最大值的一半处的全部宽度达到最小值。N＝6与晶粒(任意晶粒)的表面形状为六角形等效。
图6(c)说明了当在100℃或更高的温度激光加热非晶半导体膜时，激光能量密度和N之间的关系。当能量密度是Ec时，N为6。即，已经发现当激光能量密度是Ec时，晶粒趋向于形成六角晶粒。因此，将Ec定义为适当的形状选择激光能量密度Ec。
图7(a)说明了当在Ec或更低的激光能量密度、100℃或更高的非晶半导体膜的温度下施加激光束照射时，激光照射的最佳循环次数M是Mc。
图7(b)说明了当在Ec或更低的激光能量密度、100℃或更高的非晶半导体膜的温度下施加激光照射(第二激光照射)时，激光束照射循环M和多晶半导体薄膜表面上的粗糙度之间的关系。粗糙度定义为顶对底的最大长度。具体地说，在晶界的角处的顶对底的长度与此对应。随着M的增加，粗糙度减小到5nm或更低。此外，晶界中的化学键重新键合。
图8(a)-(c)是说明在多晶半导体膜中由于激光束密度的不同而导致的晶粒形状的不同的图。该图是基于显微摄影而得到的。
图8(a)说明了当激光能量密度低于适当的形状选择激光能量密度Ec时，多晶半导体膜中晶粒状态。从图中可以看出，在晶粒包含许多六角形的同时，也存在三角形、四角形或五角形。六角晶粒大约占30％-40％或更低。
图8(b)是以适当的形状选择激光能量密度Ec反复施加激光束照射形成多晶半导体薄膜的例子。这是以适当的形状选择激光能量密度Ec施加第一激光照射多个循环、然后以低于适当的形状选择激光能量密度Ec的激光能量密度反复施加第二激光照射的例子。例如，第一激光照射中的激光能量密度为360mJ/cm2(适当的形状选择激光能量密度Ec)，第二激光照射的激光能量密度为320mJ/cm2。在此例中，可以通过增加反复照射的循环次数形成大约50％-100％的六角晶粒。此外，制造了直径大约为0.2-0.3μm的均匀的六角晶粒。
例如，当在包含多晶半导体薄膜中心的一面上取10μm大小的正方形评估区时，通过扫描电子显微镜观察，确信在构成多晶半导体薄膜的晶粒中，表面形状的50％-100％是六角形。评估区的观察结果反应了多晶半导体薄膜整个表面的晶粒状态。
在第一激光照射中，当反复施加激光束照射一次或预定的循环次数时，作为晶粒陆续形成六角晶粒，接着它们如图9(a)所示连续的旋转或移动，然后相邻六角晶粒的各个侧面如图9(b)所示彼此会合。此外，根据激光束照射，杂质很少偏集到晶粒的边界处，每个晶粒的载流子浓度变得恒定。
如图9(a)所示，即使在六角晶粒251之间形成了更小的晶粒1001，在反复施加的第一激光照射步骤合第二照射步骤中，晶粒1001在边界处与的的晶粒251结合并被消除。
此外，在第二激光照射步骤中，可以以适当的形状选择激光能量密度Ec接连施加激光束照射。
图8(c)是以高于适当的形状选择激光能量密度Ec的激光能量密度施加激光束照射的例子，其中出现晶体的再熔，并且晶界被重新键合为岛形的大的晶粒。
第一激光束照射之后，在多晶半导体薄膜640的表面上形成波浪形610以形成晶界611。晶界611包含悬挂键。此外，如图2(b)-(d)所示，随着激光束照射循环次数的增加，晶界逐渐变窄为611、621和631，并且使表面粗糙度也依次平整化为610、620和630。
通过如上所述的方法，可以制造如图3所示的多晶半导体薄膜衬底260。图4是显示部分多晶半导体薄膜衬底260的截面图。
从图中还可以看出，形成了具有平的表面的多晶半导体薄膜640。此外，多晶半导体薄膜640中的大部分晶粒也是如图5所示的六角晶粒251。根据制造方法，六角晶粒251可以是50％-100％。
下面将参考图1说明准分子激光照射。准分子激光装置在下部具有UV灯加热器106，在相应的上部具有准分子激光(准分子激光发生器)101。通过控制器107控制UV灯加热器106和准分子激光101。
将在上表面具有非晶半导体膜(非晶硅膜)601的绝缘衬底(玻璃衬底)602设置在UV灯加热器106上，并且通过UV灯加热器106预加热。此外，从准分子激光101照射激光束(准分子激光束)660。由于没有示出的、用于支撑绝缘衬底602的工作台相对于准分子激光101移动，准分子激光束660可以照射非晶半导体膜601的整个区域，以将其形成为多晶半导体薄膜，所述非晶半导体膜601位于绝缘衬底602的上表面上。
在此实施例1中，分第一准分子激光照射604和第二准分子激光照射605两个步骤施加激光束照射。在每个步骤中，反复施加激光束照射大约30-60个循环。此外，以适当的形状选择激光能量密度Ec在第一准分子激光照射604中施加激光束照射，以低于适当的形状选择激光能量密度Ec的激光能量密度在第二准分子激光照射605中施加激光束照射。在第二准分子激光照射605中，可以以恒定的激光能量密度施加激光束照射，或者在照射过程中逐渐降低激光能量密度施加激光束照射。
根据本实施例1的多晶半导体薄膜衬底的制造方法，多晶半导体薄膜640的50％-100％的晶粒250包括六角晶粒251，并且粒径是均匀的，为0.2-0.3μm，使得能够提供一种多晶半导体薄膜衬底，该衬底具有改进的载流子迁移率μ，并且在每个区中载流子迁移率μ变化很小。例如，可以将载流子迁移率μ增强到大约200-300cm2/V.S。
此外，由于在表面上的晶界中和多晶半导体薄膜内部的电子轨道键合，能够达到使载流子迁移率恒定并且提高各个晶体管可靠性的效果。
此外，当形成了多晶半导体薄膜640时，由于激光束反复照射，因此减小了多晶半导体薄膜640表面上的粗糙度，可以提供平的多晶半导体薄膜衬底。例如，可以将粗糙度限制为5nm或更小。
此外，当形成了多晶半导体薄膜640时，为了形成六角形，最好以适当的形状选择激光能量密度Ec反复施加激光束照射多个循环，陆续在非晶半导体膜中形成六角籽晶，相邻的六角晶粒彼此移动并且陆续与相邻的六角晶粒251紧密接触。接着，由于以低于适当的形状选择激光能量密度Ec的激光能量密度反复施加激光束照射多个循环，杂质很少偏集到晶界处，使对于每个晶粒来说，载流子浓度都是恒定的。
在本实施例中，UV灯加热和激光加热时的气氛可以是真空、惰性气体(例如氩、氪或氦)或氮气。
然后，将说明薄膜晶体管的制造方法。例如，如图11(a)所示，提供在表面处具有多晶半导体薄膜(多晶硅膜)640的绝缘衬底(玻璃衬底)602。图11的例子具有与图3所示的多晶半导体薄膜衬底260不同的结构，即其中在绝缘衬底602和多晶半导体薄膜640之间放置了作为缓冲层的氧化硅膜651。但另一方面可以省去缓冲层，下面将作为在具有缓存层的多晶半导体薄膜衬底260中制造薄膜晶体管的方法来阐明此实施例1。
如图11(a)所示，有选择地设置光致抗蚀剂膜670，用于形成晶体管的沟道区672，接着，将磷(P)注入多晶半导体薄膜640，并且进行退火以形成n形杂质区671。杂质区671形成源区或漏区。如果需要，在形成多晶半导体薄膜的步骤中将预定杂质掺杂到多晶半导体薄膜640中。
然后，如图11(b)所示，进行选择蚀刻以便使在沟道区672两侧的杂质区671延伸预定的长度。
然后，如图11(b)所示，在绝缘衬底602上表面上的整个区域上形成氧化硅膜，以便形成栅绝缘膜673。
然后，如图11(b)所示，在沟道区672的上方形成栅674。
可以选择的是，形成源区和漏区的杂质区671可以通过如下方式形成：设置栅绝缘膜673，形成栅电极674，然后利用栅电极674作为掩模，在不进行如上所述的杂质扩散的情况下，将磷注入到多晶半导体薄膜640中。
然后，在绝缘衬底602的上表面的整个区域上形成层间绝缘膜675之后，开接触孔以便形成将与杂质区671或未示出的栅布线电极连接的电极(源极、漏极)676。此外，尽管未示出，晶体管用钝化膜覆盖，并且除去部分钝化膜以露出外电极。
虽然图中仅示出了一个晶体管，但实际上形成了多个。
在根据此实施例1的晶体管中，由于多晶半导体薄膜640的50％-100％的晶粒包括六角晶粒251，粒径是均匀的，为0.2-0.3μm。据此，当形成了晶体管(TFT)时，对于每个晶体管来说，减小了硅的沟道区中的晶界，所述硅的沟道区位于栅极的下面，并且提高载流子的迁移率μ，降低了载流子的变化。例如可以将载流子迁移率μ增加到大约200-300cm2/V.s。
此外，在每个晶体管中，减小了存在于硅的沟道区中的晶界密度的变化，所述沟道区位于栅极的下面，并且对于每个晶体管来说，使阈电压Vth一致。可以将阈电压Vth的变化抑制到0.1V或更低。
此外，当多晶半导体薄膜640形成时，由于反复照射激光束，减小了多晶半导体薄膜表面上的粗糙度，降低了各个晶体管的性能的变化，并且很少出现劣化，使晶体管的寿命更长。
此外，当形成多晶半导体薄膜时，由于为了形成六角形以适当的形状选择激光能量密度Ec反复进行激光束照射多个循环，因此陆续形成了六角籽晶，相邻的六角晶粒彼此移动并与陆续相邻的六角晶粒紧密接触。接着，以低于适当的形状选择激光能量密度Ec的激光能量密度反复进行激光束照射。据此，杂质很少偏集于晶界中，使对于每个晶粒来说载流子浓度都是恒定的。结果，晶体管的特性变得稳定。
此外，由于在晶体管沟道区中形成了均匀形状和尺寸的晶粒，并且晶界的化学键重新键合以提供具有更小粗糙度的表面，因此，可以将半导体和栅绝缘膜之间的状态的界面密度降低而降低阈电压Vth。
在本实施例中，由于多晶半导体薄膜中的晶粒形成为均匀尺寸的六角晶粒，因此载流子迁移率高并且变化小，以及阈电压Vth变化也很小。据此，当制造多个晶体管时，对于每个晶体管来说，特性分散度减小，并且提高了半导体器件的生产率。结果，可以减少半导体器件的制造费用。
实施例2
图12是作为本发明的另一个实施例(实施例2)，说明形成多晶半导体薄膜的情况的示意图。
如图12所示，在实施例2的准分子激光器中，在上表面上具有非晶半导体膜(非晶硅膜)的绝缘衬底602位于在下部的UV灯加热器106和在上部的准分子激光(准分子激光发生器)101之间，通过控制器107控制UV灯加热器106和准分子激光101。通过UV灯加热器106进行预加热，通过从准分子激光101发射的激光束160使非晶半导体膜601形成为多晶半导体薄膜。
在实施例2中，利用控制器107控制UV灯加热器106和准分子激光101，同步化UV射线和准分子激光照射的光发射间隔。在这种情况下，可以控制由于热而导致的在绝缘衬底602和非晶半导体膜601之间产生的应变。
实施例3
图13使作为本发明的另一个实施例(实施例3)，说明形成多晶半导体薄膜的情况的示意图。将特别对图3中的准分子激光束照射的构造进行说明。
将从准分子激光101发射的激光束110照射到绝缘衬底602上表面上的非晶半导体膜601上，所述绝缘衬底602放置在样品平台122上。在此实施例3中，通过光学元件将从准分子激光101发射的激光束110分为两个光路，使得其中之一延迟到达激光束照射位置。
即，通过半透明反射镜102将从准分子激光101发射的激光束110分为两个光路，其中之一经过反射镜103和反射镜105到达激光束照射位置，而另一个光路在半透明反射镜102处反射，然后直接到达激光束照射位置。
具有此构造，经过更短光路长度的激光束112可以预加热非晶半导体膜601，并且与激光束111一起使非晶半导体膜601熔融，激光束111经过了更长的光路长度，比激光束112延迟到达。
然后，作为第一激光照射步骤，以适当的形状选择激光能量密度Ec反复进行激光束照射多个循环，接着，作为第二激光照射步骤，以低于适当的形状选择激光能量密度Ec的激光能量密度反复进行激光束照射多个循环，从而能够以与前面的实施例一样的方式制造高质量的多晶半导体薄膜衬底。
实施例4
在实施例4中将描述包括由前面的实施例制造的晶体管(薄膜晶体管)的电子装置。
图14是根据本发明的另一个实施例(实施例4)说明液晶显示器的一部分的透视示意图。
在此实施例中将描述将半导体器件40引入图像显示装置(电子装置)的例子，用多个晶体管(薄膜晶体管)18形成的所述半导体器件40形成到多晶半导体薄膜衬底260(在绝缘衬底602的上表面上形成的非晶半导体膜601)中。
图14是分解态的透视图，说明图像显示装置的一部分。如图14所示，其构成是使液晶设置在半导体器件40上，在半导体器件40中，将晶体管组形成到多晶半导体薄膜衬底260的上表面上，堆叠构成像素23的显示面板22并且玻璃密封。作为像素驱动器的晶体管18与每个像素23对应，晶体管18的源极和像素23的像素电极通过堆叠彼此连接。
将外围驱动电路19例如地址解码器、数字/模拟转换电路和控制器设置到排列像素23的区域的外围。参考标号10和21显示了晶体管形成区。
在上述电子装置中，由于在与像素23对应的每个晶体管18的沟道区中，晶粒的尺寸是均匀的，载流子迁移率是恒定的，并且阈电压Vth也是如实施例1所描述的是恒定的，因此高性能图像显示是可能的，并且可以提高大面积图像显示中的可靠性。
实施例5
图15是根据本发明的另一个实施例(实施例5)说明数据处理器的一部分的透视示意图，图16是用图16中点划线环绕的部分的扩大示意图。
在此实施例5中，将要使用的晶粒形成在绝缘衬底602即玻璃衬底的表面上，以便通过与实施例1一样的方法形成多晶半导体薄膜衬底260。
数据处理器30包括形成在多晶半导体薄膜衬底260表面上的每个电路。即，如图15所示，未示出的晶体管18和无源元件形成在多晶半导体薄膜衬底260的表面上。此外，每个电路用未示出的布线连接，并且具有这样的结构：其中将外端子设置在多晶半导体薄膜衬底260的表面上，或将连接器附加到其边缘上。
此外，用钝化膜覆盖和保护多晶半导体薄膜衬底表面上的每个电路部分和布线。参考标号10代表晶体管膜区。
例如，数据处理器30包括中央处理单元24、存储电路26、输入/输出控制器28和利用数据总线电路29分别与中央处理单元24连接的外围电路27以及用中央处理单元24连接的cash电路25。
在数据处理器30中，将每个晶体管形成到多晶半导体薄膜中。由于将每个晶体管形成为在沟道区中具有均匀的晶粒尺寸和均匀晶界的多晶半导体薄膜，因此载流子迁移率μ是高的，并且变化小，而且阈电压Vth的变化也很小。
因此，电场效应迁移率比形成在现有多晶半导体薄膜中的更高，还可以降低数据处理器30的制造费用。
已经参考最佳实施例对本发明进行了具体说明，但很显然本发明并不限于上述实施例，可以在不离开其要旨的范围内进行各种修改。
此外，在上面的说明中，尽管已经描述了将本发明应用于作为本发明背景的领域中的图像显示器和数据处理器的情况，但并不限于此，还可以用于其它的电子器件。
至少这些发明可用于利用多晶半导体薄膜制造的电子器件。
通过本申请所公开的发明中的一些典型发明可以简单说明如下。
(1)在多晶半导体薄膜衬底中，多晶半导体薄膜的晶粒可以形成为均匀尺寸的六角晶粒，六角晶粒的比例达到50-100％。
(2)在多晶半导体薄膜衬底中，能够提供一种其中尺寸和载流子浓度均匀和表面平整的多晶半导体薄膜衬底。
(3)可以提供一种具有薄膜晶体管的半导体器件，薄膜晶体管具有良好的特性，并且特性的变化很小。
(4)可以提供一种具有薄膜晶体管的半导体器件，薄膜晶体管具有高的载流子迁移率，并且特性的变化很小。
(5)可以提高半导体器件的生产率，减少半导体器件的制造费用。
(6)可以提供电子装置，例如液晶显示器和很好地高速运行的数据处理单元。

Claims (20)

1.一种多晶半导体薄膜衬底，包括：绝缘衬底和形成在绝缘衬底表面上的多晶半导体薄膜，其特征在于，其中在形成多晶半导体薄膜的多个晶粒中，具有数字6的最接近晶粒的晶粒数是最多的。
2.如权利要求1所述的多晶半导体薄膜衬底，其特征在于，多晶半导体薄膜表面上的晶界的粗糙度是5nm或更小。
3.一种半导体器件，包括形成在多晶半导体薄膜中的多个晶体管，其特征在于，在形成多晶半导体薄膜的多个晶粒中，具有数字6的最接近晶粒的晶粒数是最多的。
4.如权利要求3所述的半导体器件，其特征在于，多晶半导体薄膜表面上的晶界的粗糙度是5nm或更小。
5.一种半导体器件，包括形成在多晶半导体薄膜中的多个晶体管，其特征在于，存在一个边长为10μm并且其中50-100％的晶粒具有数字6的最接近晶粒的正方形区，以便包含多晶半导体薄膜中多晶半导体薄膜的中心。
6.如权利要求5所述的半导体器件，其特征在于，多晶半导体薄膜表面上的晶界的粗糙度是5nm或更小。
7.一种电子装置，包括其中在多晶半导体薄膜中形成了多个晶体管的半导体器件，其特征在于，多个晶体管的阈电压的变化为0.1V或更小。
8.如权利要求7所述的电子装置，其特征在于，在形成多晶半导体薄膜的多个晶粒中，具有数字6的最接近晶粒的晶粒数是最多的。
9.如权利要求8所述的电子装置，其特征在于，多晶半导体薄膜表面上的晶界的粗糙度是5nm或更小。
10.一种电子装置，包括其中在多晶半导体薄膜中形成了多个晶体管的半导体器件，其特征在于，存在一个边长为10μm并且其中50-100％的晶粒具有数字6的最接近晶粒的正方形区，以便包含多晶半导体薄膜中多晶半导体薄膜的中心。
11.如权利要求10所述的电子装置，其特征在于，多晶半导体薄膜表面上的晶界的粗糙度是5nm或更小。
12.如权利要求7所述的电子装置，其特征在于，该电子装置是液晶显示器，半导体器件具有用于控制液晶显示面板的每个像素的晶体管和构成外围驱动器电路的晶体管，将半导体器件叠加并附着到液晶显示器的液晶显示面板上。
13.如权利要求7所述的电子装置，其特征在于，所述电子器件是数据处理器，用半导体器件的每个晶体管形成了中央处理单元、cash电路、存储电路、外围电路、输入/输出电路和总线电路。
14.一种多晶半导体薄膜衬底的制造方法，通过在绝缘衬底的表面上形成非晶半导体薄膜，然后用激光束照射非晶半导体膜，从而使非晶半导体膜结晶，形成多晶半导体薄膜，其特征在于，该方法包括：利用UV射线照射绝缘衬底的背面或照射非晶半导体膜，从而将非晶半导体膜加热到熔融温度或更低的温度，用适当的形状选择激光能量密度Ec的激光束反复照射非晶半导体膜的表面，以形成最多数目的具有数字6的最接近晶粒的晶粒，同步化激光束照射周期和UV射线加热周期，利用光学元件将激光束分为两个光路，使其中之一的光路长度更长，使其延迟到达激光束照射位置，从而形成多晶半导体薄膜。
15.如权利要求14所述的多晶半导体薄膜衬底的制造方法，其特征在于，分为两个光路的激光束之一经过更短的光波长通路，并且经过光学衰减器衰减，使其到达激光束照射位置，从而形成多晶半导体薄膜。
16.一种电子器件，其中在多晶半导体薄膜中形成了晶体管，其特征在于，在形成晶体管的沟道区的多个晶粒中，具有数字6的最接近晶粒的晶粒数最多。
17.一种半导体器件，其中在多晶半导体薄膜中形成了多个晶体管，其特征在于，存在一个边长为10μm并且其中50-100％的晶粒具有数字6的最接近晶粒的正方形区，以便包含多晶半导体薄膜中多晶半导体薄膜的中心。
18.如权利要求17所述的半导体器件，其特征在于，多晶半导体薄膜表面上的晶界的粗糙度是5nm或更小。
19.一种电子装置，具有在多晶半导体薄膜中形成的多个晶体管，其特征在于，在形成多晶半导体薄膜的多个晶粒中，具有数字6的最接近晶粒的晶粒数最多。
20.如权利要求19所述的电子装置，其特征在于，多晶半导体薄膜表面上的晶界的粗糙度是5nm或更小。
CNB008109257A 1999-06-28 2000-06-23 多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件 Expired - Fee Related CN1209792C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP181559/99 1999-06-28
JP18155999 1999-06-28
JP181559/1999 1999-06-28

Publications (2)

Publication Number Publication Date
CN1365513A true CN1365513A (zh) 2002-08-21
CN1209792C CN1209792C (zh) 2005-07-06

Family

ID=16102918

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008109257A Expired - Fee Related CN1209792C (zh) 1999-06-28 2000-06-23 多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件

Country Status (5)

Country Link
US (1) US7491972B1 (zh)
KR (1) KR100706136B1 (zh)
CN (1) CN1209792C (zh)
TW (1) TW490770B (zh)
WO (1) WO2001001464A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303647C (zh) * 2003-09-30 2007-03-07 佳能株式会社 加热方法、加热装置、以及图像显示装置的制造方法
CN100511580C (zh) * 2003-12-04 2009-07-08 夏普株式会社 激光结晶设备
US7732815B2 (en) 2006-08-28 2010-06-08 Mitsubishi Electric Corporation Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film
CN102403206A (zh) * 2007-11-08 2012-04-04 应用材料公司 脉冲序列退火方法和设备
US9498845B2 (en) 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
CN107123597A (zh) * 2007-11-08 2017-09-01 应用材料公司 脉冲序列退火方法和设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490770B (en) * 1999-06-28 2002-06-11 Hitachi Ltd Poly crystal semiconductor thin film substrate, its manufacture method, semiconductor apparatus and electronic apparatus
KR20030042484A (ko) * 2001-11-22 2003-06-02 (주)한백 평판 디스플레이용 저온 폴리 실리콘 결정화 장치
CN115487530A (zh) * 2022-09-22 2022-12-20 天津科技大学 一种碳酸乙烯酯的熔融结晶系统及工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318384B2 (ja) * 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
US5714404A (en) * 1993-11-18 1998-02-03 Regents Of The University Of California Fabrication of polycrystalline thin films by pulsed laser processing
DE69534888T2 (de) * 1994-04-06 2006-11-02 Denso Corp., Kariya Herstellungsverfahren für Halbleiterbauelement mit Graben
JP2776276B2 (ja) 1994-11-10 1998-07-16 日本電気株式会社 薄膜トランジスタの製造方法
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3472087B2 (ja) * 1997-06-30 2003-12-02 Ｔｄｋ株式会社 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法
JPH11145056A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体材料
JP3421672B2 (ja) * 1998-01-16 2003-06-30 学校法人立命館 結晶性薄膜の製造方法
TW490770B (en) * 1999-06-28 2002-06-11 Hitachi Ltd Poly crystal semiconductor thin film substrate, its manufacture method, semiconductor apparatus and electronic apparatus
US6649824B1 (en) * 1999-09-22 2003-11-18 Canon Kabushiki Kaisha Photoelectric conversion device and method of production thereof
US6493127B2 (en) * 2001-01-11 2002-12-10 Codeon Corporation Modulation systems using dual channel optical modulators
KR101066478B1 (ko) * 2004-06-04 2011-09-21 엘지디스플레이 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303647C (zh) * 2003-09-30 2007-03-07 佳能株式会社 加热方法、加热装置、以及图像显示装置的制造方法
CN100511580C (zh) * 2003-12-04 2009-07-08 夏普株式会社 激光结晶设备
US7732815B2 (en) 2006-08-28 2010-06-08 Mitsubishi Electric Corporation Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film
CN102403206A (zh) * 2007-11-08 2012-04-04 应用材料公司 脉冲序列退火方法和设备
US9498845B2 (en) 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
CN102403206B (zh) * 2007-11-08 2016-12-07 应用材料公司 脉冲序列退火方法和设备
CN107123597A (zh) * 2007-11-08 2017-09-01 应用材料公司 脉冲序列退火方法和设备
CN107123597B (zh) * 2007-11-08 2021-04-27 应用材料公司 脉冲序列退火方法和设备
US11040415B2 (en) 2007-11-08 2021-06-22 Applied Materials, Inc. Pulse train annealing method and apparatus

Also Published As

Publication number Publication date
KR20020032442A (ko) 2002-05-03
KR100706136B1 (ko) 2007-04-11
US7491972B1 (en) 2009-02-17
CN1209792C (zh) 2005-07-06
TW490770B (en) 2002-06-11
WO2001001464A1 (fr) 2001-01-04

Similar Documents

Publication Publication Date Title
CN1050221C (zh) 多结晶薄膜的形成方法和制造薄膜晶体管的方法
CN1194378C (zh) 有源矩阵型显示设备
CN1041148C (zh) 半导体装置的制造方法及所用设备
CN1160759C (zh) 半导体器件及其制造方法
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1078014C (zh) 半导体器件及其制造方法
CN1134831C (zh) 激光退火方法
CN1045688C (zh) 半导体薄膜及使用这种薄膜的半导体器件的制造方法
CN1126179C (zh) 晶体管和半导体电路
CN1051640C (zh) 半导体器件及其制造方法
CN1252893A (zh) 氧化硅膜的制造方法、半导体装置的制造方法、半导体装置、显示装置和红外光照射装置
CN1113032A (zh) 一种半导体器件的制造方法
CN1677618A (zh) 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管
CN1128900A (zh) 半导体器件的制造方法
CN1614756A (zh) 半导体器件及其制造方法
CN1457103A (zh) 薄膜晶体管及其制造方法
CN1550863A (zh) 半导体薄膜、薄膜晶体管、及其制造方法和制造设备
CN1209792C (zh) 多晶半导体薄膜衬底及其制造方法、半导体器件和电子器件
CN1716529A (zh) 结晶方法及其装置
US6025217A (en) Method of forming polycrystalline semiconductor thin film
CN100347822C (zh) 制造显示器件的方法
CN1929151A (zh) 薄膜晶体管、半导体器件、显示器、结晶方法和薄膜晶体管的制备方法
CN101038937A (zh) 薄膜半导体器件及其制造方法
CN1354495A (zh) 半导体薄膜及其生产方法和设备、及生产单晶薄膜的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111125

Owner name: HITACHI DISPLAY CO., LTD.

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20111125

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111125

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111125

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111125

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111125

Address after: Chiba County, Japan

Patentee after: Hitachi Displays, Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

C56 Change in the name or address of the patentee

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20020821

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Polysilicon semiconductor thin film substrate, method for producing the same, semiconductor device, and electronic device

Granted publication date: 20050706

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050706

Termination date: 20190623