KR20040062084A - 실리콘 결정화방법 - Google Patents

실리콘 결정화방법 Download PDF

Info

Publication number
KR20040062084A
KR20040062084A KR1020020088403A KR20020088403A KR20040062084A KR 20040062084 A KR20040062084 A KR 20040062084A KR 1020020088403 A KR1020020088403 A KR 1020020088403A KR 20020088403 A KR20020088403 A KR 20020088403A KR 20040062084 A KR20040062084 A KR 20040062084A
Authority
KR
South Korea
Prior art keywords
region
amorphous
layer
mask
amorphous silicon
Prior art date
Application number
KR1020020088403A
Other languages
English (en)
Other versions
KR100492152B1 (ko
Inventor
김영주
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0088403A priority Critical patent/KR100492152B1/ko
Priority to US10/746,019 priority patent/US6949422B2/en
Priority to JP2003434244A priority patent/JP4140772B2/ja
Priority to CNB2003101238536A priority patent/CN1310284C/zh
Publication of KR20040062084A publication Critical patent/KR20040062084A/ko
Application granted granted Critical
Publication of KR100492152B1 publication Critical patent/KR100492152B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 실리콘의 결정화 방법에 관한 것으로, 특히 레이저 샷의 오버랩 부분에서 나타나는 결정상태의 불균일을 해결하기 위한 실리콘의 결정화 방법에 관한 것이다.
본 발명에 따른 결정화 방법은, 소자를 만들기 위한 기판의 전면에 비정질 선행막을 형성하고, 소자가 만들어 질 부분을 제외한 나머지 부분에 고융점금속을 증착한 후, 레이저를 조사하여 결정화를 진행한다.
이와 같이 하면, 박막트랜지터를 제외한 영역에서 상기 레이저샷의 오버랩에 의한 불균일 특성이 나타나지 않기 때문에 고화질의 다결정 박막트랜지스터를 제작할 수 있는 장점이 있다.

Description

실리콘 결정화방법{A method for crystallizing of an amorphous Si}
본 발명은 측면 성장 결정화(sequential lateral solidification : 이하 "SLS"라 칭함)를 이용한 결정화 방법에 관한 것이다.
일반적으로, 실리콘은 결정상태에 따라 비정질 실리콘(amorphous silicon)과 결정질 실리콘(crystalline silicon)으로 나눌 수 있다.
비정질 실리콘은 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정패널(liquid crystal panel)의 스위칭 소자(switching device)에 많이 사용한다.
그러나, 상기 비정질 실리콘 박막은 액정패널 구동소자의 전기적 특성과 신뢰성 저하 및 표시소자 대면적화에 어려움이 있다.
대면적, 고정세및 패널 영상구동회로, 일체형 랩탑컴퓨터(laptop computer), 벽걸이 TV용 액정표시소자의 상용화는 우수한 전기적 특성(예를 들면 높은 전계효과 이동도(30㎠/VS)와 고주파 동작특성 및 낮은 누설전류(leakage current))의 화소 구동소자를 요구하며 이는 고품위 다결정 실리콘(poly crystalline silicon)의 응용을 요구하고 있다.
특히, 다결정 실리콘 박막의 전기적 특성은 결정립(grain)의 크기에 큰 영향을 받는다. 즉, 결정립의 크기가 증가함에 따라 전계효과 이동도가 증가한다.
따라서, 이러한 점을 고려하여 실리콘을 단결정화 하는 방법이 큰 이슈로 떠오르고 있으며, 최근 들어 에너지원을 레이저로 하여 실리콘 결정의 측면성장을 유도하여 거대한 단결정 실리콘을 제조하는 SLS(sequential lateral solidification)(연속적인 측면 고상화라함.)기술이 국제특허 "WO 97/45827"과 한국 공개특허"2001-004129"에 제안되었다.
상기 SLS 기술은 실리콘 그레인이 액상 실리콘과 고상 실리콘의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔(laser beam)의 조사범위의 이동을 적절하게 조절하여 실리콘 그레인을 소정의 길이만큼 측면성장 시킴으로서 비정질 실리콘 박막을 결정화시키는 것이다.
이러한 SLS기술을 실현하기 위한 SLS 장비는 이하, 도 1에 도시한 바와 같다.
상기 SLS 장비(32)는 레이저 빔(34)을 발생하는 레이저 발생장치(36)와, 상기 레이저 발생장치를 통해 방출된 레이저 빔을 집속시키는 집속렌즈(40)와, 기판(44)에 레이저 빔을 나누어 조사시키는 마스크(38)와, 상기 마스크(38)의 하부에 위치하여 상기 마스크를 통과한 레이저빔(34)을 일정한 비율로 축소하는 축소렌즈(42)로 구성된다.
상기 레이저빔 발생장치(36)는 광원에서 가공되지 않은 레이저빔을 방출시키고, 어테뉴에이터(미도시)를 통과시켜 레이저빔의 에너지 크기를 조절하고, 상기 집속렌즈(40)를 통해 레이저 빔(34)을 조사하게 된다.
상기 마스크(38)에 대응되는 위치에는 비정질 실리콘 박막이 증착된기판(44)이 고정된 X-Y스테이지(46)가 위치한다.
이때, 상기 기판(44)의 모든 영역을 결정화하기 위해서는 상기 X-Y스테이지(46)를 미소하게 이동하여 줌으로써 결정영역을 점진적으로 확대해 나가는 방법을 사용한다.
전술한 구성에서, 상기 마스크(38)는 상기 레이저 빔을 통과시키는 투과영역(A)과, 레이저 빔을 흡수하는 차단영역(B)으로 구분된다.
도 1은 이해를 돕기 위해 일반적인 SLS 결정화 장비를 예를 들어 설명한 것이다.
전술한 도 1의 장비를 이용한 종래의 SLS결정화 공정을 이하, 도면을 참조하여 설명한다.
도 2a 내지 도 2d는 종래의 공정 순서에 따른 폴리 실리콘 결정화 공정을 순서대로 도시한 공정 단면도이다.
도 2a에 도시한 바와 같이, 기판(10)상에 절연막인 버퍼층(buffer layer)(12)을 형성한다.
상기 버퍼층(12)은 실리콘 질화막(SiNX)과 실리콘 산화막(SiO2)을 포함하는 실리콘 절연물질 중 선택된 하나로 형성한다.
상기 버퍼층(12)의 역할은 레이저 빔을 비정질 실리콘에 조사하는 중 그 열에 의해 기판의 표면에 존재하는 알칼리계 물질이 국부적으로 용출되어 실리콘층에 확산되는 것을 방지하기 위한 것이다.
다음으로, 상기 버퍼층(12)의 상부에 비정질 선행막(비정질 실리콘층 : a-Si:H)(14)을 형성한다.
상기 비정질 선행막(14)은 일반적으로 화학 기상증착법(CVD)등을 사용하여 기판(10)에 증착하게 되며, 이는 박막 내에 수소(H)를 많이 함유하고 있다.
상기 수소는 열에 의해 박막을 이탈하는 특징이 있기 때문에, 상기 비정질 선행 막(14)을 1차로 열처리하여 탈수소화 과정을 거치는 것이 필요하다.
왜냐하면, 수소를 미리 제거하지 않은 경우에는 결정박막의 표면이 매우 거칠어져 전기적으로 특성이 좋지 않기 때문이다.
도 2b에 도시한 바와 같이, 상기 탈수소화 공정이 완료된 비정질 실리콘층의 상부에 앞서 언급한 마스크(38)를 위치시킨다.
투과 영역(A)과 차단영역(B)으로 구성되는 마스크(38)를 통해 임의의 레이저빔폭을 가지고 조사된 레이저 빔은 상기 비정질 실리콘을 부분적으로 용융함으로써, 비정질 실리콘층(14)은 용융영역(C)과 비 용융영역(D)으로 나누어진다.
도 2c에 도시한 바와 같이, 상기 레이저 빔이 조사된 부분은 빠르게 냉각되면서 용융영역(C)과 비 용융영역(D)의 양측 경계를 시작으로 하여 용융영역의 안쪽으로 그레인(grain)(60a,60b)이 측면성장을 하게 된다.
따라서, 용융된 영역(C)마다 제 1 그레인 영역(E)과 제 2 그레인 영역(F)이 형성된다.
이때, 마스크의 투과영역(도 2b의 A)의 너비가 그레인의 최대 성장길이의 두배 또는 그 보다 작다면, 상기 각 그레인 영역(E,F)에 구성되는 그레인(60a,60b)은서로 부딪히면서 성장을 멈추게 된다.
반면, 투과영역(도 2b의 A)의 너비가 그레인의 최대 성장길의 두배 보다 크다면 상기 각 그레인 영역 사이에는 핵생성 영역(미도시)이 존재하면서 결정화가 진행 될 것이다. (이때, 그레인의 최대 성장길이란 상기 각 그레인 영역에 속하는 그레인의 최대 길이를 의미한다)
전자의 경우, 결정화가 진행된 형상을 평면적으로 관찰하게 되면 도 2d의 구성과 같다.
즉, 각 용융영역(C)마다 제 1 그레인 영역(E)과 제 2 그레인 영역(F)으로 구성된 부분적인 폴리실리콘 결정영역이 형성된다.
다음으로, 도 2e에 도시한 바와 같이, 상기 부분적으로 결정화를 진행 한후, 연속하여 상기 마스크를 X축(도 1의 스테이지(46)를 -X축으로 이동한 것과 같음)으로 이동한다.
이때, 마스크의 이동거리(D)는 상기 제 1 그레인 영역(E)에 속하는 각 그레인(60a,60b)의 길이보다 작거나 같게 이동한다. 제 1 그레인 영역의 일부(에지부분에 대응하여 결정화된 부분)에 레이저 빔이 겹쳐지도록 이동하게 된다.
왜냐하면 레이저 빔의 에지부분에 대응하여 결정화된 부분(결정영역과 비결정영역의 경게에 해당함)에서 많은 수의 결정결함이 발생하기 때문이다.
이와 같은 상태에서 레이저(일반적으로 엑시머 레이저)를 조사하여 결정화를 진행하게 되면 상기 마스크(38)의 투과영역(A)에 대응하는 비정질 실리콘층이 완전 용융된 후 냉각되면서 결정화가 진행된다.
결과적으로 새로운 결정영역(G)이 생기는 것은 물론이고, 상기 제 1 그레인 영역(E)의 그레인이 더욱 성장하게 되는 결과를 얻을 수 있다.
전술한 방식으로 마스크를 조금씩 이동하면서 결정화를 진행하게 되면 도 2f에 도시한 바와 같이, 원하는 만큼의 길이로 성장한 그레인(60a)(grain)으로 구성된 폴리 실리콘층을 얻을 수 있다.
앞서 설명한 바와 같이, 전술한 공정은 액정패널이 제작될 기판의 전면에 선행막을 형성한후 레이저 빔을 중접하여 조사하는 방식으로 측면결정화를 진행하게 된다.
그런데, 액정패널을 완성하게 되면, 상기 레이저 빔이 중첨된 부분에서 부분적으로 광학적 불균일이 발생하는 것이 관찰되었다.
즉, 이러한 원인으로는 상기 레이버 빔이 중첩되는 부분에서 레이저 빔의 열에 의해 하부의 구성층(버퍼층 또는 기판)이 영향을 받아 광학적 불균일을 초래하기 때문인 것으로 파악되었다.
본 발명은 전술한 문제를 해결하기 위한 목적으로 제안된 것으로, 비정질 선행막이 형성된 기판의 전면에 금속을 증착하고, 결정화 될 부분의 금속을 제거하여 결정화를 진행한다.
이와 같이 하면, 소자가 형성되는 영역 이외의 영역에서는 레이버 빔이 중첩되어 조사되더라고 상기 금속에 의해 레이저 에너지를 분산시킬 수 있기 때문에,레이저 에너지에 의한 영향을 최소화 할 수 있는 장점이 있다.
따라서, 화질 불균일이 없는 고화질의 액정표시장치를 제작할 수 있다.
도 1은 측면 성장 결정화된 폴리실리콘층을 형성하기 위한 레이저 빔 발생장치를 개략적으로 도시한 도면이고,
도 2a 내지 도 2f는 비정질 실리콘의 측면 성장 결정화 공정을 종래의 방법에 따라 도시한 공정 도면이고,
도 3a 내지 3d는 본 발명에 따른 실리콘 결정화 공정을 공정순서에 따라 도시한 공정 평면도와 그에 따른 공정 단면도이고,
도 4a 내지 도 4f는 도 3c의 결정화 공정을 상세한 순서로 도시한 공정 단면도이고,
도 5a 내지 도 5d는 본 발명에 따른 다결정 실리콘 박막트랜지스터의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 102 : 버퍼층
104 : 비정질 선행막 110 : 다결정 실리콘
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 폴리실리콘 결정화 방법은 기판 상에 비정질 실리콘을 증착하여 비정질 선행막을 형성하는 단계와; 상기 비정질 선행막의 상부에 고융점 금속을 증착하여, 금속층을 형성하는 단계와; 상기 금속층이 형성된 기판에 다수의 화소영역과 화소영역의 일측에 스위칭 영역을 정의하는 단계와; 상기 스위칭 영역에 대응하는 금속층을 제거하여, 하부의 비정질 선행막을 노출하는 단계와; 상기 패턴된 금속층이 형성된 기판의 이격된 상부에 투과부와 차단부로 구성된 마스크를 위치시키는 단계와; 상기 마스크의 상부로 1 차 레이저 빔을 조사하여, 상기 박막트랜지스터 영역의 투과부에 대응하는 부분의 비정질 실리콘층을 완전 용융한 후 결정화하여 측면 성장한 제 1 결정영역과 제 2 결정영역으로 구성된 결정영역을 형성하는 단계와; 상기 부분적으로 결정화된 비정질 실리콘층의 상부에서 상기 마스크를 이동하는 단계와; 상기 마스크의 상부로 2 차 레이저 빔을 조사하여, 상기 투과영역에 대응하는 부분의 비정질 실리콘층과 일부 결정화된 영역을 용융하고 결정화하여, 상기 박막트랜지스터 영역에 노출된 비정질 선행막을 폴리실리콘으로 결정화하는 단계를 포함한다.
상기 금속층과 그 하부에 대응하는 비정질 선행막을 제거하여, 상기 박막트랜지스터 영역에 대응하는 폴리 실리콘층을 남기는 단계를 더욱 포함한다.
상기 고융점 금속은 몰리브덴(Mo)을 예로 들 수 있다.
본 발명의 특징에 따른 다결정 박막트랜지스터 제조방법은 기판 상에 비정질 실리콘을 증착하여 비정질 선행막을 형성하는 단계와; 상기 비정질 선행막의 상부에 고융점 금속을 증착하여, 금속층을 형성하는 단계와; 상기 금속층이 형성된 기판에 다수의 화소영역과 화소영역의 일측에 스위칭 영역을 정의하는 단계와; 상기 스위칭 영역에 대응하는 금속층을 제거하여, 하부의 비정질 선행막을 노출하는 단계와; 상기 패턴된 금속층이 형성된 기판의 이격된 상부에 투과부와 차단부로 구성된 마스크를 위치시키는 단계와; 상기 마스크의 상부로 1 차 레이저 빔을 조사하여, 상기 박막트랜지스터 영역에 대응하는 투과부에 대응하는 부분의 비정질 실리콘층을 완전 용융한 후 결정화하여 측면 성장한 제 1 결정영역과 제 2 결정영역으로 구성된 결정영역을 형성하는 단계와; 상기 부분적으로 결정화된 비정질 실리콘층의 상부에서 상기 마스크를 이동하는 단계와; 상기 마스크의 상부로 2 차 레이저 빔을 조사하여, 상기 투과영역에 대응하는 부분의 비정질 실리콘층과 일부 결정화된 영역을 용융하고 결정화하여, 상기 스위칭 영역에 대응하는 비정질 선행막을 폴리실리콘으로 결정화하는 단계와; 상기 패턴된 금속층과 그 하부의 실리콘 선행막을 패턴하여, 상기 스위칭 영역에 대응한 폴리실리콘층만 남기는 단계와; 상기 폴리실리콘층을 패턴하여, 소정 형상의 액티브층을 형성하는 단계와; 상기 액티브층이 형성된 기판의 전면에 제 1 절연막을 형성하는 단계와; 상기 제 2 절연막 상부의 액티브층 상부에 게이트 전극을 형성하는 단계와; 상기 게이트 전극이 위치하지 않은 액티브층의 양측에 불순물 이온을 도핑하여 오믹 영역을 형성하는 단계와; 상기 게이트 전극이 형성된 기판의 전면에 제 2 절연막을 형성한 후, 상기 오믹 영역을 각각 노출하는 단계와; 상기 노출된 오믹 영역과 접촉하고 서로 이격된 소스 전극과 드레인 전극을형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 폴리실리콘 결정화 방법(SLS 결정화 방법)을 아래의 실시예를 통해 상세히 설명한다.
-- 실시예 --
본 발명의 실시예는 기판에 증착된 비정질 선행막 중, 박막트랜지스터의 액티브층이 형성될 부분만을 노출하고 다른 부분은 금속으로 블로킹 한 상태에서 측면성장 결정화를 진행하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 따른 폴리 실리콘층을 형성하는 방법을 설명한다.
도 3a 내지 도 3d는 본 발명에 따른 폴리 실리콘 형성방법을 공정 순서에 따라 도시한 공정 평면도와 이에 따른 단면도이다.
도 3a에 도시한 바와 같이, 기판(100)상에 절연막인 버퍼층(buffer layer)(102)을 형성한다.
상기 버퍼층(102)은 실리콘 질화막(SiNX)과 실리콘 산화막(SiO2)을 포함하는 실리콘 절연물질 중 선택된 하나로 형성한다.
다음으로, 상기 버퍼층(102)의 상부에 비정질 실리콘(a-Si:H)을 증착하여, 비정질 선행막(비정질 실리콘층 : a-Si:H)(104)을 형성한다.
상기 비정질 선행막(104)은 일반적으로 화학 기상증착법(CVD)등을 사용하여 기판에 증착하게 되며, 이는 박막 내에 수소(H)를 많이 함유하고 있다.
상기 수소는 열에 의해 박막을 이탈하는 특징이 있기 때문에, 상기 제 1 비정질 선행 막(104)을 1차로 열처리하여 탈수소화 과정을 거치는 것이 필요하다.
이와 같은 과정이 필요한 이유는 앞서 설명한 바와 같다.
다음으로, 상기 비정질 선행막(104)이 형성된 기판(100)의 전면에 몰리브덴(Mo)과 같은 고융점 금속을 증착하여 금속층(106)을 형성한다.
도 3b에 도시한 바와 같이, 상기 금속층(106)이 형성된 기판(100)의 전면에 다수의 화소영역(P)과, 화소영역(P)의 일측에 대응하여 박막트랜지스터 영역(T)을 정의한다.
연속하여, 상기 금속층(106)을 사진식각공정으로 패턴하여, 상기 박막트랜지스터 영역(T)에 대응하는 비정질 선행막(104)을 노출하는 공정을 진행한다.
다음으로, 도 3c에 도시한 바와 같이, 상기 패턴된 금속층이 구성된 기판(100)의 전면에 대해 레이저 빔(L)을 조사하는 공정을 진행하여 결정화 공정을 진행한다.(앞서 설명한 도 2a 내지 도 2f의 공정과 동일하므로 자세한 설명은 생략한다.)
이때, 상기 박막트랜지스터 영역(T)에 대응하는 부분만 다결정 실리콘(110)이 되고, 나머지 영역(J)은 상기 금속패턴(108)이 위치하는 영역(M)은 레이저빔이 차단되어 비정질 실리콘막(104)그대로 남게 된다.
상기 금속패턴(108)과, 그 하부의 비정질 실리콘막(104)을 제거하는 공정을진행하면 도 3d에 도시한 바와 같이, 상기 박막트랜지스터 영역(T)에 대응하는 부분에 패턴된 다결정 실리콘층(112)이 구성된다.
상기 다결정 실리콘층(112)을 설계된 모양대로 패턴하여, 박막트랜지스터의 액티브층으로 사용하면 된다.
이하, 도 4a 내지 도 4f를 참조하여, 상기 도 3c의 결정화 공정을 자세히 설명한다.
도 4a에 도시한 바와 같이, 기판(200)상에 절연막인 버퍼층(buffer layer)(202)을 형성한다.
상기 버퍼층(202)은 실리콘 질화막(SiNX)과 실리콘 산화막(SiO2)을 포함하는 실리콘 절연물질 중 선택된 하나로 형성한다.
다음으로, 상기 버퍼층(202)의 상부에 제 1 비정질 선행막(비정질 실리콘층 : a-Si:H)(204)을 형성한다.
상기 비정질 선행막(204)은 일반적으로 화학 기상증착법(CVD)등을 사용하여 기판에 증착하게 되며, 이는 박막 내에 수소(H)를 많이 함유하고 있다.
상기 수소는 열에 의해 박막을 이탈하는 특징이 있기 때문에, 상기 제 1 비정질 선행 막(204)을 1차로 열처리하여 탈수소화 과정을 거치는 것이 필요하다.
다음으로, 상기 비정질 선행막(204)의 상부에 몰리브덴(Mo)과 같은 고융점 금속을 증착하여 금속 차단막(206)을 형성하다.
도 4b에 도시한 바와 같이, 상기 금속 차단막(206)을 패턴하여, 기판(100)상에 정의된 박막트랜지스터 영역(T)에 대응하는 부분을 제거하여, 그 하부의 비정질 선행막(204)을 노출하는 공정을 진행한다.
도 4c에 도시한 바와 같이, 금속 차단막(208)이 형성된 기판(100)과 이격한 상부에 투과부(A)과 차단부(B)로 구성된 마스크(M)를 위치시킨다.
상기 마스크(M)를 통해 임의의 형상으로 조사된 레이저 빔은 상기 비정질 선행막(204)을 부분적으로 함으로써, 비정질 선행막(204)은 완전 용융영역(액상영역)(C)과 비 용융영역(고상영역)(D1)으로 구분된다.
이때, 상기 금속 차단막(208)에 대응하는 비정질 선행막(204)은, 상기 마스크의 투과부(A)에 대응하지만 금속 차단막(208)에 의해 레이저 빔이 차단되므로 비용융 영역(D2)으로 남게 된다.
도 4d에 도시한 바와 같이, 상기 레이저 빔이 조사된 부분은 빠르게 냉각되면서 용융영역(C)과 비 용융영역(D1)의 양측 경계를 시작으로 그레인(grain)(120a,120b)이 각각 측면성장을 하게 된다.
따라서, 용융된 영역(C)마다 제 1 그레인 영역(E)과 제 2 그레인 영역(F)이 형성된다.
전술한 바와 같이, 부분적으로 결정화가 진행된 비정질 실리콘층을 평면적으로 관찰하게 되면 도 4e에 도시한 바와 같이, 부분적으로 용융된 영역(C)은 측면성장한 그레인(120a,120b)으로 이루어진 제 1 그레인 영역(E)과 제 2 그레인 영역(F)으로 구성된다.
다음으로, 도 4f에 도시한 바와 같이, 부분적으로 결정화를 진행 한 후 마스크(M)를 X축(도 1의 스테이지를 -X축으로 이동한 것과 같음)으로 이동한다.
이때, 마스크의 이동거리는 상기 제 1 그레인 영역(E)에 속하는 그레인의 길이보다 작거나 같게 이동한다.
이와 같은 상태에서 레이저(일반적으로 엑시머 레이저)를 조사하여 결정화를 진행하게 되면 상기 마스크(M)의 투과영역(A)에 대응하는 일부 결정영역(H)과 비정질 영역(I)이 완전 용융된 후 냉각되면서 결정화가 진행된다.
결과적으로, 결정영역이 확장됨은 물론이고, 상기 제 1 그레인 영역(E)의 그레인(220a)이 더욱 성장하게 되는 결과를 얻을 수 있다.
전술한 바와 같은 공정을 반복하여 도 4g에 도시한 바와 같이, 박막트랜지스터 영역에 대응하여(T)측면 성장한 그레인(222)으로 구성된 폴리 실리콘층(224)을 형성할 수 있다.
전술한 바와 같은 공정이 완료되면 앞서 설명한 바 대로 상기 금속 차단막(208)과 그 하부의 비정질 실리콘층(204)을 제거한 후, 상기 다결정층을 원하는 패턴대로 패턴하면 된다.
이하, 도 5a 내지 도 5d를 참조하여, 전술한 바와 같은 공정으로 제작된 다결정층을 포함하는 박막트랜지스터의 제조공정을 설명한다.
도 5a에 도시한 바와 같이, 전술한 바와 같은 공정으로 기판(300)상에 소정 형상으로 패턴된 다결정 실리콘층을 형성한다.
상기 다결정 실리콘층을 제 1 액티브 영역(306a)과, 제 2 액티브 영역(306b)으로 정의된다.
연속하여, 상기 액티브층(306)의 상부에 산화 실리콘(SiO2)을 플라즈마화학기상 증착법(PECVD)으로 증착하여 실리콘 산화막인 게이트 절연막(308)을 형성한다.
도 5b에 도시한 바와 같이, 상기 제 1 액티브 영역(306a)상부의 게이트 절연막(308) 상에 게이트 전극(310)을 형성한다.
연속하여, 상기 제 2 액티브 영역(306b)에 저항성 접촉영역 오믹 콘택영역을 형성하기 위해 p+ 불순물 이온(예를 들면; boron)을 도핑 한다.
상기 게이트 전극(310)은 상기 제 1 액티브 영역(306a)에 도펀트가 침투하는 것을 방지하는 이온 스타퍼(Ion-stopper)의 역할을 하게 된다.
이때, 상기 게이트 절연막(308)은 그대로 남겨 둘 수도 있고 도시하는 바와 같이 게이트 전극(320)의 하부에만 남길 수도 있다.
도 5c에 도시한 바와 같이, 상기 게이트 전극(320)이 형성된 기판(300)의 전면에 제 3 절연막인 층간 절연막(322)을 형성한다.
연속하여, 상기 제 2 액티브 영역(306a)상부의 층간 절연막(322)을 식각하여, 상기 제 1 액티브 영역(306a)의 양측으로 각각 제 2 액티브 영역(306b)의 일부를 노출하는 제 1 콘택홀(324)과 제 2 콘택홀(326)을 형성한다.
도 5d에 도시한 바와 같이, 상기 노출된 제 2 액티브 영역(306b)과 각각 접촉하는 소스 전극(328)과 드레인 전극(330)을 형성한다.
전술한 바와 같은 공정으로 본 발명에 따른 제작된 다결정 실리콘층을 포함하는 다결정 박막트랜지스터를 제공한다.
본 발명과 같이 측면성장 결정화 방법에 있어서, 박막트랜지스터영역 이외의 영역에 대응하여 상기 금속막을 형성함으로서, 이 부분에 레이저 빔이 직접 닿는 것을 차단할 수 때문에, 박막트랜지스터 이외의 영역에서 레이저 빔의 중첩에 의해 발생하였던 화질 불균일을 해소하는 것이 가능하여 고화질의 액정표시장치를 제작할 수 있는 효과가 있다.

Claims (9)

  1. 기판 상에 비정질 실리콘을 증착하여 비정질 선행막을 형성하는 단계와;
    상기 비정질 선행막의 상부에 고융점 금속을 증착하여, 금속층을 형성하는 단계와;
    상기 금속층 중 임의의 영역에 대응하는 금속층을 제거하여, 하부의 비정질 선행막을 노출하는 단계와;
    상기 패턴된 금속층이 형성된 기판의 이격된 상부에 투과부와 차단부로 구성된 마스크를 위치시키는 단계와;
    상기 마스크이 상부로 레이저 빔을 조사하여, 비정질 선행막을 폴리실리콘으로 결정화하는 단계
    를 포함하는 폴리실리콘 형성방법.
  2. 제 1 항에 있어서,
    상기 금속층과 그 하부의 비정질 시리콘이 제거되는 영역은 스위칭 소자 또는 구동 회로가 구성되는 영역인 폴리실리콘 형성방법.
  3. 제 1 항에 있어서,
    상기 비정질 선행막을 결정화 하는 단계는,
    상기 마스크의 상부로 1 차 레이저 빔을 조사하여, 상기 박막트랜지스터 영역의 투과부에 대응하는 부분의 비정질 실리콘층을 완전 용융한 후 결정화하여 측면 성장한 제 1 결정영역과 제 2 결정영역으로 구성된 결정영역을 형성하는 단계와;
    상기 부분적으로 결정화된 비정질 실리콘층의 상부에서 상기 마스크를 이동하는 단계와
    상기 마스크의 상부로 2 차 레이저 빔을 조사하여, 상기 투과영역에 대응하는 부분의 비정질 실리콘층과 일부 결정화된 영역을 용융하고 결정화하는 단계
    를 포함하는 폴리실리콘 형성방법.
  4. 제 1 항에 있어서,
    상기 금속층과 그 하부에 대응하는 비정질 선행막을 제거하여, 상기 임의의 영역에 대응하는 폴리 실리콘층을 남기는 단계를 더욱 포함하는 폴리실리콘 형성방법.
    제 1 항에 있어서,
    상기 비정질 실리콘층을 형성한 후 탈수소화 공정을 진행하는 단계를 더욱 포함하는 폴리실리콘 형성방법.
  5. 제 1 항에 있어서,
    상기 고융점 금속은 몰리브덴(Mo)인 폴리실리콘 형성방법.
  6. 기판 상에 비정질 실리콘을 증착하여 비정질 선행막을 형성하는 단계와;
    상기 비정질 선행막의 상부에 고융점 금속을 증착하여, 금속층을 형성하는 단계와;
    상기 기판 상부의 임의의 영역에 대응하는 금속층을 제거하여, 하부의 비정질 선행막을 노출하는 단계와;
    상기 패턴된 금속층이 형성된 기판의 이격된 상부에 투과부와 차단부로 구성된 마스크를 위치시키는 단계와;
    상기 마스크의 상부로 레이저 빔을 조사하여, 상기 노출된 비정질 선행막을 폴리실리콘으로 결정화하는 단계와;
    상기 패턴된 금속층과 그 하부의 실리콘 선행막을 패턴하여, 상기 스위칭 영역에 대응한 폴리실리콘층만 남기는 단계와;
    상기 폴리실리콘층을 패턴하여, 소정 형상의 액티브층을 형성하는 단계와;
    상기 액티브층이 형성된 기판의 전면에 제 1 절연막을 형성하는 단계와;
    상기 제 2 절연막 상부의 액티브층 상부에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극이 위치하지 않은 액티브층의 양측에 불순물 이온을 도핑하여 오믹 영역을 형성하는 단계와;
    상기 게이트 전극이 형성된 기판의 전면에 제 2 절연막을 형성한 후, 상기 오믹 영역을 각각 노출하는 단계와;
    상기 노출된 오믹 영역과 접촉하고 서로 이격된 소스 전극과 드레인 전극을형성하는 단계
    를 포함하는 다결정 실리콘 박막트랜지스터 제조방법.
  7. 제 7 항에 있어서,
    상기 비정질 선행막을 결정화 하는 단계는,
    상기 마스크의 상부로 1 차 레이저 빔을 조사하여, 상기 박막트랜지스터 영역의 투과부에 대응하는 부분의 비정질 실리콘층을 완전 용융한 후 결정화하여 측면 성장한 제 1 결정영역과 제 2 결정영역으로 구성된 결정영역을 형성하는 단계와;
    상기 부분적으로 결정화된 비정질 실리콘층의 상부에서 상기 마스크를 이동하는 단계와
    상기 마스크의 상부로 2 차 레이저 빔을 조사하여, 상기 투과영역에 대응하는 부분의 비정질 실리콘층과 일부 결정화된 영역을 용융하고 결정화하는 단계
    를 포함하는 다결정 박막트랜지스터 형성방법.
  8. 제 7 항에 있어서,
    상기 비정질 실리콘층을 형성한 후 탈수소화 공정을 진행하는 단계를 더욱 포함하는 다결정 박막트랜지스터 제조방법.
  9. 제 7 항에 있어서,
    상기 고융점 금속은 몰리브덴(Mo)인 다결정 박막트랜지스터 제조방법.
KR10-2002-0088403A 2002-12-31 2002-12-31 실리콘 결정화방법 KR100492152B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0088403A KR100492152B1 (ko) 2002-12-31 2002-12-31 실리콘 결정화방법
US10/746,019 US6949422B2 (en) 2002-12-31 2003-12-23 Method of crystalizing amorphous silicon for use in thin film transistor
JP2003434244A JP4140772B2 (ja) 2002-12-31 2003-12-26 シリコンの結晶化方法
CNB2003101238536A CN1310284C (zh) 2002-12-31 2003-12-31 薄膜晶体管用非晶硅的结晶方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0088403A KR100492152B1 (ko) 2002-12-31 2002-12-31 실리콘 결정화방법

Publications (2)

Publication Number Publication Date
KR20040062084A true KR20040062084A (ko) 2004-07-07
KR100492152B1 KR100492152B1 (ko) 2005-06-01

Family

ID=32709785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0088403A KR100492152B1 (ko) 2002-12-31 2002-12-31 실리콘 결정화방법

Country Status (4)

Country Link
US (1) US6949422B2 (ko)
JP (1) JP4140772B2 (ko)
KR (1) KR100492152B1 (ko)
CN (1) CN1310284C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097368A (zh) * 2010-11-08 2011-06-15 昆山工研院新型平板显示技术中心有限公司 一种低温多晶硅薄膜晶体管阵列基板的制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
US7758926B2 (en) * 2001-05-30 2010-07-20 Lg Display Co., Ltd. Amorphous silicon deposition for sequential lateral solidification
SG120880A1 (en) * 2001-08-31 2006-04-26 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
KR100753568B1 (ko) * 2003-06-30 2007-08-30 엘지.필립스 엘시디 주식회사 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
KR101316633B1 (ko) * 2004-07-28 2013-10-15 삼성디스플레이 주식회사 다결정 규소용 마스크 및 이의 제조방법과, 이를 이용한박막트랜지스터의 제조방법
TWI390734B (zh) * 2005-04-06 2013-03-21 Samsung Display Co Ltd 製造多晶矽薄膜之方法及製造具有多晶矽薄膜之薄膜電晶體之方法
US8441018B2 (en) 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
KR100908472B1 (ko) * 2007-11-20 2009-07-21 주식회사 엔씰텍 박막트랜지스터, 그의 제조방법, 그를 포함하는평판표시장치 및 그의 제조방법
WO2009068756A1 (fr) * 2007-11-28 2009-06-04 Commissariat A L'energie Atomique Procede de cristallisation
US7799666B1 (en) * 2009-07-27 2010-09-21 Potomac Photonics, Inc. Method of spatially selective laser-assisted doping of a semiconductor
JP5564879B2 (ja) * 2009-10-01 2014-08-06 三菱電機株式会社 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法
EP2364809A1 (en) * 2010-02-26 2011-09-14 Excico France Method and apparatus for irradiating a semiconductor material surface by laser energy
CN103311129A (zh) * 2013-06-17 2013-09-18 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其沟道形成方法
CN103325688A (zh) * 2013-06-17 2013-09-25 深圳市华星光电技术有限公司 薄膜晶体管的沟道形成方法及补偿电路
CN103730336B (zh) * 2013-12-30 2016-07-06 深圳市华星光电技术有限公司 定义多晶硅生长方向的方法
KR102130688B1 (ko) * 2015-11-03 2020-07-07 삼성디스플레이 주식회사 레이저 결정화 방법
JP6781872B2 (ja) * 2016-07-20 2020-11-11 株式会社ブイ・テクノロジー レーザ照射装置および薄膜トランジスタの製造方法
CN106847746A (zh) * 2017-04-11 2017-06-13 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板及显示装置
CN109712933A (zh) * 2019-02-19 2019-05-03 合肥鑫晟光电科技有限公司 显示基板的制作方法、显示基板及显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
JPH09232584A (ja) * 1996-02-28 1997-09-05 Sharp Corp 半導体装置の製造方法
JP3204986B2 (ja) 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
US6355509B1 (en) * 1997-01-28 2002-03-12 Semiconductor Energy Laboratory Co., Ltd. Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication
KR100327087B1 (ko) 1999-06-28 2002-03-13 구본준, 론 위라하디락사 레이저 어닐링 방법
US6368945B1 (en) 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
JP2001284253A (ja) * 2000-03-31 2001-10-12 Sharp Corp 半導体装置の作製方法
JP2002008977A (ja) * 2000-06-22 2002-01-11 Toyota Central Res & Dev Lab Inc 多結晶薄膜の製造方法及びそれを用いた半導体装置の製造方法
KR100400510B1 (ko) 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
KR100426380B1 (ko) 2001-03-30 2004-04-08 주승기 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097368A (zh) * 2010-11-08 2011-06-15 昆山工研院新型平板显示技术中心有限公司 一种低温多晶硅薄膜晶体管阵列基板的制造方法

Also Published As

Publication number Publication date
JP4140772B2 (ja) 2008-08-27
CN1310284C (zh) 2007-04-11
US20040137671A1 (en) 2004-07-15
CN1514470A (zh) 2004-07-21
KR100492152B1 (ko) 2005-06-01
US6949422B2 (en) 2005-09-27
JP2004214677A (ja) 2004-07-29

Similar Documents

Publication Publication Date Title
KR100492152B1 (ko) 실리콘 결정화방법
KR100712648B1 (ko) 반도체 박막을 결정화하는 방법, 레이저 조사 시스템, 박막 트랜지스터 제조 방법, 표시 장치의 제조 방법 및 유기 el 표시 장치의 제조 방법
US6736895B2 (en) Silicon crystallization method
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
US8470696B2 (en) Laser mask and crystallization method using the same
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
US8853590B2 (en) Device for irradiating a laser beam
US6825493B2 (en) Silicon crystallization method
GB2410125A (en) Mask for four-shot sequential lateral solidification
JP4296762B2 (ja) レーザ照射装置および半導体薄膜の処理方法
KR100660814B1 (ko) 박막트랜지스터의 반도체층 형성방법
US7682950B2 (en) Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method
KR100478757B1 (ko) 실리콘 결정화방법
KR100496138B1 (ko) 실리콘 결정화방법
KR100992143B1 (ko) 규소 결정화 시스템 및 규소 결정화 방법
JP2005064078A (ja) 半導体薄膜の結晶化方法並びに結晶化装置
JP2005064079A (ja) 半導体薄膜の結晶化方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 15