TWI495044B - 有機發光二極體顯示器及製造其之方法 - Google Patents

有機發光二極體顯示器及製造其之方法 Download PDF

Info

Publication number
TWI495044B
TWI495044B TW099143492A TW99143492A TWI495044B TW I495044 B TWI495044 B TW I495044B TW 099143492 A TW099143492 A TW 099143492A TW 99143492 A TW99143492 A TW 99143492A TW I495044 B TWI495044 B TW I495044B
Authority
TW
Taiwan
Prior art keywords
layer
polycrystalline semiconductor
thin film
organic light
film transistor
Prior art date
Application number
TW099143492A
Other languages
English (en)
Other versions
TW201207999A (en
Inventor
Won-Kyu Lee
Tae-Hoon Yang
Bo-Kyung Choi
Byoung-Kwon Choo
Sang-Ho Moon
Kyu-Sik Cho
Yong-Hwan Park
Joon-Hoo Choi
Min-Chul Shin
Yun-Gyu Lee
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW201207999A publication Critical patent/TW201207999A/zh
Application granted granted Critical
Publication of TWI495044B publication Critical patent/TWI495044B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Description

有機發光二極體顯示器及製造其之方法
所述之技術基本上係有關於一種有機發光二極體(organic light emitting diode；OLED)顯示器以及其製造方法。更具體言之，所述之技術基本上係有關於一種具有多晶半導體層(polycrystalline semiconductor layer)之有機發光二極體(OLED)顯示器以及其製造方法，其中形成於該多晶半導體層上的像素區域(pixel area)中的複數薄膜電晶體(thin film transistor)依據其用途藉由不同方法結晶而成。
有機發光二極體顯示器(OLED)藉由用以發光的發光構件顯示影像。其藉由當有機發光層(organic emission layer)中從激發狀態墜入接地狀態的電子和電洞的結合產生激子(exciton)之時所發出的能量而產生光亮，有機發光二極體(OLED)即利用該光亮顯示影像。
有機發光二極體(OLED)顯示器所使用的複數薄膜電晶體取決於其用途需要配合具有相關優勢的不同特性。詳細而言，某些薄膜電晶體需要高電流驅動特性，而某些薄膜電晶體需要低漏電流(leakage current)特性。
薄膜電晶體之特性係依據半導體層的結晶方法而決定。然而，其並不容易結晶一薄膜電晶體之半導體層且使其同時滿足有機發光二極體(OLED)顯示器所需要的所有特性。
並且，依據用途而以不同方法對形成於單一像素區域中的複數薄膜電晶體的半導體層進行結晶則更加困難。此處，像素代表用以顯示一影像的最小單位。
揭示於此先前技術段落中的以上資訊僅係用以增進對所述技術之背景之瞭解，故其可能包含並不構成本地區中相關技術之一般熟習者已知悉的先前技術之資訊。
依據本發明之一特色，其提出一種具有多晶半導體層之有機發光二極體(OLED)顯示器，其中形成於該多晶半導體層上的單一像素區域中的複數薄膜電晶體依據其用途被以不同方法進行結晶化。
依據本發明之另一特色，其提出一種方法以有效率地製造上述之有機發光二極體(OLED)顯示器。
一示範性實施例提出一有機發光二極體(OLED)顯示器，包含：基板主體；絕緣層圖案，形成於該基板主體之上，且包含第一厚度層和薄於該第一厚度層的第二厚度層；金屬觸媒(metal catalyst)，被散佈於該絕緣層圖案之該第一厚度層之上；以及多晶半導體，形成於該絕緣層圖案之上，且被分成第一結晶區域和第二結晶區域，該第一結晶區域對應至該第一厚度層以及該第二厚度層鄰接該第一厚度層的部分，而該第二結晶區域對應至該第二厚度層的其餘部分。
該多晶半導體層之第一結晶區域係透過該金屬觸媒結晶而成，且該多晶半導體層之第二結晶區域係透過固相結晶(solid phase crystallization；SPC)而形成。
該金屬觸媒包含鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tb)、釕(Ru)、鎘(Cd)及鉑(Pt)中的至少其一。
劑量範圍在1.0e10atoms/cm2(原子數/平方公分)至1.0e14atoms/cm2之內的該金屬觸媒被散佈於該絕緣層圖案的第一厚度層之上。
該絕緣層圖案包含四乙基矽酸鹽(tetra ethyl ortho silicate；TEOS)、氮化矽、二氧化矽以及氮氧化矽中的至少其一。
上述之有機發光二極體顯示器更進一步包含：閘極電極，形成於該基板主體和該絕緣層圖案之間以部分交疊於該多晶半導體層之上；以及源極電極和汲極電極，形成於該多晶半導體層之上以分別連接至該多晶半導體層。
上述之閘極電極、多晶半導體層、源極電極和汲極電極形成一薄膜電晶體。
該薄膜電晶體包含第一薄膜電晶體，使用至少一部分之該多晶半導體層之第一結晶區域以及第二薄膜電晶體，使用該多晶半導體層之第二結晶區域。
該閘極電極交疊於該多晶半導體層的第二結晶區域之上。
該基板主體包含複數像素區域，且至少一個第一薄膜電晶體和至 少一個第二薄膜電晶體分別形成於單一像素區域之中。
該有機發光二極體顯示器進一步包含閘極電極，與該多晶半導體層分隔配置以部分地交疊於該多晶半導體層之上以及源極電極和汲極電極，與該閘極電極分隔配置並分別連接至該多晶半導體層。
上述之閘極電極、多晶半導體層、源極電極和汲極電極形成薄膜電晶體。
該薄膜電晶體包含：第一薄膜電晶體，使用至少一部分之該多晶半導體層之第一結晶區域；以及第二薄膜電晶體，使用該多晶半導體層之第二結晶區域。
該閘極電極交疊於該多晶半導體層之第二結晶區域之上。
該基板主體包含複數像素區域，且至少一個第一薄膜電晶體和至少一個第二薄膜電晶體分別形成於單一像素區域之中。
該絕緣層圖案進一步包含梯度厚度層(gradient thickness layer)，其具有從該第一厚度層到該第二厚度層之傾斜截面。
當該梯度厚度層變得較薄之時，散佈於該梯度厚度層之上的金屬觸媒之濃度減小。
當該梯度厚度層之梯度變平緩之時，該多晶半導體層之第一結晶區域相對縮小，而當該梯度厚度層之梯度變陡峭之時，該多晶半導體層之第一結晶區域相對擴大。
另一實施例提出一種用以製造有機發光二極體(OLED)顯示器的方法，包含：提供基板主體；形成絕緣層於該基板主體之上；散佈 金屬觸媒於該絕緣層之上；透過光學微影術(photolithography)製程，藉由對該金屬觸媒散佈於其上之該絕緣層進行圖案化而形成絕緣層圖案，該絕緣層圖案包含第一厚度層和薄於該第一厚度層的第二厚度層；形成非晶矽層(amorphous silicon layer)於該絕緣層圖案之上；以及形成多晶半導體層，該多晶半導體層被分成第一結晶區域和第二結晶區域，該第一結晶區域係藉由結晶該非晶矽層透過該金屬觸媒結晶而成，而該第二結晶區域係透過固相結晶而形成。
該金屬觸媒包含鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tb)、釕(Ru)、鎘(Cd)及鉑(Pt)中的至少其一。
該金屬觸媒散佈於其上之一表面層被自該絕緣層圖案的第二厚度層移除。
該多晶半導體的該第一結晶區域對應至該絕緣層圖案的第一厚度層和該第二厚度層接近該第一厚度層的部分，而該多晶半導體的第二結晶區域對應至該絕緣層圖案的第二厚度層的其餘部分。
劑量範圍在1.0e10atoms/cm2至1.0e14atoms/cm2之內的該金屬觸媒被散佈於該絕緣層圖案的第一厚度層之上。
該絕緣層圖案包含四乙基矽酸鹽(TEOS)、氮化矽、二氧化矽以及氮氧化矽中的至少其一。
上述的方法更進一步包含形成閘極電極於該基板主體和該絕緣層圖案之間以部分交疊於該多晶半導體層之上，以及形成源極電極 和汲極電極於該多晶半導體層之上以分別連接至該多晶半導體層。
上述之閘極電極、多晶半導體層、源極電極和汲極電極形成薄膜電晶體。
該薄膜電晶體包含：第一薄膜電晶體，使用至少一部分之該多晶半導體層之第一結晶區域；以及第二薄膜電晶體，使用該多晶半導體層之第二結晶區域。
該閘極電極交疊於該多晶半導體層之第二結晶區域之上。
該基板主體包含複數像素區域，且至少一個第一薄膜電晶體和至少一個第二薄膜電晶體分別形成於單一像素區域之中。
該方法進一步包含：形成閘極電極，與該多晶半導體層分隔配置以部分地交疊於該多晶半導體層之上；以及形成源極電極和汲極電極，與該閘極電極分隔配置並分別連接至該多晶半導體層。
上述之閘極電極、多晶半導體層、源極電極和汲極電極形成薄膜電晶體。
該薄膜電晶體包：含第一薄膜電晶體，使用至少一部分之該多晶半導體層之第一結晶區域；以及第二薄膜電晶體，使用該多晶半導體層之第二結晶區域。
該閘極電極交疊於該多晶半導體層之第二結晶區域之上。
該基板主體包含複數像素區域，且至少一個第一薄膜電晶體和至少一個第二薄膜電晶體分別形成於單一像素區域之中。
該絕緣層圖案進一步包含梯度厚度層，其具有從該第一厚度層到該第二厚度層之傾斜截面。
該絕緣層圖案之梯度厚度層係透過一梯度結構光阻圖案形成，該梯度結構光阻圖案係藉由使用一用以漸進地控制曝光之遮罩產生。
當該梯度厚度層變得較薄之時，散佈於該梯度厚度層之上的金屬觸媒之濃度減小。
當該梯度厚度層之梯度變平緩之時，該多晶半導體層之第一結晶區域相對縮小，而當該梯度厚度層之梯度變陡峭之時，該多晶半導體層之第一結晶區域相對擴大。
依據示範性實施例，上述之有機發光二極體(OLED)顯示器可以具有複數薄膜電晶體，包含多晶半導體層依據用途以不同方法結晶於每一像素區域處。
並且，其可以有效率地產製該有機發光二極體(OLED)顯示器。
本發明之更多特色及/或優點，部分將於以下說明提出，部分因該等說明而趨於明顯，或者可藉由對本發明之實習而得知。
10‧‧‧薄膜電晶體
20‧‧‧薄膜電晶體
70‧‧‧有機發光二極體
80‧‧‧電容
101‧‧‧有機發光二極體顯示器
102‧‧‧有機發光二極體顯示器
103‧‧‧有機發光二極體顯示器
104‧‧‧有機發光二極體顯示器
111‧‧‧基板主體
120‧‧‧絕緣層圖案
121‧‧‧第一厚度層
122‧‧‧第二厚度層
130‧‧‧多晶半導體層
131‧‧‧第一結晶區域
132‧‧‧第二結晶區域
140‧‧‧閘極絕緣層
151‧‧‧閘極電極
152‧‧‧閘極電極
160‧‧‧中介絕緣層
161‧‧‧源極電極
162‧‧‧源極電極
163‧‧‧汲極電極
164‧‧‧汲極電極
171‧‧‧源極電極
172‧‧‧源極電極
173‧‧‧汲極電極
174‧‧‧汲極電極
220‧‧‧絕緣層圖案
221‧‧‧第一厚度層
222‧‧‧梯度厚度層
223‧‧‧第二厚度層
320‧‧‧緩衝層
330‧‧‧多晶半導體層
331‧‧‧第一結晶區域
332‧‧‧第二結晶區域
340‧‧‧絕緣層圖案
341‧‧‧第一厚度層
342‧‧‧第二厚度層
351‧‧‧閘極電極
352‧‧‧閘極電極
440‧‧‧絕緣層圖案
441‧‧‧第一厚度層
442‧‧‧梯度厚度層
443‧‧‧第二厚度層
500‧‧‧光阻有機薄膜
501‧‧‧光阻圖案
502‧‧‧光阻圖案
600‧‧‧遮罩
601‧‧‧光遮蔽區
602‧‧‧光穿透區
700‧‧‧遮罩
701‧‧‧光遮蔽區
702‧‧‧光穿透區
910‧‧‧驅動電路
920‧‧‧驅動電路
1200‧‧‧絕緣層
1300‧‧‧非晶矽層
2200‧‧‧絕緣層
3400‧‧‧絕緣層
4400‧‧‧中介絕緣層
CL‧‧‧電容線
DA‧‧‧顯示區域
DL‧‧‧資料線
GL‧‧‧閘極線
MC‧‧‧金屬觸媒
NA‧‧‧非顯示區域
PE‧‧‧像素區域
VDD‧‧‧共用電源線
VSS‧‧‧參考電壓
經由配合所附圖式之實施例說明，本發明之上述及/或其他特色及優點將趨於明顯並更易於理解，其中：圖1顯示依據本發明一實施例之有機發光二極體(OLED)顯示器之配置之上視圖；圖2顯示一包含於圖1所示的有機發光二極體(OLED)顯示器中之一 像素電路之電路圖；圖3顯示一用於圖1所示的有機發光二極體(OLED)顯示器之薄膜電晶體之一放大剖面視圖；圖4至圖9顯示用以依序顯示圖3所示之薄膜電晶體之製程之剖面視圖；圖10顯示依據圖3所示實施例之結晶增生的方向之上視圖；圖11顯示用於依據本發明另一實施例之有機發光二極體(OLED)顯示器之薄膜電晶體之一放大的部分剖面視圖；圖12至圖15顯示用以依序表示圖11所示之薄膜電晶體之製程之剖面視圖；圖16顯示依據圖11所示實施例之結晶增生的方向之上視圖；圖17顯示用於依據本發明另一實施例之有機發光二極體(OLED)顯示器之薄膜電晶體之一放大的部分剖面視圖；圖18至圖22顯示用以依序表示圖17所示之薄膜電晶體之製程之剖面視圖；圖23顯示用於依據本發明另一實施例之有機發光二極體(OLED)顯示器之薄膜電晶體之一放大的部分剖面視圖；以及圖24至圖27顯示用以依序表示圖23所示之薄膜電晶體之製程之剖面視圖。
以下將詳細描述本發明之實施例，範例之例示係配合所附圖式進 行，其中相同的參考編號在本文各處均代表相同之構件。實施例說明於下以藉由參見圖式闡釋本發明。
圖式及說明因而應視為例示性質而非限制。相同的參考編號在說明書各處均表示相同之構件。在第一示範性實施例之外的示範性實施例之中，不同於第一示範性實施例之配置將予以說明。
顯示於圖式各個配置中的尺寸及厚度均基於更佳之理解和說明之方便而具有隨機之數值，且其並不受限於該等示範性實施例。
在圖式之中，疊層、薄膜、面板、區域等之厚度均為了清楚說明之便而予以誇大。圖式之中，誇大的疊層及區域厚度亦係基於得到更佳之理解和說明之方便。其應理解，當一諸如疊層、薄膜、區域或基板之構件被稱為"形成於"或"配置於"另一構件"之上"時，該等疊層、薄膜、區域或基板可以是直接位於該另一構件之上，或者亦可以存在居間之構件。此外，在本說明書之中，使用"形成於…之上"一詞時，其意義係等同於"位於…之上"或"配置於…之上"，而非受限於任何特定之製程。
以下將參見圖1至圖3說明依據一實施例之有機發光二極體(OLED)顯示器101。
如圖1所示，有機發光二極體(OLED)顯示器101包含被分成顯示區域(DA)和非顯示區域(NA)之基板主體111。複數像素區域(PE)形成於基板主體111的顯示區域(DA)之中以顯示影像，且至少一個驅動電路910及920形成於非顯示區域(NA)之中。此處，像素區域(PE)代表像素，即用以顯示影像的最小單位，形成於其中之區域。然而，驅動電路910和920可以並非形成於非顯示區域(NA)之中 ，或者其部分或整體可被略去。
如圖2所示，有機發光二極體(OLED)顯示器101具有2Tr-1Cap結構，其中一有機發光二極體70、二薄膜電晶體(TFT)10和20以及一電容80配置於單一像素區域(PE)之中。然而，OLED顯示器101並不受限於此種結構。因此，有機發光二極體(OLED)顯示器101可以具有一其中至少3薄膜電晶體及至少2電容配置於單一像素區域(PE)中之配置方式，且可以具有內含額外接線之各種不同配置。因此，額外形成之薄膜電晶體及電容中的至少其一可以是補償電路之構件。
該補償電路藉由增進形成於每一像素區域(PE)中的有機發光構件70的一致性以抑制影像品質之偏離。一般而言，補償電路可以包含2到8個薄膜電晶體。
此外，形成於基板主體111之非顯示區域(NA)中的驅動電路910和920(顯示於圖1之中)可以包含額外的薄膜電晶體。
有機發光構件70包含：陽極，其係電洞注入電極；陰極，其係電子注入電極；以及有機發光層，配置於該陽極和該陰極之間。
詳細而言，有機發光二極體(OLED)顯示器101中每一像素區域(PE)均包含第一薄膜電晶體10和第二薄膜電晶體20。該第一薄膜電晶體10和第二薄膜電晶體20均分別包含閘極電極、多晶半導體層、源極電極以及汲極電極。該第一薄膜電晶體10和第二薄膜電晶體20均分別包含由不同方法結晶而成之多晶半導體層。
圖2顯示閘極線(GL)、資料線(DL)、共用電源線(VDD)以及一電容線(CL)。然而，此等構件並不受限於圖2之配置方式。因此，某 些情況下可省略該電容線(CL)。
上述第二薄膜電晶體20之源極電極連接至資料線(DL)，且該第二薄膜電晶體20之閘極電極連接至閘極線(GL)。該第二薄膜電晶體20之汲極電極透過電容80連接至電容線(CL)。一節點形成於第二薄膜電晶體20之汲極電極與電容80之間，而上述第一薄膜電晶體10之閘極電極連接至該節點。上述之共用電源線(VDD)連接至第一薄膜電晶體10之汲極電極，而有機發光構件70之陽極連接至第一薄膜電晶體10之源極電極。
該第二薄膜電晶體20係做為一用以選擇發光像素區域(PE)之開關。當該第二薄膜電晶體20導通之時，電容80隨即充電，且此例中的電荷量係正比於由資料線(DL)施加之電壓的電位。當一個其電壓在每一圖框時段被增大之信號在第二薄膜電晶體20關閉時被輸入至電容線(CL)之時，第一薄膜電晶體10之一閘極電位隨著該透過電容線(CL)施加之電壓上升，施加之電壓位準相當於施加於電容80而使其充電之電位。該第一薄膜電晶體10在該閘極電位超過一門檻電壓時被導通。施加至共用電源線VDD之電壓透過第一薄膜電晶體10被施加至有機發光構件70，致使有機發光構件70發出光亮。
像素區域(PE)之配置並不限於上述說明之形式，而是可以被以許多不同的方式加以修改。
以下將參照圖3說明第一薄膜電晶體10和第二薄膜電晶體20之配置。
基板主體111係由一玻璃、石英、陶瓷或塑膠之透明絕緣基板所 構成。然而，基板主體111並不受限於此種配置，例如基板主體111亦可以是由不銹鋼之金屬基板所構成。此外，當基板主體111係由塑膠製成之時，其可以是形成為軟性基板(flexible substrate)。
絕緣層圖案120形成於基板主體111之上。該絕緣層圖案120包含四乙基矽酸鹽(TEOS)、氮化矽、二氧化矽以及氮氧化矽中的至少其一。絕緣層圖案120可以做為緩衝層(buffer layer)。換言之，絕緣層圖案120可以防止諸如雜質或溼氣等不利成分之滲入。
此外，絕緣層圖案120包含第一厚度層121和薄於第一厚度層121之第二厚度層122。金屬觸媒(MC)被散佈於絕緣層圖案120之第一厚度層121之上。該金屬觸媒(MC)包含鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tb)、釕(Ru)、鎘(Cd)及鉑(Pt)中的至少其一。其中，最合適的金屬觸媒(MC)係鎳(Ni)。由鎳(Ni)和矽(Si)結合所產生的二矽化鎳(NiSi2)有效率地促進結晶增生。
此外，劑量範圍在1.0e10atoms/cm2到1.0e14atoms/cm2之內的金屬觸媒(MC)被散佈於該絕緣層圖案120的第一厚度層121之上。換言之，微量的金屬觸媒(MC)被分子微粒分散於絕緣層圖案120之第一厚度層121之上。
多晶半導體層130形成於絕緣層圖案120之上。該多晶半導體層130被分成第一結晶區域131和第二結晶區域132。第一結晶區域131對應至絕緣層圖案120之第一厚度層121和第二厚度層122接近第一厚度層121的部分。第一結晶區域131係透過散佈於絕緣層圖 案120的第一厚度層121上的金屬觸媒(MC)結晶而成。另一方面，第二結晶區域132對應至絕緣層圖案120之第二厚度層122。該第二結晶區域132係透過固相結晶(SPC)而形成。
在固相結晶(SPC)方法之中，矽離子被注入沉積之非晶矽層並在600℃以下的溫度進行退火(annealing)處理至少數十個小時。結晶顆粒的最終尺寸取決於劑量、加熱溫度以及注入矽離子的加熱時間。固相結晶而成的多晶半導體層130具有數微米大小之結晶顆粒，使得利用其製成的薄膜電晶體20具有相對而言較低的漏損電流。然而，固相結晶而成的多晶半導體層130在結晶顆粒中具有許多瑕疵，使得利用其製成的薄膜電晶體20並無可觀的電流驅動效能，意即，電子移動率(electron mobility)。
此外，透過金屬觸媒(MC)結晶的方法可以在相當低的溫度下在極短時間內結晶出非晶矽層。舉例而言，就使用鎳(Ni)做為金屬觸媒(MC)的非晶矽層結晶製程而言，鎳(Ni)與非晶矽層中的矽(Si)結合而變成二矽化鎳(NiSi2)。該二矽化鎳(NiSi2)變成一晶種(seed)，使得結晶依附其上增生。
透過金屬觸媒(MC)結晶而成的多晶半導體層130具有尺寸數十微米之結晶顆粒，且該尺寸大於固相結晶多晶半導體層130之結晶顆粒的尺寸。並且，其在一晶界(grain boundary)中分出複數亞晶界(sub-grain boundary)。故因晶界造成的均勻度惡化得以最小化。
此外，當金屬觸媒(MC)被配置於非晶矽層下方且利用金屬觸媒(MC)之方法長成結晶之時，相較於金屬觸媒(MC)被配置於非晶矽 層上方之情況，晶界變得較為模糊且結晶顆粒中的瑕疵得以縮減。
另外，使用透過金屬觸媒(MC)結晶而成的多晶半導體層130之薄膜電晶體10具有相對而言較高的電流驅動效能，意即，電子移動率。但由於殘留於多晶半導體層130中的金屬成分的緣故，其具有較高的漏電流。
第一薄膜電晶體10之多晶半導體層130之第一結晶區域131具有相對而言較高的電流驅動效能。因為第一薄膜電晶體10係連接至有機發光構件70以驅動有機發光構件70，故高電子移動率係薄膜電晶體10之特性。第二薄膜電晶體20之多晶半導體層130之第二結晶區域132具有一相對而言較低的漏電流。因此，有機發光二極體(OLED)顯示器101將不利的漏電流之產生最小化。
如前所述，具有依據用途以不同方法結晶而成的複數結晶區域131及132之多晶半導體層130可以被有效率地形成於單一像素區域(PE)之中(顯示於圖2)。
閘極絕緣層140形成於多晶半導體層130之上。該閘極絕緣層140係由四乙基矽酸鹽(TEOS)、氮化矽(SiNx)、二氧化矽(SiO2)其中之一或其混合物所構成。舉例而言，閘極絕緣層140可以形成為雙層結構，厚度40奈米的氮化矽薄膜和厚度80奈米的四乙基矽酸鹽薄膜依序堆疊於其中。然而，閘極絕緣層140並不受限於上述之配置方式。
閘極電極151及152形成於閘極絕緣層140之上。閘極電極151及152被配置以交疊多晶半導體層130的一部分。換言之，閘極電極 151及152被配置以與多晶半導體層130分隔，而閘極絕緣層140則置於其二者之間。閘極電極151及152可以包含鉬(Mo)、鉻(Cr)、鋁(Al)、銀(Ag)、鈦(Ti)、鉭(Ta)和鎢(W)中的至少其一。
閘極電極包含用於第一薄膜電晶體10之第一閘極電極151以及用於第二薄膜電晶體20之第二閘極電極152。
中介絕緣層160形成於閘極電極151及152之上。該中介絕緣層160可以是以一類似閘極絕緣層140的方式由四乙基矽酸鹽(TEOS)、氮化矽(SiNx)或二氧化矽(SiOx)所構成，但並不受限於此。
中介絕緣層160和閘極絕緣層140具有接觸通孔以暴露多晶半導體層130的一部分。
透過該等接觸通孔分別連接至多晶半導體層130的源極電極171和172以及汲極電極173和174形成於中介絕緣層160之上。源極電極171和172以及汲極電極173和174被分隔配置。此外，源極電極171和172以及汲極電極173和174係與閘極電極151和152分隔配置，而一中介絕緣層介於其間。源極電極171和172以及汲極電極173和174可以與閘極電極151和152類似地包含鉬(Mo)、鉻(Cr)、鋁(Al)、銀(Ag)、鈦(Ti)、鉭(Ta)和鎢(W)中的至少其一。
源極電極和汲極電極包含用於第一薄膜電晶體10之第一源極電極171和第一汲極電極173，以及用於第二薄膜電晶體20之第二源極電極172和第二汲極電極174。
依據前述之配置方式，有機發光二極體(OLED)顯示器101具有多晶半導體層130，其包含依據用途以不同方法結晶於單一像素區域(PE)(顯示於圖2)之中的複數結晶區域131及132。具有不同特 性的複數薄膜電晶體10和20可以藉由利用多晶半導體層130形成於像素區域(PE)之中。
以下將參見圖4至圖10說明一製造例示於圖3之有機發光二極體(OLED)顯示器101的方法。
首先，如圖4所示，絕緣層1200形成於基板主體111之上。該絕緣層1200包含四乙基矽酸鹽(TEOS)、氮化矽、二氧化矽以及氮氧化矽中的至少其一。
金屬觸媒(MC)被散佈於該絕緣層1200之上。在此例中，其係散佈劑量範圍在1.0e10atoms/cm2到1.0e14atoms/cm2之內的金屬觸媒(MC)。換言之，小量的金屬觸媒(MC)被分子微粒分散於絕緣層之上。
並且，該金屬觸媒(MC)可以包含鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tb)、釕(Ru)、鎘(Cd)及鉑(Pt)中的至少其一。圖4中係使用鎳(Ni)做為金屬觸媒(MC)。
而後，如圖5所示，光阻有機薄膜500被塗佈於金屬觸媒(MC)所散佈的絕緣層1200之上，且利用遮罩600執行曝光製程。此處，遮罩600包含光遮蔽區601和光穿透區602。藉由對已曝光的光阻有機薄膜500進行顯影而形成圖6所示之光阻圖案501。
接著，如圖7所示，其利用光阻圖案501部分蝕刻金屬觸媒(MC)散佈於其上的絕緣層1200而形成絕緣層圖案120。絕緣層圖案120包含第一厚度層121和相對而言薄於第一厚度層121之第二厚度層122。在此例中，絕緣層圖案120之第一厚度層121具有金屬觸媒 (MC)散佈其上的表面層，而絕緣層圖案120之第二厚度層122則喪失該金屬觸媒(MC)散佈其上的表面層。
此外，如前所述，藉由圖案化絕緣層1200而形成絕緣層圖案120的製程稱為光學微影術製程。
之後，其移除殘餘的光阻圖案501，且如圖8所示，非晶矽層1300形成於絕緣層圖案120之上。該非晶矽層1300被結晶化以如圖9所示形成多晶半導體層130。
多晶半導體層130被分成第一結晶區域131和第二結晶區域132，第一結晶區域131對應至絕緣層圖案120之第一厚度層121以及第二厚度層122接近第一厚度層121的部分，而第二結晶區域132則對應至絕緣層圖案120之第二厚度層122的其餘部分。此處，第一結晶區域131係透過金屬觸媒(MC)進行結晶，而第二結晶區域132係被固相結晶而成。詳細而言，當依據第一示範性實施例形成於絕緣層圖案120上的非晶矽層1300被加熱之時，散佈於絕緣層圖案120之第一厚度層121上的金屬觸媒(MC)開始作用以增生結晶。與絕緣層圖案120之第一厚度層121分隔超過一特定間隙而未被金屬觸媒(MC)影響的其餘非晶矽層1300藉由加熱被進行固相結晶。
圖10顯示藉由金屬觸媒(MC)結晶而成之第一結晶區域131之晶界。圖10中的箭號表示相對於絕緣層圖案120之第一厚度層121藉由金屬觸媒(MC)之結晶增生方向。並且，在第結晶區域131的晶界外部之區域變成一被固相結晶而成的第二結晶區域132。
如圖10所示藉由散佈於絕緣層圖案120之第一厚度層121上的金屬觸媒(MC)所結晶而成的第一結晶區域131可以被部分地形成 。因此，包含藉由不同的方法在單一像素區域(PE)(顯示於圖2)中結晶而成的第一結晶區域131和第二結晶區域132之多晶半導體層130可以有效率地形成。
如圖3所示，其形成閘極電極151和152、源極電極171和172以及汲極電極173和174以形成第一薄膜電晶體10和第二薄膜電晶體20。
經由上述的製造方法，可以製造出有機發光二極體(OLED)顯示器101。換言之，具有不同特性的第一薄膜電晶體10和第二薄膜電晶體20可以同時且有效率地形成於單一像素區域(PE)(顯示於圖2)之中。
以下將參見圖11說明依據另一實施例之有機發光二極體(OLED)顯示器102。
如圖11所示，有機發光二極體(OLED)顯示器102之絕緣層圖案220包含第一厚度層221、梯度厚度層222以及第二厚度層223。第一厚度層221相對而言係最厚的部分，而第二厚度層223相對而言係最薄的部分。梯度厚度層222代表一厚度由第一厚度層221向第二厚度層223漸進減少的部分。換言之，梯度厚度層222具有一傾斜之截面。
並且，諸如鎳(Ni)之金屬觸媒(MC)被散佈於梯度厚度層222的一部分以及第一厚度層221之上。在此例中，其係散佈劑量範圍在1.0e10atoms/cm2到1.0e14atoms/cm2之內的金屬觸媒(MC)。換言之，小量的金屬觸媒(MC)被極小尺寸之分子微粒分散於絕緣層圖案220之第一厚度層221和梯度厚度層222的一部分之上。當梯度厚 度層222之厚度變得較薄，散佈於表面層上的金屬觸媒(MC)之濃度漸次降低，而當其厚度變得小於接近第二厚度層223之特定厚度時，金屬觸媒(MC)即不存在表面層之上。
形成於絕緣層圖案220之上的多晶半導體層130被分成第一結晶區域131和第二結晶區域132。第一結晶區域131對應至絕緣層圖案220之第一厚度層221、梯度厚度層222以及第二厚度層223的一部分。第一結晶區域131透過散佈於絕緣層圖案220的第一厚度層221和梯度厚度層222上的金屬觸媒(MC)被進行結晶。第二結晶區域132對應至絕緣層圖案220的第二厚度層223的其餘部分。第二結晶區域132係透過固相結晶而形成。
此外，第一結晶區域131之增生係受絕緣層圖案220之梯度厚度層222所控制。對於平緩梯度之梯度厚度層222，第一結晶區域131之增生相對而言被縮小，而對於陡峭梯度之梯度厚度層222，第一結晶區域131之增生相對而言被擴大。因此，當其需要在相對於絕緣層圖案220之第一厚度層221的特定方向上抑制多晶半導體層130之第一結晶區域131之擴大時，需要將梯度厚度層222在同一方向上形成一平緩之梯度。
因此，多晶半導體層130之第一結晶區域131之增生可以被有效率且精確地控制於單一像素區域(PE)(顯示於圖2)以及相對較窄的區域之中。
經由前述之配置方式，有機發光二極體(OLED)顯示器102包含多晶半導體層130，其具有依據用途以不同方法結晶於單一像素區域(PE)(顯示於圖2)之中的複數結晶區域131及132，且經由利用 該多晶半導體層130，使得有機發光二極體(OLED)顯示器102可以在單一像素區域(PE)中包含具有不同特性的複數薄膜電晶體10及20。
並且，由於絕緣層圖案220可以藉由梯度厚度層222精確地控制第一結晶區域131之增生，故使用於薄膜電晶體10的多晶半導體層130的各個部分可以利用不同方法有效率且輕易地結晶而成。
詳細言之，多晶半導體層130交疊於第一薄膜電晶體10之第一閘極電極151之上的至少一部分可以是第二結晶區域132。換言之，在第一薄膜電晶體10使用第一結晶區域131的同時，多晶半導體層130交疊於第一閘極電極151之上的一部分可以被形成為第二結晶區域132。
因此，當第一閘極電極151交疊於多晶半導體層130的第二結晶區域131之上時，所提供接近第一閘極電極151之金屬觸媒(MC)被減少，從而降低第一薄膜電晶體10的一些漏損電流。
在圖3例示的實施例之中，多晶半導體層130之第一結晶區域131交疊第一薄膜電晶體10之第一閘極電極151的方式以及第二結晶區域132交疊第二薄膜電晶體20之第二閘極電極152的方式類似圖11例示的實施例。
以下將參見圖12至圖16說明一製造依據圖11所例示實施例之有機發光二極體(OLED)顯示器102的方法。
首先，如圖12所示，絕緣層2200形成於基板主體111之上，且諸如鎳(Ni)之金屬觸媒(MC)被散佈於絕緣層2200之上。
而後，光阻有機薄膜500被塗佈於金屬觸媒(MC)散佈於其上的絕緣層2200之上，且利用遮罩700執行曝光製程。此處，遮罩700包含光遮蔽區701和光穿透區702。並且，遮罩700之光遮蔽區701包含一個用以漸進地控制曝光的部分。例如，遮罩700可以具有狹縫圖案，包含漸進改變之間隙。
接著，如圖13所示，對已曝光的光阻有機薄膜500進行顯影以形成光阻圖案502。在此例之中，光阻圖案502被形成於梯度結構之中。
如圖14所示，當利用梯度結構光阻圖案502部分蝕刻金屬觸媒(MC)散佈於其上的絕緣層2200且殘留的光阻圖案502被移除之時，絕緣層圖案220從而形成。詳細言之，絕緣層圖案220包含相對而言最厚的第一厚度層221、相對而言最薄的第二厚度層223以及其厚度從第一厚度層221之厚度漸次減少至第二厚度層223的梯度厚度層222。在此例中，絕緣層圖案220之第一厚度層221具有金屬觸媒(MC)散佈其上的表面層，而絕緣層圖案220之第二厚度層223則喪失金屬觸媒(MC)散佈其上的表面層。並且，當梯度厚度層222之厚度變得較薄，散佈於表面層上的金屬觸媒(MC)之濃度降低，而當其厚度變得小於接近第二厚度層223厚度之特定厚度時，金屬觸媒(MC)大致上即不存在表面層之上。
如圖15所示，當非晶矽層形成於絕緣層圖案220之上時，其被結晶化以形成多晶半導體層130。
多晶半導體層130包含第一結晶區域131和第二結晶區域132。第一結晶區域131覆蓋絕緣層圖案220之第一厚度層221、梯度厚度 層222以及第二厚度層223的一部分。第二結晶區域132覆蓋絕緣層圖案220中第二厚度層223鄰接疊層221及222的其餘部分。此處，第一結晶區域131係透過金屬觸媒(MC)進行結晶，而第二結晶區域132係被固相結晶而成。詳細言之，當形成於絕緣層圖案220上的非晶矽層被加熱之時，散佈於絕緣層圖案220之第一厚度層221和梯度厚度層222上的金屬觸媒(MC)開始作用以進行結晶。與絕緣層圖案220之第一厚度層221分隔大於一特定距離而未被金屬觸媒(MC)影響的其餘非晶矽層係藉由加熱被進行固相結晶。
圖16顯示藉由金屬觸媒(MC)結晶而成的第一結晶區域131之一晶界。在圖16之中，箭號表示相對於絕緣層圖案220之第一厚度層221藉由金屬觸媒(MC)作用之結晶增生方向。並且，在第一結晶區域131的晶界外部之區域變成被固相結晶而成的第二結晶區域132。
如圖16所示，藉由散佈於絕緣層圖案222之第一厚度層221和部分之梯度厚度層222上的金屬觸媒(MC)所結晶而成的第一結晶區域131可以被部分地形成。因此，包含藉由不同的方法在單一像素區域(PE)(顯示於圖2)中結晶而成的第一結晶區域131和第二結晶區域132之多晶半導體層130可以有效率地形成。
此外，第一結晶區域131之增生係可受絕緣層圖案220之梯度厚度層222所控制的。如圖11和圖16所示，對於一平緩梯度之梯度厚度層222，結晶之增生縮小，而對於一陡峭梯度之梯度厚度層222，結晶之增生擴大。因此，藉由利用絕緣層圖案220之梯度厚度層222，第一結晶區域131之形成可以更加精確。包含多晶半導體層130之複數薄膜電晶體10及20依據用途以不同方法結晶於一諸 如像素區域(PE)(顯示於圖2)的相對而言較窄的區域之中。並且，多晶半導體層330使用於薄膜電晶體10的部分可以利用其他方法被有效率地結晶而成。
接著，如圖11所示，其藉由形成閘極電極151和152、源極電極171和172以及汲極電極173和174以形成第一薄膜電晶體10和第二薄膜電晶體20。在此例之中，第一薄膜電晶體10之第一閘極電極151可以部分交疊於多晶半導體層130之第二結晶區域132之上。
經由上述的製造方法，可以製造出有機發光二極體(OLED)顯示器102。換言之，具有不同特性的第一薄膜電晶體10和第二薄膜電晶體20可以同時且有效率地形成於單一像素區域(PE)(顯示於圖2)之中。
此外，由於第一結晶區域131之增生可以經由絕緣層圖案220之梯度厚度層222被精確地控制，故多晶半導體層130使用於一薄膜電晶體10的部分可以藉由不同方法有效率地結晶而成。
以下參見圖17說明依據另一實施例之一有機發光二極體(OLED)顯示器103。
如圖17所示，有機發光二極體(OLED)顯示器103形成一緩衝層320於基板主體111之上。舉例而言，緩衝層320可以被形成於氮化矽(SiNx)的單一薄膜結構之中或是氮化矽(SiNx)和二氧化矽(SiO2)的雙重薄膜結構之中。緩衝層320防止諸如雜質或溼氣等不利成分之滲入，並使表面平滑。然而，緩衝層320不一定需要包含於此配置之中，而是取決於基板主體111的形式以及製程條件而可以被略去。
閘極電極351及352形成於緩衝層320之上。絕緣層圖案340形成於閘極電極351和352之上。該絕緣層圖案340包含四乙基矽酸鹽(TEOS)、氮化矽、二氧化矽以及氮氧化矽中的至少其一。
閘極電極包含使用於第一薄膜電晶體10之第一閘極電極351以及使用於第二薄膜電晶體20之第二閘極電極352。
此外，絕緣層圖案340包含一第一厚度層341和薄於第一厚度層341之第二厚度層342。諸如鎳(Ni)的金屬觸媒(MC)被散佈於絕緣層圖案340之第一厚度層341之上。
並且，劑量範圍在1.0e10atoms/cm2到1.0e14atoms/cm2之內的金屬觸媒(MC)被散佈於該絕緣層圖案340的第一厚度層341之上。換言之，微量的金屬觸媒(MC)被分子微粒分散於絕緣層圖案340之第一厚度層341之上。
多晶半導體層330形成於絕緣層圖案340之上。該多晶半導體層330被分成第一結晶區域331和第二結晶區域332。第一結晶區域331對應至絕緣層圖案340之第一厚度層341和第二厚度層342接近第一厚度層341的部分。第一結晶區域331透過散佈於絕緣層圖案340的第一厚度層341上的金屬觸媒(MC)被進行結晶。另一方面，第二結晶區域332對應至絕緣層圖案340之第二厚度層342。該第二結晶區域332係透過固相結晶(SPC)而形成。
金屬觸媒(MC)配置於多晶半導體層330之下且起結晶之作用。
因此，具有依據用途以不同方法結晶而成的複數結晶區域331及332之多晶半導體層330可以被有效率地形成於單一像素區域(PE)之中(顯示於圖2)。
連接至部分多晶半導體層330的源極電極171和172以及汲極電極173和174形成於多晶半導體層330之上。源極電極171和172以及汲極電極173和174被分隔配置。
源極電極和汲極電極包含用於第一薄膜電晶體10之第一源極電極171和第一汲極電極173，以及用於第二薄膜電晶體20之第二源極電極172和第二汲極電極174。
藉由部分地使用多晶半導體層330之第一結晶區域331，第一薄膜電晶體10可以具有相對而言較高的電流驅動效能。第二薄膜電晶體20使用多晶半導體層330之第二結晶區域332。因此，第二薄膜電晶體20具有相對而言較低的漏電流。
然而，由於第一薄膜電晶體10中至少部分的第一閘極電極351係交疊於多晶半導體層330之第二結晶區域332之上，故第一薄膜電晶體10之漏電流可以略微降低。
因此，多晶半導體層330中使用於單一薄膜電晶體10的部分可以藉由不同的方法進行結晶。
依據前述之配置方式，有機發光二極體(OLED)顯示器103可以形成多晶半導體層330，其具有依據用途以不同方法結晶於單一像素區域(PE)(顯示於圖2)之中的複數結晶區域331及332。具有不同特性的複數薄膜電晶體10和20可以藉由使用多晶半導體層330形成於像素區域(PE)之中。
以下將參見圖18至圖21說明一製造依據圖17所例示實施例之有機發光二極體(OLED)顯示器103的方法。
如圖18所示，緩衝層320形成於基板主體111之上。第一閘極電極351及第二閘極電極352形成於緩衝層320之上。
其形成用以覆蓋該第一閘極電極351和第二閘極電極352之絕緣層3400。該絕緣層3400包含四乙基矽酸鹽(TEOS)、氮化矽、二氧化矽以及氮氧化矽中的至少其一。
諸如鎳(Ni)的金屬觸媒(MC)被散佈於絕緣層3400之上。在此例中，其係散佈劑量範圍在1.0e10atoms/cm2到1.0e14atoms/cm2之內的金屬觸媒(MC)。換言之，小量的金屬觸媒(MC)被分子微粒分散於絕緣層之上。
如圖19所示，光阻有機薄膜500被塗佈於金屬觸媒(MC)所散佈的絕緣層3400之上，且利用遮罩600執行曝光製程。此處，遮罩600包含光遮蔽區601和光穿透區602。
如圖20所示，其藉由對已曝光的光阻有機薄膜500進行顯影而形成光阻圖案501。利用光阻圖案501部分蝕刻金屬觸媒(MC)散佈於其上的絕緣層3400而形成顯示於圖21中之絕緣層圖案340。絕緣層圖案340包含第一厚度層341和相對而言薄於第一厚度層341之第二厚度層342。在此例中，絕緣層圖案340之第一厚度層341具有金屬觸媒(MC)散佈其上的表面層，而絕緣層圖案340之第二厚度層342則喪失金屬觸媒(MC)散佈其上的表面層。
如圖22所示，非晶矽層形成於絕緣層圖案340之上，且被結晶化以形成多晶半導體層330。
多晶半導體層330被分成第一結晶區域331和第二結晶區域332，第一結晶區域131對應至絕緣層圖案340之第一厚度層341以及第 二厚度層342接近第一厚度層341的部分，而第二結晶區域132則對應至絕緣層圖案340之第二厚度層342中的其餘部分。此處，第一結晶區域331係透過金屬觸媒(MC)進行結晶，而第二結晶區域332係被固相結晶而成。詳細言之，當形成於絕緣層圖案340上的非晶矽層被加熱之時，散佈於絕緣層圖案340之第一厚度層341上的金屬觸媒(MC)開始作用以增生結晶。與絕緣層圖案340之第一厚度層341分隔超過一特定間隙而未被金屬觸媒(MC)影響的其餘非晶矽層藉由加熱被進行固相結晶。
在此例之中，至少部分之第一閘極電極351可以交疊於多晶半導體層330之第二結晶區域332之上。
如圖17所示，其形成源極電極171和172以及汲極電極173和174以形成第一薄膜電晶體10和第二薄膜電晶體20。
經由上述的製造方法，可以製造出有機發光二極體(OLED)顯示器103。換言之，具有不同特性的第一薄膜電晶體10和第二薄膜電晶體20可以同時且有效率地形成於單一像素區域之中。
以下將參見圖23說明依據另一實施例之有機發光二極體(OLED)顯示器104。
如圖23所示，除了絕緣層圖案440包含第一厚度層441、梯度厚度層442以及第二厚度層443之外，有機發光二極體(OLED)顯示器104近似圖17之OLED顯示器103。
第一厚度層441係相對而言最厚的部分，而第二厚度層443係相對而言最薄的部分。梯度厚度層442之厚度由第一厚度層441向第二厚度層443逐漸變小。換言之，梯度厚度層442具有傾斜之截面。
並且，諸如鎳(Ni)之金屬觸媒(MC)被散佈於梯度厚度層442的一部分以及第一厚度層441之上。在此例中，其係散佈劑量範圍在1.0e10atoms/cm2到1.0e14atoms/cm2之內的金屬觸媒(MC)。換言之，小量的金屬觸媒(MC)被極小尺寸之分子微粒分散於絕緣層圖案440之第一厚度層441和梯度厚度層442的一部分之上。當梯度厚度層442之厚度變得較薄，散佈於表面層上的金屬觸媒(MC)之濃度漸次降低，而當其厚度變得小於近似第二厚度層443之特定厚度時，金屬觸媒(MC)大致上即不存在表面層之上。
形成於絕緣層圖案440之上的多晶半導體層330被分成第一結晶區域331和第二結晶區域332。第一結晶區域331對應至絕緣層圖案440之第一厚度層441、梯度厚度層442、以及第二厚度層443的一部分。第一結晶區域331透過散佈於絕緣層圖案440的第一厚度層441和梯度厚度層442上的金屬觸媒(MC)被進行結晶。此外，第二結晶區域332對應至絕緣層圖案440的第二厚度層442的其餘部分。第二結晶區域332係透過固相結晶而成。
並且，第一結晶區域331之增生係受絕緣層圖案440之梯度厚度層442所控制。詳細言之，對於平緩梯度之梯度厚度層442，第一結晶區域331之增生相對而言被縮小，而對於陡峭梯度之梯度厚度層442，第一結晶區域331之增生相對而言被擴大。因此，當其需要在相對於絕緣層圖案440之第一厚度層441的特定方向上抑制多晶半導體層330之第一結晶區域331之擴大時，需要將梯度厚度層442在同一方向上形成平緩之梯度。
因此，多晶半導體層330之第一結晶區域331之增生可以被有效率且精確地控制於單一像素區域(PE)(顯示於圖2)和一相對較窄 的區域之中。
經由前述之配置方式，有機發光二極體(OLED)顯示器104可以形成多晶半導體層330，其具有依據用途以不同方法結晶於單一像素區域(PE)(顯示於圖2)之中的複數結晶區域331及332，且經由使用該多晶半導體層330，使得有機發光二極體(OLED)顯示器102可以在單一像素區域(PE)中形成具有不同特性的複數薄膜電晶體10及20。
此外，由於第一結晶區域131之增生可以被精確地控制，故多晶半導體層330使用於一薄膜電晶體10的各個部分可以分別藉由不同方法有效率且輕易地結晶而成。
連接至部分多晶半導體層330的源極電極161和162以及汲極電極163和164形成於多晶半導體層330之上。源極電極161和162以及汲極電極163和164被分隔配置。
此外，由於源極電極161和汲極電極163係形成於第一厚度層441、梯度厚度層442和部分第二厚度層443之上，故源極電極161和汲極電極163與第一厚度層441、梯度厚度層442和部分第二厚度層443具有相同之梯度。
第一源極電極161和第一汲極電極163係第一薄膜電晶體10的一部分，而第二源極電極162和第二汲極電極164係第二薄膜電晶體20的一部分。
以下將參見圖24至圖27說明一製造依據圖23所例示實施例之有機發光二極體(OLED)顯示器104的方法。
首先，如圖24所示，緩衝層320、第一及第二閘極電極351及352以及絕緣層4400依序形成於基板主體111之上，且諸如鎳(Ni)之金屬觸媒(MC)被散佈於絕緣層4400之上。
而後，光阻有機薄膜500被塗佈於金屬觸媒(MC)散佈於其上的絕緣層4400之上，且利用遮罩700執行曝光製程。此處，遮罩700包含光遮蔽區701和光穿透區702。此外，遮罩700之光遮蔽區701包含一個用以漸進地控制曝光的部分。舉例而言，遮罩700可以具有狹縫圖案，其中之間隙係可以漸進改變的。
接著，如圖25所示，其形成已曝光的光阻有機薄膜500以形成光阻圖案502。在此例之中，光阻圖案502被形成於梯度結構之中。
當利用梯度結構光阻圖案502部分蝕刻金屬觸媒(MC)散佈於其上的絕緣層4400且殘留的光阻圖案502被移除之時，顯示於圖26中的絕緣層圖案440從而形成。詳細言之，絕緣層圖案440包含相對而言最厚的第一厚度層441、相對而言最薄的第二厚度層443以及其厚度從第一厚度層441之厚度漸進減少至第二厚度層443之厚度的梯度厚度層442。在此例之中，絕緣層圖案440之第一厚度層441具有金屬觸媒(MC)散佈其上的表面層，而絕緣層圖案440之第二厚度層443則喪失金屬觸媒(MC)散佈其上的表面層。並且，當梯度厚度層442之厚度變得較薄，散佈於表面層上的金屬觸媒(MC)之濃度降低，而當其厚度變得小於一接近第二厚度層443厚度之特定厚度時，金屬觸媒(MC)大致即不存在表面層之上。
如圖27所示，當非晶矽層形成於絕緣層圖案440之上時，其被結 晶化以形成多晶半導體層330。
多晶半導體層330被分成絕緣層圖案440的第一厚度層441和梯度厚度層442、對應於第二厚度層443的第一結晶區域331以及對應於絕緣層圖案440的剩餘第二厚度層443的第二結晶區域332，其中第二厚度層443提供在疊層441及442的附近。此處，第一結晶區域331係透過金屬觸媒(MC)進行結晶，而第二結晶區域332係被固相結晶而成。詳細言之，當形成於絕緣層圖案440上的非晶矽層被加熱之時，散佈於絕緣層圖案440之第一厚度層441和梯度厚度層442上的金屬觸媒(MC)開始作用以進行結晶。與絕緣層圖案440之第一厚度層441分隔大於一特定距離而未被金屬觸媒(MC)影響的其餘非晶矽層係藉由加熱被進行固相結晶。
在此例之中，至少部分之第一閘極電極351可以交疊於多晶半導體層330之第二結晶區域332之上。
如圖23所示，其藉由形成源極電極171和172以及汲極電極173和174以形成第一薄膜電晶體10和第二薄膜電晶體20。
經由上述的製造方法，可以製造出有機發光二極體(OLED)顯示器104。換言之，具有不同特性的第一薄膜電晶體10和第二薄膜電晶體20可以同時且有效率地形成於單一像素區域之中。
此外，由於第一結晶區域331之增生可以經由絕緣層圖案440之梯度厚度層442被精確地控制，故多晶半導體層330使用於單一薄膜電晶體10的部分可以藉由不同方法有效率地結晶而成。
雖然一些本發明之實施例已然顯示並說明如上，但熟習相關技術者應能理解，該等實施例可以在未脫離本發明的原理和精神下做 出修改，其範疇由申請專利範圍及其等效界定之。
10‧‧‧薄膜電晶體
20‧‧‧薄膜電晶體
101‧‧‧有機發光二極體顯示器
111‧‧‧基板主體
120‧‧‧絕緣層圖案
121‧‧‧第一厚度層
122‧‧‧第二厚度層
130‧‧‧多晶半導體層
131‧‧‧第一結晶區域
132‧‧‧第二結晶區域
140‧‧‧閘極絕緣層
151‧‧‧閘極電極
152‧‧‧閘極電極
160‧‧‧中介絕緣層
171‧‧‧源極電極
172‧‧‧源極電極
173‧‧‧汲極電極
174‧‧‧汲極電極
MC‧‧‧金屬觸媒

Claims (33)

  1. 一種有機發光二極體(OLED)顯示器，包含：基板主體；絕緣層圖案，形成於該基板主體之上，且包含第一厚度層和薄於該第一厚度層的第二厚度層；金屬觸媒，被散佈於該絕緣層圖案之該第一厚度層之上；以及多晶半導體，形成於該絕緣層圖案之上，且被分成第一結晶區域和第二結晶區域，該第一結晶區域對應至該第一厚度層且對應至該第二厚度層之鄰接該第一厚度層的部分，而該第二結晶區域對應至該第二厚度層之其餘部分，其中該多晶半導體層之該第一結晶區域係透過該金屬觸媒結晶而成，且該多晶半導體層之該第二結晶區域係透過固相結晶(SPC)而形成；其中該絕緣層圖案更包含梯度厚度層，具有從該第一厚度層延伸到該第二厚度層之傾斜截面。
  2. 如申請專利範圍第1項所述之有機發光二極體顯示器，其中該金屬觸媒包含鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tb)、釕(Ru)、鎘(Cd)及鉑(Pt)中的至少其一。
  3. 如申請專利範圍第2項所述之有機發光二極體顯示器，其中劑量範圍在1.0e10atoms/cm2(原子數/平方公分)到1.0e14atoms/cm2之內的該金屬觸媒被散佈於該絕緣層圖案的該第一厚度層之上。
  4. 如申請專利範圍第2項所述之有機發光二極體顯示器，其中該絕緣層圖案包含四乙基矽酸鹽(TEOS)、氮化矽、二氧化矽以及氮氧化矽中的至少其一。
  5. 如申請專利範圍第2項所述之有機發光二極體顯示器，其中該有機發光二極體顯示器更包含：閘極電極，形成於該基板主體和該絕緣層圖案之間以部分交疊於該多晶半導體層之上；以及源極電極和汲極電極，形成於該多晶半導體層之上以連接至該多晶半導體層，且該閘極電極、該多晶半導體層、該源極電極和該汲極電極形成一薄膜電晶體。
  6. 如申請專利範圍第5項所述之有機發光二極體顯示器，其中該薄膜電晶體包含第一薄膜電晶體和第二薄膜電晶體，該第一薄膜電晶體包含至少一部分之該多晶半導體層之該第一結晶區域，而該第二薄膜電晶體包含該多晶半導體層之該第二結晶區域。
  7. 如申請專利範圍第6項所述之有機發光二極體顯示器，其中該閘極電極交疊於該多晶半導體層的該第二結晶區域之上。
  8. 如申請專利範圍第6項所述之有機發光二極體顯示器，其中該基板主體包含複數像素區域，且至少一個第一薄膜電晶體和至少一個第二薄膜電晶體分別形成於單一該像素區域之中。
  9. 如申請專利範圍第2項所述之有機發光二極體顯示器，其中該有機發光二極體顯示器更包含：閘極電極，與該多晶半導體層分隔配置以部分地交疊於該多晶半導體層之上；以及源極電極和汲極電極，與該閘極電極分隔配置並連接至該多晶半導體層，且該閘極電極、該多晶半導體層、該源極電極和該汲極電極形成 薄膜電晶體。
  10. 如申請專利範圍第9項所述之有機發光二極體顯示器，其中該薄膜電晶體包含第一薄膜電晶體和第二薄膜電晶體，該第一薄膜電晶體包含至少一部分之該多晶半導體層之該第一結晶區域，而該第二薄膜電晶體包含該多晶半導體層之該第二結晶區域。
  11. 如申請專利範圍第9項所述之有機發光二極體顯示器，其中該閘極電極交疊於該多晶半導體層的該第二結晶區域之上。
  12. 如申請專利範圍第9項所述之有機發光二極體顯示器，其中該基板主體包含複數像素區域，且至少一第一薄膜電晶體和至少一第二薄膜電晶體分別形成於單一該像素區域之中。
  13. 如申請專利範圍第1項所述之有機發光二極體顯示器，其中當該梯度厚度層變得較薄之時，散佈於該梯度厚度層之上的該金屬觸媒之濃度減小。
  14. 如申請專利範圍第13項所述之有機發光二極體顯示器，其中當該梯度厚度層之梯度變平緩之時，該多晶半導體層之該第一結晶區域相對縮小，而當該梯度厚度層之梯度變陡峭之時，該多晶半導體層之第一結晶區域相對擴大。
  15. 一種用以製造有機發光二極體(OLED)顯示器的方法，包含：提供基板主體；形成絕緣層於該基板主體之上；散佈金屬觸媒於該絕緣層之上；透過光學微影術製程，藉由對該金屬觸媒散佈於其上之該絕緣層進行圖案化而形成絕緣層圖案，該絕緣層圖案包含第一厚度層和薄於該第一厚度層的第二厚度層；形成非晶矽層於該絕緣層圖案之上；以及 形成多晶半導體層，該多晶半導體層被分成第一結晶區域和第二結晶區域，該第一結晶區域之結晶化係藉由結晶該非晶矽層透過該金屬觸媒結晶而成，而該第二結晶區域係透過固相結晶(SPC)而形成；其中該絕緣層圖案更包含梯度厚度層，具有從該第一厚度層延伸到該第二厚度層之傾斜截面。
  16. 如申請專利範圍第15項所述之用以製造有機發光二極體顯示器的方法，其中該金屬觸媒包含鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tb)、釕(Ru)、鎘(Cd)及鉑(Pt)中的至少其一。
  17. 如申請專利範圍第16項所述之用以製造有機發光二極體顯示器的方法，其中該金屬觸媒散佈於其上之一表面層被自該絕緣層圖案的該第二厚度層移除。
  18. 如申請專利範圍第16項所述之用以製造有機發光二極體顯示器的方法，其中該多晶半導體的該第一結晶區域對應至該絕緣層圖案的該第一厚度層且對應至該第二厚度層鄰接該第一厚度層的部分，而該多晶半導體的第二結晶區域對應至該絕緣層圖案的該第二厚度層的其餘部分。
  19. 如申請專利範圍第16項所述之用以製造有機發光二極體顯示器的方法，其中劑量範圍在1.0e10atoms/cm2到1.0e14atoms/cm2之內的該金屬觸媒被散佈於該絕緣層圖案的該第一厚度層之上。
  20. 如申請專利範圍第16項所述之用以製造有機發光二極體顯示器的方法，其中該絕緣層圖案包含四乙基矽酸鹽(TEOS)、氮化矽、二氧化矽以及氮氧化矽中的至少其一。
  21. 如申請專利範圍第16項所述之用以製造有機發光二極體顯示器的 方法，其中該方法更包含：形成閘極電極於該基板主體和該絕緣層圖案之間以部分交疊於該多晶半導體層之上，以及形成源極電極和汲極電極於該多晶半導體層之上以分別連接至該多晶半導體層，且該閘極電極、該多晶半導體層、該源極電極和該汲極電極形成薄膜電晶體。
  22. 如申請專利範圍第21項所述之用以製造有機發光二極體顯示器的方法，其中該薄膜電晶體包含第一薄膜電晶體，使用至少一部分之該多晶半導體層之該第一結晶區域；以及第二薄膜電晶體，使用該多晶半導體層之該第二結晶區域。
  23. 如申請專利範圍第22項所述之用以製造有機發光二極體顯示器的方法，其中該閘極電極交疊於該多晶半導體層的該第二結晶區域之上。
  24. 如申請專利範圍第22項所述之用以製造有機發光二極體顯示器的方法，其中該基板主體包含複數像素區域，且至少一個第一薄膜電晶體和至少一個第二薄膜電晶體分別形成於單一該像素區域之中。
  25. 如申請專利範圍第16項所述之用以製造有機發光二極體顯示器的方法，其中該方法更包含：形成閘極電極，與該多晶半導體層分隔配置以部分地交疊於該多晶半導體層之上；以及形成源極電極和汲極電極，與該閘極電極分隔配置並分別連接至該多晶半導體層，且該閘極電極、該多晶半導體層、該源極電極和該汲極電極形成薄膜電晶體。
  26. 如申請專利範圍第25項所述之用以製造有機發光二極體顯示器的 方法，其中該薄膜電晶體包含第一薄膜電晶體，使用至少一部分之該多晶半導體層之該第一結晶區域；以及第二薄膜電晶體，使用該多晶半導體層之該第二結晶區域。
  27. 如申請專利範圍第26項所述之用以製造有機發光二極體顯示器的方法，其中該閘極電極交疊於該多晶半導體層的該第二結晶區域之上。
  28. 如申請專利範圍第26項所述之用以製造有機發光二極體顯示器的方法，其中該基板主體包含複數像素區域，且至少一個第一薄膜電晶體和至少一個第二薄膜電晶體分別形成於單一該像素區域之中。
  29. 如申請專利範圍第15項所述之用以製造有機發光二極體顯示器的方法，其中該絕緣層圖案之該梯度厚度層係透過梯度結構光阻圖案形成，該梯度結構光阻圖案係藉由使用一用以漸進地控制曝光之遮罩產生。
  30. 如申請專利範圍第15項所述之用以製造有機發光二極體顯示器的方法，其中當該梯度厚度層變得較薄之時，散佈於該梯度厚度層之上的該金屬觸媒之濃度減小。
  31. 如申請專利範圍第30項所述之用以製造有機發光二極體顯示器的方法，其中當該梯度厚度層之梯度變平緩之時，該多晶半導體層之該第一結晶區域相對縮小，而當該梯度厚度層之梯度變陡峭之時，該多晶半導體層之第一結晶區域相對擴大。
  32. 如申請專利範圍第1項所述之有機發光二極體顯示器，其中該多晶半導體層之該第一結晶區域具有從該絕緣層圖案的該第一厚度層延伸到該第二厚度層之傾斜截面。
  33. 如申請專利範圍第15項所述之用以製造有機發光二極體顯示器的 方法，其中該多晶半導體層之該第一結晶區域具有從該絕緣層圖案的該第一厚度層延伸到該第二厚度層之傾斜截面。
TW099143492A 2010-01-14 2010-12-13 有機發光二極體顯示器及製造其之方法 TWI495044B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100003515A KR101084242B1 (ko) 2010-01-14 2010-01-14 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201207999A TW201207999A (en) 2012-02-16
TWI495044B true TWI495044B (zh) 2015-08-01

Family

ID=44257844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099143492A TWI495044B (zh) 2010-01-14 2010-12-13 有機發光二極體顯示器及製造其之方法

Country Status (4)

Country Link
US (2) US20110169009A1 (zh)
KR (1) KR101084242B1 (zh)
CN (1) CN102136488B (zh)
TW (1) TWI495044B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101866563B1 (ko) * 2011-08-26 2018-06-11 엘지디스플레이 주식회사 마스크, 유기발광 표시장치 및 그 제조 방법
KR102484363B1 (ko) * 2017-07-05 2023-01-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20210130899A (ko) * 2020-04-22 2021-11-02 삼성디스플레이 주식회사 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410368B1 (en) * 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2117048A2 (en) * 2008-04-11 2009-11-11 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5569936A (en) * 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
JP3369244B2 (ja) * 1993-03-12 2003-01-20 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR100496287B1 (ko) * 2002-08-03 2005-06-20 삼성에스디아이 주식회사 실리콘 박막의 결정화 방법, 이를 이용한 박막 트랜지스터및 상기 박막 트랜지스터를 구비한 평판 디스플레이 소자
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR101270168B1 (ko) * 2006-09-19 2013-05-31 삼성전자주식회사 유기 전자발광디스플레이 및 그 제조방법
KR100810643B1 (ko) * 2007-03-13 2008-03-06 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410368B1 (en) * 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2117048A2 (en) * 2008-04-11 2009-11-11 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same

Also Published As

Publication number Publication date
CN102136488A (zh) 2011-07-27
TW201207999A (en) 2012-02-16
KR101084242B1 (ko) 2011-11-16
US20140051218A1 (en) 2014-02-20
KR20110083337A (ko) 2011-07-20
CN102136488B (zh) 2015-09-09
US20110169009A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
JP5909746B2 (ja) 半導体装置及び表示装置
KR101677264B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US8698251B2 (en) Organic light emitting diode display and method of manufacturing the same
US8937315B2 (en) Organic light emitting diode display and manufacturing method thereof
JP5792745B2 (ja) 薄膜半導体装置及び薄膜半導体装置の製造方法
JP5230699B2 (ja) 薄膜トランジスタ、薄膜トランジスタのアクティブ層の製造方法、および表示装置
WO2013080261A1 (ja) 表示パネル及び表示パネルの製造方法
WO2013021416A1 (ja) 薄膜半導体装置及び薄膜半導体装置の製造方法
JP2007053354A (ja) 配線構造と配線形成方法及び薄膜トランジスター基板とその製造方法
JP2019062141A (ja) アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法
JP6806956B1 (ja) 薄膜トランジスタ基板および表示装置
TWI567993B (zh) 薄膜電晶體、其製造方法、以及使用該薄膜電晶體之顯示裝置
TWI495044B (zh) 有機發光二極體顯示器及製造其之方法
US20080197354A1 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
WO2019187102A1 (ja) アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の製造方法
US8603869B2 (en) Method of fabricating thin film transistor having amorphous and polycrystalline silicon
JP2010147368A (ja) 表示装置、電子機器および表示装置の製造方法
JP5502996B2 (ja) 薄膜半導体装置、表示装置及び薄膜半導体装置の製造方法
WO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP2013016779A (ja) 薄膜トランジスタ、これを備えた表示装置、およびその製造方法
KR100752371B1 (ko) 박막트랜지스터 및 그의 제조방법
WO2012172714A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
JPWO2013080261A1 (ja) 表示パネル及び表示パネルの製造方法