KR100909422B1 - 액정표시소자의 패턴 및 그 형성방법 - Google Patents

액정표시소자의 패턴 및 그 형성방법 Download PDF

Info

Publication number
KR100909422B1
KR100909422B1 KR1020020088447A KR20020088447A KR100909422B1 KR 100909422 B1 KR100909422 B1 KR 100909422B1 KR 1020020088447 A KR1020020088447 A KR 1020020088447A KR 20020088447 A KR20020088447 A KR 20020088447A KR 100909422 B1 KR100909422 B1 KR 100909422B1
Authority
KR
South Korea
Prior art keywords
pattern
resist
printing
printing roll
cliché
Prior art date
Application number
KR1020020088447A
Other languages
English (en)
Other versions
KR20040062123A (ko
Inventor
조소행
조용진
이동훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020088447A priority Critical patent/KR100909422B1/ko
Priority to US10/422,745 priority patent/US6759348B1/en
Priority to JP2003144291A priority patent/JP4112432B2/ja
Priority to CNB031428932A priority patent/CN1245667C/zh
Publication of KR20040062123A publication Critical patent/KR20040062123A/ko
Application granted granted Critical
Publication of KR100909422B1 publication Critical patent/KR100909422B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/161—Coating processes; Apparatus therefor using a previously coated surface, e.g. by stamping or by transfer lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing

Abstract

본 발명은 액정표시소자의 패턴 및 그 형성방법에 관한 것으로, 본 발명은 형성하고자 하는 패턴의 위치와 대응하는 클리체의 홈내부에 레지스트를 충진하는 단계와; 상기 홈내부에 충진된 레지스트를 인쇄롤의 표면에 전사시키는 단계와; 상기 인쇄롤의 표면에 전사된 레지스트를 기판의 식각대상층에 접촉시킨 후, 레지스트의 길이방향(길이가 긴방향)을 따라 인쇄롤을 회전시킴으로써, 식각대상층 상에 레지스트를 재전사시키는 단계를 포함하여 상기 인쇄롤의 회전방향과 일치하지 않는 패턴에 대해서는 인쇄방향과 근접하도록 그 구조를 변경함으로써, 원하는 패턴을 정확하게 형성할 수 있도록 한다.

Description

액정표시소자의 패턴 및 그 형성방법 {PATTERN AND ITS FORMING METHOD OF LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 일반적인 액정표시소자의 구조를 나타내는 평면도.
도 2는 도 1에 도시된 액정표시소자의 박막트랜지스터 및 스토리지 커패시터의 구조를 나타내는 도면으로 I-I'의 단면도.
도 3은 본 발명의 인쇄방식에 의한 패턴형성방법을 나타내는 도면.
도 4는 인쇄 진행방향과 패턴의 길이방향이 이루는 각에 따른 패턴의 인쇄모양을 도시한 도면.
도 5는 동일층에 대하여 서로 수직인 구조를 가지는 패턴의 구조를 도시한 도면.
도 6은 인쇄방향과 수직방향으로 배치된 패턴의 불량을 도시한 도면.
도 7은 도 6과 같은 수직방향의 패턴불량을 방지하기 위해 고안된 구조를 도시한 도면.
도 8은 "l"자형 채널을 가지는 박막트랜지스터 및 불량발생을 방지하기 위해 변형된 박막트랜지스터의 구조를 도시한 도면.
도 9는 "U"자형 채널을 가지는 박막트랜지스터 및 불량발생을 방지하기 위해 변형된 박막트랜지스터의 구조를 도시한 도면.
**** 도면의 주요부분에 대한 부호의 설명 ****
100: 클리체 102: 홈
103: 레지스트 110: 닥터블레이트
120: 인쇄롤 107: 레지스트패턴
본 발명은 인쇄방식을 사용하는 액정표시소자의 패턴 및 그 형성방법에 관한 것으로, 특히 패턴 인쇄시 그 인쇄 방향과 길이방향을 일치시키고, 인쇄방향과 일치하지 않는 인쇄방향과 근접하도록 그 구조를 변형시킴으로써, 정확한 패턴을 형성할 수 있는 액정표시소자의 패턴 및 그 형성방법에 관한 것이다.
표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
도 1은 액티브 매트릭스방식의 액정표시소자를 나타내는 도면이다. 도면에 도시된 구조의 액정표시소자는 능동소자로서 박막트랜지스터(Thin Film Transistor)를 사용하는 TFT-LCD이다. 도면에 도시된 바와 같이, 종횡으로 배열된 게이트 라인(2)과 데이터 라인(4)이 화소 영역을 정의한다. 상기 게이트 라인(2)과 데이터 라인(4)의 교차점 부근에는 각 화소의 구동을 독립적으로 제어하기 위한 박막트랜지스터(10)가 형성되어 있으며, 박막트랜지스터(10)는 상기 게이트 라인(2)과 연결된 게이트 전극(2a)과, 상기 게이트 전극(2a) 위에 형성되어 게이트 전극(2a)에 주사신호가 인가됨에 따라 활성화되는 반도체층(5)과, 상기 반도체층(5) 위에 형성된 소스/드레인 전극(4a/4b)으로 구성된다. 상기 화소 영역에는 상기 소스/드레인 전극(4a/4b)과 연결되어 반도체층(5)이 활성화됨에 따라 상기 소스/드레인 전극(4a/4b)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소 전극(7)이 형성되어 있으며, 화소 전극(7)은 제 1콘택홀(8a)을 통하여 드레인 전극(4b)과 접속한다.
한편, 게이트 라인(2)과 데이터 라인(4)에 의해서 구획된 화소 내에는 스토리지 라인(6)과 상기 스토리지 라인(6)과 중첩하는 스토리지 전극(11)이 배치되어 스토리지 커패시터(Cst)를 형성하고 있으며, 상기 스토리지 전극은 제 2콘택홀(8b)을 통하여 화소 전극(7)과 접속한다.
도 2는 도 1의 I-I' 절단면으로 화소 내에 배치되는 박막트랜지스터(10) 및 스토리지 커패시터(Cst)의 구조를 나타낸 도면이다. 도면에 도시된 바와 같이, 상기 박막트랜지스터(10)는 유리와 같은 투명한 절연물질로 이루어진 기판(1)과, 상기 기판(1) 위에 형성된 게이트 전극(2a)과, 게이트 전극(2a)이 형성된 기판(1) 전체에 걸쳐 적층된 게이트 절연층(13)과, 상기 게이트 절연층(13) 위에 형성되어 게이트 전극(2a)에 신호가 인가됨에 따라 활성화되는 반도체층(5)과, 상기 반도체층(5) 위에 형성된 소스/드레인 전극(4a/4b)과, 상기 소스/드레인 전극(4a/4b) 위에 형성되어 소자를 보호하는 보호층(passivation layer;15)으로 구성되어 있으며, 그 상부에는 제 1콘택홀(8a)을 통하여 드레인 전극(4b)과 접속하는 화소 전극(7)이 형성되어 있다.
상기와 같은 박막트랜지스터(10)의 소스/드레인 전극(4a/4b)은 화소 내에 형성된 화소 전극과 전기적으로 접속되어, 상기 소스/드레인 전극(4a/4b)을 통해 화소 전극에 신호가 인가됨에 따라 액정을 구동하여 화상을 표시하게 된다.
한편, 상기 스토리지 커패시터(Cst)는 박막트랜지스터의 게이트 전극(2a)과 함께 형성된 스토리지 라인(6)과, 소스/드레인 전극(4a/4b)과 함께 형성된 스토리지 전극(11) 및 그 사이에 형성된 게이트 절연막(13)으로 구성되며, 상기 스토리지 전극(11) 상에는 보호층(15)이 형성되어 있다. 그리고, 상기 보호층(15)에는 스토리지 전극(11)의 일부를 노출시키는 제 2콘택홀(8b)이 형성되어 있으며, 상기 제 2콘택홀(8b)을 통하여 보호층(15) 상에 형성된 화소 전극(7)과 전기적으로 접속한다. 스토리지 커패시터(Cst)는 게이트 전극에 게이트 신호가 인가되는 동안 게이트 전압을 충전한 후, 다음 게이트 라인 구동시 화소 전극(7)에 데이터 전압이 공급되는 동안 충전된 전압을 방전하여 화소 전극(7)의 전압 변동을 방지하는 역할을 한다.
상기한 바와 같은 액정표시소자는 포토레지스트(Photo-Resist) 도포, 정렬 및 노광, 현상, 세정 등 일련의 연속공정으로 이루어지는 포토리소그래피 공정에 의해서 제작되며, 액정표시소자를 완상하기 위해서는 다수회의 포토리소그래피 공 정을 반복해야만 하기 때문에 생산성이 저하된다는 문제점이 있었다.
따라서, 본 발명은 상기한 문제를 해결하기 위한 것으로, 인쇄방식에 의해 한번의 공정으로 액정표시소자에 패턴을 형성할 수 있는 패턴형성방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 패턴의 길이방향과 인쇄방향을 일치시킴으로써, 정확한 패턴을 형성할 수 있는 패턴형성방법을 제공하는 것이다.
본 발명의 또 다른 목적은 인쇄방향과 일치하지 않는 패턴에 대하여 인쇄방향과 근접하도록 패턴의 구조를 변경함으로써, 정확한 패턴을 형성할 수 있는 패턴구조를 제공하는 것이다.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
상기한 목적을 달성하기 위한 본 발명의 패턴형성방법은 기판에 형성하고자 하는 패턴의 위치와 대응하는 영역에 오목한 홈이 형성된 클리체를 준비하는 단계와; 상기 클리체의 오목한 홈 내부에 레지스트를 충진하는 단계와; 상기 오목한 홈에 충진된 레지스트 패턴을 인쇄롤의 표면에 전사시킨 후, 인쇄롤에 형성된 레지스트 패턴의 길이방향과 인쇄방향을 일치시켜 이를 다시 기판 상에 재전사 시키는 단계로 이루어지며, 이후에 상기 인쇄롤에 의해서 전사된 레지스트 패턴을 마스크로 하여 기판의 식각공정이 진행된다. 이때, 기판의 식각 대상층은 금속층, SiOx 또는 SiNx로 이루어진 절연층, 반도체층이 될 수 있다. 이와 같이, 포토리소그래피 공정을 생략하고 한번의 인쇄공정으로 마스크 패턴을 형성함에 따라 공정을 더욱 단순화 할 수 있다.
한편, 인쇄롤이 기판에 패턴을 인쇄하는 방향은 실제 기판에 인쇄되는 패턴의 모양에 큰 영향을 준다. 즉, 인쇄방향이 패턴의 길이방향에 대하여 어떤 각도로 진행되느냐에 따라 패턴의 모양이 결정된다. 따라서, 본 발명은 인쇄 방향과 패턴의 길이방향을 평행하게 일치시켜 정확한 패턴을 형성하고, 인쇄방향과 수직인 방향을 가지는 패턴에 대해서는 인쇄방향과 근접하도록 패턴의 구조를 변경함으로써, 불량이 없는 정확한 패턴을 형성 할 수 있도록 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 패턴형성방법에 대해 상세히 설명한다.
도 3은 본 발명에 따른 인쇄방식을 이용하여 기판 상에 레지스트 패턴을 형성하는 방법을 나타내는 도면이다. 인쇄방식에서는 우선, 도 3a에 도시한 바와 같이, 기판에 형성하고자 하는 패턴과 대응하는 위치에 오목한 홈(101)이 형성된 클리체(100)를 준비한 다음, 그 상부에 레지스트(103)를 도포한다. 이후에 닥터블레이드(110)를 사용하여 클리체(100)의 표면에 접촉시킨 후, 이를 평평하게 밀어줌으로써, 홈(101) 내부에 레지스트(103)가 충진됨과 동시에 클리체(100) 표면에 남아 있는 레지스트는 제거된다. 이때, 닥터블레이드(110)는 홈(101)의 길이가 긴방향으로 밀어주어야 한다. 홈(101)의 수직방향으로 닥터블레이드(110)를 진행시키게 되면, 닥터블레이드(110)가 지나가면서 홈(101) 내부에 충진되어 있는 레지스트의 일 부를 긁게 되어, 이후에 인쇄롤 및 기판에 레지스트 패턴이 제대로 형성되지 않게 된다.
도 3b에 도시된 바와 같이, 상기 클리체(100)의 홈(101) 내부에 충진된 레지스트(104)는 상기 클리체(100)의 표면에 접촉하여 회전하는 인쇄롤(120)의 표면에 전사된다. 상기 인쇄롤(110)은 제작하고자 하는 표시소자의 패널의 폭과 동일한 폭으로 형성되며, 패널의 길이와 동일한 길이의 원주를 갖는다. 따라서, 1회의 회전에 의해 클리체(100)의 홈(101)에 충진된 잉크(103)가 모두 인쇄롤(120)의 원주 표면에 전사된다.
이후, 도 3c에 도시된 바와 같이, 상기 인쇄롤(120)에 전사된 레지스트(105)를 기판(130) 위에 형성된 식각대상층(131)의 표면과 접촉시킨 상태에서 인쇄롤(120)을 회전시킴에 따라 상기 인쇄롤(120)에 전사된 레지스트(104)가 식각대상층(131)에 전사되며, 이 전사된 레지스트(105)에 UV 조사 또는 열을 가하여 건조시킴으로써 레지스트 패턴(107)을 형성한다. 이때에도 상기 인쇄롤(120)의 1회전에 의해 표시소자의 기판(120) 전체에 걸쳐 원하는 레지스트 패턴(107)을 형성할 수 있게 된다.
상기한 바와 같이, 인쇄방식에서는 클리체(100)와 인쇄롤(120)을 원하는 표시소자의 크기에 따라 제작할 수 있으며, 1회의 전사에 의해 기판(130)에 패턴을 형성할 수 있으므로, 대면적 표시소자의 패턴도 한번의 공정에 의해 형성할 수 있게 된다.
상기 식각 대상층은(131)은 박막트랜지스터의 게이트 전극이나 소스/드레인 전극, 게이트 라인, 데이터 라인 혹은 화소 전극 및 스토리지 전극과 같은 금속패턴을 형성하기 위한 금속층일수도 있으며, SiOx나 SiNx와 같이 절연층일 수도 있다.
금속층이나 절연층 위에 상기와 같은 레지스트 패턴(107)을 형성한 후 일반적인 에칭공정에 의해 금속층이나 절연층을 식각함으로써 원하는 패턴의 금속층(즉, 전극구조)이나 절연층(예를 들면, 컨택홀 등)을 형성할 수 있게 된다.
상기와 같이 인쇄방식은 1회의 공정에 의해 레지스트 패턴을 생성할 수 있으며, 특히, 종래의 포토 마스크 공정에 비해 공정이 단순하고 공정시간을 단축 할 수 있다는 장점을 가진다.
한편, 상기 기판에 형성되는 레지스트 패턴(107)의 모양은 인쇄롤의 회전방향 즉, 인쇄 진행방향과 패턴의 길이방향이 이루는 각에 따라 좌우된다.(여기서, 패턴의 길이방향이란 길이가 긴방향을 의미한다.)
도 4는 인쇄 진행방향과 패턴의 길이방향이 이루는 각에 따라 실제 실험을 통하여 얻은 패턴의 모양을 도시한 도면으로, 도 4a는 인쇄 방향이 패턴의 길이방향에 대하여 수직으로 진행된 패턴의 모양이고, 도 4b는 이들의 방향을 일치시켜 진행된 패턴의 모양이며, 도 4c는 이들의 방향을 45°로 하였을 때 기판에 형성된 패턴의 모양을 각각 나타낸 것이다.
먼저, 인쇄 방향이 패턴의 길이방향과 수직으로 진행될 경우, 도 4a에 도시한 바와 같이, 25㎛ 선폭을 가지는 패턴(202a)의 경우 온전한 패턴이 형성되지 못하고 패턴이 중간에 끊기는 불량이 발생되었다. 또한, 50㎛ 선폭을 가지는 패턴(201a)의 경우에는 패턴이 끊어지는 불량은 발생되지 않았으나, 정확한 패턴을 얻을 수가 없었다.
또한, 인쇄 방향을 패턴의 길이방향과 일치시켜 패턴을 형성한 경우, 도 4b에 도시한 바와 같이, 25㎛ 및 50㎛의 선폭을 가지는 패턴(201b, 201a)들에 대해서 매우 깨끗한 패턴을 얻을 수가 있었으며, 패턴의 길이방향에 대하여 45°인쇄를 진행한 경우에는 상기 두 방향을 일치시킨 패턴에 비하여 정확하진 못하지만, 그 모양이 변형되거나 단선과 같은 불량이 없는 양호한 패턴(201c)을 얻을 수가 있었다. 여기서는 50㎛의 패턴에 대해서만 도시하였다.
따라서, 인쇄방식을 통해 패턴을 형성하는데 있어서, 인쇄롤에 의해 진행되는 인쇄방향과 패턴의 길이방향을 평행하게 일치시킴으로써 정확한 패턴을 형성할 수가 있다.
그런데, 액정표시소자를 구성하고 있는 패턴의 구조는 한 방향만을 가지지 않으며, 동일층에 형성되어 패터닝 공정이 동시에 이루어지는 패턴에 대하여 도 5에 도시한 바와 같이, 서로 수직인 구조를 가지는 패턴이 존재하게 된다. 여기서, 제 1패턴(220a)은 게이트 라인 혹은 데이터 라인이 될 수 있으며, 제 2패턴(230a)은 게이트 라인으로부터 돌출되는 게이트 전극 혹은 데이터 라인으로부터 돌출되는 데이터 전극이 될 수도 있다. 이때, 인쇄방향을 상기 제 1패턴(220a)의 길이방향에 일치시켜 형성할 경우, 도 6과 같이, 제 1패턴(220b)은 정확한 패턴 모양이 형성되는 반면에 제 2패턴(230b)은 찌그러진 모양의 불량이 발생하게 된다.
따라서, 본 발명에서는 특히 이러한 문제를 해결하기 위해 인쇄방향과 수직 방향으로 형성된 기존의 패턴 구조를 도 7에 도시한 바와 같이, 인쇄방향과 근접하도록 변형시켜 깨끗한 패턴을 형성할 수 있는 패턴의 구조를 제공한다.
도 7a 내지 도 7c는 제 1패턴(320a∼320c)의 길이방향을 따라 인쇄가 진행될 때, 인쇄방향과 일치하지 않는 패턴에 대하여 인쇄불량을 최대한 방지하기 위해 목적으로 고안된 제 1패턴(320a∼320c) 구조를 나타낸 것으로, 도 7a는 제 1패턴(320a)의 길이방향에 대하여 수직이 아닌 90°이하의 각을 이루도록 제 2패턴(330a)을 형성한 것이다. 이때, 상기 제 1패턴(320a)에 대하여 제 2패턴(330a)이 이루는 각은 제 2패턴(330a)의 길이에 따라 달라질 수 있으며, 그 길이가 작을수록 상기 각은 작아지며, 길이와 폭이 거의 비슷한 경우, 상기 각은 90°근접하게 된다. 따라서, 본 실시예에서는 상기 각을 특정값으로 한정하지 않는다.
또한, 도 7b 및 도 7c에 도시한 바와 같이, 패턴의 인쇄가 시작되는 지점과 끝나는 지점의 패턴 폭을 다르게 설계하거나(도면부호 330b 참조), 인쇄가 끝나는 지점의 일부 영역을 제 1패턴(320c)과 나란하도록 설계(도면 부호 330c)하여 인쇄방향과 다른방향으로 배치되는 패턴에 대하여 발생되는 인쇄불량을 최대한 막을 수가 있다.
도 8 및 도 9는 기존의 박막트랜지스터 구조와 실제 인쇄방식에 유리하도록 설계된 본 발명의 박막트랜지스터의 구조를 비교하여 나타낸 것으로, 도 8은 `l'자형 채널을 가지는 박막트랜지스터이고, 도 9는 `U'자형 채널을 가지는 박막트랜지스터를 각각 도시한 것이다.
도 8a에 도시한 바와 같이, 기존의 박막트랜지스터는 게이트 라인(401)으로부터 수직으로 돌출된 게이트 전극(401a) 위에 반도체층(405)이 배치되고, 그 상부에 데이터 라인(403)으로부터 수직으로 돌출되어 소정간격 이격된 소스 전극(403a) 및 드레인 전극(403b)이 배치되어 있다. 또한, 상기 드레인 전극(403b)은 화소 영역으로 확장되어 콘택홀(409) 통해 화소 전극(407)과 접속한다. 이때, 게이트 전극(401) 및 소스/드레인 전극(403a,403b) 인쇄시 이들과 수직으로 배치된 게이트 라인(401) 및 데이터 라인(403)의 방향을 따라 패턴의 인쇄가 진행되기 때문에 이들로부터 수직으로 돌출된 게이트 전극(401) 및 소스/드레인 전극(403a,403b)은 인쇄불량이 발생하게 된다.
따라서, 도 8b에 도시한 바와 같이, 인쇄진행 방향에 대하여 수직으로 돌출되어 불량이 발생되는 게이트 전극(501a) 및 소스 전극(503a)을 별도로 형성하지 않고, 게이트 라인(501)및 데이터 라인(503)에 각각 포함시키고, 데이터 라인(503)에 평행하게 드레인 전극(503b)을 배치시킴으로써, 인쇄방향(즉, 게이트 라인 및 데이터 라인 길이방향)과 수직으로 배치된 패턴(게이트 전극, 소스/드레인 전극)을 모두 인쇄방향과 일치시킬 수가 있으며, 이에 따라 상기 패턴들(게이트 전극, 소스/드레인 전극)의 인쇄불량을 방지할 수가 있다. 이때, 반도체층(505)은 게이트 라인(501) 상에 포함되도록 배치시킨다.
도 9a는 종래 U자형 채널의 박막트랜지스터를 도시한 도면으로, 종래 U자형 채널을 가지는 박막트랜지스터는 반도체층(605) 위에 데이터라인(603)으로부터 인출된 소스 전극(603a)이 U자 형태로 형성되어 있으며, 상기 소스전극(603a)과 소정 간격이격하는 드레인 전극(603b)이 콘택홀(609)을 통해 화소전극(607)과 전기적으로 접속되어 있다.
상기와 같이 U자 채널을 가지는 반도체층(605)의 경우에도 도 9b에 도시한 바와 같이, 드레인 전극(703b)을 사이에 두고 데이터 라인(703)과 소스 전극(703a)을 평행하게 배치시켜, 소스 전극(703a)을 경계로 두개의 "l"자형 채널이 나란하게 형성되도록 형성함으로써, 채널층 즉, 반도체층(705)의 인쇄 불량을 미리 방지 할 수 있다. 이때에도 반도체층(705)은 게이트 라인(701) 위에 배치된다.
상기와 같이, 전극 및 반도체층의 구조를 인쇄방향에 근접하도록 변경시킴으로써, 인쇄불량을 최대한 막아 정확한 패턴을 가지는 액정표시소자를 형성할 수가 있다. 또한, 본 발명은 액정표시소자 뿐만 아니라, 인쇄방식을 이용해 패턴을 형성하는 반도체등의 소자 구조에 적용될 수 있을 것이다.
상술한 바와 같이, 본 발명은 인쇄방식을 통하여 패턴을 형성하는 경우에 인쇄의 진행방향과 패턴의 길이방향이 서로 수직 또는 일치하지 않는 패턴에 대하여 인쇄 방향과 근접하도록 패턴의 구조를 변경함으로써, 원하는 패턴을 정확하게 형성할 수 있도록 한다.

Claims (10)

  1. 형성하고자 하는 패턴의 위치와 대응하는 영역에 홈이 형성된 클리체 상에 레지스트를 도포하는 단계;
    닥터블레이드를 상기 클리체의 표면에 접촉시킨 후, 클리체의 홈의 길이가 긴 방향을 따라 평평하게 밀어주어 클리체의 홈 내부에 레지스트를 충진함과 동시에 클리체의 표면에 잔존하는 레지스트를 제거하는 단계;
    홈 내부에 레지스트가 충진된 상기 클리체 상에 인쇄롤을 접촉시킨 후에 상기 홈의 길이가 긴 방향을 따라 인쇄롤을 회전시켜 상기 클리체의 홈 내부의 레지스트를 인쇄롤의 표면에 전사시키는 단계; 및
    상기 인쇄롤의 표면에 전사된 레지스트를 기판의 식각대상층에 접촉시킨 후, 상기 인쇄롤의 표면에 전사된 레지스트의 길이가 긴 방향을 따라 인쇄롤을 회전시킴으로써, 식각대상층 상에 레지스트를 재전사시켜 레지스트 패턴을 형성하는 단계;
    를 포함하여 이루어지며,
    상기 클리체의 표면에 도포된 레지스트를 클리체의 홈 내부에 충진함과 동시에 클리체의 표면에 잔존하는 레지스트를 제거하기 위한 닥터블레이드의 진행 방향과, 상기 클리체의 홈 내부에 충진된 레지스트를 인쇄롤의 표면에 전사시키기 위한 인쇄롤의 진행 방향과, 상기 인쇄롤의 표면에 전사된 레지스트를 식각대상층에 전사시켜 레지스트 패턴을 형성하기 위한 인쇄롤의 진행방향은 동일한 것을 특징으로 하는 패턴형성방법.
  2. 제 1항에 있어서, 상기 식각대상층은 금속층을 포함하는 것을 특징으로 하는 패턴형성방법.
  3. 제 1항에 있어서, 상기 식각대상층은 SiOx 또는 SiNx로 이루어진 절연층을 포함하는 것을 특징으로 하는 패턴형성방법.
  4. 제 1항에 있어서, 상기 식각대상층은 반도체층인 것을 특징으로 하는 패턴형성방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020020088447A 2002-12-31 2002-12-31 액정표시소자의 패턴 및 그 형성방법 KR100909422B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020020088447A KR100909422B1 (ko) 2002-12-31 2002-12-31 액정표시소자의 패턴 및 그 형성방법
US10/422,745 US6759348B1 (en) 2002-12-31 2003-04-25 Pattern and its forming method of liquid crystal display device
JP2003144291A JP4112432B2 (ja) 2002-12-31 2003-05-22 液晶表示素子のパターン形成方法
CNB031428932A CN1245667C (zh) 2002-12-31 2003-06-23 用于形成图形的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020088447A KR100909422B1 (ko) 2002-12-31 2002-12-31 액정표시소자의 패턴 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20040062123A KR20040062123A (ko) 2004-07-07
KR100909422B1 true KR100909422B1 (ko) 2009-07-24

Family

ID=32588942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020088447A KR100909422B1 (ko) 2002-12-31 2002-12-31 액정표시소자의 패턴 및 그 형성방법

Country Status (4)

Country Link
US (1) US6759348B1 (ko)
JP (1) JP4112432B2 (ko)
KR (1) KR100909422B1 (ko)
CN (1) CN1245667C (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675624B1 (ko) * 2001-10-30 2007-02-01 엘지.필립스 엘시디 주식회사 인쇄방식에 의한 액정표시소자의 패턴형성장치 및 이를 이용한 액정표시소자의 패턴형성방법
KR20030057065A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 금속패턴 형성방법
KR100909414B1 (ko) * 2002-12-18 2009-07-24 엘지디스플레이 주식회사 액정 표시 소자의 제조 방법
KR101085141B1 (ko) * 2004-12-17 2011-11-21 엘지디스플레이 주식회사 단차가 있는 패턴 형성방법, 그를 이용한 박막트랜지스터형성방법 및 액정표시소자 제조방법
KR101157967B1 (ko) * 2005-11-28 2012-06-25 엘지디스플레이 주식회사 인쇄시스템 및 그를 이용한 액정표시소자 제조방법
US20070137568A1 (en) * 2005-12-16 2007-06-21 Schreiber Brian E Reciprocating aperture mask system and method
KR101252083B1 (ko) 2005-12-22 2013-04-12 엘지디스플레이 주식회사 유기 전계발광 표시장치 및 그 제조방법
US7763114B2 (en) * 2005-12-28 2010-07-27 3M Innovative Properties Company Rotatable aperture mask assembly and deposition system
KR101319273B1 (ko) * 2005-12-29 2013-10-16 엘지디스플레이 주식회사 인쇄판 스테이지, 인쇄시스템 및 그를 이용한 액정표시소자제조방법
KR20070070806A (ko) * 2005-12-29 2007-07-04 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20070079817A (ko) * 2006-02-03 2007-08-08 삼성전자주식회사 인쇄장치, 이를 이용한 그라비아 인쇄법과 표시장치의제조방법
JP5369367B2 (ja) * 2006-03-28 2013-12-18 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
GB2437112B (en) * 2006-04-11 2011-04-13 Nicholas Jim Stone A method of making an electrical device
GB2437329B (en) * 2006-04-11 2011-03-09 Nicholas J Stone Conductive polymer electrodes
KR101232168B1 (ko) * 2006-06-30 2013-02-12 엘지디스플레이 주식회사 인쇄 장치 시스템, 및 그를 이용한 패턴 형성방법 및액정표시소자 제조방법
KR101704020B1 (ko) * 2009-12-22 2017-02-23 엘지이노텍 주식회사 패턴형성장치
JP2014226876A (ja) * 2013-05-24 2014-12-08 ソニー株式会社 ブランケットおよび印刷方法ならびに表示装置および電子機器の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268585A (ja) * 2001-03-08 2002-09-20 Matsushita Electric Ind Co Ltd アクティブマトリクス基板およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2706947C3 (de) 1977-02-18 1981-11-19 Standex International Gmbh, 4150 Krefeld Verfahren und Druckwalzeneinrichtung zur Herstellung von Prägegravuren auf großformatigen Preßplatten für Kunststoffplattenpressen durch Auftragen einer Ätzreserve
JPS63205608A (ja) 1987-02-23 1988-08-25 Matsushita Electric Ind Co Ltd 液晶表示体用カラ−フイルタの製造法
JP2587124B2 (ja) 1990-08-09 1997-03-05 株式会社ジーティシー 薄膜トランジスタ回路の製造方法
JPH0511270A (ja) 1991-07-03 1993-01-19 Toshiba Corp マスクパターンの形成方法
JPH0580530A (ja) 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
US5544582A (en) 1993-11-03 1996-08-13 Corning Incorporated Method for printing a color filter
US6001515A (en) 1993-11-03 1999-12-14 Corning Incorporated Method for printing a color filter
US5514503A (en) 1994-10-17 1996-05-07 Corning Incorporated Apparatus and method for printing a color filter
EP0726851A4 (en) 1993-11-03 1997-04-16 Corning Inc COLOR FILTER AND MANUFACTURING METHOD
US5678483A (en) 1994-02-16 1997-10-21 Corning Incorporated Method for printing a black border for a color filter
JP3844913B2 (ja) 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
US6732643B2 (en) * 2001-11-07 2004-05-11 Lg. Philips Lcd Co., Ltd. Method for forming pattern using printing process
KR100798314B1 (ko) * 2001-12-28 2008-01-28 엘지.필립스 엘시디 주식회사 기판의 변동에 의한 패턴의 오정렬이 보상된 패턴형성용잉크인쇄장치 및 이를 이용한 패턴형성방법
KR100825316B1 (ko) * 2001-12-31 2008-04-28 엘지디스플레이 주식회사 액정표시소자 제조를 위한 인쇄 장비 및 인쇄 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268585A (ja) * 2001-03-08 2002-09-20 Matsushita Electric Ind Co Ltd アクティブマトリクス基板およびその製造方法

Also Published As

Publication number Publication date
CN1245667C (zh) 2006-03-15
US20040127065A1 (en) 2004-07-01
US6759348B1 (en) 2004-07-06
KR20040062123A (ko) 2004-07-07
JP4112432B2 (ja) 2008-07-02
CN1514303A (zh) 2004-07-21
JP2004214593A (ja) 2004-07-29

Similar Documents

Publication Publication Date Title
KR100909422B1 (ko) 액정표시소자의 패턴 및 그 형성방법
JP4330158B2 (ja) パターン形成方法
JP4084290B2 (ja) 液晶表示素子の製造方法
US20110309365A1 (en) Thin film transistor backplane
KR100518270B1 (ko) 인쇄방식에 의한 패턴형성방법
KR100652214B1 (ko) 액정표시장치의 제조방법
KR20050105048A (ko) 인쇄방식을 이용한 패턴 형성방법
KR100652217B1 (ko) 인쇄방식을 이용한 패턴 형성방법
KR100950133B1 (ko) 인쇄방식에 의한 패턴형성방법
KR100631016B1 (ko) 인쇄방식에 의한 패턴 형성시 사용되는 인쇄롤의 제조방법및 이를 이용한 패턴 형성방법
KR100923679B1 (ko) 인쇄방식을 통한 액정표시소자의 패턴형성방법
KR100905017B1 (ko) 액정표시소자 및 그 제조방법
KR100724480B1 (ko) 패턴형성을 위한 인쇄장치 및 이를 이용한 패턴형성방법
KR100631015B1 (ko) 인쇄롤의 제조방법 및 이를 이용한 패턴 형성방법
KR101097165B1 (ko) 액정표시소자 및 그 제조방법
KR100631014B1 (ko) 인쇄롤 제조방법 및 이를 이용한 패턴형성방법
KR100585871B1 (ko) 인쇄방식에 의한 패턴형성방법
JP2976086B2 (ja) サーマルプリントヘッドの製造方法
KR20030034975A (ko) 그라비아인쇄장치 및 이를 이용한 패턴형성방법
KR20000008991A (ko) 액정표시장치의 제조방법
JP2005292573A (ja) 表示装置用基板の製造方法および表示装置
KR20080062953A (ko) 인쇄방식에 의한 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8