以下、添付図面を参照して本発明の各実施形態について説明する。
〔第1の実施形態〕
本発明の第1の実施形態について、図1および図2に基づいて説明すれば以下の通りである。
まず、本実施形態に係る画像表示装置であるアクティブマトリクス型画像表示装置の構成につき、図1を参照して説明する。
本実施形態に係る画像表示装置は、各画素をRGB3つの絵素により構成したカラー表示が可能な表示装置である。図1は、本実施形態に係る画像表示装置に用いられるアクティブマトリクス基板1の構成を示す模式図である。このアクティブマトリクス基板1上には、複数の走査信号線GL1、GL2、GL3、・・・、GLn、・・・(任意の1つを指すときにはGLnと称する。)と複数のデータ信号線SL1、SL2、SL3、・・・、SLm、・・・(任意の1つを指すときにはSLmと称する。)とがマトリクス状に配線され、その各交差点に絵素が形成されて二次元配置されている。絵素は、3つごとに、各絵素に時分割で供給されるRGBの映像信号の組合せを単位とするブロックに区分されている。
走査信号線GLnはRGB3本の走査信号線GLnR、GLnG、GLnBを1単位とし、これら互いに異なるRGB3本の走査信号線GLnR、GLnG、GLnBに接続されたRGB3個の絵素PR(n,m)、PG(n,m)、PB(n,m)を1単位すなわち1つのブロックとして1個の画素を構成している。絵素PR(n,m)、PG(n,m)、PB(n,m)は、共通のデータ信号線SLmに接続されている。各絵素には、絵素容量CLと、この絵素容量CLとデータ信号線とを接続するスイッチング素子SWとが配置されている。各走査信号線は、走査信号線駆動回路2によって駆動される。走査信号線駆動回路2を構成しているシフトレジスタは、1個の画素が3つの絵素からなることに対応して、RGB用3個のシフトレジスタSRnR、SRnG、SRnBを1単位としている。走査信号線駆動回路2は、これらRGB用3個のシフトレジスタSRnR、SRnG、SRnBからそれぞれ出力された走査信号である走査パルスをRGB3本の走査信号線GLnR、GLnG、GLnBに供給することにより、順次走査信号線GLの選択を行ない、走査を行っていく。走査信号線GLnR、GLnG、GLnBは順に、絵素PR(n,m)、PG(n,m)、PB(n,m)に備えられているスイッチング素子SWの制御端子に接続されている。
このように、走査信号線GLnRに沿ってはRの絵素が並び、走査信号線GLnGに沿ってはGの絵素が並び、走査信号線GLnBに沿ってはBの絵素が並ぶ、というように、同一の走査信号線に沿って同色の絵素が並んでいる。
また、データ信号線SLmには、ドライバICからRGBの3絵素分の信号電圧が時系列で供給される。走査信号線駆動回路2によって走査信号線GLnRが選択されるときには、走査信号線GLnRに接続されたスイッチング素子が全てON状態となり、絵素PR(n,m)にRの映像信号が供給される。走査信号線GLnGが選択されるときには、走査信号線GLnGに接続されたスイッチング素子が全てON状態となり、絵素PG(n,m)にGの映像信号が供給される。走査信号線GLnBが選択されるときには、走査信号線GLnBに接続されたスイッチング素子が全てON状態となり、絵素PB(n,m)にBの映像信号が供給される。
次に本実施形態に係る画像表示装置の動作について、図2のタイミングチャートを用いながら説明する。
データ信号線SLmには、ドライバICからRGB3絵素分の映像信号DATAmが時系列で供給される。映像信号DATAmは、Rの絵素用の映像信号DATAmR、Gの絵素用の映像信号DATAmG、およびBの絵素用の映像信号DATAmBからなる。走査信号線駆動回路2を構成しているシフトレジスタSRnR、SRnG、SRnBから順次出力される走査パルスにより、走査信号線GLnR、GLnG、GLnBが順次選択される。
時刻Trsで走査信号線GLnRが選択開始されると、絵素PR(n,m)に画像データ(映像信号DATAmR)の書き込みが開始される。時刻Treで走査信号線GLnRが選択終了となると、絵素PR(n,m)への画像データの書き込みが終了する。時刻Tgsで走査信号線GLnGが選択開始されると、絵素PG(n,m)に画像データ(映像信号DATAmG)の書き込みが開始される。このとき走査信号線GLnRは非選択状態となっているため、絵素PR(n,m)の電位は、絵素PG(n,m)への画像データ書き込みによっては変動しない。またデータ信号線SLmには時分割スイッチが存在していないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることもない。したがって、データ信号線SLmは、隣接するデータ信号線SLm−1、SLm+1の電位変動の影響を受けることがないため、絵素PR(n,m)の電位は、隣接するデータ信号線SLm−1、SLm+1への映像信号の書き込みによっても変動しない。
時刻Tgeで走査信号線GLnGが選択終了となると、絵素PG(n,m)への画像データの書き込みが終了する。時刻Tbsで走査信号線GLnBが選択開始されると、絵素PB(n,m)に画像データ(映像信号DATAmB)の書き込みが開始される。このとき走査信号線GLnR、GLnGは非選択状態となっているため、絵素PR(n,m)、PG(n,m)の電位は、絵素PB(n,m)への画像データ書き込みによっては変動しない。またデータ信号線SLmには時分割スイッチが存在していないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることもない。したがって隣接するデータ信号線SLm−1、SLm+1の電位変動の影響を受けることがないため、絵素PR(n,m)、PG(n,m)の電位は、隣接するデータ信号線SLm−1、SLm+1への映像信号の書き込みによっても変動しない。
以上に説明したように、本実施形態に係る画像表示装置では、RGBの3つの絵素を1個の画素として構成することによりカラー表示が可能な表示装置において、前記RGBの絵素は走査信号線と同じ方向に同色の絵素を配置している、すなわち、1個の画素を、データ信号線と同じ方向に並ぶ前記RGBの3つの絵素から構成している。そして、走査信号線駆動回路2を、RGBのそれぞれに対応させて従来の時分割数倍である3倍の段数としたシフトレジスタを用いて構成している。これによって、各々の絵素に接続された走査信号線を走査信号線駆動回路2により順次選択していき、データ信号線にはドライバICから時系列で出力される映像信号を供給することにより、各画素(絵素)に画像データを書き込んでいくことにより画像の表示を行う。
本実施形態に係る画像表示装置では、1つのブロック(画素)の各映像信号を別々のデータ信号線を介して絵素に書き込まなくてよいことから、データ信号線SLmに、映像信号を時分割で供給するための時分割スイッチが不要となる。データ信号線SLmに時分割スイッチが存在しないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることがない。したがって、既に書き込まれた映像信号の電位が、同じブロック内の他の映像信号の供給に伴って、隣接するデータ信号線の電位変動の影響を受けるという従来の問題が発生しない。また、走査信号線駆動回路2により順次走査信号線を選択していくが、走査信号線が非選択状態になっているとき、絵素(画素)のスイッチング素子SWも非導通となっている。すなわち、1つのブロックを構成する各絵素を選択する走査信号線が互いに異なっていることから、同じブロック内では、ある絵素に映像信号を書き込むときに、他の映像信号を書き込む絵素を非選択とすることができる。
これらの結果、絵素(画素)に書き込まれている画像データは、隣接する走査信号線GLm−1、GLm+1、隣接するデータ信号線SLm−1、SLm+1、および隣接する絵素(画素)の電位変動の影響を受けることがない。
以上のように、本実施形態に係る画像表示装置は、複数の映像信号が組み合わされて画像データの各ブロックが構成される場合に、各ブロックの各映像信号を時分割で絵素に供給しても、書き込まれた映像信号が他の映像信号の供給によって電位変動を受けないようにすることのできる画像表示装置である。
また、本実施形態に係る画像表示装置によれば、1つのブロックを構成する絵素ごとにデータ信号線を設ける必要がないことから、接続端子数を削減することができる。
また、本実施形態に係る画像表示装置によれば、走査信号線駆動回路2は、走査信号線GLnR、GLnG、GLnBごとに設けられたシフトレジスタSRnR、SRnG、SrnBが直列に接続された構成を備えており、各シフトレジスタからの出力信号を走査パルスとする。したがって、シフトレジスタの段数を、1つのブロック(画素)に供給される映像信号の時分割数倍にするだけで、同じブロック内で、書き込まれた映像信号が他の映像信号の供給によって電位変動を受けないようにするための、走査信号の時分割出力を行うことができる。
なお、本実施形態では、1つのブロックを構成する絵素の数、すなわち時分割数を3としたが、これに限らず、一般に、1つのブロックを構成する絵素の数、すなわち時分割数をk(kは2以上の整数)とすることができる。
〔第2の実施形態〕
本発明の第2の実施形態について、図3および図4に基づいて説明すれば以下の通りである。
図3は、本実施形態に係る画像表示装置に用いられるアクティブマトリクス基板11の構成を示す模式図である。本実施形態に係る画像表示装置も、第1の実施形態と同様に、各画素をRGB3つの絵素により構成したカラー表示が可能な表示装置となっている。図3に示すように、このアクティブマトリクス基板11上には、複数の走査信号線GL1、GL2、GL3、・・・、GLn、・・・と複数のデータ信号線SL1、SL2、SL3、・・・、SLm、・・・とがマトリクス状に配線され、その各交差点に絵素が形成されて二次元配置されている。画素の構成およびデータ信号線のドライバICは第1の実施形態と同じである。
本実施形態の画像表示装置は、第1の実施形態による画像表示装置において、走査信号線駆動回路が、R表示用走査信号線駆動回路12R、G表示用走査信号線駆動回路12G、B表示用走査信号線駆動回路12B、走査パルス制御信号線PWC、およびAND回路12Aを備えた走査信号線駆動回路12となったものである。R表示用走査信号線駆動回路(シフトレジスタ群)12Rは順に直列に接続されたシフトレジスタSR1R、SR2R、・・・、SRnR、・・・からなり、G表示用走査信号線駆動回路(シフトレジスタ群)12Gは順に直列に接続されたシフトレジスタSR1G、SR2G、・・・、SRnG、・・・からなり、B表示用走査信号線駆動回路(シフトレジスタ群)12Bは順に直列に接続されたシフトレジスタSR1B、SR2B、・・・、SRnB、・・・からなる。これにより、走査信号線駆動回路12は、それぞれ独立した3系統のシフトレジスタ群から構成されたものとなっている。ここでは、R表示用走査信号線駆動回路12Rを1系統目のシフトレジスタ群、G表示用走査信号線駆動回路12Gを2系統目のシフトレジスタ群、B表示用走査信号線駆動回路12Bを3系統目のシフトレジスタ群とする。
走査パルス制御信号線PWCは、周期的にHighとLowとを取る走査パルス幅制御信号(走査信号生成制御信号)PWC(便宜上、走査パルス制御信号線と同一の符号を用いる。)を別途供給する信号線である。AND回路群12Aは、走査信号線GL1、GL2、GL3、・・・、GLn、・・・のそれぞれに対応したANDゲートAND1、AND2、AND3、・・・、ANDn、・・・からなる。ANDゲートANDnはさらに、走査信号線GLnR、GLnG、GLnBのそれぞれに対応したANDゲート(AND回路)ANDnR、ANDnG、ANDnBからなる。AND回路群12Aは、走査信号線駆動回路12を構成している3系統のシフトレジスタSRnR、SRnG、SRnBから出力される走査パルス、走査パルスの反転信号、および走査パルス幅制御信号を論理演算する。
例えばR表示の場合には、ANDゲートANDnRにより、シフトレジスタSRnRから出力される走査パルスSRnR(便宜上、シフトレジスタと同一の符号を用いる。SRnG、SRnBについても同様。)、シフトレジスタSRnGから出力される走査パルスSRnGの反転信号/SRnG(便宜上、シフトレジスタと同一の符号の前にバーを付した符号を用いる。/SRnR、/SRnBについても同様。)、および走査パルス幅制御信号PWCの論理積を演算することにより、R表示用の走査信号線を選択する走査パルスを走査信号線GLnRへ出力する。
画素の走査方向最始端側に位置するRの絵素に対応するANDゲートANDnRは、シフトレジスタSRnRから出力される走査パルスSRnR、Rの絵素の走査方向後段側に隣接するGの絵素に対応するシフトレジスタSRnGから出力される走査パルスの反転信号/SRnG、および走査パルス幅制御信号PWCの論理積を演算し、演算結果としての走査パルスを走査信号線GLnRへ出力する。画素の走査方向両端部を除く位置にあるGの絵素に対応するANDゲートANDnGは、シフトレジスタSRnGから出力される走査パルスSRnG、Gの絵素の走査方向後段側に隣接するBの絵素に対応するシフトレジスタSRnBから出力される走査パルスの反転信号/SRnB、および走査パルス幅制御信号PWCの論理積を演算し、演算結果としての走査パルスを走査信号線GLnGへ出力する。画素の走査方向最終端側に位置するBの絵素に対応するANDゲートANDnBは、シフトレジスタSRnBから出力される走査パルスSRnB、Bの絵素の走査方向後段側に隣接する次段の画素のRの絵素に対応するシフトレジスタSRn+1Rから出力される走査パルスの反転信号/SRn+1R、および走査パルス幅制御信号PWCの論理積を演算し、演算結果としての走査パルスを走査信号線GLnBへ出力する。
このようにして構成した回路の動作を、図4のタイミングチャートを用いて説明する。
データ信号線SLmには、ドライバICからRGB3絵素分の映像信号DATAmが時系列で供給される。
走査信号線駆動回路12を構成している3系統のシフトレジスタSRnR、SRnG、SRnBはそれぞれ、走査パルス幅制御信号PWCのパルス周期の3倍の長さのパルス幅の走査パルスSRnR、SRnG、SRnBを出力する。シフトレジスタSRnR、SRnG、SRnBは、後段へのパルス転送タイミングが順に、走査パルス幅制御信号PWCの1パルス周期ずつ遅れているので、これらの走査パルスSRnR、SRnG、SRnBも、順に走査パルス幅制御信号PWCの1パルス周期ずつ遅れている。
走査信号線駆動回路12を構成している3系統のシフトレジスタSRnR、SRnG、SRnBのうち、シフトレジスタSRnRから出力される走査パルスSRnR、シフトレジスタSRnGから出力される走査パルスの反転信号/SRnG、および走査パルス幅制御信号PWCの論理積を演算することにより、R表示用の走査信号線GLnRを選択する走査パルスGLnRが生成される。
同様にして、シフトレジスタSRnGから出力される走査パルスSRnG、、シフトレジスタSRnBから出力される走査パルスの反転信号/SRnB、および走査パルス幅制御信号PWCの論理積を演算することにより、G表示用の走査信号線GLnGを選択する走査パルスGLnGが生成される。
また同様にして、シフトレジスタSRnBから出力される走査パルスSRnB、シフトレジスタSRn+1Rから出力される走査パルスの反転信号/SRn+1Rおよび走査パルス幅制御信号PWCの論理積を演算することにより、B表示用の走査信号線GLnBを選択する走査パルスGLnBが生成される。このようにして生成されたRGB表示用の走査パルスGLnR、GLnG、GLnBは、1水平走査期間を3時分割して、対応するRGB3本の走査信号線GLnR、GLnG、GLnBに順に供給される。
時刻Trsで走査信号線GLnRが選択開始されると、絵素PR(n,m)に画像データ(映像信号DATAmR)の書き込みが開始される。時刻Treで走査信号線GLnRが選択終了となると、絵素PR(n,m)への画像データの書き込みが終了する。時刻Tgsで走査信号線GLnGが選択開始されると、絵素PG(n,m)に画像データ(映像信号DATAmG)の書き込みが開始される。このとき走査信号線GLnRは非選択状態となっているため、絵素PR(n,m)の電位は、絵素PG(n,m)への画像データ書き込みによっては変動しない。またデータ信号線SLmには時分割スイッチが存在していないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることもない。したがって、隣接するデータ信号線SLm−1、SLm+1の電位変動の影響を受けることがないため、絵素PR(n,m)の電位は、隣接するデータ信号線SLm−1、SLm+1への映像信号の書き込みによっても変動しない。
時刻Tgeで走査信号線GLnGが選択終了となると、絵素PG(n,m)への画像データの書き込みが終了する。時刻Tbsで走査信号線GLnBが選択開始されると、絵素PB(n,m)に画像データ(映像信号DATAmB)の書き込みが開始される。このとき走査信号線GLnR、GLnGは非選択状態となっているため、絵素PR(n,m)、PG(n,m)の電位は、絵素PB(n,m)への画像データ書き込みによっては変動しない。またデータ信号線SLmには時分割スイッチが存在していないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることもない。したがって、隣接するデータ信号線SLm−1、SLm+1の電位変動の影響を受けることがないため、絵素PR(n,m)、PG(n,m)の電位は、隣接するデータ信号線SLm−1、SLm+1への映像信号の書き込みによっても変動しない。
このように、本実施形態の画像表示装置では、第1の実施形態の画像表示装置において、走査信号線駆動回路を、3系統のシフトレジスタSRnR、SRnG、SRnBから構成した走査信号線駆動回路12としている。走査信号線駆動回路12は、シフトレジスタSRnR、SRnG、SRnBから出力される走査パルス、走査パルスの反転信号および走査パルス幅制御信号PWCを論理演算することにより生成したRGB表示用の走査信号GLnR、GLnG、GLnBを、それぞれRGB表示用の走査信号線GLnR、GLnG、GLnBへ出力する。
以上に説明したように、本実施形態に係る画像表示装置では、第1の実施形態の画像表示装置と同様に、データ信号線SLmには時分割スイッチが存在しないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることがない。したがって、既に書き込まれた映像信号の電位が、同じブロック内の他の映像信号の供給に伴って、隣接するデータ信号線の電位変動の影響を受けるという従来の問題が発生しない。また走査信号線駆動回路12により順次走査信号線を選択していくが、走査信号線が非選択状態になっているとき、絵素(画素)のスイッチング素子SWもOFF状態になっている。すなわち、1つのブロックを構成する各絵素を選択する走査信号線が互いに異なっていることから、同じブロック内では、ある絵素に映像信号を書き込むときに、他の映像信号を書き込む絵素を非選択とすることができる。
これらの結果、絵素(画素)に書き込まれている画像データは、隣接する走査信号線GLm−1、GLm+1、隣接するデータ信号線SLm−1、SLm+1、および隣接する絵素(画素)の電位変動の影響を受けることがない。
以上のように、本実施形態に係る画像表示装置は、複数の映像信号が組み合わされて画像データの各ブロックが構成される場合に、各ブロックの各映像信号を時分割で絵素に供給しても、書き込まれた映像信号が他の映像信号の供給によって電位変動を受けないようにすることのできる画像表示装置である。
また、本実施形態に係る画像表示装置によれば、1つのブロックを構成する絵素ごとにデータ信号線を設ける必要がないことから、接続端子数を削減することができる。
また、本実施形態に係る画像表示装置によれば、走査信号線駆動回路12は、走査信号線GLnR、GLnG、GLnBごとに設けられたシフトレジスタSRnR、SRnG、SRnBのうち、各ブロック(画素)において映像信号がi番目(1≦i≦時分割数=3)に供給される絵素に対応する走査信号線に対応して設けられたシフトレジスタ同士が直列に接続されることにより構成される3系統のシフトレジスタ群(R表示用走査信号線駆動回路12R、G表示用走査信号線駆動回路12G、B表示用走査信号線駆動回路12B)を備えている。そして、i系統目の絵素に対応する走査信号線に出力する走査信号を、i系統目のシフトレジスタ群のシフトレジスタから出力される信号と、i+1系統目(但し、i=3の場合は1系統目)のシフトレジスタ群のシフトレジスタから出力される信号の反転信号と、別途供給される走査パルス幅制御信号PWCとの論理積を演算することにより生成する。
このように、3系統のシフトレジスタ群を備えることにより、1つのシフトレジスタ群におけるシフトレジスタの段数は、全てのシフトレジスタを直列に接続する場合に比べて1/時分割数である1/3となる。同じブロック内の絵素に時分割で映像信号を書き込むのに、i系統目のシフトレジスタ群のシフトレジスタから出力される信号と、i+1系統目(但し、i=3の場合は1系統目)のシフトレジスタ群のシフトレジスタから出力される信号の反転信号と、別途供給される走査パルス幅制御信号PWCとの論理積を演算して走査信号を生成することにより、1つのシフトレジスタ群におけるシフトレジスタの段数の少なさを補っている。
これにより、走査信号線駆動回路12の動作周波数を、全てのシフトレジスタを直列に接続した場合の1/時分割数である1/3とすることができ、その分、消費電力を低減することができる。
なお、本実施形態では時分割数を3としているが、これに限らず、一般に時分割数をk(kは2以上の整数)とすることができる。この場合、以上の説明において時分割数をkとおけばよい。
〔参考例〕
本発明の参考例について、図5および図6に基づいて説明すれば以下の通りである。
図5は、本参考例に係る画像表示装置に用いられるアクティブマトリクス基板21の構成を示す模式図である。本参考例に係る画像表示装置も、第1および第2の実施形態と同様に、各画素をRGB3つの絵素により構成したカラー表示が可能な表示装置となっている。
図5に示すように、このアクティブマトリクス基板21上には、複数の走査信号線GL1、GL2、GL3、・・・、GLn、・・・と複数のデータ信号線SL1、SL2、SL3、・・・、SLm、・・・とがマトリクス状に配線され、その各交差点に絵素が形成されて、二次元配置されている。画素の構成およびデータ信号線のドライバICは第1の実施形態と同じである。
本参考例の画像表示装置は、第1の実施形態による画像表示装置において、走査信号線駆動回路が、RGB共通走査信号線駆動回路22aおよび時分割回路22bを備えた走査信号線駆動回路22となったものである。
RGB共通走査信号線駆動回路22aは、各画素のRGBの各絵素に対して共通に用いられるシフトレジスタSR1、SR2、SR3、・・・、SRn、・・・からなる。1つのシフトレジスタSRnは、1つのブロック(画素)に対応する全ての走査信号線GLnR、GLnG、GLnBをひとまとめとして対応するように設けられている。これら全てのシフトレジスタは、走査方向始端側から終端側に向かって順に直列に接続されている。シフトレジスタSRnからは1本の出力信号線GLn(便宜上、走査信号線GLnと同じ符号を用いる。)が引き出され、これが走査信号線GLnR、GLnG、GLnBへと分岐されている。
時分割回路22bは、各ブロック(画素)の絵素に対応する走査信号線に出力する走査パルスを、対応するシフトレジスタの出力信号から生成するものであり、時分割スイッチASW1、ASW2、ASW3、・・・、ASWn、・・・と、時分割スイッチ制御信号線Rctl、Gctl、Bctlと、スイッチSW1、SW2、SW3、・・・、SWn、・・・と、インバータINV1、INV2、INV3、・・・、INVn、・・・とを備えている。時分割スイッチASWnは、さらに時分割スイッチASWnR、ASWnG、ASWnBからなる。インバータINVnは、さらにインバータINVnR、INVnG、INVnBからなる。スイッチSWnは、さらにスイッチSWnR、SWnG、SWnBからなる。
時分割スイッチASWnRは出力信号線GLnの一端と走査信号線GLnRの一端とを接続するように、時分割スイッチASWnGは出力信号線GLnの一端と走査信号線GLnGの一端とを接続するように、時分割スイッチASWnBは出力信号線GLnの一端と走査信号線GLnBの一端とを接続するように、それぞれ設けられている。すなわち、3個の時分割スイッチASWnR、ASWnG、ASWnBの各入力端は共通に接続され、その共通接続点はRGB共通走査信号線駆動回路22aの出力信号線GLnに接続されている。これら時分割スイッチASWnR、ASWnG、ASWnBは、例えばCMOS、NMOSあるいはPMOSで構成されたアナログスイッチである。
時分割スイッチ制御信号線Rctlは時分割スイッチASWnRの制御入力端子に接続された、時分割スイッチASWnRのON/OFFを制御する配線であり、R用の全ての時分割スイッチに共通に設けられている。時分割スイッチ制御信号線Gctlは時分割スイッチASWnGの制御入力端子に接続された、時分割スイッチ制御信号線GctlのON/OFFを制御する配線であり、G用の全ての時分割スイッチに共通に設けられている。時分割スイッチ制御信号線Bctlは時分割スイッチASWnBの制御入力端子に接続された、時分割スイッチASWnBのON/OFFを制御する配線であり、B用の全ての時分割スイッチに共通に設けられている。これら計3本の時分割スイッチ制御信号線は、データ信号線の配線方向に沿って配線されている。時分割スイッチ制御信号線Rctl、Gctl、Bctlには、各組の3個の時分割スイッチASWnR、ASWnG、ASWnBを時分割で順次ON状態とするための時分割スイッチ制御信号(走査信号生成制御信号)Rctl、Gctl、Bctlが外部から与えられる(便宜上、時分割スイッチ制御信号線と同じ符号を用いる。)。時分割スイッチASWnR、ASWnG、ASWnBは、時分割スイッチ制御信号Rctl、Gctl、Bctlに応答して順次ON状態となる。
これにより、RGB共通走査信号線駆動回路22aから時系列で出力される走査パルスが、出力信号線GLnを経由して3個の時分割スイッチASWnR、ASWnG、ASWnBの各入力端に与えられ、このうちON状態となっている時分割スイッチの出力端から、これに接続されている走査信号線に出力される。
このように走査信号線駆動回路22は、RGB3本の走査信号線GLnR、GLnG、GLnBを1単位とする構成を用いて、出力信号線GLnを介してこれらRGB3本の走査信号線GLnR、GLnG、GLnBに与える信号を、時分割スイッチASWnR、ASWnG、ASWnBのON/OFFを切り替えながら時系列で出力する。これにより走査信号線の時分割駆動が実現されるようになっている。図5では、RGBに対応した走査信号線GLnR、GLnG、GLnBの3時分割駆動の場合が示されており、RGB共通走査信号線駆動回路22aから出力信号線GL1、GL2、GL3、・・・、GLn、・・・に出力される時系列の信号が、1水平走査期間に3時分割して対応する走査信号線に供給される。
ただし、時分割スイッチASWnR、ASWnG、ASWnBとしてアナログスイッチを用いた場合、時分割スイッチ制御信号線Rctl、Gctl、BctlからON制御信号であるパルスが入力されない場合には、該時分割スイッチがOFF状態(非導通)となって走査信号線GLnR、GLnG、GLnBがフローティングになるという問題がある。そこで、前述のようにスイッチSWnR、SWnG、SWnBが設けられている。スイッチSWnR、SWnG、SWnBは、図5に示すように、例えばNMOSトランジスタであり、ON状態で走査信号線GLnR、GLnG、GLnBをプルダウンするように設けられている。これによって、時分割スイッチASWnR、ASWnG、ASWnBにON状態とするパルスが入力されない期間は走査信号線GLnR、GLnG、GLnBをLowに固定できるようになっている。インバータINVnR、INVnG、INVnBは、時分割スイッチ制御信号線Rctl、Gctl、Bctlから時分割スイッチASWnR、ASWnG、ASWnBに入力される制御信号を反転して、スイッチSWnR、SWnG、SWnBに入力するもので、ここではスイッチSWnR、SWnG、SWnBがNMOSトランジスタである場合に合わせて設けられている。スイッチSWnとインバータINVnとで電位固定手段を構成している。
アナログスイッチである時分割スイッチASWnによりシフトレジスタSRnの出力信号線GLnと各走査信号線GLnR、GLnG、GLnBとを時分割で導通させることができる。そして、時分割スイッチASWnのそれぞれがOFF状態のときには電位固定手段によってその時分割スイッチに接続されている走査信号線の電位を固定して、走査信号線がフローティングになることを避ける。これにより、同じブロック(画素)内で映像信号を確実に時分割で書き込むことができる。
このようにして構成した回路の動作を、図6のタイミングチャートを用いて説明する。
データ信号線SLmには、ドライバICからRGB3絵素分の映像信号DATAnが時系列で供給されている。RGB共通走査信号線駆動回路22aを構成しているシフトレジスタSR1、SR2、SR3、・・・、SRn、・・・から順次出力される走査パルスにより、出力信号線GL1、GL2、GL3、・・・、GLn、・・・が順次選択される。
外部から与えられる時分割スイッチ制御信号Rctl、Gctl、Bctlは、順次1パルス分以上の間隔でずれたパルス信号として供給され、時分割スイッチ制御信号線Rctl、Gctl、Bctlのそれぞれについては、2個おきにパルスが供給されるようになっている。ここでは図6のように、時分割スイッチ制御信号Rctlのパルスが時刻Trsから時刻TreまでHighとなるパルスであるとすると、時分割スイッチ制御信号Gctlのパルスは時分割スイッチ制御信号Rctlより時間(Tgs−Trs)だけ遅れたパルスであり、時分割スイッチ制御信号Bctlのパルスは時分割スイッチ制御信号Gctlより時間(Tbs−Tgs)だけ遅れたパルスである。時分割スイッチ制御信号Rctl、Gctl、Bctlの各パルスのパルス長はTre−Trs、Tge−Tgs、Tbe−Tbsであり、互いに等しい。
RGB3個の時分割スイッチASWnR、ASWnG、ASWnBは、順次ON状態となることにより、RGB共通走査信号線駆動回路22aから出力信号線GLnに時系列で出力される走査パルスを、1水平走査期間に3時分割して、対応する3本の走査信号線GLnR、GLnG、GLnBに供給する。
時刻Trsで走査信号線GLnRが選択開始されると、絵素PR(n,m)に画像データ(映像信号DATAmR)の書き込みが開始される。時刻Treで走査信号線GLnRが選択終了となると、絵素PR(n,m)への画像データの書き込みが終了する。時刻Tgsで走査信号線GLnGが選択開始されると、絵素PG(n,m)に画像データ(映像信号DATAmG)の書き込みが開始される。このとき走査信号線GLnRは非選択状態となっているため、絵素PR(n,m)の電位は、絵素PG(n,m)への画像データ書き込みによっては変動しない。またデータ信号線SLmには時分割スイッチが存在していないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることもない。したがって、隣接するデータ信号線SLm−1、SLm+1の電位変動の影響を受けることがないため、絵素PR(n,m)の電位は、隣接するデータ信号線SLm−1、SLm+1への映像信号の書き込みによっても変動しない。
時刻Tgeで走査信号線GLnGが選択終了となると、絵素PG(n,m)への画像データの書き込みが終了する。時刻Tbsで走査信号線GLnBが選択開始されると、絵素PB(n,m)に画像データの書き込みが開始される。このとき走査信号線GLnR、GLnGは非選択状態となっているため、絵素PR(n,m)、PG(n,m)の電位は、絵素PB(n,m)への画像データ書き込みによっては変動しない。またデータ信号線SLmには時分割スイッチが存在していないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることもない。したがって、隣接するデータ信号線SLm−1、SLm+1の電位変動の影響を受けることがないため、絵素PR(n,m)、PG(n,m)の電位は、隣接するデータ信号線SLm−1、SLm+1への映像信号の書き込みによっても変動しない。
以上に説明したように、本参考例に係る画像表示装置では、第1および第2の実施形態の画像表示装置と同様に、データ信号線SLmには時分割スイッチが存在しないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることがない。したがって、既に書き込まれた映像信号の電位が、同じブロック内の他の映像信号の供給に伴って、隣接するデータ信号線の電位変動の影響を受けるという従来の問題が発生しない。また走査信号線駆動回路22により順次走査信号線を選択していくが、走査信号線が非選択状態になっているとき、絵素(画素)のスイッチング素子SWもOFF状態になっている。すなわち、1つのブロックを構成する各絵素を選択する走査信号線が互いに異なっていることから、同じブロック内では、ある絵素に映像信号を書き込むときに、他の映像信号を書き込む絵素を非選択とすることができる。
これらの結果、絵素(画素)に書き込まれている画像データは、隣接する走査信号線、隣接するデータ信号線SLm−1、SLm+1、および隣接する絵素(画素)の電位変動の影響を受けることがない。
以上のように、本参考例に係る画像表示装置は、複数の映像信号が組み合わされて画像データの各ブロックが構成される場合に、各ブロックの各映像信号を時分割で絵素に供給しても、書き込まれた映像信号が他の映像信号の供給によって電位変動を受けないようにすることのできる画像表示装置である。
また、本参考例に係る画像表示装置によれば、1つのブロックを構成する絵素ごとにデータ信号線を設ける必要がないことから、接続端子数を削減することができる。
また、本実施形態に係る画像表示装置では、第1または第2の実施形態に係る画像表示装置において、走査信号線駆動回路の駆動方法を時分割駆動法としたものである。この場合、走査信号線駆動回路22は、1つのブロックに対応する全ての走査信号線GLnR、GLnG、GLnBをひとまとめとして1つのシフトレジスタSRnを有することにより、シフトレジスタの段数は、全てのシフトレジスタを直列に接続する場合に比べて1/時分割数である1/3となる。同じブロック内の絵素に時分割で映像信号を書き込むのに、時分割回路22bが各ブロックの絵素に対応する走査信号線に出力する走査パルスを、対応するシフトレジスタの出力信号から生成することにより、シフトレジスタの段数の少なさを補っている。
これにより、走査信号線駆動回路が備えるシフトレジスタの段数を第1または第2の実施形態におけるものの1/3に低減して回路の占有面積を低減することができるとともに、走査信号線駆動回路の動作周波数を、第1の実施形態のように全てのシフトレジスタを直列に接続した場合の1/時分割数である1/3とすることができ、その分、消費電力を低減することができる。
なお、本参考例では時分割数を3としているが、これに限らず、一般に時分割数をk(kは2以上の整数)とすることができる。この場合、以上の説明において時分割数をkとおけばよい。
〔第3の実施形態〕
本発明の第3の実施形態について、図7および図8に基づいて説明すれば以下の通りである。
図7は、本実施形態に係る画像表示装置に用いられるアクティブマトリクス基板31の構成を示す模式図である。本実施形態に係る画像表示装置も、第1ないし第3の実施形態と同様に、各画素をRGB3つの絵素により構成したカラー表示が可能な表示装置となっている。
図7に示すように、このアクティブマトリクス基板31上には、複数の走査信号線GL1、GL2、GL3、・・・、GLn、・・と複数のデータ信号線SL1、SL2、SL3、・・・、SLm、・・・とがマトリクス状に配線され、その各交差点に絵素が形成されて二次元配置されている。画素の構成およびデータ信号線のドライバICは第1の実施形態と同じである。
本実施形態の画像表示装置は、第1の実施形態による画像表示装置において、走査信号線駆動回路が、RGB共通走査信号線駆動回路32aおよび時分割回路32bを備えた走査信号線駆動回路32となったものである。
RGB共通走査信号線駆動回路32aは、各画素のRGBの各絵素に対して共通に用いられるシフトレジスタSR1、SR2、SR3、・・・、SRn、・・・からなる。1つのシフトレジスタSRnは、1つのブロック(画素)に対応する全ての走査信号線GLnR、GLnG、GLnBをひとまとめとして対応するように設けられている。これら全てのシフトレジスタは、走査方向始端側から終端側に向かって順に直列に接続されている。シフトレジスタSRnからは1本の出力信号線GLn(便宜上、走査信号線GLnと同じ符号を用いる。)が引き出され、これが走査信号線GLnR、GLnG、GLnBへと分岐されている。
時分割回路32bは、AND回路32Aと、時分割制御信号線Rctl、Gctl、Bctlとを備えている。AND回路32Aは、ANDゲートAND1、AND2、AND3、・・・、ANDn、・・・からなる。さらにANDゲートANDnは、走査信号線ごとに設けられたANDゲートANDnR、ANDnG、ANDnBからなる。
ANDゲートANDnはCMOS、NMOSあるいはPMOSで構成された2入力のANDゲートであり、シフトレジスタSRnの出力信号線GLnと、RGB用の3本の走査信号線GLnR、GLnG、GLnBとの間に設けられている。ANDゲートANDnR、ANDnG、ANDnBのそれぞれの一方の入力端は、シフトレジスタSRnの出力信号線GLnに共通に接続されている。そして、ANDゲートANDnRの他方の入力端は時分割制御信号線Rctlに、ANDゲートANDnGの他方の入力端は時分割制御信号線Gctlに、ANDゲートANDnBの他方の入力端は時分割制御信号線Bctlに、それぞれ接続されている。また、ANDゲートANDnRの出力端は走査信号線GLnRの一端に、ANDゲートANDnGの出力端は走査信号線GLnGの一端に、ANDゲートANDnBの出力端は走査信号線GLnBの一端に、それぞれ接続されている。
時分割制御信号線Rctl、Gctl、Bctlは、RGB3絵素のうちいずれに画像データを書き込むかを制御するための時分割制御信号(走査信号生成制御信号)Rctl、Gctl、Bctl(便宜上、時分割制御信号線と同じ符号を用いる。)を別途供給する配線であり、データ信号線SLmの配線方向に沿って設けられている。時分割制御信号線RctlはRに対応する全てのANDゲートに共通であり、時分割制御信号線GctlはGに対応する全てのANDゲートに共通であり、時分割制御信号線BctlはBに対応する全てのANDゲートに共通である。
本実施形態の画像表示装置では、上記構成により、RGB3本の走査信号線GLnR、GLnG、GLnBを1単位とし、この1単位内のRGB3本の走査信号線GLnR、GLnG、GLnBに与える信号を時系列で出力する。これにより、走査信号線駆動回路32において時分割駆動を実現している。図7にはRGBに対応した3時分割駆動の場合における接続構成が示されている。
このようにして構成した回路の動作を、図8のタイミングチャートを用いて説明する。
データ信号線SLmには、ドライバICからRGB3絵素分の映像信号DATAmが時系列で供給されている。RGB共通走査信号線駆動回路32aを構成しているシフトレジスタSR1、SR2、SR3、・・・、SRn、・・・から順次出力されるRGBの3絵素分の走査パルスにより、出力信号線GL1、GL2、GL3、・・・、GLn、・・・が順次選択される。走査パルスは、選択された出力信号線GLnに接続されているANDゲートANDnR、ANDnG、ANDnBの入力端に供給される。
外部から与えられる時分割制御信号Rctl、Gctl、Bctlは、順次1パルス分以上の間隔でずれたパルス信号として供給され、時分割制御信号線Rctl、Gctl、Bctlのそれぞれについては、2個おきにパルスが供給されるようになっている。ここでは図8のように、時分割制御信号Rctlのパルスが時刻Trsから時刻TreまでHighとなるパルスであるとすると、時分割制御信号Gctlのパルスは時分割制御信号Rctlより時間(Tgs−Trs)だけ遅れたパルスであり、時分割制御信号Bctlのパルスは時分割制御信号Gctlより時間(Tbs−Tgs)だけ遅れたパルスである。時分割制御信号Rctl、Gctl、Bctlの各パルスのパルス長はTre−Trs、Tge−Tgs、Tbe−Tbsであり、互いに等しい。
ANDゲートANDnRは、走査パルスと、R表示用制御信号である時分割制御信号Rctlとの論理積を演算し、ANDゲートANDnGは、走査パルスと、G表示用制御信号である時分割制御信号Gctlとの論理積を演算し、ANDゲートANDnBは、走査パルスと、B表示用制御信号である時分割制御信号Bctlとの論理積を演算する。これにより図8に示すように、1水平走査期間に3時分割されて、対応するRGB3本の走査信号線GLnR、GLnG、GLnBに走査パルスが供給される。
時刻Trsで走査信号線GLnRが選択開始されると、絵素PR(n,m)に画像データ(映像信号DATAmR)の書き込みが開始される。時刻Treで走査信号線GLnRが選択終了となると、絵素PR(n,m)への画像データの書き込みが終了する。時刻Tgsで走査信号線GLnGが選択開始されると、絵素PG(n,m)に画像データ(映像信号DATAmG)の書き込みが開始される。このとき走査信号線GLnRは非選択状態となっているため、絵素PR(n,m)の電位は、絵素PG(n,m)への画像データ書き込みによっては変動しない。またデータ信号線SLmには時分割スイッチが存在していないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることもない。したがって、隣接するデータ信号線SLm−1、SLm+1の電位変動の影響を受けることがないため、絵素PR(n,m)の電位は、隣接するデータ信号線SLm−1、SLm+1への映像信号の書き込みによっても変動しない。
時刻Tgeで走査信号線GLnGが選択終了となると、絵素PG(n,m)への画像データの書き込みが終了する。時刻Tbsで走査信号線GLnBが選択開始されると、絵素PB(n,m)に画像データ(映像信号DATAmB)の書き込みが開始される。このとき走査信号線GLnR、GLnGは非選択状態となっているため、絵素PR(n,m)、PG(n,m)の電位は、絵素PB(n,m)への画像データ書き込みによっては変動しない。またデータ信号線SLmには時分割スイッチが存在していないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることもない。したがって、隣接するデータ信号線SLm−1、SLm+1の電位変動の影響を受けることがないため、絵素PR(n,m)、PG(n,m)の電位は、隣接するデータ信号線SLm−1、SLm+1への映像信号の書き込みによっても変動しない。
以上に説明したように、本実施形態に係る画像表示装置では、第1、第2の実施形態および参考例の画像表示装置と同様に、データ信号線SLmには時分割スイッチが存在しないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることがない。したがって、既に書き込まれた映像信号の電位が、同じブロック内の他の映像信号の供給に伴って、隣接するデータ信号線の電位変動の影響を受けるという従来の問題が発生しない。また走査信号線駆動回路32により順次走査信号線を選択していくが、走査信号線が非選択状態になっているとき、絵素(画素)のスイッチング素子SWもOFF状態になっている。すなわち、1つのブロックを構成する各絵素を選択する走査信号線が互いに異なっていることから、同じブロック内では、ある絵素に映像信号を書き込むときに、他の映像信号を書き込む絵素を非選択とすることができる。
これらの結果、絵素(画素)に書き込まれている画像データは、隣接する走査信号線、隣接するデータ信号線SLm−1、SLm+1、および隣接する絵素(画素)の電位変動の影響を受けることがない。
以上のように、本実施形態に係る画像表示装置は、複数の映像信号が組み合わされて画像データの各ブロックが構成される場合に、各ブロックの各映像信号を時分割で絵素に供給しても、書き込まれた映像信号が他の映像信号の供給によって電位変動を受けないようにすることのできる画像表示装置である。
また、本実施形態に係る画像表示装置によれば、1つのブロックを構成する絵素ごとにデータ信号線を設ける必要がないことから、接続端子数を削減することができる。
また、本実施形態に係る画像表示装置では、第1または第2の実施形態に係る画像表示装置において、走査信号線駆動回路の駆動方法を時分割駆動法としたものである。この場合、走査信号線駆動回路32は、1つのブロックに対応する全ての走査信号線GLnR、GLnG、GLnBをひとまとめとして1つのシフトレジスタSRnを有することにより、シフトレジスタの段数は、全てのシフトレジスタを直列に接続する場合に比べて1/時分割数である1/3となる。同じブロック内の絵素に時分割で映像信号を書き込むのに、時分割回路32bが各ブロックの絵素に対応する走査信号線に出力する走査パルスを、対応するシフトレジスタの出力信号から生成することにより、シフトレジスタの段数の少なさを補っている。
これにより、走査信号線駆動回路が備えるシフトレジスタの段数を第1または第2の実施形態におけるものの1/3に低減して回路の占有面積を低減することができるとともに、走査信号線駆動回路の動作周波数を、第1の実施形態のように全てのシフトレジスタを直列に接続した場合の1/時分割数である1/3とすることができ、その分、消費電力を低減することができる。
また本実施形態に係る画像表示装置では、時分割回路として、参考例に係る画像表示装置で用いているアナログスイッチの代わりにAND回路を用いている。したがって、アナログスイッチを用いた場合のように、アナログスイッチが非選択期間の間、走査信号線がフローティングになるという問題がないため、アナログスイッチをON状態とするパルスが入力されない期間に必要であった走査信号線の電位固定手段(第3の実施形態ではLowに固定する手段)を設けなくてもよい。AND回路により、同じブロック内で映像信号を確実に時分割で書き込むことができる。
なお、本実施形態では時分割数を3としているが、これに限らず、一般に時分割数をk(kは2以上の整数)とすることができる。この場合、以上の説明において時分割数をkとおけばよい。
〔第4の実施形態〕
本発明の第4の実施形態について、図9および図10に基づいて説明すれば以下の通りである。
図9は、本実施形態に係る画像表示装置に用いられるアクティブマトリクス基板41の構成を示す模式図である。本実施形態に係る画像表示装置も、第1ないし第3の実施形態および参考例と同様に、各画素をRGB3つの絵素により構成したカラー表示が可能な表示装置となっている。
図9に示すように、このアクティブマトリクス基板41上には、複数の走査信号線GL1、GL2、GL3、・・・、GLn、・・と複数のデータ信号線SL1、SL2、SL3、・・・、SLm、・・・とがマトリクス状に配線され、その各交差点に絵素が形成されて二次元配置されている。画素の構成およびデータ信号線のドライバICは第1の実施形態と同じである。
本実施形態の画像表示装置は、第1の実施形態による画像表示装置において、走査信号線駆動回路が、RGB共通走査信号線駆動回路42aおよび時分割回路42bを備えた走査信号線駆動回路42となったものである。
RGB共通走査信号線駆動回路42aは、各画素のRGBの各絵素に対して共通に用いられるシフトレジスタSR1、SR2、SR3、・・・、SRn、・・・からなる。1つのシフトレジスタSRnは、1つのブロック(画素)に対応する全ての走査信号線GLnR、GLnG、GLnBをひとまとめとして対応するように設けられている。これら全てのシフトレジスタは、走査方向始端側から終端側に向かって順に直列に接続されている。シフトレジスタSRnからは1本の出力信号線/GLn(走査信号線GLnに対応している。)が引き出され、これが走査信号線GLnR、GLnG、GLnBへと分岐されている。シフトレジスタSRnは、第3の実施形態および参考例とは論理が反転した走査パルスを出力信号線/GLnに出力する。
時分割回路42bは、NOR回路42Nと、時分割制御信号線/Rctl、/Gctl、/Bctlとを備えている。NOR回路42Nは、NORゲートNOR1、NOR2、NOR3、・・・、NORn、・・・からなる。さらにNORゲートNORnは、走査信号線ごとに設けられたNORゲートNORnR、NORnG、NORnBからなる。
NORゲートNORnはCMOS、NMOSあるいはPMOSで構成された2入力のNORゲートであり、シフトレジスタSRnの出力信号線/GLnと、RGB用の3本の走査信号線GLnR、GLnG、GLnBとの間に設けられている。NORゲートNORnR、NORnG、NORnBのそれぞれの一方の入力端は、シフトレジスタSRnの出力信号線/GLnに共通に接続されている。そして、NORゲートNORnRの他方の入力端は時分割制御信号線/Rctlに、NORゲートNORnGの他方の入力端は時分割制御信号線/Gctlに、NORゲートNORnBの他方の入力端は時分割制御信号線/Bctlに、それぞれ接続されている。また、NORゲートNORnRの出力端は走査信号線GLnRの一端に、NORゲートNORnGの出力端は走査信号線GLnGの一端に、NORゲートNORnBの出力端は走査信号線GLnBの一端に、それぞれ接続されている。
時分割制御信号線/Rctl、/Gctl、/Bctlは、RGB3絵素のうちいずれに画像データを書き込むかを制御するための時分割制御信号(走査信号生成制御信号)/Rctl、/Gctl、/Bctl(便宜上、時分割制御信号線と同じ符号を用いる。)を供給する配線であり、データ信号線SLmの配線方向に沿って設けられている。時分割制御信号線/RctlはRに対応する全てのNORゲートに共通であり、時分割制御信号線/GctlはGに対応する全てのNORゲートに共通であり、時分割制御信号線/BctlはBに対応する全てのNORゲートに共通である。
本実施形態の画像表示装置では、上記構成により、RGB3本の走査信号線GLnR、GLnG、GLnBを1単位とし、この1単位内のRGB3本の走査信号線GLnR、GLnG、GLnBに与える信号を時系列で出力する。これにより、走査信号線駆動回路42において時分割駆動を実現している。図9にはRGBに対応した3時分割駆動の場合における接続構成が示されている。
このようにして構成した回路の動作を、図10のタイミングチャートを用いて説明する。
データ信号線SLmには、ドライバICからRGB3絵素分の映像信号DATAmが時系列で供給されている。RGB共通走査信号線駆動回路42aを構成しているシフトレジスタSR1、SR2、SR3、・・・、SRn、・・・から順次出力されるRGBの3絵素分の走査パルスにより、出力信号線/GL1、/GL2、/GL3、・・・、/GLn、・・・が順次選択される。走査パルスは、選択された出力信号線/GLnに接続されているNORゲートNORnR、NORnG、NORnBの入力端に供給される。
外部から与えられる時分割制御信号/Rctl、/Gctl、/Bctlは、順次1パルス分以上の間隔でずれたパルス信号として供給され、時分割制御信号線/Rctl、/Gctl、/Bctlのそれぞれについては、2個おきにパルスが供給されるようになっている。ここでは図10のように、時分割制御信号/Rctlのパルスが時刻Trsから時刻TreまでLowとなるパルスであるとすると、時分割制御信号/Gctlのパルスは時分割制御信号/Rctlより時間(Tgs−Trs)だけ遅れたパルスであり、時分割制御信号/Bctlのパルスは時分割制御信号/Gctlより時間(Tbs−Tgs)だけ遅れたパルスである。時分割制御信号/Rctl、/Gctl、/Bctlの各パルスのパルス長はTre−Trs、Tge−Tgs、Tbe−Tbsであり、互いに等しい。
NORゲートNORnRは、走査パルスと、R表示用制御信号である時分割制御信号/Rctlとの論理和否定を演算し、NORゲートNORnGは、走査パルスと、G表示用制御信号である時分割制御信号/Gctlとの論理和否定を演算し、NORゲートNORnBは、走査パルスと、B表示用制御信号である時分割制御信号/Bctlとの論理和否定を演算する。これにより図10に示すように、1水平走査期間に3時分割されて、対応するRGB3本の走査信号線GLnR、GLnG、GLnBに走査パルスが供給される。
時刻Trsで走査信号線GLnRが選択開始されると、絵素PR(n,m)に画像データ(映像信号DATAmR)の書き込みが開始される。時刻Treで走査信号線GLnRが選択終了となると、絵素PR(n,m)への画像データの書き込みが終了する。時刻Tgsで走査信号線GLnGが選択開始されると、絵素PG(n,m)に画像データ(映像信号DATAmG)の書き込みが開始される。このとき走査信号線GLnRは非選択状態となっているため、絵素PR(n,m)の電位は、絵素PG(n,m)への画像データ書き込みによっては変動しない。またデータ信号線SLmには時分割スイッチが存在していないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることもない。したがって、隣接するデータ信号線SLm−1、SLm+1の電位変動の影響を受けることがないため、絵素PR(n,m)の電位は、隣接するデータ信号線SLm−1、SLm+1への映像信号の書き込みによっても変動しない。
時刻Tgeで走査信号線GLnGが選択終了となると、絵素PG(n,m)への画像データの書き込みが終了する。時刻Tbsで走査信号線GLnBが選択開始されると、絵素PB(n,m)に画像データ(映像信号DATAmB)の書き込みが開始される。このとき走査信号線GLnR、GLnGは非選択状態となっているため、絵素PR(n,m)、PG(n,m)の電位は、絵素PB(n,m)への画像データ書き込みによっては変動しない。またデータ信号線SLmには時分割スイッチが存在していないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることもない。したがって、隣接するデータ信号線SLm−1、SLm+1の電位変動の影響を受けることがないため、絵素PR(n,m)、PG(n,m)の電位は、隣接するデータ信号線SLm−1、SLm+1への映像信号の書き込みによっても変動しない。
以上に説明したように、本実施形態に係る画像表示装置では、第1ないし第3の実施形態および参考例の画像表示装置と同様に、データ信号線SLmには時分割スイッチが存在しないため、従来のように時分割スイッチの出力がハイインピーダンスとなりデータ信号線がフローティングになっている状態で、隣接するデータ信号線に映像信号の書き込みが行われることがない。したがって、既に書き込まれた映像信号の電位が、同じブロック内の他の映像信号の供給に伴って、隣接するデータ信号線の電位変動の影響を受けるという従来の問題が発生しない。また走査信号線駆動回路42により順次走査信号線を選択していくが、走査信号線が非選択状態になっているとき、絵素(画素)のスイッチング素子SWもOFF状態になっている。すなわち、1つのブロックを構成する各絵素を選択する走査信号線が互いに異なっていることから、同じブロック内では、ある絵素に映像信号を書き込むときに、他の映像信号を書き込む絵素を非選択とすることができる。
これらの結果、絵素(画素)に書き込まれている画像データは、隣接する走査信号線、隣接するデータ信号線SLm−1、SLm+1、および隣接する絵素(画素)の電位変動の影響を受けることがない。
以上のように、本実施形態に係る画像表示装置は、複数の映像信号が組み合わされて画像データの各ブロックが構成される場合に、各ブロックの各映像信号を時分割で絵素に供給しても、書き込まれた映像信号が他の映像信号の供給によって電位変動を受けないようにすることのできる画像表示装置である。
また、本実施形態に係る画像表示装置によれば、1つのブロックを構成する絵素ごとにデータ信号線を設ける必要がないことから、接続端子数を削減することができる。
また、本実施形態に係る画像表示装置は、第1または第2の実施形態に係る画像表示装置において、走査信号線駆動回路の駆動方法を時分割駆動法としたものである。この場合、走査信号線駆動回路42は、1つのブロックに対応する全ての走査信号線GLnR、GLnG、GLnBをひとまとめとして1つのシフトレジスタSRnを有することにより、シフトレジスタの段数は、全てのシフトレジスタを直列に接続する場合に比べて1/時分割数である1/3となる。同じブロック内の絵素に時分割で映像信号を書き込むのに、時分割回路42bが各ブロックの絵素に対応する走査信号線に出力する走査パルスを、対応するシフトレジスタの出力信号から生成することにより、シフトレジスタの段数の少なさを補っている。
これにより、走査信号線駆動回路が備えるシフトレジスタの段数を第1または第2の実施形態におけるものの1/3に低減して回路の占有面積を低減することができるとともに、走査信号線駆動回路の動作周波数を、第1の実施形態のように全てのシフトレジスタを直列に接続した場合の1/時分割数である1/3とすることができ、その分、消費電力を低減することができる。
また本実施形態に係る画像表示装置では、時分割回路として、参考例に係る画像表示装置で用いているアナログスイッチの代わりにNOR回路を用いている。したがって、アナログスイッチを用いた場合のように、アナログスイッチが非選択期間の間、走査信号線がフローティングになるという問題がないため、アナログスイッチをON状態とするパルスが入力されない期間に必要であった走査信号線の電位固定手段(参考例ではLowに固定する手段)を設けなくてもよい。NOR回路により、同じブロック内で映像信号を確実に時分割で書き込むことができる。
なお、本実施形態では時分割数を3としているが、これに限らず、一般に時分割数をk(kは2以上の整数)とすることができる。この場合、以上の説明において時分割数をkとおけばよい。
以上、各実施形態について述べた。
本発明の画像表示装置は、以上のように、前記走査信号線駆動回路は、前記走査信号線ごとに設けられたシフトレジスタが直列に接続された構成を備えており、各前記シフトレジスタからの出力信号を前記走査信号としてもよい。
上記の発明によれば、走査信号線駆動回路において、シフトレジスタの段数を、1つのブロックに供給される映像信号の時分割数倍にするだけで、同じブロック内で、書き込まれた映像信号が他の映像信号の供給によって電位変動を受けないようにするための、走査信号の時分割出力を行うことができるという効果を奏する。
また、前記走査信号線駆動回路が、1つの前記ブロックに対応する全ての前記走査信号線をひとまとめとして1つのシフトレジスタを有するとともに、前記シフトレジスタ同士が直列に接続された構成を備えており、各前記ブロックの前記絵素に対応する前記走査信号線に出力する前記走査信号を、対応する前記シフトレジスタの出力信号から生成する時分割回路を備える構成としてもよい。
上記の構成によれば、1つのブロックに対応する全ての走査信号線をひとまとめとして1つのシフトレジスタを有することにより、シフトレジスタの段数が、全てのシフトレジスタを直列に接続する場合に比べて1/時分割数である1/kとなる。同じブロック内の絵素に時分割で映像信号を書き込むのに、時分割回路が各ブロックの絵素に対応する走査信号線に出力する走査信号を、対応するシフトレジスタの出力信号から生成することにより、シフトレジスタの段数の少なさを補っている。
これにより、走査信号線駆動回路が備えるシフトレジスタの段数を低減して回路の占有面積を低減することができるとともに、走査信号線駆動回路の動作周波数を、全てのシフトレジスタを直列に接続した場合の1/時分割数である1/kとすることができ、その分、消費電力を低減することができるという効果を奏する。
本発明の画像表示装置は、前記時分割回路が、前記シフトレジスタの出力信号線と前記走査信号線とを接続するアナログスイッチを前記走査信号線ごとに備え、前記アナログスイッチが非導通のときに該アナログスイッチに接続される前記走査信号線の電位を固定する電位固定手段を備えていてもよい。
上記の構成にによれば、アナログスイッチによりシフトレジスタの出力信号線と各走査信号線とを時分割で導通させることができる。そして、アナログスイッチが非導通のときには電位固定手段によってそのアナログスイッチに接続されている走査信号線の電位を固定するので、走査信号線がフローティングになることを避けることができる。
これにより、同じブロック内で映像信号を確実に時分割で書き込むことができるという効果を奏する。
本発明の画像表示装置は、前記時分割回路が、前記走査信号線ごとに2入力のAND回路を備え、前記AND回路の一方の入力端には前記シフトレジスタの出力信号が入力され、前記AND回路の他方の入力端には別途供給される走査信号生成制御信号が入力され、前記AND回路の出力端は前記走査信号線に接続されていることを特徴としている。
上記の発明によれば、AND回路でシフトレジスタの出力信号と走査信号生成制御信号との論理積を演算することにより、シフトレジスタの出力信号線に接続されている同じブロック内の各走査信号線に時分割で映像信号を出力することができる。
これにより、同じブロック内で映像信号を確実に時分割で書き込むことができるという効果を奏する。
また、AND回路の出力端の電位で走査信号線の電位を決定するので、走査信号線を非選択とするときに、走査信号線の電位を固定するための手段を別途設ける必要がないという効果を奏する。
本発明の画像表示装置は、また、前記時分割回路が、前記走査信号線ごとに2入力のNOR回路を備え、前記NOR回路の一方の入力端には前記シフトレジスタの出力信号の反転信号が入力され、前記NOR回路の他方の入力端には別途供給される走査信号生成制御信号が入力され、前記NOR回路の出力端は前記走査信号線に接続されていてもよい。
上記の構成によれば、NOR回路でシフトレジスタの出力信号の反転信号と走査信号生成制御信号との論理和否定を演算することにより、シフトレジスタの出力信号線に接続されている同じブロック内の各走査信号線に時分割で映像信号を出力することができる。
これにより、同じブロック内で映像信号を確実に時分割で書き込むことができるという効果を奏する。
また、NOR回路の出力端の電位で走査信号線の電位を決定するので、走査信号線を非選択とするときに、走査信号線の電位を固定するための手段を別途設ける必要がないという効果を奏する。
本発明の画像表示装置は、また、前記走査信号線駆動回路が、1つの前記ブロックに対応する全ての前記走査信号線をひとまとめとして1つのシフトレジスタを有するとともに、前記シフトレジスタ同士が直列に接続された構成を備えており、各前記ブロックの前記絵素に対応する前記走査信号線に出力する前記走査信号を、対応する前記シフトレジスタの出力信号から生成する時分割回路を備えててもよい。
上記の構成によれば、1つのブロックに対応する全ての走査信号線をひとまとめとして1つのシフトレジスタを有することにより、シフトレジスタの段数は、全てのシフトレジスタを直列に接続する場合に比べて1/3となる。同じブロック内の絵素に時分割で映像信号を書き込むのに、時分割回路が各ブロックの絵素に対応する走査信号線に出力する走査信号を、対応するシフトレジスタの出力信号から生成することにより、シフトレジスタの段数の少なさを補っている。
これにより、走査信号線駆動回路が備えるシフトレジスタの段数を低減して回路の占有面積を低減することができるとともに、走査信号線駆動回路の動作周波数を、全てのシフトレジスタを直列に接続した場合の1/3とすることができ、その分、消費電力を低減することができるという効果を奏する。
本発明の画像表示装置は、上前記時分割回路が、前記シフトレジスタの出力信号線と前記走査信号線とを接続するアナログスイッチを前記走査信号線ごとに備え、前記アナログスイッチが非導通のときに該アナログスイッチに接続される前記走査信号線の電位を固定する電位固定手段を備えている構成としてもよい。
上記の構成によれば、アナログスイッチによりシフトレジスタの出力信号線と各走査信号線とを時分割で導通させることができる。そして、アナログスイッチが非導通のときには電位固定手段によってそのアナログスイッチに接続されている走査信号線の電位を固定するので、走査信号線がフローティングになることを避けることができる。
これにより、同じブロック内で映像信号を確実に時分割で書き込むことができるという効果を奏する。
本発明の画像表示装置は、前記時分割回路が、前記走査信号線ごとに2入力のAND回路を備え、前記AND回路の一方の入力端には前記シフトレジスタの出力信号が入力され、前記AND回路の他方の入力端には別途供給される走査信号生成制御信号が入力され、前記AND回路の出力端は前記走査信号線に接続されていてもよい。
上記の構成によれば、AND回路でシフトレジスタの出力信号と走査信号生成制御信号との論理積を演算することにより、シフトレジスタの出力信号線に接続されている同じブロック内の各走査信号線に時分割で映像信号を出力することができる。
これにより、同じブロック内で映像信号を確実に時分割で書き込むことができるという効果を奏する。
また、AND回路の出力端の電位で走査信号線の電位を決定するので、走査信号線を非選択とするときに、走査信号線の電位を固定するための手段を別途設ける必要がないという効果を奏する。
本発明の画像表示装置は、また、前記時分割回路が、前記走査信号線ごとに2入力のNOR回路を備え、前記NOR回路の一方の入力端には前記シフトレジスタの出力信号の反転信号が入力され、前記NOR回路の他方の入力端には別途供給される走査信号生成制御信号が入力され、前記NOR回路の出力端は前記走査信号線に接続されていてもよい。
上記の構成によれば、NOR回路でシフトレジスタの出力信号の反転信号と走査信号生成制御信号との論理和否定を演算することにより、シフトレジスタの出力信号線に接続されている同じブロック内の各走査信号線に時分割で映像信号を出力することができる。
これにより、同じブロック内で映像信号を確実に時分割で書き込むことができるという効果を奏する。
また、NOR回路の出力端の電位で走査信号線の電位を決定するので、走査信号線を非選択とするときに、走査信号線の電位を固定するための手段を別途設ける必要がないという効果を奏する。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。