TW505806B - Thin-film transistor and liquid crystal display device - Google Patents

Thin-film transistor and liquid crystal display device Download PDF

Info

Publication number
TW505806B
TW505806B TW088113460A TW88113460A TW505806B TW 505806 B TW505806 B TW 505806B TW 088113460 A TW088113460 A TW 088113460A TW 88113460 A TW88113460 A TW 88113460A TW 505806 B TW505806 B TW 505806B
Authority
TW
Taiwan
Prior art keywords
layer
signal line
film
gate
liquid crystal
Prior art date
Application number
TW088113460A
Other languages
English (en)
Inventor
Yoshinori Shimada
Masao Kawaguchi
Hiroshi Ishibashi
Yukinobu Nakata
Keiichi Akamatsu
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW505806B publication Critical patent/TW505806B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

經濟部智慧財產局員工消費合作社印製 505806 A7 B7_ 五、發明說明（1 ) 發明所屬之技術領域 本發明係關於被用作爲例如主動矩陣型之液晶顯示裝置 之開關元件之薄膜電晶體，及具備其之液晶顯示裝置。 發明之背景 以往使用向列液晶之液晶顯示裝置多廣泛用作爲時鐘或 計算機等所具備之段（segment)型之液晶顯示裝置。即使最 近亦強調其薄型、輕量、低消耗電力等特徵，作爲文字處 理機、個人電腦、導航系統等之顯示機構，更廣泛的擴大 其市場。特別是使用TFT (Thin Film Transistor，薄膜電晶 體）等之能動元件作爲開關元件，將像素配置成矩陣陣狀之 主動矩陣型液晶顯示裝置受到注目。 此種液晶顯示裝置與例如CRT (Cathode Ray Tube，陰極 射線管）比較’因可使厚度（向内方向之厚度）做成特別薄’ 易於全彩化、且具消耗電力小等優點之故，在筆記型或桌 上型個人電腦之顯示裝置、攜帶型電視或省空間的電視、 數位相機或數位攝影機之顯示裝置等等更廣泛的領域中需 求漸廣。 主動矩陣型液晶顯示裝置具備：主動矩陣型基板，其係 形成有TFT之主動矩陣型電路；對向基板，其係與該主動 矩陣基板對向配置9形成有共通電極者；及液晶層’其係 夾於主動矩陣型基板與對向基板之間。藉由對該液晶層控 制施加電壓以進行顯示動作。 主動矩陣型基板上，複數之像素電極被形成爲矩陣狀。 又，對向基板上，經由液晶層與像素電極成對向之方式， -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^~ -------------裝-------Γ 訂-------- (請先閱讀背面之注意事項再填寫本頁) Α7 Β7 發明說明（ • I J · 1111 «11 (請先閱讀背面之注意事項再填寫本頁) ::共：電：，藉由像素電極與共通電極，對液晶層施加 I構造。，/、通電極—般係爲形成於對向電核之略全面上 作A㈣動70件〈用以選擇驅動上述像素電極之開關 二丄即TFT，係形成於上述主動矩陣型基板上，連接至 ::素：極…爲了進行彩色顯示，於對向基板或主動 矩陣t基板寺設有紅、綠、藍等之彩色遽光層。 β上述TF-T之閘極連接於掃I線，又，源極連接於灰階信 ^ 藉由、、查上述掃瞄線輸入閘信號，控制TFT之 ON/OFFUV關）狀態。又，TFT在⑽狀態時，經由上述灰 階信號線將資料信號輸入至像素電極。 _#· 主動矩陣型基板之订丁之構造係如後述。即於透明絕緣 性基板上’形成閘極、及作爲掃瞒線之閘信號線，並以覆 蓋於閘極上及其他透明絕緣性性基板上之方式，形成絕緣 膜。於閘極上方之閘絕緣膜上面，形成有半導體層，於半 導體層上面形成有各成爲源極及汲極之2個n、Si層。2個 11 + -31層上面形成有各作爲灰階信號線之源信號線及汲極 拉出電極，於該等上面形成有層間絕緣膜。而於層間絕緣 膜上面形成有像素電極。 經濟部智慧財產局員工消費合作社印製 爲了要進行液晶顯示裝置之大型化或高解析度化，必須 要以低電阻材料構成閘信號線或源信號線等之配線。故， 問信號線及源配線之材料廣泛使用如鋁般低電阻且易於加 工之金屬。 惟’由鋁所構成之配線，可能會因配線形成後所進行之 -5- 卜紙張尺度適用中國國豕標準（CNS)A4規格（21〇 X 297公髮 505806
發明說明（ 經濟部智慧財產局員工消費合作社印製 熱處理之相關步驟而形成異常析出之外延生長層 (hillocks)。因該外延生長層會戳破形成於配線上層之絕緣 膜等，而引起洩漏不良。 防止此種異常析出之外延生長層發生之構造，有日本專 利「特開平6- 148683號（公開日1994年5月27日）」、「特 開平7-128676號（公開日1995年5月19日）」、「特開平5 158072(公開日1993年6月25日）」等中所揭示之具備有以 溶點比銘高之金屬於鋁之上層形成配線之構造。又，日本 專利「特開平6 - 104437(公開日1994年4月1 5日）」則揭示 使用將鋁表面予以陽極氧化之配線以防止異常析出。 又，日本專利「特開平9_ 153623 (公開日1997年6月1〇 曰）」中揭示以鋁爲中間層，於其上層及下層使用高熔點金 屬所形成之配線，以同時防止異常析出及孔隙（v〇ids)之構 造。如此雖可藉鋁與高熔點金屬之層積構造防止異常析出 發生’但爲了抑制液晶顯示裝置之成本上升，必須使製程 簡略化。此處以使用如飲或|目般可與銘同時圖案化之高溶 點材料爲理想。 特別是鈦，因係耐電蝕之材料之故，亦有人提案於液晶 顯不裝置中，將閘信號線設爲上層爲鈦，中層爲鋁，下層 爲鈦之3層構造。於該閘信號線上層，將成爲閘絕緣膜之 氮化碎膜以電聚CVD ( Chemical Vapor Deposition )法成膜， 再形成半導體膜、源極、源信號線而作成主動矩陣型基 板0 惟’在上述構造之情況下，閘信號上層之鈦膜與設於該 -----ί---------裝-------7"訂 ------- (請先閱讀背面之注咅？事項再填寫本頁} -6- 505806 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（4 ) 鈦膜上層作爲閘絕緣膜之氮化矽膜之密接性差，易於其後 之步骤中引起剝離，降低良品率。又，將源信號線做成與 上述相同之3層構造之情況中，與形成於源信號源上之由 氣切膜所成之層間絕緣膜之間，亦會發生相同之問題。 發明摘要 本發明之目的在提供-薄膜電晶體及具備其之液晶顯示 裝置，茲薄膜電晶體係例如使閘信號線與形成於其上層之 由氮化矽所構成之閘絕緣膜之密接性變佳，且價廉、性質 亦安定者。 、 馬達成上述目的，本發明之薄膜電晶體，其特徵在於： 具備：閘信號線；間絕緣膜，其係形成於上述閘信號線 上^由氮化矽膜所構成；半導體層，其係形成於上述閘絕 、彖膜上，及源極仏號線及/或没極拉出電極；上述閘信號線 具備：第1層，其係設於與上述閘絕緣膜相接之部分，由 含有氮之鈦膜所構成；及第2層，其係設於該第i層之下， 包含铭。 依上述構k，因閘信號線具備：第丨層，設於與閘絕緣膜 相接之邠为，由含有氮之鈥膜所構成；及第2層，設於該 第1層下，包含銘之故，例如將設於與閘絕緣膜相接之部 分上之層，與以鈦膜做成之構造相比較，可提升其與氮化 矽膜之密接性。故，因可抑制在製程中之膜的剥離之故， 可提供良品率佳、性質安定之薄膜電晶體。 又，本發明之薄膜電晶體，其特徵在於：具備：閘信號 線；閘絕緣膜，其係形成於上述閘信號線上；半導體層， ----:]-----ΦΜ----------------- (請先閱讀背面之注意事項再填寫本頁}
五、發明說明（5 ) f係形成於上㈣絕緣膜上；縣信號線及/錢極拉出電 4、山奋f間、s緣膜’其卿成於"述源極信號線及/或没極 ' 之上’由氮切膜所構成；上述源極信號線及/或 :及二出電極具備：^層，其係設於與上述層間絕緣膜 由含有氮之鈇膜所構成，·及第2層，其係設 於琢弟1層之下，包含鋁。 依上ϋ構迨，因源信號線及/或汲極拉出電極具備··第1 :’設：與層間絕緣膜相接之部分，由含有氮之鈦膜所構 於愈ίΓ層’設於該第1層之下，包含鋁之故，例如將設 ，與層間絕緣膜相接之部分上之層，與以钦膜做成之構造 二ί::提升其與氮化矽膜之密接性…因可抑制在 主心膜的泰J離之故，彳提供良品率佳、性質安定之薄 膜電晶體。 心聲 又，，本發明之液晶顯示裝E，其特徵在於：具備：主動 矩陣型基板，其係形成有複數之薄膜電晶體者;對向基 板·’其係與上述主動矩陣型基板之間隔有間隙對向配置 者，及液卵層，其係被夹於上述主動矩陣型基板與上述對 向基板之間隙者，上述薄膜電晶體具備：閘信號線；間絕 彖膜八係形成於上述閘信號線上，由氮化石夕膜所構成； 半導體層，其㈣成於上述閘絕緣膜上；及源極信號線及/ 或没極拉*電極；上述閘信號線具備：第1層，其係設於 ，上逑閘絕緣膜相接之部分，由含有氮之鈥膜所構成；及 第2層，其係設於該第1層之下，包含銘。 依上述構U，因具備閘信號線具備：第i層，設於與閘絕
X 297公釐） 本紙張尺度翻+目^^NS)A4規格“ 505806 A7 B7 五、發明說明（6 智 慧 局 員 工 消 費 合 作 社 緣膜相接之部分，由含有氮之鈦膜所構成；及第2屉 = =、，包含銘之薄膜電晶體之故，例如將二ί 閘ι彖膜相接〈邵分上之層，與以鈇膜做成 ” 較、，可提升其與氮切膜之密接= :::的剝離〈故’可提供良品率佳、性質安定之液晶顯 又，本發明之液晶顯示裝置，其特徵在於：具備：、 矩陣型基板，其係形成有複數之薄膜電晶體者；對二 板，其係與上述主動矩陣型基板之間，隔有間隙對向配= 者；及液晶層，其係被夾於上述主動矩陣型基板與上述ς 向基板（間隙者；上述薄膜電晶體具備：閘信號線；間絕 ㈣’其係形成於上述閘信號線上；半導體層，其係 於上述閘絕緣膜上；祕信號線及極拉出電極；^層 間絕緣膜’其係形成於上述源極信號線及/或汲極拉出電g (上’由氮切膜所構成；上述源極信號線及/或汲極拉出 :極具備·第1層’其係設於與上述層間絕緣膜相接之部 分’由含有氮之鈦膜所構成；及第2層，其係設於該^層 之下，包含鋁。 〜依上述構’因具備源信號線及/或及極拉出電極具備·· 第1層，，設於與層間絕緣膜相接之部分，由含有氮之鈦 :構成；及第2層，設於該第i層之下，包含銘之薄膜電 體之故，例如將設於與層間絕緣膜相接之部分上之層， 以鈥膜做成之構造相比較’可提升其與氮化石夕膜之密 陡故，因可抑制在製程中之膜的剝離之故，可提供良 訂 極 出 膜 與 接 品 ♦ I - 9 · 本紙張尺度 505806 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（7 ) 率佳、性質安定之液晶顯示裝置。 本發明之其他目的、特徵及優點依下述記載應可明瞭。 又，本發明之優點依參照附圖之以下説明應可明白。 圖式之簡單説明 、圖1:表示本發明之一實施形態之液晶顯示裝置所具備之 主動矩陣型基板之概略構造之剖面圖。 圖2 :表7F上述主動矩陣型基板之概略構造之電路圖。 圖3 :係自上方看上述主動矩陣型基板之一部分之平面 圖0 圖4 :表示於鈇中滲雜氮之情況之氮分壓與比電阻之關係 圖0 實施形態 基於圖1至圖4説明本發明之一實施形態如下。 本實施形態之液晶顯示裝置具備：主動矩陣型基板，其 係形成有TFT之主動矩陣型電路者；對向基板，其係與該 王動矩陣型基板對向配置，形成有共通電極者；及液晶 層，其係夾於主動矩陣型基板與對向基板之間者’。藉由= 制施加至該液晶層之電壓來進行顯示動作。 ㈢^ 圖2爲概略表示上述主動矩陣型基板之主動矩陣型電路之 -例之電路圖。於該主動矩陣型基板上，複數之ς:電極 1··.係形成於矩陣狀。該像素電極! ·通常係形成爲於行 方向及列方向各有數百以上並列配置。 又，於未圖示之對向基板上，以1由液晶層與像素電極 相對向之方式形成共通電極(未圖示），藉由像素電極 ___-10-
Μ氏張尺度賴巾賴家鮮（CNS)A4規格（210 X ； τ •裝-------7 訂---- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 —----—____ —_ — 五、發明說明（8 ) 1 ··.與共通電極，對液晶層施加電壓。又，共通電極一般 係爲形成於對向基板之略全面上之構造。 又，犯動元件TFT 2係作爲用以選擇驅動上述像素電極1 之開關機構，其係形成於上述主動矩陣型基板上，連接至 像素電極1···。又，爲了進行彩色顯示，於對向基板或主 動矩陣型基板等，設有紅色、綠色、藍色等彩色濾光層（未 圖示）。 上述TFT 2 ···之閘極上連接有掃瞒線3 ···，源極上連接有 灰階#號線4 ···。掃瞄線3 ···與灰階信號線4…係通過呈矩 陣狀配列之像素電極1 ···之周圍，以互成垂直之方式配 置。藉由經上述掃瞒線3 ···輸入閘信號，以控制TFT 2 ...之 ΟΝ/OFF狀態。又，TFT2···爲ON狀態時，經由上述灰階 "U號線4 ···將貪料#號輸入至像素電極1 。又，於择瞒 線3 · ·.之端部連接有掃瞄信號輸入端子3 a · · ·，於灰階信號 線4.·.之端部連接有資料信號輸入端子4a...。 圖3爲上述主動矩陣型基板表面之一部分之放大平面圖。 如圖3所示’於互成平行設置之掃瞄線3…，與在與該等掃 瞄線3 .··垂直之方向互成平行設置之灰階信號線4 ···所包 圍之區域内，形成有像素電極1..及TFT2 ...。 圖1係圖3之A _ A1線之剖面圖，表示TFT 2之剖面構造。 如圖1所示，於透明絕緣性基板5上形成兼爲TFT 2之閘電 極及掃瞄線之閘信號線3，以覆蓋於閘信號線3上及其他透 明絕緣性基板5上之方式形成閘絕緣膜1丨。於閘信號線3上 方之閘絕緣膜11上面，形成半導體層6，於半導體層6上 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ----1 ^----Γ----裝-------T 訂· J-------- (請先閱讀背面之注意事項再填寫本頁} 505806 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（9 ) 面，形成由n+-Si層所成之源極7及汲極8。於源極7及汲極 8上面，各形成作爲灰階信號線之源信號線4及;及極拉出電 極9，於該等之上面形成層間絕緣膜丨〇。再於層間絕緣膜 10上面，形成像素電極1。 於本實施形態中，閘信號線3如圖1所示，係由閘信號線 下層部3 a、閘信號線中間層部3 b、及閘信號線上層部3 c所 成之3層構造。同樣的，源信號線4及汲極拉出電極9亦各 爲由源信號線下層部4 a、源信號線中間層部4 b、源信號線 上層那4 c，以及拉出電極下層部9 a、拉出電極中間層部 9b、拉出電極上層部9c所成之3層構造。閘信號線下層部 3a、源信號線下層部4a、及拉出電極下層部9a係由欽所構 成；閘信號線中間層部3b、源信號線中間層部4b、及拉出 電極中間層部9b係由鋁所構成；而閘信號線上層部3 ^、源 信號線上層部4c、及拉出電極上層部9c係由含有氮之鈦所 構成。 此種主動矩陣型基板係以下述方式作成。首先於透明絕 緣性基板5上，使用賤鍍法，層積鈥膜3 0 nm作爲閘信號線 下層邵3 a，次之層積鋁膜100 nm作爲閘信號線中間層部 3 b，次之積層含有氮之鈦膜50 nm作爲閘信號線上層部 3c。其後對於該等閘信號線下層部3a、閘信號線中間層部 3 b、及閘信號線上層部3 c，以作成閘極及閘信號線3之形 狀之方式，依光蝕刻•乾式蚀刻進行圖案化。 次之於形成有閘信號線3之透明絕緣性基板5上，各以下 述之順序、厚度，以電聚CVD法連續成膜，gp以氮化石夕膜 -12-
ί請先閱讀背面之注音？事項再填寫本頁) 裝 ------Ί =0 聲 505806 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1〇 ) 400 nm作爲閘絕緣膜i i、非晶矽層13〇 nm作爲半導體層 6、以η + · S i層40 nm作爲源極7及没極8。其後，依光蝕刻 •乾式蝕刻進行半導體層6、源極7及汲極8之圖案化。 次之於源極7及汲極8以及閘絕緣膜11之上層，各以下述 之順序及厚度，以電漿CVD法之濺鍍予以連續成膜，即以 处膜3 0 nm作爲源信號線下層部4 a及拉出電極下層部9 a、 以鋁膜100 nm作爲源信號線中間層部4b及拉出電極中間層 部9b，以含有氮之鈦膜50 nm作爲源信號線上層部4 c及拉 出電極上層部9 c。其後依光蝕刻•乾式蚀刻進行源信號線 4及汲極拉出電極9之圖案化。 其後將氮化矽膜依電漿CVD法成膜300 nm作爲層間絕緣 膜1 〇。接著對該層間絕緣膜1 0，形成用以將汲極拉出電極 9與像素電極1予以電性連接之導通孔，其後，將IT〇 (Indium Tin Oxide)所成之透明導電膜依濺鍍法成膜1〇〇 nm 作爲像素電極1，進行圖案化。 如上述，於本實施例中，係爲於氮化石夕膜所成之閘絕緣 膜1 1之下層，配置由含有氮之鈦膜所成之閘信號線上層部 3 c，於其下層配置由鋁膜所成之閘信號線中間層部3 b之構 造。依此，可防止閘信號線3之上層表面之自然氧化，並 且可提升其與氮化矽膜所成之閘絕緣膜11之密接性。故， 可將長年劣化抑制於最小限度，並且可因抑制製程之膜的 剥離而提升良品率，可提升價廉且顯示品質優異之液晶顯 不裝置。 此處，對於以含有氮之鈦膜作爲閘信號線上層部3 c而依 -13· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） τ τ·裝-------7 訂— --- Q請先閲讀背面Μ涑意事頊存填寫本頁)
·1· ϋ ϋ ϋ I #: 505806 第88113460號專利申請案 9(U2. 13 中文說明書修正頁(9〇年丨2月） g 五、發明説明（11 ) 反應性濺鍍法予以實際進行成膜時，以氮分壓比作為參數 使其變化時之電阻係數（resistivity)及對氮化碎膜之密接性 之變化，茲參照表1予以說明。又，成膜係在基板溫度為 150°C、氣體壓力為0.8 Pa。投入電力為30 kW之濺鍍條件 下進行。 [表1] 氮分壓比 電阻係數(/ζ Ω cm) 對氮化矽膜之密接性 0% 56 X 20% 80 X 40% 135 Δ 60% 499 〇 80% 417 〇 訂
線 如表1所示，TiN之比電阻隨氮分壓比上升而上升，在氮 分壓比6 0 %以上飽和。又，對氮化矽膜之密接性在氮分壓 比超過4 0 %時略良好，在氮分壓比6 0 %以上則非常良好。 依以上之結果，若考慮到氮分壓比上升太多時成膜速度會 降低，則若於氮分壓比在6 0 %至8 0 %之間進行成膜，則生 產效率良好，且可將與氮化矽膜具有良好之密接性之含有 氮之鈥膜予以成膜。 圖4係表示於T i滲雜氮之情況之氮分壓與電阻係數之關係 圖。如圖4所示，若TiN之比電阻在170 # Ωcm以上則與氮 化矽膜之密接性提高，共為200 /zQcm以上則安定化，與氮 化矽膜之密接性良好。 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) i 經濟部智慧財產局員工消費合作社印製 505806 A7 --*-------B7_____ 五、發明說明（12 ) /人之’對閘信號線中間層部3 b及閘信號線下層部3 a作一 說明。在作爲閘信號線中間層部3 b之鋁層之下層，形成作 爲閘信號線下層部3&之鈦層之情況下，形成於丁丨上之…係 成<ι〇〇>配向，可得低電阻之配線。又，因Ti&TiN成膜 速度快之故，如上述閘信號線3，成爲TiN/A1/Ti構造之配 線，與形成TiN/Al/TiN構造之配線相比，其可縮短薄膜形 成時間。 又’如上，藉由將源信號線4及汲極拉出電極9亦做成與 閘信號線3相同之3層構造，則可與由氮化矽膜所成之層間 絕緣膜1 0具有良好之密接性。 如上’本實施形態之薄膜電晶體中，係將作爲閘絕緣膜 及/或層間絕緣膜而形成之位於氮化矽膜下層之閘信號線及 /或源仏號線，做成上層係含有氮之处膜，其下層係由銘層 所成之層積構造。依此，與上層爲鈦膜之構造相比較，其 與氮化矽膜之密接性提高，可防止於其後之步驟中之膜的 剝離。故，可提供良品率良好，性質安定性優異之薄膜電 晶體。又，藉由將此種薄膜電晶體利用於液晶顯示裝置， 可提供價廉且顯示品質優異之液晶顯示裝置。 又，藉由做成在上述之鋁膜下層設鈦膜之構造，可將閘 信號線及/或源信號線做成低電阻之配線。又，因鈦膜之成 膜速度比含有氮的鈦膜快之故，如上述，成爲TiN/Al/Ti 構造之配線可比形成TiN/ Al/TiN構造之配線更縮短薄膜形 成時間。 又，上述構造中雖使用鋁膜作爲閘信號線中間層部3 b、 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（21G X 297公爱) ------- ----1“----Γ----Aw Μ-------「訂 Ζ-------- (請先閱讀背面之注咅？事項再填寫本頁；> 90.12. 13 第88113460號專利中請案 中文說明書修正頁(9〇年12月） 源信號線中間層部4b、及拉出電極中間層部扑，但若為了 進一步提升信賴性，使用以鋁為主體之鋁合金亦可。 、又，上逑構造中雖使用鈦膜作為閘信號線下層部以、源 信號線下層部4a、及拉出電極下層部9a、但若為了謀取欽 膜之成膜條件之共通化，使用與閘信號線上層部k、源信 號線上層邵4c、及拉出電極上層部9c相同之含有氮之鈦膜 亦可。 又，、上述構造中雖為了要與閘絕緣膜丨丨或層間絕緣膜1〇 具有良好足密接性，而將閘信號線3、源信號線4、及汲極 拉出包極9做成上述3層構造之層積膜，但將閘信號線3、 源信號線4及汲極拉出電極9中之任一者做成釔或鉻等其他 金屬之單層膜亦可。 如上述，本貫施形態之薄膜電晶體係於具備閘信號線、 形成於该閘信號線上之閘絕緣膜、形成於該閘絕緣膜上之 半導體層、源#號線及汲極拉出電極之薄膜電晶體中，前 述閘#號線係由鋁膜或以鋁為主體之鋁合金膜所成，前述 閘絕緣膜係由氮化矽膜所成，於前述閘信號線與前述閘絕 緣膜之間，以與各膜相接之方式，形成含有氮之電阻係數 在200 eQcm以上之鈦膜之構造。 又，本實施形態之薄膜電晶體係於具備閘信號線、形成 於該閘信號線上之閘絕緣膜、形成於該閘絕緣膜上之半導 體層、源信號線及汲極拉出電極、及形成於該源信號線上 之層間絕緣膜之薄膜電晶體中，前述源信號線由鋁膜或以 銘為主體之銘合金膜所成，前述層間絕緣膜係由氮化矽膜 16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公董） 505806 第88Π3460號專利申請案9〇·12· 中文說明書修正頁(9〇年12月） Α7 五、發明説明（14 ) 所成’於前述源信號線與前述層間絕緣膜之間，以與各膜 相接之方式，形成含有氮之電阻係數在200 /zQcm以上之鈥 3¾之構造亦可。 又’做成於前述铭膜或以銘全體之|§合金膜之下形成鈇 月吴之構造亦可。 又’本實施形態之液晶顯示裝置係於具有具備閘信號 線、开> 成於該閘信號線上之閘絕緣膜、形成於該閘絕緣膜 上之半導體層、源信號線及汲極拉出電極之薄膜電晶體之 液晶顯示裝置中，前述閘信號線係由銘膜或以銘為主體之 鋁合金膜所成，前述閘絕緣膜係有氮化矽膜所成，形成含 有氮之電阻係數在200 // Qcm以上之鈥膜之構造亦可。 又’本貫施形態之液晶顯示裝置係於具有具備閘信號 線、形成於該閘信號線上之閘絕緣膜、形成於該閘絕緣膜 上之半導體層、源信號線及汲極拉出電極、及形成於該源 仏號線上之層間絕緣膜之薄膜電晶體之液晶顯示裝置中， 前述源信號線係由鋁膜或以鋁為主以之鋁合金膜所成，前 述層間絕緣膜係由氮化碎膜所成，於前述源信號線與前述 層間絕緣膜之間，以與各膜相接之方式，形成含有氮之電 阻係數在200 vQcm以上之飲膜之構造亦可。 發明說明中之具體實施樣態或實施例，係用以說明本發 明之技術内容，不應將本發明拘限於該等具體例而予以狹 義解釋，在本發明之精神及下述申請專利範圍内可進行各 種變更實施。 -17-
505806 A7 五、發明說明（15 ) 經濟部智慧財產局員工消費合作社印製 [符號説明] 1 像素電極 2 薄膜電晶體 3 閘信號線 4 源極信號線 5 透明絕緣性基板 6 半導體層 7 源極 8 汲極 9 汲極拉出電極 10 層間絕緣膜 11 閘絕緣膜 -18- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 物雜_13 幕尊利範圍修正本(90年12月） 申請專利範圍 •一種薄膜電晶體，其特徵在於： 具備：閘信號線； 閘絕緣膜，其係形成於上述閘信號線上，由氮化碎膜 所構成； 半導體層，其係形成於上述閘絕緣膜上；及 源極信號線及/或汲極引出電極； 上述閘信號線具備：第1層，其係設於與上述閘絕緣膜 相接之部分，由含有氮之鈦膜所構成；及第2層，其係設 於該第1層之下，包含銘。 如申#專利範圍弟1項之薄膜電晶體，其中上述構成第1 層之含有氮之鈦膜之電阻係數係在200 以上。 如申#專利範圍弟1項之薄膜電晶體，其中上述第2層係 由以鋁為主體之鋁合金膜所構成。 4·如申請專利範圍第1項之薄膜電晶體，其中上述閘信號線 更具備第3層’其係在上述第2層之下，由鈦膜所構成。 5· —種薄膜電晶體，其特徵在於·· 具備：閘信號線； 閘絕緣膜，其係形成於上述閘信號線上； 半導體層，其係形成於上述閘絕緣膜上； 源極信號線及/或汲極引出電極；及 層間絕緣膜，其係形成於上述源極信號線及/或汲極拉 出電極之上，由氮化矽膜所構成； 上述源極信號線及/或汲極引出電極具備：第1舞，其 係設於與上述層間絕緣膜相接之部分，由含有氮^鈥膜 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    装 訂
    6 80 A B c D 六、申請專利範圍 所構成；及第2層，其係設於該第1層之下，包含鋁。 6·如申請專利範圍第5項之薄膜電晶體，其中上述構成第1 層之含有氮之欽膜之電阻係數係在200 // Ωcm以上。 7. 如申請專利範圍第5項之薄膜電晶體，其中上述第2層係 由以銘為主體之鋁合金膜所構成。 8. 如申請專利範圍第5項之薄膜電晶體，其中上述源信號線 及/或汲極拉出電極更具備第3層，其係在上述第2層之 下’由鈦膜所構成。 9·如申請專利範圍第1或5項之薄膜電晶體，其中上述構成 第1層之含有氮之鈦膜之電阻係數係在17〇# Ω〇ιη以上。 10. —種液晶顯示裝置，其特徵在於： 具備··主動矩陣型基板，其係形成有複數之薄膜電晶 體者； 對向基板’其係與上述主動矩陣型基板之間隔有間隙 對向配置者；及 液晶層，其係被夾於上述主動矩陣型基板與上述對向 基板之間隙者； 上述薄膜電晶體具備： 閘信號線； 閘絕緣膜，其係形成於上述閘信號線上，由氮化矽膜 所構成； 半導體層，其係形成於上述閘絕緣膜上；及 源極信號線及/或汲極引出電極； 上述閘信號線具備··第丨層，其係設於與上述閘絕緣膜 本紙張尺度適用中國國家標準(CNS) Α4規格（210X297公 505806
    AB c D 相接=部分，由含有氮之鈦膜所構成；及第2層，其係設 於遠第1層之下，包含銘。 11.如申請專利範圍第1G項之液晶顯示裝置，其中上述構成 矛1層之含有氮之鈦膜之電阻係數係在200 以上。 12·如申請專利範圍第10項之液晶顯示裝置，其中上述第2 層係由以鋁為主體之鋁合金膜所構成。 13.如申請專利範圍第10項之液晶顯示裝置，其中上述閘信 號線更具備第3層’其係在上述第2層之下，由鈦膜所構 成。 14· 一種液晶顯示裝置，其特徵在於： 具備：主動矩陣型基板，其係形成有複數之薄膜電晶 體者； 對向基板，其係與上述主動矩陣型基板之間，隔有間 隙對向配置者；及 液晶層，其係被夾於上述主動矩陣型基板與上述對向 基板之間隙者； 上述薄膜電晶體具備： 閘信號線； 閘絕緣膜，其係形成於上述閘信號線上； 半導體層’其係形成於上述閘絕緣膜上； 源極信號線及/或沒極引出電極；及 層間絕緣膜，其係形成於上述源極信號線及/或汲極引 出電極之上，由氮化矽膜所構成； 上述源極信號線及/或汲極引出電極具備：第1層，其 -3 _ 本紙張尺度適财S S家料(CNS) A4規格(210X297公⑻' ；--— - 505806 A B c D
    六、申請專利範圍 係設於與上述層間絕緣膜相接之部分，由含有氮之鈦膜 所構成；及第2層，其係設於該第1層之下，包含鋁。 15·如申請專利範圍第丨4項之液晶顯示裝置，其中上述構成 第1層之含有氮之鈦膜之電阻係數係在200 # Qcm以上。 16·如申請專利範圍第丨4項之液晶顯示裝置，其中上述第2 層係由以銘為主體之銘合金膜所構成。 17.如申請專利範圍第14項之液晶顯示裝置，其中上述源信 號線及/或汲極引出電極更具備第3層，其係在上述第二層 之下，由鈦膜所構成。 g 18·如申請專利範圍第10或14項之液晶顯示裝置，其中上述 構成第1層之含有氮之鈦膜之電阻係數係為i7〇# 以 上0 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱)~— '—-------
TW088113460A 1998-09-03 1999-08-06 Thin-film transistor and liquid crystal display device TW505806B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24927798A JP3403949B2 (ja) 1998-09-03 1998-09-03 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
TW505806B true TW505806B (en) 2002-10-11

Family

ID=17190578

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088113460A TW505806B (en) 1998-09-03 1999-08-06 Thin-film transistor and liquid crystal display device

Country Status (4)

Country Link
US (2) US6448578B1 (zh)
JP (1) JP3403949B2 (zh)
KR (1) KR100329585B1 (zh)
TW (1) TW505806B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
SG118117A1 (en) * 2001-02-28 2006-01-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR100825317B1 (ko) * 2001-12-31 2008-04-28 엘지디스플레이 주식회사 유기전계발광소자
JP4038485B2 (ja) 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2005057240A (ja) 2003-07-23 2005-03-03 Seiko Epson Corp 薄膜半導体素子、及び薄膜半導体素子の製造方法
KR101135063B1 (ko) * 2003-11-14 2012-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자와 액정 표시장치의 제조방법
WO2005048223A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US7923718B2 (en) * 2006-11-29 2011-04-12 Xerox Corporation Organic thin film transistor with dual layer electrodes
JP5176217B2 (ja) * 2011-06-02 2013-04-03 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型液晶表示装置
JP5411236B2 (ja) * 2011-11-15 2014-02-12 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2024008438A (ja) * 2022-07-08 2024-01-19 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109341A (ja) * 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JP2775909B2 (ja) 1989-10-20 1998-07-16 富士通株式会社 薄膜トランジスタマトリクス及びその製造方法
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
JP3245613B2 (ja) 1991-11-15 2002-01-15 カシオ計算機株式会社 薄膜素子の製造方法
US5367179A (en) * 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
US5912979A (en) * 1990-11-02 1999-06-15 Bell & Howell Mail Processing Systems Co. Method and apparatus for object surveillance along a transport path
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH06275559A (ja) 1993-03-24 1994-09-30 Toshiba Corp 半導体装置の製造方法
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH08248442A (ja) 1995-03-13 1996-09-27 Toshiba Corp 液晶表示装置
US5640067A (en) * 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
KR100225098B1 (ko) * 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
JP2865039B2 (ja) * 1995-12-26 1999-03-08 日本電気株式会社 薄膜トランジスタ基板の製造方法
KR100190023B1 (ko) 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
JPH09265114A (ja) 1996-03-28 1997-10-07 Canon Inc 液晶表示装置
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
JPH10197891A (ja) 1997-01-10 1998-07-31 Toshiba Electron Eng Corp 液晶表示素子
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6104042A (en) * 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same

Also Published As

Publication number Publication date
KR20000022736A (ko) 2000-04-25
US6448578B1 (en) 2002-09-10
US6744070B2 (en) 2004-06-01
JP2000081632A (ja) 2000-03-21
US20020190334A1 (en) 2002-12-19
JP3403949B2 (ja) 2003-05-06
KR100329585B1 (ko) 2002-03-23

Similar Documents

Publication Publication Date Title
TW505806B (en) Thin-film transistor and liquid crystal display device
US8058116B2 (en) Method of fabricating an amorphous zinc-oxide based thin film transistor (TFT) including source/drain electrodes formed between two oxide semiconductor layers
KR20220098328A (ko) 트랜지스터, 액정 표시 장치 및 그 제조 방법
TWI514353B (zh) 液晶顯示裝置之驅動方法
TWI529813B (zh) 薄膜電晶體及液晶顯示裝置的製造方法
CN103219389B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102629585B (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
TW589501B (en) Manufacturing method of liquid crystal display
TWI285784B (en) Method for manufacturing thin film transistor allay
US20140117359A1 (en) Array substrate and method for manufacturing the same and display device
TW473627B (en) Liquid crystal display panel and method for manufacturing the same
TW201117356A (en) Semiconductor device and method for manufacturing the same
KR20130106398A (ko) 액정 표시 장치 및 그 제작 방법
KR101108941B1 (ko) 반도체 디바이스, 표시장치 및 반도체 디바이스의 제조방법
TW201138110A (en) Semiconductor device and manufacturing method thereof
CN104090401B (zh) 阵列基板及其制备方法、显示装置
CN103700665A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN106449666B (zh) 阵列基板和显示装置
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
TW200818399A (en) Thin film transistor substrate, manufacturing method of thin film transistor, and display device
JP2008306167A (ja) 薄膜トランジスタ及びその製造方法
CN103972110A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
JP2006319305A (ja) 多層薄膜、並びに該多層薄膜を有する薄膜トランジスタ及び薄膜トランジスタ表示板の製造方法
CN102683383A (zh) 显示装置和电子设备
KR20140014546A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees