JP3123231B2 - 薄膜トランジスタパネルの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、基板上に複数の薄膜ト
ランジスタが配列された薄膜トランジスタパネルの製造
方法に関する。

【０００２】

【従来の技術】アクティブマトリックス液晶表示素子に
用いられる薄膜トランジスタパネル（以下ＴＦＴパネル
という）は、次のような構成となっている。図２および
図３は上記ＴＦＴパネルを示しており、図２はＴＦＴパ
ネルの一部分の平面図、図３は図２の III−III 線に沿
う拡大断面図である。

【０００３】このＴＦＴパネルは、ガラス等からなる透
明基板１の上に多数の薄膜トランジスタ２と画素電極９
とを行方向および列方向に配列形成したもので、各行の
薄膜トランジスタ２のゲート電極３はそれぞれ同じゲー
ト配線３ａにつながり、各列の薄膜トランジスタ２のド
レイン電極８はぞれぞれ同じデータ配線８ａにつながっ
ており、また各薄膜トランジスタ２のソース電極７には
それぞれ画素電極９が接続されている。

【０００４】上記薄膜トランジスタ２は例えば逆スタガ
ー型のものであり、この逆スタガー型の薄膜トランジス
タ２は、基板１上に形成されたゲート電極３と、このゲ
ート電極３を覆って基板１上に形成されたＳi Ｎ（窒化
シリコン）からなるゲート絶縁膜４と、このゲート絶縁
膜４の上に前記ゲート電極３と対向させて形成されたａ
−Ｓi （アモルファスシリコン）からなるｉ型半導体膜
５と、このｉ型半導体膜５の上に形成されたｎ型不純物
をドープしたａ−Ｓi からなるｎ型半導体膜６と、この
ｎ型半導体膜６の上に形成されたソース電極７およびド
レイン電極８とからなっている。なお、前記ｎ型半導体
膜６は、ソース電極７とドレイン電極８との間の部分に
おいて分離され前記ｉ型半導体膜５にチャンネルを形成
している。

【０００５】そして、薄膜トランジスタ２を逆スタガー
型としているＴＦＴパネルでは、上記ゲート配線３ａを
基板１上に形成しており、薄膜トランジスタ２のゲート
電極３は前記ゲート配線３ａに一体に形成されている。

【０００６】また、上記薄膜トランジスタ２のゲート絶
縁膜４は、ゲート配線３ａをその端子部を除いて覆うよ
うに基板１のほぼ全面に形成されており、データ配線８
ａと画素電極９は前記ゲート絶縁膜（透明膜）４の上に
形成されている。なお、薄膜トランジスタ２のドレイン
電極８は前記データ配線８ａと一体に形成されている。
また、画素電極９は、ＩＴＯ等の透明導電膜で形成され
ており、その一端縁において薄膜トランジスタ２のソー
ス電極７に接続されている。

【０００７】上記ＴＦＴパネルは、基板１上にゲート電
極３とゲート配線３ａとを形成し、その上にゲート絶縁
膜４とｉ型半導体膜５とｎ型半導体膜６とを順次成膜し
て、前記ｎ型半導体膜６とｉ型半導体膜５とをトランジ
スタ素子形状にパターニングし、この後、ソース電極７
およびドレイン電極８とデータ配線８ａを形成するとと
もに、前記ｎ型半導体膜６のソース電極７とドレイン電
極８との間の部分を除去する工程で製造されている。

【０００８】

【発明が解決しようとする課題】しかし、従来は、ＴＦ
Ｔパネルの製造中に、ガラス等からなる基板１と基板搬
送装置等との摩擦接触によって静電気が発生すると、こ
の静電気が基板１に帯電するため、この静電気によって
薄膜トランジスタ２のゲート絶縁膜４が絶縁破壊してし
まうことがあった。

【０００９】これは、基板１に静電気により蓄積された
電荷が基板１上に形成されているゲート電極３からゲー
ト絶縁膜４の上の導電膜に放電されるためであり、薄膜
トランジスタ２のソース，ドレイン電極７，８は、ソー
ス，ドレイン用金属膜を成膜してこの金属膜をパターニ
ングする方法で形成されるため、このソース，ドレイン
電極７，８の形成工程中に基板１に静電気が帯電する
と、この静電気が前記ソース，ドレイン用金属膜または
パターニングされたソース，ドレイン電極７，８に放電
されてこの部分のゲート絶縁膜４に絶縁破壊が発生し、
ゲート電極３とソース，ドレイン電極７，８とが短絡し
てしまう。この静電気によるゲート絶縁膜４の絶縁破壊
は、ソース，ドレイン電極７，８の形成後に基板１に静
電気が帯電した場合にも発生する。

【００１０】なお、基板に帯電した静電気による薄膜ト
ランジスタの絶縁破壊は、逆スタガー型の薄膜トランジ
スタを形成しているＴＦＴパネルに限らず、スタガー
型、コプラナー型、あるいは逆コプラナー型の薄膜トラ
ンジスタを形成しているＴＦＴパネルの製造においても
発生しており、これらＴＦＴパネルの製造においても、
薄膜トランジスタの上部電極（スタガー型またはコプラ
ナー型の薄膜トランジスタではゲート電極、逆コプラナ
ー型の薄膜トランジスタではソース，ドレイン電極）の
形成時やその形成後に基板に静電気が帯電すると、この
静電気が薄膜トランジスタの下部電極からゲート絶縁膜
の上の導電膜（上部電極となる金属膜または上部電極）
に放電されて、この部分のゲート絶縁膜に絶縁破壊が発
生する。

【００１１】本発明の目的は、少なくとも薄膜トランジ
スタを完成するまでは静電気によるゲート絶縁膜の絶縁
破壊を防いで、ＴＦＴパネルの製造歩留を向上させるこ
とができるＴＦＴパネルの製造方法を提供することにあ
る。

【００１２】

【課題を解決するための手段】本発明のＴＦＴパネルの
製造方法は、透明基板上に形成する薄膜トランジスタの
ゲート電極と，ソースと，ドレイン電極とのうち少なく
ともゲート絶縁膜の上に形成する上部電極の形成前に、
前記基板の下面にそのほぼ前面にわたって、酸化により
透明な絶縁膜になる導電性金属膜を形成しておき、前記
薄膜トランジスタの完成後に、前記導電性金属膜の全厚
を酸化させて透明絶縁膜を形成することを特徴とする

【００１３】

【作用】このように基板の下面にそのほぼ全面にわたっ
て導電性金属膜を形成しておけば、基板下面の金属膜と
基板搬送装置等との摩擦接触により静電気が発生した場
合でも、この静電気は前記金属膜から基板搬送装置等に
アースされてしまうため、基板に静電気が帯電すること
はない。

【００１４】そして、基板に静電気が帯電した場合のゲ
ート絶縁膜の絶縁破壊は、薄膜トランジスタの上部電極
の形成時やその形成後に発生するため、少なくとも前記
上部電極の形成前に基板の下面に金属膜を形成して基板
に静電気を帯電させないようにしておけば、静電気によ
るゲート絶縁膜の絶縁破壊を防ぐことができる。

【００１５】また、上記導電性金属膜は不透明膜である
ため、この金属膜をそのまま基板の下面に残しておいた
のでは、画素電極部分の透過光が遮られてしまうが、前
記金属膜を酸化により透明な絶縁膜になる金属で形成し
ておけば、この金属膜をその全厚にわたって酸化させる
ことによって透明な酸化絶縁膜とすることができるた
め、上記金属膜をエッチングして除去する必要はない。

【００１６】この場合、本発明では、薄膜トランジスタ
の完成後に前記金属膜を酸化させているため、少なくと
も薄膜トランジスタを完成するまでは静電気によるゲー
ト絶縁膜の絶縁破壊を防ぐことができる。

【００１７】したがって、本発明によれば、薄膜トラン
ジスタの製造工程中にもゲート絶縁膜に絶縁破壊が発生
している従来の製造方法に比べて、ＴＦＴパネルの製造
歩留を飛躍的に向上させることができる。

【００１８】

【実施例】以下、本発明の一実施例を、逆スタガー型の
薄膜トランジスタを配列形成したＴＦＴパネルの製造に
ついて説明する。図１はＴＦＴパネルの製造方法を示す
各工程の断面図であり、ＴＦＴパネルは次のような工程
で製造する。

【００１９】［工程１］まず、図１（ａ）に示すよう
に、ガラス等からなる透明基板１の下面（薄膜トランジ
スタおよび画素電極の形成面とは反対の面）に、そのほ
ぼ全面にわたって、酸化により透明な絶縁膜になる導電
性金属膜１０をスパッタ装置により１００ｎｍ程度の膜
厚に形成する。この金属膜１０は、例えばＡl （アルミ
ニウム）または、Ａl にＴi （チタン），Ｃr （クロ
ム），Ｔa （タンタル）等を含有させたＡl 系合金等で
形成する。

【００２０】［工程２］次に、図１（ｂ）に示すよう
に、上記基板１の上に、薄膜トランジスタ２と画素電極
９を形成する。なお、前記薄膜トランジスタ２は、図２
および図３に示した薄膜トランジスタと同じものであ
り、この薄膜トランジスタ２は次のような方法で形成す
る。

【００２１】まず、基板１上にＣr ，Ｔa ，Ａl または
Ａl 系合金等からなるゲート用金属膜をスパッタ装置に
より成膜し、この金属膜をフォトリソグラフィ法により
パターニングして、基板１上に配列形成する各薄膜トラ
ンジスタ２のゲート電極３と図２に示したゲート配線３
ａを形成する。

【００２２】次に、基板１上に、Ｓi Ｎからなるゲート
絶縁膜４と、ａ−Ｓｉからなるｉ型半導体膜５と、ｎ型
不純物をドープしたａ−Ｓｉからなるｎ型半導体膜６と
をプラズマＣＶＤ装置により連続して成膜し、この後、
ｎ型半導体膜６とｉ型半導体膜５とを、フォトリソグラ
フィ法によって薄膜トランジスタ２の素子形状（外形）
にパターニングする。

【００２３】次に、Ｃr ，Ｔa ，Ａl またはＡl 系合金
等からなるソース，ドレイン用金属膜をスパッタ装置に
より成膜し、この金属膜をフォトリソグラフィ法により
パターニングして各薄膜トランジスタ２のソース電極７
およびドレイン電極８と図２に示したデータ配線８ａを
形成し、この後、上記ｎ型半導体膜６のチャンネル対応
部分（ソース電極７とドレイン電極８との間の部分）を
エッチング除去して薄膜トランジスタ２を完成する。

【００２４】また、画素電極９は、上記薄膜トランジス
タ２を形成した後、ＩＴＯ等からなる透明導電膜をスパ
ッタ装置により成膜し、この透明導電膜をフォトリソグ
ラフィ法によりパターニングして形成する。

【００２５】上記薄膜トランジスタ２の形成におけるゲ
ート用金属膜およびソース，ドレイン用金属膜のパター
ニングは、この金属膜面にエッチング液を散布するシャ
ワーエッチングによって行ない、ｉ型半導体膜５および
ｎ型半導体膜６のパターニングはプラズマエッチングに
よって行なう。また、画素電極９となる透明導電膜のパ
ターニングは、その膜面にエッチング液を散布するシャ
ワーエッチングによって行なう。

【００２６】この場合、上記金属膜や透明導電膜のエッ
チング時に、散布したエッチング液が基板１の下面にも
ある程度回り込むため、使用するエッチング液によって
は、基板１の下面に形成してある金属膜１０もエッチン
グされることがあるが、基板下面に回り込むエッチング
液の量は僅かであり、したがって前記金属膜１０はその
表面を僅かにエッチングされるだけであるから、この金
属膜１０をある程度厚い膜厚（１００ｎｍ程度）に形成
しておけば、基板下面の金属膜１０がなくなってしまう
ことはない。

【００２７】ところで、上記薄膜トランジスタ２および
画素電極は、基板１を成膜装置やパターニング装置に順
次搬送しながら形成するが、この場合、基板１の下面が
直接基板搬送装置等に接触すると、基板１と基板搬送装
置等との摩擦によって発生した静電気が基板１に帯電す
るため、この静電気が基板１上のゲート電極３からゲー
ト絶縁膜４の上に成膜したソース，ドレイン用金属膜ま
たはこの金属膜をパターニングして形成したソース，ド
レイン電極７，８に放電され、［発明が解決しようとす
る課題］の項に記したように、薄膜トランジスタ２のゲ
ート絶縁膜４が絶縁破壊してしまうことがある。

【００２８】しかし、この実施例では、基板１の下面に
そのほぼ全面にわたって導電性金属膜１０を形成してお
き、この状態で基板１上に薄膜トランジスタ２および画
素電極９を形成しているため、この薄膜トランジスタ２
および画素電極９の形成工程中に基板搬送装置等との摩
擦により静電気が発生しても、この静電気が基板１に帯
電することはない。

【００２９】すなわち、基板１の下面に金属膜１０を形
成している場合でも、この金属膜１０と基板搬送装置等
との間に摩擦が生じるとその間に静電気が発生するが、
前記金属膜１０は基板搬送装置等に接触しているため、
発生した静電気は前記基板搬送装置等にアースされてし
まうから、基板１に静電気が帯電することはない。

【００３０】そして、基板に静電気が帯電した場合にお
けるゲート絶縁膜４の絶縁破壊は、薄膜トランジスタ２
の上部電極であるソース，ドレイン電極７，８の形成時
やその形成後に発生するが、上記実施例では、薄膜トラ
ンジスタ２の形成を開始する前に基板１の下面に金属膜
１０を形成して、薄膜トランジスタ２の形成初期から基
板１に静電気を帯電させないようにしているため、静電
気によるゲート絶縁膜４の絶縁破壊を防いで、ゲート電
極３とソース，ドレイン電極７，８との短絡を防止する
ことができる。

【００３１】［工程３］上記のように基板１の下面に導
電性金属膜１０を形成した状態で基板１上に薄膜トラン
ジスタ２および画素電極９を形成した後は、基板１の下
面に形成しておいた導電性金属膜１０をその全厚にわた
って陽極酸化させ、この金属膜１０を図１（ｃ）に示す
ように透明な酸化絶縁膜１０ａとして、ＴＦＴパネルの
製造を終了する。

【００３２】上記導電性金属膜１０の陽極酸化は、基板
１を電解液中に浸漬してその下面の金属膜１０を電解液
中において対向電極（白金電極）と対向させ、前記金属
膜１０を陽極とし、対向電極を陰極として、その間に電
圧を印加して行なう。

【００３３】このように電解液中において金属膜１０と
対向電極の間に電圧を印加すると、陽極である金属膜１
０が化成反応を起して酸化される。この場合、金属膜１
０は電解液に接している表面から酸化されて行くが、そ
の酸化の進行深さは金属膜１０と対向電極の間に印加す
る電圧によって決まるため、この印加電圧の値を金属膜
１０の膜厚に応じて設定しておけば、前記金属膜１０を
その全厚にわたって酸化させることができる。なお、こ
の金属膜１０の陽極酸化は、基板１上を図１（ｃ）に鎖
線で示したようにレジスト１１で覆っておいて行なう。

【００３４】すなわち、上記ＴＦＴパネルの製造方法
は、透明基板１の下面にそのほぼ全面にわたって酸化に
より透明な絶縁膜になる導電性金属膜１０を形成してお
いて、前記基板１上に薄膜トランジスタ２および画素電
極９を形成するものであり、この製造方法によれば、基
板１に静電気を帯電させることなく薄膜トランジスタ２
を形成できるため、薄膜トランジスタ２の形成工程中に
静電気によりゲート絶縁膜４が絶縁破壊するのを防い
で、ＴＦＴパネルの製造歩留を向上させることができ
る。

【００３５】また、上記導電性金属膜１０は不透明膜で
あるため、この金属膜１０をそのまま基板１の下面に残
しておいたのでは、画素電極９部分の透過光が遮られて
しまうが、前記金属膜１０を酸化により透明な絶縁膜に
なる金属で形成しておけば、この金属膜１０をその全厚
にわたって酸化させることによって透明な酸化絶縁膜１
０ａとすることができるため、上記金属膜１０をエッチ
ングして除去する必要はない。

【００３６】この場合、上記金属膜１０を酸化させて酸
化絶縁膜１０ａとした後は、前記金属膜１０による基板
１への静電気帯電防止作用は得られなくなるが、上記実
施例では、基板１上に薄膜トランジスタ２および画素電
極９を形成した後に前記金属膜１０を酸化させているた
め、薄膜トランジスタ２を完成しさらに画素電極９を形
成するまでは静電気によるゲート絶縁膜４の絶縁破壊を
防ぐことができる。

【００３７】したがって、上記実施例の製造方法によれ
ば、ＴＦＴパネルの製造中にゲート絶縁膜４に絶縁破壊
が発生するのを防いで、ＴＦＴパネルの製造歩留を向上
させることができる。

【００３８】なお、上記実施例では、薄膜トランジスタ
２の形成を開始する前に基板１の下面に導電性金属膜１
０を形成しているが、基板１に静電気が帯電した場合の
ゲート絶縁膜４の絶縁破壊は、薄膜トランジスタ２の上
部電極であるソース，ドレイン電極７，８の形成時やそ
の形成後に発生するため、前記金属膜１０は、少なくと
も前記ソース，ドレイン電極７，８の形成前に形成すれ
ばよい。

【００３９】また、上記実施例では、基板１上に薄膜ト
ランジスタ２および画素電極９を形成した後に基板下面
の金属膜１０を酸化させているが、この金属膜１０の酸
化は、薄膜トランジスタ２を完成した後であればどの時
点で行なってもよい。

【００４０】すなわち、上記金属膜１０の酸化は、例え
ば薄膜トランジスタ２を完成した後、画素電極９を形成
する前に行なってもよく、その場合でも、少なくとも薄
膜トランジスタ２を完成するまでは静電気によるゲート
絶縁膜４の絶縁破壊を防ぐことができるから、薄膜トラ
ンジスタの製造工程中にもゲート絶縁膜に絶縁破壊が発
生している従来の製造方法に比べて、ＴＦＴパネルの製
造歩留を飛躍的に向上させることができる。

【００４１】さらに、上記金属膜１０の酸化は、ＴＦＴ
パネルと対向パネル（透明基板上に対向電極を形成した
もの）とを液晶封入領域を囲む枠状のシール材を介して
接着して液晶セルを組立て、この液晶セルに液晶を封入
して液晶表示素子を完成した後に行なってもよく、この
ようにすれば、液晶表示素子を完成するまで静電気によ
るゲート絶縁膜４の絶縁破壊を防ぐことができる。

【００４２】なお、上記実施例は、逆スタガー型の薄膜
トランジスタ２を配列形成したＴＦＴパネルを製造する
例であるが、本発明は、スタガー型、コプラナー型、あ
るいは逆コプラナー型の薄膜トランジスタを形成してい
るＴＦＴパネルの製造にも適用できることはもちろんで
ある。

【００４３】

【発明の効果】本発明のＴＦＴパネルの製造方法は、透
明基板の上に薄膜トランジスタと電極とを配列形成した
薄膜トランジスタパネルの製造方法において、前記基板
上に形成する薄膜トランジスタのゲート電極と，ソース
と，ドレイン電極とのうち少なくともゲート絶縁膜の上
に形成する上部電極の形成前に、前記基板の下面にその
ほぼ前面にわたって、酸化により透明な絶縁膜になる導
電性金属膜を形成しておき、前記薄膜トランジスタの完
成後に、前記導電性金属膜の全厚を酸化させて透明絶縁
膜を形成するものであるため、少なくとも薄膜トランジ
スタを完成するまでは静電によるゲート絶縁膜の絶縁破
壊を防いで、ＴＦＴの製造歩留を向上させることができ
るし、また、薄膜トランジスタの完成後に前記導電性金
属膜を酸化させれば、この金属膜が透明な酸化絶縁膜と
なるため、前記金属膜をエッチングして除去する必要は
ない。

【図面の簡単な説明】

【図１】本発明の一実施例によるＴＦＴパネルの製造方
法を示す各工程の断面図。

【図２】ＴＦＴパネルの一例を示す一部分の平面図。

【図３】図２の III−III 線に沿う拡大断面図。

【符号の説明】

１…基板、２…薄膜トランジスタ、３…ゲート電極、４
…ゲート絶縁膜、５…ｉ型半導体膜、６…ｎ型半導体
膜、７…ソース電極、８…ドレイン電極、９…画素電
極、１０…導電性金属膜、１０ａ…酸化絶縁膜、１１…
レジスト。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】透明基板の上に薄膜トランジスタと電極と
   を配列形成した薄膜トランジスタパネルの製造方法にお
   いて、前記基板上に形成する薄膜トランジスタのゲート
   電極と，ソースと，ドレイン電極とのうち少なくともゲ
   ート絶縁膜の上に形成する上部電極の形成前に、前記基
   板の下面にそのほぼ前面にわたって、酸化により透明な
   絶縁膜になる導電性金属膜を形成しておき、前記薄膜ト
   ランジスタの完成後に、前記導電性金属膜の全厚を酸化
   させて透明絶縁膜を形成することを特徴とする薄膜トラ
   ンジスタパネルの製造方法。