JPH01253715A - 博膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、液晶ディスプレイ用アクティブマトリックス
に用いられるアモルファスシリコン３膜トランジスタの
製造方法に関するものである。

〈従来の技術〉 近年液晶ディスプレイ特に液晶テレビ等には、各画素毎
にスイッチングトランジスタを有するアクティブマトリ
ックス方式が用いられている。このアクティブマトリッ
クスを構成するスイッチングトランジスタは、透過型液
晶ディスプレイへの適合性及び大型ディスプレイへの可
能性等の理由により、半導体としてアモルファスシリコ
ンを使用した１膜トランジスタ（ＴＰＴ）が−船釣に使
用されている。第４図は一般的な逆スタガーゲート型ア
モルファスシリコン薄膜トランジスタの構造を示したも
のである。第４図に示す様にガラス、石英等の透明基材
■上にゲート電極■及び画素電極■を形成し、ゲート絶
縁膜■アモルファスシリコン膜■を形成し、オーミック
コンタクト層なるｎ゛ア７モルフアスシリコン膜■して
、ソース電極■及びドレイン電極■を構成する構造とな
っている。また、画素電極■は、ゲート絶縁膜■に設け
られたスルーホール［相］によりドレイン電極■と接続
される。また、チャネルにはチャネル保護膜■が形成さ
れる。

従来この様な薄膜トランジスタを製造する場合第２図に
示す様な工程がとられる。即ち、第３図（ａ）に示す様
に石英又はガラス等の透明基材■上にＣｒ、　Ｔｉ等か
らなるゲート電極■及び画素電極■を形成する。次に第
３図ら）の様にプラズマＣＶＤ装置を用いて、窒化シリ
コン、酸化シリコン等からなるゲート絶縁膜■、アモル
ファスシリコン膜■、チャネル保護膜（窒化シリコン、
酸化シリコン等）■の順に積層する。第３図（Ｃ）はゲ
ート絶縁膜■を残して、トランジスタを構成するアイラ
ンドの形状にアモルファスシリコン膜■及びチャネル保
護膜■をエツチングにより加工する工程をしめすもので
ある。次に第３図（ロ）の様に、ゲート絶縁膜■及びチ
ャネル保護膜■のエツチングを行ない、ＩＴＯ電極■上
のスルーホール［相］を形成すると同時にアモルファス
シリコン膜■の一部表面を露出させ電極部とする。さら
に第３図（ｅ）の様にプラズマＣＶＤ装置によりｎ“ア
モルファスシリコン■を成膜した後エツチングを行ない
、アモルファスシリコン■上の表面露出上のみ残す、Ｊ
ｌ後に第３図（ｆ）の様に、Ａ１等の金属材料を用いて
ソース電極■及びドレイン電極■を形成してアモルファ
スシリコン薄膜トランジスタを完成する。

〈発明が解決しようとする課題〉 この様な製造方法に於いては、第３図（ｆ）の工程即ち
、スルーホール［相］に於いて画素電極■とドレイン電
極■を接続する工程に於いて重大な問題を生ずる。つま
り、スルーホール［相］は、第２図（ｄ）の工程で形成
されるが、この時、アモルファスシリコン膜■を残し、
ゲート絶縁膜■のみを除去する選択エツチングが必要で
ある為、この工程には、反応性イオンエツチング（ＲＩ
Ｅ）が一般に用いられる。この際、スルーホール［相］
が形成され、露出した画素電極表面はＲＩＥプロセスに
生じ易い、エツチング残渣の付着、或いは、エッンチグ
時のプラズマダメージによる表面の変質等が生ずる。こ
の為、接続のための画素電極■の表面の電気抵抗値は初
期の値に比較し、非常に高くなるので第２図（ｆ）の工
程に示す様に直接ドレイン電極■をその上に形成した場
合この間の抵抗が高くなる為、完成した薄膜トランジス
タのオン電流の減少が生じ、動作不良の原因となる。し
かも、この抵抗値は、各画素電極毎に異なるので、各薄
膜トランジスタの特性バラツキの原因となり、液晶ディ
スプレイとして使用した場合、画面のムラが生じ表示画
質の劣化を生ずる０以上の様な問題点の為、従来法によ
る液晶ディスプレイ４１７ｉ膜トランジスタアレイの製
造法では、良好な特性を有する薄膜トランジスタを均一
に再現性良く得る事は困難であった。

〈課題を解決する手段〉 本発明は、以上の様な従来法の欠点に鑑み、画素電極上
のスルーホール相当部にあらかじめ画素電極材料に対し
エツチング選択性を有する金属又は金属酸化物からなる
保護膜を設けた後スルーホール形成を行ない、次に保護
膜のみをウェットエツチングにて除去した後所定のドレ
イン電極の形成を行なう事を特徴とするもの、及びスル
ーホール形成を行なった後、露出した画素電極を水素プ
ラズマ処理を行なった後、希酸によリライトエッチング
を行ない表面ダメージ層及び表面付着膜を除去した後所
定のドレイン電極を形成を行なう事を特徴とする薄膜ト
ランジスタアレイの製造方法に関するものであり、本発
明のよれば、従来法の欠点を悉く解決するものである。

〈発明の詳述・作用〉 本発明による工程を第１図、第２図を用いて詳細に説明
する。

第１図（ａ）は、石英、ガラス等の透明基材■上にＣｒ
、　Ｔｉ等の金属によるゲート電極パターン■及びＩＴ
Ｏ等の透明導電膜からなる画素電極■を形成し、さらに
画素電極■上のスルーホールコンタクト部に金属又は、
金属酸化物からなる画素電極保護膜■を形成する。画素
電極保護膜■がゲート電極と同じ材料を使用する場合は
、ゲート電極パターン■と同時に形成可能である。画素
電極保護膜■の材料特性として、画素電極■の材料との
エツチング選択性、即ち画素電極■に損傷を与える事な
く画素電極保護膜■のみをウェットエツチングにより除
去可能な材料を選定しなければならない、具体例を示せ
ば、画素電極材料として一般に用いられているＩＴＯ膜
に対して、金属では、Ｃｒが最適であるが、この限りで
はない。一方、金属酸化物として、ＩＴＯの適用も可能
である。即ち、画素電極■に用いるＩＴＯ膜は、十分に
高温焼成（望ましくは、２５０°Ｃ以上、３０分以上）
して結晶化されたものを用い、画素電極保護膜■に用い
るＩＴＯ膜は、低温（１８０°Ｃ以下）で成膜されたア
モルファス状態のＩＴＯ膜を用いる事で前記エツチング
選択性が得られるからである。画素電極保護膜■の形成
方法としては、スパッタリング、真空蒸着等の物理１着
法が用いられる。また、この時の膜厚としては、後の除
去工程との兼ね合いからなるべく薄い方が望ましく、ピ
ンホール発生が生じない程度の厚み８００人〜１０００
人の間が望ましいがこの限りではない。

次に第１図［有］）に示す様にプラズマＣＶＤ装置によ
り下から順にゲート絶縁膜■、アモルファスシリコン膜
■、チャネル保護膜■を形成し、第１図（Ｃ）に示す様
にＲＩＥを用いてアモルファスシリコン膜■及びチャネ
ル保護膜■を薄膜トランジスタを構成するのに必要な部
分を除き時除去する。さらに、第１図（Ｃ）の様にＲＩ
Ｅを用いてゲート絶縁膜■及びチャネル保護膜■のエツ
チングを行ない、スルーホール■を形成すると同時にア
モルファスシリコン膜■の一部表面を露出させる。次に
、第２図（ｄ）に示す様にスルーホール［相］により露
出した画素電極保護膜■をウェットエツチングにより除
去する。

この時使用するエツチング溶液は、画素電極保護膜■の
み溶解し、画素電極■を残す組み合せでなければならな
い。この組み合せの具体例を第１表に示すが、この限り
ではない。

第１表　望ましいエツチング液の組み合せ従って、エツ
チングにより、画素電極保護膜■は除去されるので、Ｒ
ＩＨによるスルーホール形成時に生ずるエツチング残渣
及び汚れも同時に除去される。さらに画素電極保護膜■
は、ＲＩＥダメージ防止膜としても機能する為、第１図
（ｅ）で示されたスルーホール［相］底部に露出した画
素電極■の表面は何ら変質を生じない、従って、画素電
極■の表面抵抗値は初期の低抵抗値を保ち、第２図（ｆ
）で示す工程に於いて、スルーホール［相］を介し、ト
ランジスタのドレイン電極■と画素電極■を接合させ薄
膜トランジスタを完成させるが、この時得られたトラン
ジスタは、ドレイン電極■と画素電極■の界面での電気
抵抗値が大巾に減少しているため、トランジスタのオン
電流の増加が得られ、特性の改善が達成される。

また、別法について、第２図を用いて詳述する。

第２図（ａ）〜（ｅ）は、第３回に示した従来法と同様
の工程を行なう。次に第２図（ｆ）に示す様に水素プラ
ズマ処理を行ない、基板表面を水素プラズマに晒す。

ＩＴＯ等の金属酸化物から形成されている画素電極■は
、スルーホール［相］により露出した部分の表面が水素
プラズマにより還元される。この時、還元反応は、表面
から次第に内部へ進行するため、還元層の厚みが表面か
ら２００Å以下の厚みになる様に水素プラズマ処理条件
を設定する事が望ましい。

水素プラズマ処理条件は、処理を行なう装置により異な
るが、−例を示せば、アノードカップル方式平行平板型
プラズマ処理装置に於いて、水素分圧０．５〜１．０Ｔ
ｏｒｒ　、高周波電力密度０．０６Ｗ／ｃ＋ｆｌ、処理
時間１０分の条件で行なう。基板温度は高くなるに従い
、還元反応が飛躍的に進行する為、室温〜１００°Ｃ以
下に保持する方が制御性の点から望ましい。水素プラズ
マ処理により、画素電極■の表面部分は、還元され、メ
タルリッチな酸化物となるが、この部分は、化学的に不
安定となり希塩酸等の希酸により容易に除去される。従
って、プラズマ処理を行なった後基板を塩化水素、硝酸
、酢酸等の酸の希釈水溶液に浸種する事により、画素電
極■の表面層のみ除去されるのでＲＩＥ″によるスルー
ホール［相］形成時に生ずるエツチング残渣及び表面の
汚染物質と同時に、画素電極０表面に生じたダメージ層
も除去され、非常に清浄な表面が得られる。次に第２図
（（至）に示す様にスルーホール［相］を介してトラン
ジスタのドレイン電極■と画素電極■を接合させ薄膜ト
ランジスタを完成させる事により旧法と同様に良好な特
性を有する薄膜トランジスタが得られる。

〈発明の効果〉 以上の様に、従来法により画素電極上にゲート絶縁膜と
して透明なる無機絶縁膜が形成され薄膜トランジスタの
ドレイン電極との導通を画素電極上に設けられたスルー
ホールを介して行なう液晶ディスプレイ用逆スタガーゲ
ート型アモルファスシリコン薄膜トランジスタを製造す
る際に、製造工程上不可欠なＲＩＥによるスルーホール
形成時に、スルーホールにより露出した画素電極表面に
エツチング残渣の付着、及び画素電極表面へのＲＩＥダ
メージにより電極表面抵抗の増加を生じ、次工程に於い
てトランジスタのドレイン電極をスルーホールを介して
該画素電極に接合した場合、この抵抗値増加のため、良
好なトランジスタ特性が得られず、さらにアレイ中の各
トランジスタ特性のバラツキが生じ、再現性に乏しく歩
留りの低下が不可避であった０本発明によれば、スルー
ホール形成前に画素電極上に画素電極保護層を形成し、
所定のスルーホール加工を行なった後に、この画素電極
保護層を除去する事、又はスルーホール形成後水素プラ
ズマ処理を行ない、画素電極表面のみを還元し、この部
分を希酸等でエツチング除去する事により、画素電極表
面に生じた欠陥層の除去が可能となり、次工程に於ける
トランジスタのドレイン電極と該画素電極の接合を改善
、即ち界面抵抗の低減が成される為、良好なトランジス
タ特性及びアレイの各トランジスタ特性の均一化が得ら
れ製品歩留りの向上及びそれに伴うコストダウンを可能
とするものである。

以下に本発明による実施例を示す。

〈実施例１〉 低膨張ガラス（コーニング社製７０５９　）上にＩＴＯ
画素電極を形成した基板に対し、真空蒸着によりクロム
膜（膜厚１０００Ａ）を成膜した後ウェットエツチング
によりゲート電極と画素保護層を同時に形成した。次に
プラズマＣＶＤ法により窒化シリコン膜（３０００人）
、アモルファスシリコンＷｊｃ（３０００人）、チャネ
ル保護膜（２０００人）を連続に形成した。

次にレジストマスクを用いてトランジスタ部のアイラン
ドを残してＲＩＥによりチャネル保護膜及びアモルファ
スシリコン膜を除去した。その後同様にレジストマスク
を用いてＲＩＨによりトランジスタ電極部のチャネル保
護膜を除去すると同時に１７０画素電極上にスルーホー
ルを形成して、画素保護膜を露出させた。次にプラズマ
ＣＶＤ法によりｎ１アモルファスシリコン膜（５００人
）を全面に形成し、レジストマスクにらよりトランジス
タ電極部上を除き除去を行なった。次に画素保護層のみ
を硝酸セリウムアンモニウム＋過塩素酸水溶液によりエ
ツチング除去し、充分に水洗、乾燥した後、アルミ膜（
５０００人）を真空蒸着して、レジストマスクを用いて
ウェットエツチングにより所定のソース、ドレイン電極
に加工をしてアモルファスシリコン薄膜トランジスタを
完成した。尚、この時試作した薄膜トランジスタは、チ
ャネル長１２μ、チャネル中１５０　μであった。

〈実施例２〉 石英ガラス上にクロムのゲート電極及びＩＴＯの画素電
極を形成した基板を作成し、次にプラズマＣＶＤ装置を
用いて窒化シリコン［（３０００人）、アモルファスシ
リコン膜（２５００人）、チャネル保護膜（２０００人
）を成膜した。次にレジストマスクを用いてトランジス
タ部のアイランドを残してＲｒＥによりチャネル保護膜
及びアモルファスシリコン膜を除去した。その後同様に
レジストマスクを用いてＲＩＥによりトランジスタ電極
部のチャネル保護膜を除去すると同時に１７０画素電極
上にスルーホールを形成して画素電極を露出させた０次
にプラズマＣｖＤ法によりｎ３アモルファスシリコン膜
（５００人）を全面に形成した後、再びレジストマスク
によりトランジスタ電極上部を除き除去した。

次にこの基板をプラズマＣＶＤ装置を用いて水素プラズ
マ処理を行なった。この時の処理条件は、水素圧力０．
８Ｔｏｒｒ　、水素流！１２００ｓｅｃＭ　、高周波電
力密度０．０６３Ｗ／ｃｉ、処理時間１０分であり、基
板温度は約６０°Ｃであった。処理を行なった基板を５
％塩酸水溶液に浸種して、画素電極露出部をエツチング
した後水洗、乾燥し、アルミ膜（３０００人）をスパッ
タリング装置により形成し、レジストマスクを用いてウ
ェットエツチングにより所定のソース、ドレイン電極に
加工してアモルファスシリコン薄膜トランジスタを完成
した。尚、この時試作したＦｌ［ＩＩ！）ランジスタは
、チャネル長１０μ、チャネル中１２０　μであった。

【図面の簡単な説明】

第１図、第２図は、本発明のアモルファスシリコン薄膜
トランジスタの製造方法の実施例を工程順に示す説明図
であり、第３図は従来法によるアモルファスシリコン薄
膜トランジスタの製造方法の一例を工程順に示す説明図
であり、第４図はアモルファスシリコン薄膜トランジス
タの一例を示す断面図である。 １、　透明基材 ２　ゲート電極 ３、　画素電極 ４、　ゲート絶縁膜 ５、　アモルファスシリコン膜 ６、　ｎ０アモルファスシリコン膜 ７、　ドレイン電極 ８、　ソース電極 ９、　チャネル保護膜 １０、　　スルーホール １１、　　画素電極保護膜 特　　許　　出　　願　　人 凸版印刷株式会社 代表者　鈴木和夫 第１図 第２図 第３図

Claims (2)

【特許請求の範囲】
1. （１）ＩＴＯ等の透明電極からなる画素電極上にゲート
   絶縁膜として透明なる無機絶縁膜が形成され、薄膜トラ
   ンジスタのドレイン電極と画素電極との導通を、画素電
   極上に設けられた前記無機絶縁膜のスルーホールを介し
   て行なう液晶ディスプレイ用逆スタガーゲート型アモル
   ファスシリコン薄膜トランジスタアレイを製造する方法
   であって、（ｉ）画素電極上のスルーホール相当部に、
   画素電極材料と比較してエッチング容易なる金属又は、
   金属酸化物からなる保護膜を設けた後スルーホールをド
   ライエッチングで形成する工程、 （ｉｉ）画素電極の保護膜をウェットエッチングにより
   除去した後所定のドレイン電極の形成を行なう工程、 以上少なくとも２つの（ｉ）（ｉｉ）工程を具備する事
   を特徴とする薄膜トランジスタアレイの製造方法。
2. （２）ＩＴＯ等の透明電極からなる画素電極上に絶縁膜
   として透明なる無機絶縁膜が形成され、薄膜トランジス
   タのドレイン電極と画素電極との導通を画素電極上に設
   けられた前記無機絶縁膜のスルーホールを介して行なう
   液晶ディスプレイ用逆スタガーゲート型アモルファスシ
   リコン薄膜トランジスタアレイを製造する方法であって
   、ドライエッチングによりスルーホールを形成した後、
   露出した画素電極表面を水素プラズマ処理を行なった後
   、希酸によリライトエッチングを行ない、次に所定のド
   レイン電極の形成を行なう事を特徴とする薄膜トランジ
   スタアレイの製造方法。