KR100956939B1 - 액정표시패널 및 그 제조방법 - Google Patents

액정표시패널 및 그 제조방법 Download PDF

Info

Publication number
KR100956939B1
KR100956939B1 KR1020030039641A KR20030039641A KR100956939B1 KR 100956939 B1 KR100956939 B1 KR 100956939B1 KR 1020030039641 A KR1020030039641 A KR 1020030039641A KR 20030039641 A KR20030039641 A KR 20030039641A KR 100956939 B1 KR100956939 B1 KR 100956939B1
Authority
KR
South Korea
Prior art keywords
metal pattern
region
gate
hydrophilic
insulating film
Prior art date
Application number
KR1020030039641A
Other languages
English (en)
Other versions
KR20040109989A (ko
Inventor
채기성
김진욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030039641A priority Critical patent/KR100956939B1/ko
Priority to US10/868,793 priority patent/US7652745B2/en
Publication of KR20040109989A publication Critical patent/KR20040109989A/ko
Application granted granted Critical
Publication of KR100956939B1 publication Critical patent/KR100956939B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

본 발명은 금속패턴을 노출시키는 절연막을 포토리쏘그래피공정없이 형성할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시패널은 특정용액에 대한 반응성질이 다른 제1 및 제2 표면처리영역을 갖는 금속패턴과, 상기 금속패턴의 제1 표면처리영역을 노출시키도록 상기 제2 표면처리영역과 성질이 동일한 물질로 상기 제2 표면처리영역의 금속패턴 상에 형성되는 절연막을 구비하는 것을 특징으로 한다.

Description

액정표시패널 및 그 제조방법{Liquid Crystal Display Panel And Fabricating Method Thereof}
도 1은 종래의 액정표시패널을 나타내는 사시도이다.
도 2는 종래 금속패턴을 노출시키는 절연막을 나타내는 사시도이다.
도 3은 본 발명에 따른 액정표시패널을 나타내는 평면도이다.
도 4는 도 3에서 선"Ⅳ1-Ⅳ1'", "Ⅳ2-Ⅳ2'", "Ⅳ3-Ⅳ3'"를 따라 절취한 액정표시패널을 나타내는 단면도이다.
도 5a 내지 도 5c는 본 발명에 따른 금속패턴을 노출시키는 절연막을 형성하기 위한 제조공정을 나타내는 사시도이다.
도 6a 내지 도 6d는 본 발명에 따른 금속패턴을 노출시키는 절연막을 형성하기 위한 다른 제조공정을 나타내는 단면도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
1,21,51,71 : 기판 2 : 블랙매트릭스
4 : 컬러필터 6 : 공통전극
8 :액정 10 : 상부 어레이 기판
12,102 : 게이트라인 14,122 : 화소전극
16,140 : 박막트랜지스터 18,104 : 데이터라인
20 : 하부 어레이 기판 30,80,56 : 절연막
32,52,72 : 금속패턴 54 : UV조사부
74 : 패턴몰드물 76 : 돌출부
106 : 게이트전극 108 : 소스전극
110 : 드레인전극 112 : 게이트절연막
114 : 활성층 116 : 오믹접촉층
118 : 보호막 124 : 스토리전극
126 : 접촉홀 128 : 데이터하부전극
130 : 데이터상부전극 132 : 게이트하부전극
136 : 게이트상부전극
본 발명은 액정표시패널에 관한 것으로, 특히 금속패턴을 노출시키는 절연막을 포토리쏘그래피공정없이 형성할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
통상, 액정표시소자(Liquid Crystal Display; LCD)는 전계를 이용하여 액정 의 광투과율을 조절함으로써 화상이 표시된다. 이를 위하여, 액정표시소자는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 이 액정표시패널을 구동하기 위한 구동회로를 구비하게 된다. 액정표시패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극, 즉 공통전극이 마련되게 된다. 통상, 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성된다. 화소전극들 각각은 스위칭소자로 사용되는 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)에 접속된다. 화소전극은 TFT를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀이 구동된다.
도 1을 참조하면, 종래의 액정표시패널은 액정(8)을 사이에 두고 합착된 상부 어레이 기판(10)과 하부 어레이 기판(20)을 구비한다.
액정(8)은 자신에게 인가된 전계에 응답하여 회전됨으로써 하부 어레이 기판(20)을 경유하여 입사되는 빛의 투과량을 조절하게 된다.
상부 어레이 기판(10)은 상부기판(1)의 배면 상에 형성되는 컬러필터(4) 및 공통전극(6)을 구비한다. 컬러필터(4)는 적(R), 녹(G) 및 청(B) 색의 컬러필터층이 스트라이프(Stripe) 형태로 배치되어 특정 파장대역의 빛을 투과시킴으로써 컬러표시를 가능하게 한다. 인접한 색의 컬러필터(4)들 사이에는 블랙 매트릭스(2)가 형성되어 인접한 셀로부터 입사되는 빛을 흡수함으로써 콘트라스트의 저하를 방지하게 된다.
하부 어레이 기판(20)은 하부기판(21)의 전면에 게이트절연막을 사이에 두고 절연되는 데이터라인(18)과 게이트라인(12)이 상호 교차되도록 형성되며, 그 교차 부에 TFT(16)가 형성된다. TFT(16)는 게이트라인(12)에 접속된 게이트전극, 데이터라인(18)에 접속된 소스전극, 활성층 및 오믹접촉층을 포함하는 채널부를 사이에 두고 소스전극과 마주보는 드레인전극으로 이루어진다. 이 TFT(16)는 보호막을 관통하는 접촉홀을 통해 화소전극(14)과 접속된다. 이러한 TFT(16)는 게이트라인(12)으로부터의 게이트신호에 응답하여 데이터라인(18)으로부터의 데이터신호를 선택적으로 화소전극(14)에 공급한다.
화소전극(14)은 데이터라인(18)과 게이트라인(12)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 이 화소전극(14)은 드레인전극을 경유하여 공급되는 데이터신호에 의해 공통전극(6)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(21)과 상부기판(1) 사이에 위치하는 액정(8)은 유전율이방성에 의해 회전하게 된다. 이에 따라, 광원으로부터 화소전극(14)을 경유하여 공급되는 광이 상부기판(1) 쪽으로 투과된다.
종래 액정표시패널에 형성되는 게이트절연막 및 보호막 중 적어도 어느 하나를 포함하는 절연막(30)은 경우에 따라서 도 2에 도시된 바와 같이 그 하부에 위치하는 금속패턴(32)을 노출시키게 된다. 예를 들어, 보호막은 박막트랜지스터의 드레인전극과 화소전극을 접속시키기 위해 드레인전극을 노출시키게 된다.
이러한 금속패턴(32)을 노출시키기 위해서는 절연막(30)이 형성된 기판(21) 상에 포토레지스트를 도포한 후 마스크를 이용한 노광 및 현상공정을 포함하는 포토리쏘그래피공정에 의해 포토레지스트패턴이 형성된다. 이 포토레지스트패턴을 마스크로 절연막(30)이 식각됨으로써 금속패턴(32)이 노출되게 된다.
이와 같이 절연막(30) 하부에 위치하는 금속패턴(32)을 노출시키기 위해서는 마스크를 이용한 포토리쏘그래피공정이 필요하므로 공정이 복잡해져 생산단가가 높아지는 문제점이 있다.
따라서, 본 발명의 목적은 금속패턴을 노출시키는 절연막을 포토리쏘그래피공정없이 형성할 수 있는 액정표시패널 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 게이트라인과 게이트절연막을 사이에 두고 절연되게 교차하는 데이터라인과, 상기 게이트라인 및 데이터라인의 교차부에 위치하는 박막트랜지스터와, 상기 박막트랜지스터를 보호하기 위한 보호막 상에 형성되어 상기 박막트랜지스터와 접속되는 화소전극과, 상기 화소전극의 전압변동을 방지하기 위한 스토리지캐패시터와, 상기 게이트라인에 게이트신호를 공급하는 게이트패드와, 상기 데이터라인에 데이터신호를 공급하는데이터패드를 포함하고, 용액에 대한 반응성질이 다른 소수 영역 및 친수 영역을 갖는 금속패턴과, 상기 금속패턴의 소수 영역을 노출시키도록 상기 친수 영역과 성질이 동일한 물질로 상기 친수 영역의 금속패턴 상에 형성되는 절연막을 구비하며,
상기 금속패턴은,
상기 박막트랜지스터의 드레인전극, 상기 스토리지캐패시터의 스토리지전극, 상기 데이터패드의 데이터하부전극 및 상기 게이트패드의 게이트하부전극 중 어느 하나를 포함하고, 이들의 노출된 소수 영역에는 각각 화소 전극, 데이터상부전극 및 게이트상부전극이 접촉하는 것을 특징으로 한다.
여기서, 상기 절연막은 친수물질로 형성되고, 상기 절연막은 폴리 비닐 알코올, 폴리 비닐 페놀, 노볼락 수지를 포함하는 고분자 유기물질; 용매에 분산되는 무기절연물질; 유기ㆍ무기 혼합형 절연물질 중 어느 하나를 포함한다.
또한, 상기 절연막은, 상기 게이트트절연막 및 보호막 중 어느 하나를 포함한다.
또한, 본 발명의 다른 실시예에 의한 액정표시패널의 제조방법은,
금속층이 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 친수성을 띠는 금속패턴을 형성하는 단계와, 상기 친수성을 띠는 금속패턴에 UV를 조사하여 소수 영역을 형성하는 단계와, 상기 소수 영역의 금속패턴이 노출되도록 친수 영역과 성질이 동일한 물질로 상기 친수 영역의 금속패턴 상에 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 또 다른 실시예에 의한 액정표시패널의 제조방법은, 금속층이 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 친수성을 띠는 금속패턴을 형성하는 단계와, 상기 친수 영역에 패턴몰드물을 가압하여 소수 영역을 형성하는 단계와, 상기 소수 영역의 금속패턴이 노출되도록 친수 영역과 성질이 동일한 물질로 상기 친수 영역의 금속패턴 상에 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 절연막은 친수물질로 형성되고, 상기 절연막은 폴리 비닐 알코올, 폴리 비닐 페놀, 노볼락 수지를 포함하는 고분자 유기물질; 용매에 분산되는 무기절연물질; 유기ㆍ무기 혼합형 절연물질 중 어느 하나를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 도 3 내지 도 6d를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 3은 본 발명에 따른 액정표시패널의 하부 어레이 기판을 나타내는 평면도이며, 도 4는 도 3에서 선 "Ⅳ1-Ⅳ1'", "Ⅳ2-Ⅳ2'", "Ⅳ3-Ⅳ3'"를 따라 절취한 액정표시패널의 하부 어레이 기판을 나타내는 단면도이다.
도 3 및 도 4를 참조하면, 본 발명에 따른 액정표시패널의 하부 어레이 기판은 하부 기판(101) 위에 게이트 절연막(112)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(140)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(122)을 구비한다. 또 한, 박막 트랜지스터 어레이 기판은 화소 전극(122)과 게이트 라인(102)의 중첩부에 형성된 스토리지 캐패시터(142)와, 게이트 라인(102)과 접속된 게이트 패드(144)와, 데이터 라인(104)과 접속된 데이터 패드(146)를 추가로 구비한다.
게이트 신호를 공급하는 게이트 라인(102)과 데이터 신호를 공급하는 데이터 라인(104)은 교차 구조로 형성되어 화소 영역을 정의한다.
박막 트랜지스터(140)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(140)는 게이트 라인(102)에 접속된 게이트 전극(106)과, 데이터 라인(104)에 접속된 소스 전극(108)과, 화소 전극(122)에 접속된 드레인 전극(110)을 구비한다. 또한, 박막 트랜지스터(140)는 게이트 전극(106)과 게이트 절연막(112)을 사이에 두고 중첩되면서 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 활성층(114)을 더 구비한다. 활성층(114) 위에는 소스 전극(108), 드레인 전극(110)과 오믹 접촉을 위한 오믹 접촉층(116)이 더 형성된다.
화소 전극(122)은 보호막(118)을 관통하는 제1 접촉홀(126a)을 통해 박막 트랜지스터(140)의 드레인 전극(110)과 접속되어 화소 영역에 형성된다.
이에 따라, 박막 트랜지스터(140)를 통해 화소 신호가 공급된 화소 전극(122)과 기준 전압이 공급된 공통 전극(도시하지 않음) 사이에는 전계가 형성된다. 이러한 전계에 의해 하부 어레이 기판과 상부 어레이 기판 사이에서 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하 게 된다.
스토리지 캐패시터(142)는 게이트 라인(102)과, 그 게이트 라인(102)과 게이트 절연막(112)을 사이에 두고 중첩되는 스토리지 전극(124)과, 그 스토리지 전극(124)과 보호막(118)에 형성된 제2 접촉홀(126b)을 통해 접속된 화소 전극(122)으로 구성된다. 이러한 스토리지 캐패시터(142)는 화소 전극(122)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트패드(144)는 게이트 드라이버(도시하지 않음)와 접속되어 게이트라인(102)에 게이트신호를 공급한다. 게이트 패드(144)는 게이트 라인(102)으로부터 연장되는 게이트 하부 전극(132)과, 게이트 절연막(112) 및 보호막(118)을 관통하는 제3 접촉홀(126c)을 통해 게이트 하부 전극(132)과 접속된 게이트 상부 전극(136)으로 구성된다.
데이터패드(146)는 데이터 드라이버(미도시)와 접속되어 데이터라인(104)에 데이터신호를 공급한다. 데이터 패드(146)는 데이터 라인(104)으로부터 연장되는 데이터 하부 전극(128)과, 보호막(118)을 관통하는 제4 접촉홀(126d)을 통해 데이터 하부 전극(128)과 접속된 데이터 상부 전극(130)으로 구성된다.
한편, 제1 내지 제4 접촉홀(126a,126b,126c,126d)에 의해 노출되는 드레인전극(110), 스토리지 전극(124), 게이트 하부전극(132) 및 데이터하부전극(128) 중 적어도 어느 하나를 포함하는 금속패턴은 소수영역(150b)과 친수영역(150a)으로 나뉘게 된다. 금속패턴의 소수영역(150b)에는 게이트절연막(112) 및 보호막(118) 중 적어도 어느 하나를 포함하는 절연막이 형성되지 않는 반면에 금속패턴의 친수영역(150a)에는 절연막이 형성된다. 즉, 절연막은 소수영역과 반응하지 않는 친수성물질로 디핑(dipping)방법, 스핀코팅(spin-coating)방법 또는 프린팅(printing)방법으로 형성된다. 예를 들어, 절연막은 폴리비닐알코올(Polyvinylalcohol), 폴리비닐페놀(Polyvinylphenol), 노볼락 수지(Novolak resin) 등을 포함하는 고분자 절연물질; 알코올계열, 물과 같은 용매에 분산되는 무기절연물질; 유기ㆍ무기 혼합물질; 나노입자형태로 분사된 금속 분산 용액 등이 이용된다. 이러한 절연막은 포토리쏘그래피공정과 식각공정없이 절연물질이 증착되며 선택적으로 친수영역의 금속패턴을 덮도록 형성된다.
이와 같이, 본 발명에 따른 액정표시패널은 금속패턴을 친수영역과 소수영역으로 구분하여 게이트절연막 및 보호막 중 적어도 어느 하나의 절연막이 친수영역 또는 소수영역에 선택적으로 형성됨으로써 공정이 단순화되어 생산성이 향상된다.
도 5a 내지 도 5c는 본 발명에 따른 금속패턴을 노출시키는 절연막을 형성하기 위한 제조방법을 나타내는 단면도이다.
먼저, 하부기판(51) 상에 금속층이 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝됨으로써 도 5a에 도시된 바와 같이 금속패턴(52)이 형성된다. 금속패턴(52)은 예를 들어, 게이트하부전극, 드레인전극, 스토리지전극 및 데이터하부전극 중 적어도 어느 하나를 포함한다. 이 때, 금속패턴은 친수성을 띠게 된다.
금속패턴(52)이 형성된 하부기판(51) 상에는 도 5b에 도시된 바와 같이 UV 조사부(54)가 정렬된다. 이 UV 조사부(54)는 금속패턴(52) 중 소정영역에 UV를 조 사하게 된다. 이 때, 금속패턴(52)이 형성된 기판(51)이 일측방향으로 이동하면서 정지된 UV조사부(54)를 통해 금속패턴(52)에 UV가 조사되거나, UV조사부(54)가 일측방향으로 이동하면서 정지된 금속패턴(52)이 형성된 기판(51)에 UV를 조사한다.
UV가 조사된 금속패턴(52)의 소정영역은 그 표면의 말단기의 -OH기가 떨어져 나가거나 치환되어 소수영역(50b)으로 바뀌게 된다. 이에 따라, 금속패턴(52)은 소수영역(50b)과 친수영역(50a)으로 나뉘게 된다. 즉, 금속패턴(52)의 소수영역(50b)은 UV가 조사된 영역이며, 금속패턴(52)의 친수영역(50a)은 UV가 조사되지 않은 영역이다.
소수영역(50b)과 친수영역(50a)으로 나뉜 금속패턴(52) 상에 용액 상태의 절연물질이 디핑방법, 스핀코팅방법 또는 프린팅방법으로 도포됨으로써 도 5c에 도시된 바와 같이 게이트절연막 및 보호막 중 적어도 어느 하나를 포함하는 절연막(56)이 형성된다. 이 절연막(56)은 소수영역(50b)을 제외한 친수영역(5oa)의 금속패턴(52)을 덮도록 즉, 소수영역(50b)을 노출시키는 홀(58)을 갖도록 형성된다.
도 6a 내지 도 6d는 본 발명에 따른 절연막을 형성하기 위한 다른 제조방법을 나타내는 단면도이다.
먼저, 하부기판(71) 상에 금속층이 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝됨으로써 도 6a에 도시된 바와 같이 금속패턴(72)이 형성된다. 금속패턴(72)은 예를 들어, 게이트하부전극, 드레인전극, 스토리지전극 및 데이터하부전극 중 적어도 어느 하나를 포함한다.
금속패턴(72)이 형성된 하부기판(71) 상에 도 6b에 도시된 바와 같이 돌출부(76)를 갖는 패턴 몰드물(74)이 정렬된다. 패턴 몰드물(74)은 예를 들어 PDMS(polydimethysioxane)로 형성된다. 이 패턴 몰드물(74)을 이용하여 금속패턴(72)을 가압하게 된다. 이에 따라, 패턴몰드물(74)의 돌출부(76)와 접속된 금속패턴(72)의 소정영역은 그 표면의 말단기의 -OH기가 떨어져 나가 소수영역(78b)으로 바뀌게 된다. 이에 따라, 금속패턴(72)은 소수영역(78b)과 친수영역(78a)으로 나뉘게 된다. 즉, 금속패턴(72)의 소수영역(78b)은 패턴몰드물(74)의 돌출부(76)와 접촉된 영역이며, 금속패턴(72)의 친수영역(78a)은 패턴몰드물(74)의 돌출부(76)와 접촉되지 않은 영역이다.
소수영역(78b)과 친수영역(78a)으로 나뉜 금속패턴(72) 상에 절연물질이 디핑방법, 스핀코팅방법 또는 프린팅방법으로 도포됨으로써 도 6d에 도시된 바와 같이 게이트절연막 및 보호막 중 적어도 어느 하나를 포함하는 절연막(80)이 형성된다. 이 절연막(80)은 소수영역(78b)의 금속패턴(72)이 노출되도록 친수영역의 금속패턴(72)을 덮도록 즉, 소수영역(78b)을 노출시키는 홀(82)을 갖도록 형성된다.
이외에도 도 6b에 도시된 패턴몰드물에 친수성을 도입하여 금속패턴의 소수영역을 선택적으로 친수영역으로 변환하여 절연막을 형성할 수도 있다.
한편, 본 발명에 따른 절연막은 드레인전극, 스토리지전극, 게이트하부전극 및 데이터하부전극 상에 형성되는 절연막으로 한정되어 설명되었지만 이외에도 다른 금속패턴을 노출시키는 영역에도 형성될 수 있으며, 액정표시패널 뿐만 아니라 다른 표시 패널에도 적용될 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 제조방법은 금속패턴을 소수영역과 친수영역으로 구분하여 친수물질인 절연막이 금속패턴의 소수영역을 노출시키도록 형성한다. 이에 따라, 금속패턴을 일부 노출시키는 절연막을 마스크를 이용한 포토리쏘그래피공정없이 도포공정만으로 형성할 수 있으므로 공정이 단순화되어 생산성을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (13)

  1. 게이트라인과 게이트절연막을 사이에 두고 절연되게 교차하는 데이터라인과,
    상기 게이트라인 및 데이터라인의 교차부에 위치하는 박막트랜지스터와,
    상기 박막트랜지스터를 보호하기 위한 보호막 상에 형성되어 상기 박막트랜지스터와 접속되는 화소전극과,
    상기 화소전극의 전압변동을 방지하기 위한 스토리지캐패시터와,
    상기 게이트라인에 게이트신호를 공급하는 게이트패드와,
    상기 데이터라인에 데이터신호를 공급하는데이터패드를 포함하고,
    용액에 대한 반응성질이 다른 소수 영역 및 친수 영역을 갖는 금속패턴과,
    상기 금속패턴의 소수 영역을 노출시키도록 상기 친수 영역과 성질이 동일한 물질로 상기 친수 영역의 금속패턴 상에 형성되는 절연막을 구비하며,
    상기 금속패턴은,
    상기 박막트랜지스터의 드레인전극, 상기 스토리지캐패시터의 스토리지전극, 상기 데이터패드의 데이터하부전극 및 상기 게이트패드의 게이트하부전극 중 어느 하나를 포함하고, 이들의 노출된 소수 영역에는 각각 화소 전극, 데이터상부전극 및 게이트상부전극이 접촉하는 것을 특징으로 하는 액정표시패널.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 절연막은 친수물질로 형성되는 것을 특징으로 하는 액정표시패널.
  4. 제 3 항에 있어서,
    상기 절연막은 폴리 비닐 알코올, 폴리 비닐 페놀, 노볼락 수지를 포함하는 고분자 유기물질; 용매에 분산되는 무기절연물질; 유기ㆍ무기 혼합형 절연물질 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시패널.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 절연막은
    상기 게이트트절연막 및 보호막 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시패널.
  8. 금속층이 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 친수성을 띠는 금속패턴을 형성하는 단계와,
    상기 친수성을 띠는 금속패턴에 UV를 조사하여 소수 영역을 형성하는 단계;
    상기 소수 영역의 금속패턴이 노출되도록 친수 영역과 성질이 동일한 물질로 상기 친수 영역의 금속패턴 상에 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  9. 삭제
  10. 금속층이 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 친수성을 띠는 금속패턴을 형성하는 단계와,
    상기 친수 영역에 패턴몰드물을 가압하여 소수 영역을 형성하는 단계와,
    상기 소수 영역의 금속패턴이 노출되도록 친수 영역과 성질이 동일한 물질로 상기 친수 영역의 금속패턴 상에 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  11. 삭제
  12. 제 8 또는 제10항에 있어서,
    상기 절연막은 친수물질로 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.
  13. 제 8 또는 제 10항에 있어서,
    상기 절연막은 폴리 비닐 알코올, 폴리 비닐 페놀, 노볼락 수지를 포함하는 고분자 유기물질; 용매에 분산되는 무기절연물질; 유기ㆍ무기 혼합형 절연물질 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
KR1020030039641A 2003-06-19 2003-06-19 액정표시패널 및 그 제조방법 KR100956939B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030039641A KR100956939B1 (ko) 2003-06-19 2003-06-19 액정표시패널 및 그 제조방법
US10/868,793 US7652745B2 (en) 2003-06-19 2004-06-17 Liquid crystal display panel and a fabricating method thereof that are capable of forming an insulating film exposing a metal pattern without a photolithography process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030039641A KR100956939B1 (ko) 2003-06-19 2003-06-19 액정표시패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040109989A KR20040109989A (ko) 2004-12-29
KR100956939B1 true KR100956939B1 (ko) 2010-05-11

Family

ID=33550188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030039641A KR100956939B1 (ko) 2003-06-19 2003-06-19 액정표시패널 및 그 제조방법

Country Status (2)

Country Link
US (1) US7652745B2 (ko)
KR (1) KR100956939B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100568457C (zh) * 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7416977B2 (en) * 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
TW200628938A (en) * 2005-02-02 2006-08-16 Quanta Display Inc Substrate of a liquid crystal display and method of forming an alignment layer
KR100978260B1 (ko) * 2005-12-27 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
KR101275999B1 (ko) * 2006-09-22 2013-06-19 엘지디스플레이 주식회사 박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조방법
KR101801137B1 (ko) * 2011-02-21 2017-11-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8786018B2 (en) * 2012-09-11 2014-07-22 International Business Machines Corporation Self-aligned carbon nanostructure field effect transistors using selective dielectric deposition
TWI486671B (zh) * 2012-09-28 2015-06-01 Himax Display Inc 主動陣列基板及其製造方法
CN104808409B (zh) * 2015-05-18 2018-03-27 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
CN107658327B (zh) * 2017-03-27 2021-03-09 广东聚华印刷显示技术有限公司 像素结构、显示面板及显示装置
CN107272232B (zh) * 2017-07-20 2020-12-25 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162161A (ja) * 1995-12-05 1997-06-20 Nec Corp 金属パターンの製造方法
KR20010057025A (ko) * 1999-12-17 2001-07-04 구본준, 론 위라하디락사 액정표시장치의 제조방법
JP2003158134A (ja) * 2001-11-22 2003-05-30 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04279046A (ja) * 1991-01-11 1992-10-05 Fuji Xerox Co Ltd 多層配線の形成方法
US20020075422A1 (en) * 1996-09-19 2002-06-20 Seiko Epson Corporation Matrix type display device and manufacturing method thereof
JP4377984B2 (ja) * 1999-03-10 2009-12-02 キヤノン株式会社 カラーフィルタとその製造方法、該カラーフィルタを用いた液晶素子
JP2003307610A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd 遮光層パターンの製造方法及び遮光層パターン形成物
KR100475164B1 (ko) * 2002-05-16 2005-03-08 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162161A (ja) * 1995-12-05 1997-06-20 Nec Corp 金属パターンの製造方法
KR20010057025A (ko) * 1999-12-17 2001-07-04 구본준, 론 위라하디락사 액정표시장치의 제조방법
JP2003158134A (ja) * 2001-11-22 2003-05-30 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20040109989A (ko) 2004-12-29
US7652745B2 (en) 2010-01-26
US20050001967A1 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
US7567333B2 (en) Liquid crystal display device and method of fabricating the same
US7209200B2 (en) Reflective and transflective liquid crystal display devices and a fabricating method thereof
US7492435B2 (en) Color filter substrate having a granular light-blocking spacer comprising an elastic material
KR100956939B1 (ko) 액정표시패널 및 그 제조방법
US20080100779A1 (en) Method of forming an integrated optical polarization grid on an lcd subsrate and liquid crystal display manufactured to include the grid
US20090121232A1 (en) Array substrate, method for manufacturing the same and display panel having the same
KR20070010677A (ko) 액정표시장치의 제조방법
KR101137862B1 (ko) 평판표시소자의 제조방법
KR100845256B1 (ko) 액정표시소자의 제조방법
KR101152142B1 (ko) 액정표시장치의 제조방법
US20090256984A1 (en) Display substrate, method for manufacturing the same and display apparatus having the same
KR101230315B1 (ko) 표시장치용 몰드와 이를 이용한 표시장치의 제조방법
US20030117549A1 (en) Color filter substrate having a panel identification and manufacturing method thereof
KR100849092B1 (ko) 인쇄법을 이용한 패턴 스페이서 형성장치 및 방법
KR100790354B1 (ko) 액정표시장치용 컬러필터 기판과 어레이기판 제조방법
KR20050008284A (ko) 액정표시패널 및 그 제조방법
KR100981632B1 (ko) 어레이 기판, 이의 제조방법 및 이를 갖는 액정 표시 장치
KR100780717B1 (ko) 액정 패널의 실 패턴과 스페이서를 형성하기 위한 마스크및 그 마스크를 이용한 실 패턴과 스페이서 형성방법
KR100798313B1 (ko) 액정 표시장치의 스페이서 형성방법
KR102183922B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20080060627A (ko) 액정표시장치 제조방법
KR20080100637A (ko) 박막 트랜지스터 어레이와 그 제조방법
KR20030005796A (ko) 박막 트랜지스터 표시소자 제조방법
JP2004077700A (ja) 液晶表示装置
KR20030041601A (ko) 액정표시장치용 스페이서 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 10