KR101275999B1 - 박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조방법 - Google Patents
박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조방법 Download PDFInfo
- Publication number
- KR101275999B1 KR101275999B1 KR1020060092329A KR20060092329A KR101275999B1 KR 101275999 B1 KR101275999 B1 KR 101275999B1 KR 1020060092329 A KR1020060092329 A KR 1020060092329A KR 20060092329 A KR20060092329 A KR 20060092329A KR 101275999 B1 KR101275999 B1 KR 101275999B1
- Authority
- KR
- South Korea
- Prior art keywords
- self
- electrode
- hydrophilic
- monolayer
- semiconductor layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000010410 layer Substances 0.000 claims abstract description 149
- 239000004065 semiconductor Substances 0.000 claims abstract description 126
- 239000002356 single layer Substances 0.000 claims abstract description 123
- 239000010408 film Substances 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 125000001165 hydrophobic group Chemical group 0.000 claims abstract description 36
- 230000002209 hydrophobic effect Effects 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 33
- 239000004020 conductor Substances 0.000 claims description 28
- 238000002161 passivation Methods 0.000 claims description 20
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- 239000011787 zinc oxide Substances 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 6
- 238000005245 sintering Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000001338 self-assembly Methods 0.000 claims 4
- MMQBVOMGZHTSNJ-UHFFFAOYSA-N Cl[Si](C1=CC=CC=C1)(Cl)Cl.C1(=CC=CC=C1)[Si](Cl)(Cl)Cl Chemical compound Cl[Si](C1=CC=CC=C1)(Cl)Cl.C1(=CC=CC=C1)[Si](Cl)(Cl)Cl MMQBVOMGZHTSNJ-UHFFFAOYSA-N 0.000 claims 1
- -1 hydroxyltrichlorosilane (hydroxyltrichlorosilane) Chemical compound 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 15
- 238000000059 patterning Methods 0.000 abstract description 9
- 238000001771 vacuum deposition Methods 0.000 abstract description 6
- 239000005054 phenyltrichlorosilane Substances 0.000 description 9
- ORVMIVQULIKXCP-UHFFFAOYSA-N trichloro(phenyl)silane Chemical compound Cl[Si](Cl)(Cl)C1=CC=CC=C1 ORVMIVQULIKXCP-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 7
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 6
- 239000002904 solvent Substances 0.000 description 4
- 238000003618 dip coating Methods 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 239000011863 silicon-based powder Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- ZRDRRLQUBZPUOP-UHFFFAOYSA-N trichloro(hydroxy)silane Chemical compound O[Si](Cl)(Cl)Cl ZRDRRLQUBZPUOP-UHFFFAOYSA-N 0.000 description 3
- RNWHGQJWIACOKP-UHFFFAOYSA-N zinc;oxygen(2-) Chemical compound [O-2].[Zn+2] RNWHGQJWIACOKP-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000010129 solution processing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조 방법이 개시되어 있다. 표시장치는 기판상에 배치된 게이트 전극, 게이트 전극을 절연하는 게이트 절연막, 게이트 전극과 대응하는 게이트 절연막 상에 배치되며 친수기(hydrophilic group)를 갖는 친수부 및 친수부 주변에 배치되며 소수기(hydrophobic group)를 갖는 소수부를 갖는 단분자막, 친수부상에 자기배열된 자기조립 반도체층 패턴, 자기조립 반도체층 패턴상에 접속된 소스 전극 및 상기 자기조립 반도체층 패턴상에 접속되며 상기 소스 전극과 이격된 드레인 전극을 포함하는 박막트랜지스터를 포함한다. 이로써, 진공증착 및 포토레지스트를 이용하는 패터닝 공정을 각각 용액공정 및 포토레지스트가 필요하지 않은 선택적인 패터닝공정으로 대체함으로써, 공정을 단순화시키며, 공정 단가를 낮출 수 있다.
자기배열, 단분자막, 용액공정, 박막트랜지스터, 표시장치
Description
도 1a는 본 발명의 제 1 실시예에 따른 박막트랜지스터의 평면도이다.
도 1b는 도 1a에 도시된 I-I'의 선을 따라 절단한 단면도이다.
도 1c는 도 1a의 단분자막의 확대도이다.
도 2는 본 발명의 제 2 실시예에 따른 박막트랜지스터의 단면을 도시한 단면도이다.
도 3은 본 발명의 제 3 실시예에 따른 박막트랜지스터의 단면을 도시한 단면도이다.
도 4a 내지 도 4f들은 본 발명의 제 4 실시예에 따른 박막트랜지스터의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 5a 및 도 5b는 예비 단분자막에서 단분자막의 확대도들이다.
도 6a 내지 도 6e들은 본 발명의 제 5 실시예에 따른 박막트랜지스터의 제조 방법을 도시한 단면도들이다.
도 8a는 본 발명의 제 7 실시예에 따른 표시장치의 평면도이다.
도 8b는 도 8a에서 도시한 Ⅱ-Ⅱ'의 선을 따라 절단한 단면도이다.
도 9a 내지 도 9e들은 본 발명의 제 8 실시예에 따른 표시장치의 제조 방법을 도시한 단면도들이다.
(도면의 주요 부분에 대한 부호의 설명)
100 : 기판 110 : 게이트 전극
120 : 게이트 절연막 130 : 단분자막
132 : 게이트 전극용 단분자막 134 : 소스/드레인 전극용 단분자막
136 : 화소전극용 단분자막 140 : 자기조립 반도체층 패턴
150 : 소스 전극 160 : 드레인 전극
170 : 보호막 180 : 화소전극
본 발명은 표시장치에 관한 것으로서, 보다 구체적으로 제조 공정을 단순화시키기에 적합한 박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조 방법에 관한 것이다.
오늘날, 표시장치는 정보통신의 발달과 더불어 화질을 비롯한 여러 기능성에 대한 요구가 높아지고 있다. 이때, 상기 표시장치에 박막 트랜지스터를 채용하여 실현할 수 있었다. 상기 박막 트랜지스터는 상기 표시장치의 화질뿐만 아니라 소비 전력을 낮추며, 수명을 향상시킬 수 있었다. 특히, 상기 표시장치의 대면적화를 구현하는 크나큰 역할을 하였다.
이와 같은 박막트랜지스터는 반도체층, 절연체층 및 금속의 박막을 각각 진공 증착 및 패터닝 공정을 수행해서 형성하게 된다. 이때, 상기 진공 증착법은 고가의 장비를 요구할 뿐만 아니라 진공챔버내에서 증착공정이 수행되어야 하므로, 대면적의 장치를 형성함에 한계가 있다. 또, 상기 패터닝 공정은 박막을 형성하고, 상기 박막상에 노광 및 현상 공정을 거쳐 포토레지스트 패턴을 형성한다. 이후, 상기 포토레지스트 패턴에 따라 상기 박막을 식각한 뒤, 상기 포토레지스트 패턴을 제거하는 공정을 수행해야 한다.
즉, 상기 박막트랜지스터를 제조하기 위해서는 고가의 증착 장비를 이용한 상기 진공 증착 및 상기 패터닝 공정을 여러 번 수행해야 하므로, 생산 효율성이 저하된다. 또, 상기 패터닝 공정은 상기 포토레지스트 패턴의 형성공정, 상기 포토레지스트 패턴의 제거 공정 및 상기 박막의 식각 공정에서 여러 종류의 화학 약품을 필요로 하며, 이를 사용한 후에 폐기해야 하는 폐기처리비용 등 여러 경비가 추가적으로 발생하게 된다.
본 발명의 하나의 목적은 자기배열(self-align)방식으로 선택적인 영역에 패턴을 형성시킬 수 있는 단분자막을 포함하는 박막트랜지스터를 제공함에 있다.
본 발명의 또 하나의 목적은 상기 박막트랜지스터의 제조 방법을 제공함에 있다.
본 발명의 다른 또 하나의 목적은 상기 박막트랜지스터를 포함하는 표시장치를 제공함에 있다.
본 발명의 다른 또 하나의 목적은 상기 표시장치의 제조 방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 박막트랜지스터를 제공한다. 상기 박막트랜지스터는 기판상에 배치된 게이트 전극; 상기 게이트 전극을 절연하는 게이트 절연막; 상기 게이트 전극과 대응하는 상기 게이트 절연막 상에 배치되며 친수기(hydrophilic group)를 갖는 친수부 및 상기 친수부 주변에 배치되며 소수기(hydrophobic group)를 갖는 소수부를 갖는 단분자막; 상기 친수부상에 자기배열된 자기조립 반도체층 패턴; 상기 자기조립 반도체층 패턴상에 접속된 소스 전극; 및 상기 자기조립 반도체층 패턴상에 접속되며 상기 소스 전극과 이격된 드레인 전극을 포함한다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 박막트랜지스터의 제조 방법을 제공한다. 상기 제조 방법은 기판상에 배치된 게이트 전극을 형성하는 단계; 상기 기판상에 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 소수기(hydrophobic group)를 갖는 예비 단분자막을 형성하는 단계; 상기 게이트 전극과 대응하는 상기 예비 단분자막의 소수기(hydrophobic group)를 친수기(hydrophilic group)로 치환하여 친수부를 갖는 단분자막을 형성하는 단계; 상기 친수부에 반도체 물질이 자기배열되어 자기조립 반도체 패턴을 형성하는 단계; 상기 자기조립 반도체 패턴상에 소스 전극 및 상기 자기조립 반도체층상에 상기 소스 전극과 이격된 드레인 전극을 각각 형성하는 단계 를 포함한다.
상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일 측면은 표시장치를 제공한다. 상기 표시장치는 기판상에 배치되며, 친수기(hydrophilic group)를 갖는 친수부를 포함하는 게이트 전극용 단분자막; 상기 게이트 전극용 단분자막의 친수부상에 배치되어 자기조립되는 게이트 전극; 상기 게이트 전극을 덮으며, 상기 기판상에 배치된 게이트 절연막; 상기 게이트 전극과 대응하는 상기 게이트 절연막 상에 배치되며 친수기(hydrophilic group)를 갖는 친수부를 포함하는 단분자막; 상기 친수부상에 자기배열된 자기조립 반도체층 패턴; 상기 자기조립 반도체층 패턴상에 배치되고, 상기 자기조립 반도체층 패턴의 양단부와 각각 대응하며, 친수기(hydrophilic group)를 갖는 친수부를 포함하는 소스/드레인 전극용 단분자막; 상기 자기조립 반도체층 패턴과 대응된 상기 소스/드레인 전극용 단분자막의 친수부상에 배치되는 소스 전극; 상기 자기조립 반도체층 패턴과 대응하는 상기 소스/드레인 전극용 단분자막의 친수부상에 상기 소스 전극과 이격된 드레인 전극; 상기 소스 전극 및 드레인 전극을 덮으며, 상기 드레인 전극의 일부를 노출하는 콘텍홀을 갖는 보호막 패턴; 상기 보호막 패턴 상에 배치되고, 상기 콘텍홀에 노출된 드레인 전극을 포함하는 보호막 패턴상에 배치된 친수기(hydrophilic group)를 갖는 친수부 및 상기 친수부 주변에 배치되며 소수기(hydrophobic group)를 갖는 소수부를 갖는 화소전극용 단분자막; 및 상기 화소전극용 단분자막의 친수부상에 자기배열된 화소전극을 포함한다.
상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일 측면은 표시장치의 제조 방법을 제공한다. 상기 제조방법은 기판상에 친수기(hydrophilic group)를 갖는 친수부를 포함하는 게이트 전극용 단분자막을 형성하는 단계; 상기 게이트 전극용 단분자막의 친수부상에 자기배열된 게이트 전극을 형성하는 단계; 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계; 상기 게이트 전극과 대응하는 상기 게이트 절연막 상에 배치되며 친수기(hydrophilic group)를 갖는 친수부를 포함하는 단분자막을 형성하는 단계; 상기 친수부상에 자기배열된 자기조립 반도체층 패턴을 형성하는 단계; 상기 자기조립 반도체층 패턴상에 배치되고, 상기 자기조립 반도체층 패턴의 양단부에 각각 친수기(hydrophilic group)를 갖는 친수부를 포함하는 소스전극 및 드레인 전극용 단분자막을 형성하는 단계; 상기 소스전극 및 드레인 전극용 단분자막의 친수부상에 자기배열된 소스 전극 및 드레인 전극을 형성하는 단계; 상기 소스 전극 및 드레인 전극을 덮으며, 상기 소스전극 및 드레인 전극용 단분자막상에 상기 드레인 전극의 일부를 노출하는 콘텍홀을 갖는 보호막 패턴을 형성하는 단계; 상기 콘텍홀에 노출된 드레인 전극을 포함하는 상기 보호막 패턴상에 친수기(hydrophilic group)를 갖는 친수부 및 상기 친수부 주변에 배치되며 소수기(hydrophobic group)를 갖는 소수부를 갖는 화소전극용 단분자막을 형성하는 단계; 및 상기 화소전극용 단분자막의 친수부상에 자기배열된 화소전극을 형성하는 단계를 포함한다.
이하, 본 발명에 의한 박막트랜지스터 및 표시장치의 도면을 참고하여 본 발명의 실시예들을 상세하게 설명한다. 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
실시예
1
도 1a 및 도 1c들은 본 발명의 제 1 실시예에 따른 박막트랜지스터를 설명하기 위해 도시한 도면들이다. 도 1a는 본 발명의 제 1 실시예에 따른 박막트랜지스터의 평면도이고, 도 1b는 도 1a에 도시한 I-I'의 선을 따라 절단한 단면도이며, 도 1c는 도 1a의 단분자막의 확대도이다.
도 1a 및 도 1b를 참조하면, 본 발명의 제 1 실시예에 따른 박막트랜지스터는 기판(100)상에 배치된 게이트 전극(110), 게이트 절연막(120), 단분자막(130), 자기 조립 반도체층 패턴(140), 소스 전극(150) 및 드레인 전극(160)을 포함한다.
게이트 전극(110)은 게이트 신호를 제공받는다. 이때, 게이트 전극(110)은 기판(100)상에 형성된 게이트 배선(101)과 일체로 형성될 수 있다.
게이트 절연막(120)은 게이트 전극(110)을 덮도록 기판(100)상에 배치되어, 게이트 전극(110)을 후술될 소스 전극(150) 및 후술될 드레인 전극(160)과 같은 도전 패턴 및 자기조립 반도체층 패턴(140)으로부터 절연시킨다.
도 1b 및 도 1c를 참조하면, 단분자막(130)은 게이트 절연막(110)상에 배치된다. 단분자막(130)은 친수기(hydrophilic group;OH)를 갖는 친수부(130a) 및 친 수부(130a) 주변에 배치되며 소수기(hydrophobic group;C6H5)를 갖는 소수부(130b)를 포함한다. 예를 들어, 단분자막(130)의 친수부(130a)는 친수기인 하이드록실기(OH group)을 갖는 하이드록실트리클로로 실란(hydroxyltrichlorosilane)을 포함할 수 있고, 소수부(130b)는 소수기인 페닐기(phenyl group)을 갖는 페닐트리클로로 실란(Phenyltrichlorosilane)을 포함할 수 있다. 이때, 단분자막(130)의 친수부(130a)는 후술될 자기조립 반도체층 패턴(140)을 자기 배열(self align) 방식으로 형성하는 역할을 한다.
단분자막(130)의 친수부(130a)에 선택적으로 자기배열된 자기조립 반도체층 패턴(140)은 산화아연(ZnO) 또는 실리콘(Si)을 포함한다. 자기조립 반도체층 패턴(140)에 포함된 산화아연(ZnO)은 자기조립 반도체층 패턴(140)의 전하이동도를 향상시켜, 박막트랜지스터의 전기적 특성을 향상시킬 수 있다. 또한, 산화아연(ZnO)은 광 또는 수분에 대한 자기조립 반도체층 패턴(140)의 내구성을 향상시켜 박막트랜지스터의 신뢰성을 확보할 수 있다.
도 1a 및 도 1b를 참조하면, 소스 전극(150)은 데이터 신호를 제공받는다. 소스 전극(150)은 기판(100)상에 형성된 데이터 배선(102)과 일체로 형성될 수 있다. 소스 전극(150)은 자기조립 반도체층 패턴(140)과 전기적으로 접속된다. 드레인 전극(160)은 자기조립 반도체층 패턴(140)과 전기적으로 접속되며, 소스 전극(150)과 이격된다.
본 실시예에서, 도면에는 도시하지 않았으나, 본 발명의 실시예에 의한 박막 트랜지스터는 소스 전극(150) 및 드레인 전극(160)을 덮는 보호막이 더 포함될 수 있다. 상기 보호막은 소스 전극(150) 및 드레인 전극(160)으로부터 노출된 자기조립 반도체층 패턴(140)의 채널영역을 보호하는 역할을 한다.
실시예
2
도 2는 본 발명의 제 2 실시예에 따른 박막트랜지스터의 단면을 도시한 단면도이다. 본 발명의 제 2 실시예에 따른 박막트랜지스터는 게이트 전극용 단분자막을 제외하면, 앞서 제 1 실시예를 통해 설명한 박막트랜지스터와 실질적으로 동일한 구성을 갖는다. 따라서, 제 1 실시예와 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 제 1 실시예와 동일한 구성 요소에 대해서는 동일한 참조 번호 및 명칭을 부여하기로 한다.
도 2를 참조하면, 박막트랜지스터는 기판(100)상에 배치된 게이트 전극용 단분자막(132), 게이트 전극(110), 게이트 절연막(120), 단분자막(130), 자기 조립 반도체층 패턴(140), 소스 전극(150) 및 드레인 전극(160)을 포함한다.
게이트 전극용 단분자막(132)은 기판상(100)상에 배치된다. 게이트 전극용 단분자막(132)은 친수기(hydrophilic group;OH)를 갖는 친수부(132a) 및 친수부(132a) 주변에 배치되며 소수기(hydrophobic group;C6H5)를 갖는 소수부(132b)를 포함한다. 이를테면, 게이트 전극용 단분자막(132)은 단분자막(130)과 동일한 물질을 포함할 수 있다. 즉, 게이트 전극용 단분자막(132)의 친수부(132a)는 친수기인 하이드록실기(OH group)을 갖는 하이드록실트리클로로 실 란(hydroxyltrichlorosilane)을 포함할 수 있고, 소수부(132b)는 소수기인 페닐기(phenyl group)을 갖는 페닐트리클로로 실란(Phenyltrichlorosilane)을 포함할 수 있다.
이때, 게이트 전극용 단분자막(132)은 후술될 게이트 전극(110)을 자기배열 방식으로 형성하는 역할을 한다.
게이트 전극(110)은 게이트 전극용 단분자막(132)의 친수부(132a)상에 선택적으로 배치된다.
게이트 전극용 단분자막(132)의 친수부(132a)에 자기배열된 게이트 전극(110)은 산화 아연(ZnO) 및 전도성 물질의 혼합물을 포함한다. 여기서, 상기 전도성의 물질로는 알루미늄(Al), 구리(Cu), 인듐(In), 갈륨(Ga), 붕소(B)등을 일예로 들 수 있다.
<실시예 3>
도 3은 본 발명의 제 3 실시예에 따른 박막트랜지스터의 단면을 도시한 단면도이다. 본 발명의 제 3 실시예에 따른 박막트랜지스터는 소스/드레인 전극용 단분자막을 제외하면, 앞서 제 2 실시예를 통해 설명한 박막트랜지스터와 실질적으로 동일한 구성을 갖는다. 따라서, 따라서, 제 2 실시예와 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 제 2 실시예와 동일한 구성 요소에 대해서는 동일한 참조 번호 및 명칭을 부여하기로 한다.
도 3을 참조하면, 박막트랜지스터는 기판(100)상에 배치된 게이트 전극용 단분자막(132), 게이트 전극(110), 게이트 절연막(120), 단분자막(130), 자기 조립 반도체층 패턴(140), 소스/드레인 전극용 단분자막(134), 소스 전극(150) 및 드레인 전극(160)을 포함한다.
소스/드레인 전극용 단분자막(134)은 자기조립 반도체층 패턴(140)을 덮으며, 게이트 절연막(120)상에 배치된다.
소스/드레인 전극용 단분자막(134)은 단분자막(130)과 동일한 물질을 포함할 수 있다. 즉, 소스/드레인 전극용 단분자막(134)은 친수기(hydrophilic group;OH)를 갖는 친수부(134a) 및 친수부(134a) 주변에 배치되며 소수기(hydrophobic group;C6H5)를 갖는 소수부(134b)를 포함한다.
소스/드레인 전극용 단분자막(134)은 소스 전극용 단분자막 및 드레인 전극용 단분자막을 포함한다.
상기 소스 전극용 단분자막은 후술될 소스 전극(150)을 자기 조립 반도체층 패턴(140)상에 자기배열방식으로 형성하는 역할을 한다. 이때, 상기 소스 전극용 단분자막은 소스 전극(150)과 자기 조립 반도체층 패턴(140)사이에 개재되어 있다. 이때, 소스 전극(150)과 자기 조립 반도체층 패턴(140)의 일부 사이와, 소스 전극(150) 및 소스 전극(150)과 대응하는 게이트 절연막(110)의 사이에는 친수기(hydrophilic group)를 갖는 친수부(134a)가 위치한다.
상기 드레인 전극용 단분자막은 후술될 드레인 전극(160)을 자기 조립 반도체층 패턴(140)상에 자기배열방식으로 형성하는 역할을 수행한다. 이때, 드레인 전극(160)은 소스 전극(150)과 이격된다. 상기 드레인 전극용 단분자막은 드레인 전 극(160)과 자기 조립 반도체층 패턴(140)사이에 개재되어 있다. 이때, 드레인 전극(160)과 자기 조립 반도체층 패턴(140)의 일부 사이와, 드레인 전극(160) 및 드레인 전극(160)과 대응하는 게이트 절연막(110)의 사이에는 친수기(hydrophilic group)를 갖는 친수부(134a)가 위치한다.
소스/드레인 전극용 단분자막(134)의 친수부(134a)에 자기배열된 소스 전극(150) 및 드레인 전극(160)은 산화 아연(ZnO) 및 전도성 물질의 혼합물을 포함한다. 상기 전도성의 물질로는 알루미늄(Al), 구리(Cu), 인듐(In), 갈륨(Ga), 붕소(B)등을 일예로 들 수 있다.
본 실시예에서, 자기조립 반도체층 패턴(130), 소스 전극(150) 및 드레인 전극(160)을 동일한 물질을 각각 포함하고 있어, 각 계면에서의 접촉 특성이 향상될 수 있다. 즉, 자기조립 반도체층 패턴(130)과 소스 전극(150)간의 계면 및 자기조립 반도체층 패턴(130) 및 드레인 전극(160)간의 계면 특성이 향상됨에 따라, 박막트랜지스터의 전기적 특성이 향상될 수 있다.
실시예
4
도 4a 내지 도 4f, 도 5a 및 도 5b는 본 발명의 제 4 실시예에 따른 박막트랜지스터의 제조 방법을 설명하기 위해 도시한 도면들이다.
도 4a 내지 도 4f들은 본 발명의 제 4 실시예에 따른 박막트랜지스터의 제조 방법을 설명한 단면도들이다.
도 4a를 참조하면, 박막트랜지스터를 제조하기 위해 기판(100)상에는 게이트 전극(110)이 형성된다.
기판(100)상에 게이트 전극(110)을 형성하기 위해, 기판(100)상에 도전막을 먼저 형성한다.
이어서, 도전막상에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각 마스크로 이용하여 도전막을 식각함으로써, 기판(100)상에 게이트 전극(110)이 형성된다.
게이트 전극(110)이 형성된 후, 기판(100)상에는 게이트 절연막(120)을 형성하여 게이트 전극(110)을 덮는다. 예를 들어, 게이트 절연막(120)은 화학기상증착법 또는 스퍼터링법에 의하여 형성될 수 있으며, 게이트 절연막(120)은 질화 실리콘막 또는 산화 실리콘막일 수 있다.
게이트 절연막(120)이 형성된 후, 게이트 절연막(120)상에는 예비 단분자막(130c)이 형성된다. 여기서, 예비 단분자막(130c)은 용액공정을 수행하여 형성할 수 있다.
상기 용액공정은 기판상에 용액상의 피도막 물질을 코팅하여 도막을 형성하는 공정이다. 예를 들어, 상기 용액공정으로는 스핀코팅법, 스프레이 코팅법, 잉크젯 프린팅법, 딥코팅법, 닥터 블레이드법등을 들 수 있다.
이때, 용액공정에 의해 형성된 예비 단분자막(130c)은 소수기(hydrophobic group)를 갖는다. 본 실시예에서 예비 단분자막(130c)으로 사용될 수 있는 물질의 예로서는 페닐트리클로로 실란(Phenyltrichlorosilane)을 들 수 있다. 본 실시예에서, 예비 단분자막(130c)의 소수기는 자외선에 의하여 친수기로 변경된다.
도 5a 및 도 5b는 예비 단분자막에서 단분자막의 확대도들이다.
도 4b, 도 5a 및 도 5b를 참조하면, 예비 단분자막(130c)이 형성된 후, 예비 단분자막(130c)상에는 후술될 자기조립 반도체층 패턴과 대응하는 광투과부를 갖는 제 1 마스크(M1)가 배치된다.
기판(100)을 향해 제 1 마스크(M1)로 자외선을 조사할 경우, 자외선은 제 1 마스크(M1)의 광투과부를 통과하여 예비 단분자막(130c)의 소수기를 친수기로 치환한다. 이로써, 기판(100)상에는 친수부(130a)를 갖는 단분자막(130)을 형성한다. 구체적으로, 예비 단분자막(130c)을 이루는 페닐트리클로로 실란(Phenyltrichlorosilane)의 소수기인 페닐기가 자외선에 의해 친수기인 하이드록실기로 치환된다.
이로써, 단분자막(130)은 게이트 전극(110)과 대응하는 게이트 절연막(120) 상에 배치되며 친수기(hydrophilic group)를 갖는 친수부(130a) 및 친수부(130a) 주변에 배치되며 소수기(hydrophobic group)를 갖는 소수부(130b)를 갖는다.
도 4c를 참조하면, 단분자막(130)이 형성된 후, 용액공정으로 단분자막(130)상에 반도체 물질을 포함하는 용액을 코팅하여, 단분자막(130)상에는 자기조립 반도체층(140a)이 형성된다.
상기 용액공정으로는 잉크젯 프린팅법, 스핀 코팅법, 스프레이 코팅법, 닥터 블레이드법, 딥 코팅법등을 들 수 있다.
상기 반도체 물질을 포함하는 용액에는 반도체 물질이 친수성 용매에 안정하게 분산되어 있을 수 있다. 본 실시예에서, 상기 반도체 물질로는 산화 아연, 실리콘 파우더일 수 있다.
도 4d를 참조하면, 자기조립 반도체층(140a)이 형성된 후, 단분자막(130)상에 용액공정으로 반도체 물질을 제공함에 따라, 반도체 물질은 단분자막(130)의 친수부(130a)에 선택적으로 자기 배열되어, 단분자막(130)상의 친수부(130a)에는 예비 자기조립 반도체층 패턴(140b)이 형성된다.
도 4e를 참조하면, 예비 자기조립 반도체층 패턴(140b)이 형성된 후, 예비 자기조립 반도체층 패턴(140b)을 소결하여, 상기 단분자막(130)상의 친수부(130a)상에 자기조립 반도체층 패턴(140)이 형성된다. 여기서, 예비 자기조립 반도체층 패턴을 소결하는 공정은 예비 자기조립 반도체층 패턴에 열처리를 수행하거나, 레이저를 조사하여 수행할 수 있다.
도 4f를 참조하면, 자기조립 반도체층 패턴(140)을 형성한 후에, 자기조립 반도체 패턴(140)상의 양 단부상에 각각 소스 전극(150) 및 소스 전극(150)과 이격된 드레인 전극(160)을 형성하여 박막트랜지스터를 제조할 수 있다.
앞서 설명한 바에 의하면, 본 발명의 제 4 실시예에서는 반도체층 패턴(140)을 형성하기 위해, 진공증착 공정, 포토레지스트 패턴의 형성공정, 포토레지스트 패턴의 제거 공정 및 식각공정을 단축하여 박막트랜지스터의 제조 시간을 단축할 수 있다.
실시예
5
도 6a 내지 도 6e들은 본 발명의 제 5 실시예에 따른 박막트랜지스터의 제조 방법을 도시한 단면도들이다. 본 발명의 제 5 실시예에 따른 박막트랜지스터의 제조 방법은 게이트 전극을 형성하는 방법을 제외하면, 앞서 제 4 실시예를 통해 설 명한 박막트랜지스터와 실질적으로 동일한 제조 방법을 갖는다. 따라서, 제 4 실시예와 동일한 제조방법에 대한 중복된 설명은 생략하기로 하며, 제 4 실시예와 동일한 구성 요소에 대해서는 동일한 참조 번호 및 명칭을 부여하기로 한다.
도 6a를 참조하면, 박막트랜지스터를 형성하기 위해 기판(100)상에 소수기(hydrophobic group)를 갖는 예비 게이트 전극용 단분자막(132c)이 형성된다.
예비 게이트 전극용 단분자막(132c)을 형성하기 위해, 기판(100)상에 페닐트리클로로 실란(Phenyltrichlorosilane)을 포함하는 용액을 코팅하여 기판(100)상에는 예비 게이트 전극용 단분자막(132c)이 형성된다.
도 6b를 참조하면, 예비 게이트 전극용 단분자막(132c)이 형성된 후, 예비 게이트 전극용 단분자막(132c)상에는 후술될 게이트 전극과 대응하는 광투과부를 갖는 제 2 마스크(M2)를 배치한다. 기판(100)을 향하여, 제 2 마스크(M2)상으로 자외선을 조사할 경우, 자외선은 제 2 마스크(M2)의 광투과부를 통과하여 예비 게이트 전극용 단분자막(132c)의 소수기를 친수성기로 치환한다. 이로써, 기판(100)상에는 친수부(132a)를 갖는 게이트 전극용 단분자막(132)이 형성된다.
이로써, 게이트 전극용 단분자막(132)은 친수기(hydrophilic group)를 갖는 친수부(132a) 및 친수부(132a) 주변에 배치되며 소수기(hydrophobic group)를 갖는 소수부(132b)를 갖는다.
도 6c를 참조하면, 게이트 전극용 단분자막(132)이 형성된 후에, 게이트 전극용 단분자막(132)상에 반도체 물질 및 전도성 물질을 포함하는 용액을 이용한 용액공정을 수행하여, 게이트 전극용 단분자막(132)에는 제 1 전도성층(110a)이 형성 된다.
상기 반도체 물질 및 전도성 물질을 포함하는 용액에는 상기 반도체 물질 및 전도성의 물질이 친수성의 용매에 안정하게 분산되어 있을 수 있다. 여기서, 상기 반도체 물질로는 산화 아연, 실리콘 파우더일 수 있다. 상기 전도성의 물질로는 알루미늄(Al), 구리(Cu), 인듐(In), 갈륨(Ga), 붕소(B)등을 일예로 들 수 있다.
도 6d를 참조하면, 제 1 전도성층(110a)이 형성된 후, 상기 반도체 물질 및 전도성의 물질은 게이트 전극용 단분자막(132)의 친수부(132a)에 선택적으로 자기배열되어 예비 게이트 전극을 형성한다.
이어서, 상기 예비 게이트 전극은 소결되어, 게이트 전극용 단분자막(132)의 친수부(132a)에 게이트 전극(110)이 형성된다. 여기서, 상기 예비 게이트 전극을 소결하는 공정은 상기 자기조립 반도체층에 열처리를 수행하거나, 레이저를 조사하여 수행할 수 있다.
도 6e를 참조하면, 게이트 전극(110)이 형성된 후에 앞서 설명한 제 4실시예에서와 같이, 게이트 절연막(120), 자기조립 반도체층 패턴(140), 소스 전극(150) 및 드레인 전극(160)을 형성하여, 박막트랜지스터를 형성한다.
앞서 설명한 바에 의하면, 본 발명의 제 5 실시예에서는 게이트 전극을 전도성 물질이 혼합되어 있는 용액을 용액공정으로 도막 및 패터닝 공정을 동시에 수행할 수 있어 공정을 더욱 단순화시킬뿐만 아니라 공정 시간 및 비용을 축소할 수 있다.
실시예
6
도 7a 내지 도 7d들은 본 발명의 제 6 실시예에 따른 박막트랜지스터의 제조 방법을 도시한 단면도들이다. 본 발명의 제 6 실시예에 따른 박막트랜지스터의 제조 방법은 게이트 전극을 형성하는 방법을 제외하면, 앞서 제 5 실시예를 통해 설명한 박막트랜지스터와 실질적으로 동일한 제조 방법을 갖는다. 따라서, 제 5 실시예와 동일한 제조방법에 대한 중복된 설명은 생략하기로 하며, 제 5 실시예와 동일한 구성 요소에 대해서는 동일한 참조 번호 및 명칭을 부여하기로 한다.
도 7a를 참조하면, 박막트랜지스터를 제조하기 위해, 앞서 제 5 실시예에서 설명한 바와 같이, 기판(100)상에 게이트 전극(110), 게이트 절연막(120) 및 자기조립 반도체층 패턴(140)이 형성된다.
게이트 절연막(120)상에 소수기(hydrophobic group)를 갖는 예비 소스/드레인 전극용 단분자막(134c)을 형성하여, 자기조립 반도체층 패턴(140)을 덮는다.
소수기(hydrophobic group)를 갖는 예비 소스/드레인 전극용 단분자막(134c)은 페닐트리클로로 실란(Phenyltrichlorosilane)을 포함하고, 예비 소스/드레인 전극용 단분자막(134c)은 용액공정을 수행하여 형성할 수 있다.
도 7b를 참조하면, 예비 소스/드레인 전극용 단분자막(134c)이 형성된 후, 예비 소스/드레인 전극용 단분자막(134c)상으로 후술될 소스 전극(150) 및 드레인 전극(160)에 대응된 광투과부를 갖는 제 3 마스크(M3)를 배치한다.
기판을 향하여, 제 3 마스크(M3)상으로 자외선을 조사할 경우, 자외선은 제 3 마스크(M3)의 광투과부를 통과하여 예비 소스/드레인 전극용 단분자막(132c)의 소수기를 친수기로 치환한다. 이로써, 자기조립 반도체층 패턴(140) 및 게이트 절 연막(110)상에 친수부(132a)를 갖는 소스/드레인 전극용 단분자막(134)이 형성된다.
즉, 소스/드레인 전극용 단분자막(134)은 친수기(hydrophilic group)를 갖는 친수부(134a) 및 친수부(134a) 주변에 배치되며 소수기(hydrophobic group)를 갖는 소수부(134b)를 갖는다.
도 7c를 참조하면, 소스/드레인 전극용 단분자막(132)이 형성된 후에 소스/드레인 전극용 단분자막(132)상에 반도체 물질 및 전도성 물질을 포함하는 용액을 코팅하는 용액공정을 수행하여 제 2 전도성층(150a)을 형성한다.
상기 반도체 물질 및 전도성 물질을 포함하는 용액은 반도체 물질 및 전도성의 물질이 친수성의 용매에 안정하게 분산되어 있을 수 있다.
상기 반도체 물질로는 산화 아연, 실리콘 파우더일 수 있다. 상기 전도성의 물질로는 알루미늄(Al), 구리(Cu), 인듐(In), 갈륨(Ga), 붕소(B)등을 일예로 들 수 있다.
도 7d를 참조하면, 제 2 전도성층(150a)이 형성된 후에 상기 반도체 물질 및 상기 전도성 물질이 소스/드레인 전극용 단분자막(132)의 친수부(132a)상으로 자기 배열되어, 소스/드레인 전극용 단분자막(132)의 친수부(132a)상에 예비 소스 전극 및 예비 드레인 전극이 형성된다.
이어서, 상기 예비 소스 전극 및 예비 드레인 전극을 소결하여, 자기조립반도체층 패턴(140)상에 이격된 소스 전극(150) 및 드레인 전극(160)을 형성하여, 박막트랜지스터를 제조할 수 있다.
앞서 설명한바에 의하면, 본 발며의 제 6실시예에서는 게이트 전극(110), 자기조립 반도체층 패턴(140), 소스 전극(150) 및 드레인 전극(160)은 용액공정 및 자기 배열이 가능한 단분자막을 이용하여 패터닝 공정을 수행함으로써, 박막트랜지스터의 제조 시간 및 비용을 단축시킬 수 있다.
또한, 자기조립 반도체층 패턴(140), 소스 전극(150) 및 드레인 전극(160)은 동일한 반도체 물질을 함유하고 있어, 자기조립 반도체층 패턴(140)과 소스 전극(150)간의 계면 및 자기조립 반도체층 패턴(140)과 드레인 전극(160)간의 계면특성이 우수해진다. 이로써, 완성된 박막트랜지스터의 전기적 특성이 우수해진다.
또한, 자기조립 반도체층 패턴을 산화 아연을 포함하여 형성할 경우, 박막트랜지스터의 신뢰성을 확보할 수 있다.
<실시예 7>
도 8a 및 도 8b는 본 발명의 제 7 실시예에 따른 표시장치를 설명하기 위해 도시한 도면으로서, 도 8a는 본 발명의 제 7 실시예에 따른 표시장치의 평면도이고, 도 8b는 도 8a에서 도시한 Ⅱ-Ⅱ의 선을 따라 절단한 단면도이다. 본 발명의 제 7 실시예에 따른 표시장치는 앞서 제 3 실시예를 통해 설명한 박막트랜지스터를 구비한다. 따라서, 제 3 실시예와 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 제 3 실시예와 동일한 구성 요소에 대해서는 동일한 참조 번호 및 명칭을 부여하기로 한다.
도 8a 및 도 8b를 참조하면, 표시장치는 박막트랜지스터(Tr), 보호막 패턴(170), 화소전극용 단분자막(136) 및 화소전극(180)을 포함한다.
박막트랜지스터(Tr)는 기판(100)상에 배치되는 게이트 전극용 단분자막(132), 게이트 전극(110), 게이트 절연막(120), 단분자막(130), 자기조립 반도체층 패턴(140), 소스/드레인 전극용 단분자막(134), 소스 전극(150) 및 드레인 전극(160)을 포함한다.
박막트랜지스터(Tr)는 게이트 신호 및 데이터 신호를 제공받는다. 박막트랜지스터는 상기 게이트 신호를 제공하며, 기판(100)상에 배치된 게이트 배선(101)과 연결된다. 또한, 박막트랜지스터는 게이트 배선(101)과 교차되어 형성되고, 상기 데이터 신호를 제공하는 데이터 배선(102)과 연결되어 있다. 이때, 박막트랜지스터는 게이트 배선(101)과 데이터 배선(102)의 교차영역에 배치될 수 있다.
보호막 패턴(170)은 기판(100)상에 형성하여, 박막트랜지스터(Tr)을 덮는다. 여기서, 보호막 패턴(170)은 박막트랜지스터의 드레인 전극(160)이 노출된 콘텍홀(C)을 구비한다.
화소전극용 단분자막(136)은 콘텍홀(C)에 의해 노출된 드레인 전극(160)을 포함하는 보호막 패턴(170)상에 배치된다.
화소전극용 단분자막(136)은 친수기(hydrophilic group)를 갖는 친수부(136a) 및 친수부(136a) 주변에 배치되며 소수기(hydrophobic group)를 갖는 소수부(136b)를 갖는다. 예를 들어, 화소전극용 단분자막(136)의 친수부(136a)는 친수기인 하이드록실기(OH group)을 갖는 하이드록실트리클로로 실란(hydroxyltrichlorosilane)을 포함할 수 있고, 소수부(136b)는 소수기인 페닐기(phenyl group)을 갖는 페닐트리클로로 실란(Phenyltrichlorosilane)을 포함할 수 있다. 이때, 친수부(136a)는 콘텍홀(C)에 의해 노출된 드레인 전극(160) 상부 및 게이트 배선(101)과 데이터 배선(102)의 교차영역에 대응하여 형성될 수 있다. 화소전극용 단분자막(136)은 후술될 화소전극을 자기배열방식으로 형성하는 역할을 한다.
화소전극(180)은 화소전극용 단분자막(136)의 친수부(136a)상에 선택적으로 배치된다.
화소전극용 단분자막(136)의 친수부(136a)상에 자기배열된 화소전극(180)은 산화 아연(ZnO) 및 전도성 물질의 혼합물을 포함한다. 상기 전도성의 물질로는 알루미늄(Al), 구리(Cu), 인듐(In), 갈륨(Ga), 붕소(B)등을 일예로 들 수 있다.
화소전극(180)에 포함된 산화아연은 수분 및 광에 대한 내구성이 뛰어나며 광 투과율이 우수하여, 표시장치의 신뢰성을 확보하며 휘도를 향상시킬 수 있다.
이후, 도면에는 도시하지 않았으나, 본 실시예에서의 표시장치가 액정표시장치일 경우, 표시장치는 기판(100)과 마주보며 배치되고, 컬러필터가 형성된 대향기판을 더 포함할 수 있다. 이때, 기판(100)과 상기 대향기판사이에는 액정층이 개재되어 있을 수 있다.
이와 달리, 본 실시예에서의 표시장치가 유기전계발광표시장치일 경우, 표시장치는 기판(100)과 마주보며 배치된 봉지기판을 더 포함할 수 있다. 이때, 기판(100)의 화소전극상에 배치된 유기발광층 및 상부전극을 더 포함할 수 있다.
실시예
8
도 9a 내지 도 9e들은 본 발명의 제 8 실시예에 따른 표시장치의 제조 방법 을 도시한 단면도들이다. 본 발명의 제 8 실시예에 따른 표시장치에 구비되는 박막트랜지스터는 앞서 제 6 실시예를 통해 설명한 박막트랜지스터의 제조 방법에 의해 제조된다. 따라서, 제 6 실시예와 동일한 제조방법에 대한 중복된 설명은 생략하기로 하며, 제 6 실시예와 동일한 구성 요소에 대해서는 동일한 참조 번호 및 명칭을 부여하기로 한다.
도 9a를 참조하면, 표시장치를 제조하기 위해 앞서 제 6 실시예에서 서술한 바와 같이, 기판(100)상에 박막트랜지스터가 형성된다.
자세하게, 박막트랜지스터를 형성하기 위해 기판(100)상에 친수기(hydrophilic group)를 갖는 친수부를 포함하는 게이트 전극용 단분자막(132)이 형성된다. 게이트 전극용 단분자막(132)을 이용한 자기배열방식으로 기판(100)상에 게이트 전극(110)이 형성된다.
기판(100)상에 게이트 절연막(120)이 형성되어, 게이트 전극(110)을 덮는다.
게이트 전극(110)과 대응하는 게이트 절연막(120)상에 친수기(hydrophilic group)를 갖는 친수부를 포함하는 단분자막(130)이 형성된다. 단분자막(130)을 이용한 자기배열방식으로 게이트 절연막(120)상에 자기조립 반도체층 패턴(140)이 형성된다.
자기조립 반도체층 패턴(140)의 양단부에 각각 친수기(hydrophilic group)를 갖는 친수부를 포함하는 소스전극 및 드레인 전극용 단분자막(134)이 자기조립 반도체층 패턴(140)상에 형성된다. 소스전극 및 드레인 전극용 단분자막(134)을 이용하여 자기배열 방식으로 자기조립 반도체층 패턴(140)상에 서로 이격된 소스 전 극(150) 및 드레인 전극(160)이 형성된다.
소스 전극(150) 및 드레인 전극(160) 상부 및 게이트 절연막(120)상에 보호막 패턴(180)이 형성된다. 보호막 패턴(170)은 드레인 전극(160)의 일부를 노출하는 콘텍홀(C)을 구비한다.
상기 보호막 패턴(170)을 형성하기 위해서는 소스 전극(150) 및 드레인 전극(160) 상부 및 게이트 절연막(120)상에 보호막을 형성한 후, 보호막상에 포토레지스트 패턴을 형성한다. 이어서, 포토레지스트 패턴을 식각마스크로 이용하여 보호막을 식각함으로써, 드레인 전극(160)의 일부를 노출하는 콘텍홀(C)을 구비하는 보호막 패턴(170)이 형성된다.
도 9b를 참조하면, 보호막 패턴(180)이 형성된 후, 보호막 패턴(180)상에 예비 화소전극용 단분자막(136c)이 형성된다. 예비 화소전극용 단분자막(136c)을 형성하기 위해 페닐기(phenyl group)를 갖는 페닐트리클로로 실란(Phenyltrichlorosilane)을 용액공정으로 수행한다. 상기 용액공정으로는 스핀코팅법, 스프레이 코팅법, 잉크젯 프린팅법, 딥코팅법, 닥터 블레이드법등을 들 수 있다.
도 9c를 참조하면, 예비 화소전극용 단분자막(136c)이 형성된 후, 예비 화소전극 단분자막(136c)상으로 후술될 화소전극(180)과 대응하는 광투과부를 갖는 제 4 마스크(M4)를 배치한다. 기판(100)을 향하여 제 4 마스크(M4)상으로 자외선을 조사하면, 자외선은 제 4 마스크(M4)의 광투과영역을 통과하여 예비 화소전극용 단분자막(136c)의 소수성기를 친수성기로 치환한다. 이로써, 보호막 패턴(170)상에 친 수부(136a)를 갖는 화소전극용 단분자막(136)이 형성된다.
즉, 화소전극용 단분자막(136)은 친수기(hydrophilic group)를 갖는 친수부(136a) 및 친수부(136a) 주변에 배치되며 소수기(hydrophobic group)를 갖는 소수부(136b)를 갖는다.
도 9d를 참조하면, 화소전극용 단분자막(136)이 형성된 후에 화소전극 단분자막(136)상에 반도체 물질 및 전도성 물질이 포함된 용액을 코팅하는 용액공정을 수행하여, 화소전극용 단분자막(136)상에 제 3 전도성층(180a)이 형성된다.
상기 반도체 물질 및 전도성 물질이 포함된 용액은 친수성 용매에 반도체 물질 및 전도성 물질이 분산되어 있을 수 있다. 상기 반도체 물질로는 산화 아연일수 있다. 또한, 상기 전도성의 물질로는 알루미늄(Al), 구리(Cu), 인듐(In), 갈륨(Ga), 붕소(B)등을 일예로 들 수 있다.
도 9e를 참조하면, 상기 제 3 전도성층(180a)이 형성된 후, 화소전극용 단분자막(136)의 친수부(136a)상으로 상기 반도체 물질 및 상기 전도성 물질이 자기 배열되어 예비 화소전극이 형성된다. 이어서, 예비 화소전극을 소결하여, 화소전극(180)을 형성하여 표시장치를 제조할 수 있다. 여기서, 예비 화소전극을 소결하는 공정은 예비 화소전극에 열처리를 수행하거나 레이저를 조사하여 수행할 수 있다.
앞서 설명한바에 의하면, 본 발명의 제 8 실시예에서는 박막트랜지스터(180) 및 화소전극(180)을 진공증착법, 포토레지스트 패턴의 형성과 제거 공정 및 식각 공정을 수행하지 않거나 줄일 수 있어, 표시장치의 제조 시간 및 비용을 줄일 수 있다.
또한, 박막트랜지스터의 드레인 전극(160) 및 화소전극(180)은 동일한 반도체 물질을 포함하고 있어, 드레인 전극(160)과 화소전극(180)간의 계면 특성이 안정화됨에 따라, 표시장치의 전기적 특성을 향상시킬 수 있다.
상기한 바와 같이 본 발명에 따르는 박막트랜지스터 및 표시장치는 반도체 물질 및 전도성 물질을 포함하는 용액을 이용하여 형성하고자 하는 영역에 선택적으로 자기 배열시켜, 패턴을 형성할 수 있어, 공정을 단순화시킬 수 있다.
이와 더불어, 진공 증착 대신에 용액공정을 수행함으로써, 고가의 장비를 필요로 하지 않으며, 대면적에 유리하다. 또, 포토레지스트 패턴대신에 자기배열이 가능한 단분자막을 이용한 패터닝공정을 수행함으로써, 공정을 단순화시키며 공정 단가를 낮출 수 있다.
또한, 동일한 반도체 물질을 함유하는 반도체층 패턴과 소스/드레인 전극의 계면 및 드레인 전극과 화소전극간의 계면 안정성이 향상되어, 완성된 박막트랜지스터 및 표시장치의 전기적 특성을 향상시킬 수 있으며, 신뢰성을 확보할 수 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬수 있음을 이해할 수 있을 것이다.
Claims (18)
- 기판상에 배치된 게이트 전극;상기 게이트 전극을 절연하는 게이트 절연막;상기 게이트 전극과 대응하는 상기 게이트 절연막 상에 배치되며 친수기(hydrophilic group)를 갖는 친수부 및 상기 친수부 주변에 배치되며 소수기(hydrophobic group)를 갖는 소수부를 갖는 단분자막;상기 친수부상에 자기배열되는 자기조립 반도체층 패턴;상기 자기조립 반도체층 패턴상에 접속된 소스 전극; 및상기 자기조립 반도체층 패턴상에 접속되며 상기 소스 전극과 이격된 드레인 전극을 포함하는 박막트랜지스터.
- 제 1 항에 있어서,상기 단분자막에는 페닐트리클로로 실란(Phenyltrichlorosilane) 및 하이드록실트리클로로 실란(hydroxyltrichlorosilane)이 포함된 것을 특징으로 하는 박막트랜지스터.
- 제 1 항에 있어서,상기 자기 조립 반도체층 패턴에는 산화아연(ZnO) 또는 실리콘(Si)이 포함된 것을 특징으로 하는 박막트랜지스터.
- 제 1 항에 있어서,상기 게이트 전극 및 상기 기판 사이에는 친수기(hydrophilic group)를 갖는 게이트전극용 단분자막을 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 1 항에 있어서,상기 소스 전극 및 상기 소스 전극과 대응하는 자기 조립 반도체층 패턴의 사이 및 상기 소스 전극 및 상기 소스 전극과 대응하는 상기 게이트 절연막의 사이에는 친수기(hydrophilic group)를 갖는 소스 전극용 단분자막을 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 1 항에 있어서,상기 드레인 전극 및 상기 드레인 전극과 대응하는 자기 조립 반도체층 패턴의 사이 및 상기 드레인 전극 및 상기 드레인 전극과 대응하는 상기 게이트 절연막의 사이에는 친수기(hydrophilic group)를 갖는 드레인 전극용 단분자막을 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 1 항에 있어서,상기 게이트 전극, 소스 전극 및 드레인 전극들에는 산화 아연 및 전도성 물질의 혼합물이 포함되는 것을 특징으로 하는 박막트랜지스터.
- 제 7 항에 있어서,상기 전도성 물질은 알루미늄(Al), 구리(Cu), 인듐(In), 갈륨(Ga) 및 붕소(B)로 이루어진 군에서 선택된 적어도 하나인 것을 특징으로 하는 박막트랜지스터.
- 기판상에 배치된 게이트 전극을 형성하는 단계;상기 기판상에 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 소수기(hydrophobic group)를 갖는 예비 단분자막을 형성하는 단계;상기 게이트 전극과 대응하는 상기 예비 단분자막의 소수기(hydrophobic group)를 친수기(hydrophilic group)로 치환하여 친수부를 갖는 단분자막을 형성하는 단계;상기 친수부에 반도체 물질이 자기배열되어 자기조립 반도체 패턴을 형성하는 단계;상기 자기조립 반도체 패턴상에 소스 전극 및 상기 자기조립 반도체층상에 상기 소스 전극과 이격된 드레인 전극을 각각 형성하는 단계를 포함하는 박막트랜지스터의 제조 방법.
- 제 9 항에 있어서,상기 단분자막을 형성하는 단계는 상기 게이트 전극과 대응하는 부분에 자외선을 조사하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 9 항에 있어서,상기 자기조립 반도체 패턴을 형성하는 단계는상기 단분자막상에 자기조립 반도체층을 형성하는 단계;상기 자기조립 반도체층이 상기 단분자막의 친수부에 자기배열되어 예비 자기조립 반도체층 패턴을 형성하는 단계; 및상기 예비 자기조립 반도체층 패턴을 소결하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 11 항에 있어서,상기 자기조립 반도체층을 형성하는 단계는 상기 반도체 물질을 포함하는 용액을 코팅하는 용액공정에 의해 수행하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 11 항에 있어서,상기 예비 자기조립 반도체층 패턴을 소결하는 단계는 열처리에 의해 수행하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 11 항에 있어서,상기 예비 자기조립 반도체층 패턴을 소결하는 단계는 레이저 조사에 의해 수행하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 9 항에 있어서,기판상에 게이트 전극을 형성하는 단계는,상기 기판상에 소수기(hydrophobic group)를 갖는 예비 게이트 전극용 단분자막을 형성하는 단계;상기 예비 게이트 전극용 단분자막의 소수기(hydrophobic group)를 친수기(hydrophilic gropup)로 치환하여 친수부를 갖는 게이트 전극용 단분자막을 형성하는 단계; 및상기 친수부에 전도성 물질이 자기배열되어 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 9 항에 있어서,상기 자기조립 반도체층 패턴의 양단부에 각각 배치되는 소스전극 및 드레인 전극을 형성하는 단계는,상기 자기조립 반도체층 패턴을 포함하는 게이트 절연막상에 소수기(hydrophobic group)를 갖는 예비 소스전극 및 드레인 전극용 단분자막을 형성하는 단계;상기 자기조립 반도체층 패턴의 양 단부와 각각 대응하는 상기 예비 소스전극 및 드레인 전극용 단분자막의 소수기(hydrophobic group)를 친수기(hydrophilic gropup)로 치환하여 친수부를 갖는 소스전극 및 드레인 전극용 단분자막을 형성하는 단계; 및상기 친수부에 전도성 물질을 자기배열되어 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 기판상에 배치되며, 친수기(hydrophilic group)를 갖는 친수부를 포함하는 게이트 전극용 단분자막;상기 게이트 전극용 단분자막의 친수부상에 배치되어 자기조립되는 게이트 전극;상기 게이트 전극을 덮으며, 상기 기판상에 배치된 게이트 절연막;상기 게이트 전극과 대응하는 상기 게이트 절연막 상에 배치되며 친수기(hydrophilic group)를 갖는 친수부를 포함하는 단분자막;상기 친수부상에 배치되어 자기조립되는 자기조립 반도체층 패턴;상기 자기조립 반도체층 패턴상에 배치되고, 상기 자기조립 반도체층 패턴의 양단부와 각각 대응하며, 친수기(hydrophilic group)를 갖는 친수부를 포함하는 소스/드레인 전극용 단분자막;상기 자기조립 반도체층 패턴과 대응된 상기 소스/드레인 전극용 단분자막의 친수부상에 배치되는 소스 전극;상기 자기조립 반도체층 패턴과 대응하는 상기 소스/드레인 전극용 단분자막의 친수부상에 상기 소스 전극과 이격된 드레인 전극;상기 소스 전극 및 드레인 전극을 덮으며, 상기 드레인 전극의 일부를 노출하는 콘텍홀을 갖는 보호막 패턴;상기 보호막 패턴상에 배치되고, 상기 콘텍홀에 노출된 드레인 전극을 포함하는 보호막상에 배치된 친수기(hydrophilic group)를 갖는 친수부 및 상기 친수부 주변에 배치되며 소수기(hydrophobic group)를 갖는 소수부를 갖는 화소전극용 단분자막; 및상기 화소전극용 단분자막의 친수부상에 자기배열된 화소전극을 포함하는 표시장치.
- 기판상에 친수기(hydrophilic group)를 갖는 친수부를 포함하는 게이트 전극용 단분자막을 형성하는 단계;상기 게이트 전극용 단분자막의 친수부상에 자기배열된 게이트 전극을 형성하는 단계;상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계;상기 게이트 전극과 대응하는 상기 게이트 절연막 상에 배치되며 친수기(hydrophilic group)를 갖는 친수부를 포함하는 단분자막을 형성하는 단계;상기 친수부상에 자기배열된 자기조립 반도체층 패턴을 형성하는 단계;상기 자기조립 반도체층 패턴상에 배치되고, 상기 자기조립 반도체층 패턴의 양단부에 각각 친수기(hydrophilic group)를 갖는 친수부를 포함하는 소스전극 및 드레인 전극용 단분자막을 형성하는 단계;상기 소스전극 및 드레인 전극용 단분자막의 친수부상에 자기배열된 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 드레인 전극을 덮으며, 상기 소스전극 및 드레인 전극용 단분자막상에 상기 드레인 전극의 일부를 노출하는 콘텍홀을 갖는 보호막 패턴을 형성하는 단계;상기 콘텍홀에 노출된 드레인 전극을 포함하는 상기 보호막 패턴상에 친수기(hydrophilic group)를 갖는 친수부 및 상기 친수부 주변에 배치되며 소수기(hydrophobic group)를 갖는 소수부를 갖는 화소전극용 단분자막을 형성하는 단계; 및상기 화소전극용 단분자막의 친수부상에 전도성 물질이 자기배열되어 화소전극을 형성하는 단계를 포함하는 표시장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060092329A KR101275999B1 (ko) | 2006-09-22 | 2006-09-22 | 박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060092329A KR101275999B1 (ko) | 2006-09-22 | 2006-09-22 | 박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080026992A KR20080026992A (ko) | 2008-03-26 |
| KR101275999B1 true KR101275999B1 (ko) | 2013-06-19 |
Family
ID=39414187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060092329A KR101275999B1 (ko) | 2006-09-22 | 2006-09-22 | 박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101275999B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107204289A (zh) * | 2017-06-05 | 2017-09-26 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示面板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101997073B1 (ko) * | 2012-06-11 | 2019-10-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040029143A (ko) * | 2001-09-06 | 2004-04-03 | 쓰리엠 이노베이티브 프로퍼티즈 컴파니 | 유기 박막 트랜지스터용 표면 개질층 |
| KR20040054424A (ko) * | 2002-12-18 | 2004-06-25 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR20040109989A (ko) * | 2003-06-19 | 2004-12-29 | 엘지.필립스 엘시디 주식회사 | 액정표시패널 및 그 제조방법 |
| JP2006147843A (ja) | 2004-11-19 | 2006-06-08 | Hitachi Ltd | 電界効果トランジスタの製造方法およびその方法で製造された電界効果トランジスタ |
-
2006
- 2006-09-22 KR KR1020060092329A patent/KR101275999B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040029143A (ko) * | 2001-09-06 | 2004-04-03 | 쓰리엠 이노베이티브 프로퍼티즈 컴파니 | 유기 박막 트랜지스터용 표면 개질층 |
| KR20040054424A (ko) * | 2002-12-18 | 2004-06-25 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR20040109989A (ko) * | 2003-06-19 | 2004-12-29 | 엘지.필립스 엘시디 주식회사 | 액정표시패널 및 그 제조방법 |
| JP2006147843A (ja) | 2004-11-19 | 2006-06-08 | Hitachi Ltd | 電界効果トランジスタの製造方法およびその方法で製造された電界効果トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107204289A (zh) * | 2017-06-05 | 2017-09-26 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示面板 |
| US10607854B2 (en) | 2017-06-05 | 2020-03-31 | Boe Technology Group Co., Ltd. | Manufacturing method of electrode pattern, thin film transistor and manufacturing method thereof, and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080026992A (ko) | 2008-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9547252B2 (en) | Organic light emitting device | |
| EP2293334B1 (en) | Display apparatus and manufacturing method thereof | |
| US20080203904A1 (en) | Organic electroluminescent device and fabrication method thereof | |
| US8841670B2 (en) | Organic light emitting display apparatus and method of manufacturing the organic light emitting display apparatus | |
| US9741750B2 (en) | Thin film transistor, pixel structure, and method for manufacturing the same, array substrate and display device | |
| WO2019007228A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN105321980B (zh) | 有机发光装置及该装置的制造方法 | |
| KR20100073064A (ko) | 투명 트랜지스터 및 그의 제조 방법 | |
| CN109360828A (zh) | 显示基板及其制造方法、显示装置 | |
| CN111430418A (zh) | Oled显示装置及制备方法 | |
| CN110148601A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN111584512B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN115377117A (zh) | 阵列基板及其制备方法、显示装置 | |
| WO2005057530A1 (ja) | 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法 | |
| KR101275999B1 (ko) | 박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조방법 | |
| US10985226B2 (en) | Ink jet printing organic light emitting diode display panel and manufacturing method thereof | |
| CN111276493A (zh) | 显示面板及其制作方法 | |
| JP4976590B2 (ja) | コンタクトホールの形成方法、半導体装置の製造方法及び半導体装置 | |
| WO2019091182A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2019136818A1 (zh) | 一种喷墨打印的oled显示面板及其制备方法 | |
| CN111584763A (zh) | 一种显示面板及其制备方法 | |
| CN102646792A (zh) | 有机薄膜晶体管阵列基板及其制备方法 | |
| KR101275898B1 (ko) | 박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조방법 | |
| US20230017854A1 (en) | Display substrate and manufacturing method, and display device | |
| US20070148839A1 (en) | Method of manufacturing semiconductor device, semiconductor device and electronic apparatus therefore |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 7 |