CN107204289A - 一种薄膜晶体管及其制作方法、显示面板 - Google Patents

一种薄膜晶体管及其制作方法、显示面板 Download PDF

Info

Publication number
CN107204289A
CN107204289A CN201710416020.0A CN201710416020A CN107204289A CN 107204289 A CN107204289 A CN 107204289A CN 201710416020 A CN201710416020 A CN 201710416020A CN 107204289 A CN107204289 A CN 107204289A
Authority
CN
China
Prior art keywords
layer
photoresist
tft
metallic film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710416020.0A
Other languages
English (en)
Other versions
CN107204289B (zh
Inventor
李海旭
曹占锋
姚琪
汪建国
孟凡娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710416020.0A priority Critical patent/CN107204289B/zh
Publication of CN107204289A publication Critical patent/CN107204289A/zh
Priority to US16/322,308 priority patent/US10607854B2/en
Priority to PCT/CN2018/089111 priority patent/WO2018223879A1/zh
Application granted granted Critical
Publication of CN107204289B publication Critical patent/CN107204289B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制作方法、显示面板，其中，该方法包括：形成金属薄膜；对金属薄膜进行处理，使金属薄膜的表面上形成配合层；所述配合层用于与光刻胶作用产生氢键；通过构图工艺形成电极，当在表面上形成有配合层的金属薄膜上进行构图工艺时，由于配合层与光刻胶作用产生氢键，有效的提高了光刻胶与金属之间的粘附力，使得金属刻蚀过程中光刻胶不易剥落，实现了薄膜晶体管的广泛使用。

Description

一种薄膜晶体管及其制作方法、显示面板
技术领域
本发明涉及显示技术领域，尤指一种薄膜晶体管及其制作方法、显示面板。
背景技术
随着显示技术的不断发展，有机电致发光显示面板和液晶显示面板等平板显示面板发展迅速。
以液晶显示面板为例，液晶显示面板包括阵列基板，阵列基板包括：基板、位于基板上的薄膜晶体管以及像素电极，其中薄膜晶体管中包括有源层、栅电极、源电极和漏电极，其中，在薄膜晶体管的制作工艺中，栅电极、源电极和漏电极均是在金属薄膜上通过包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺的构图工艺形成的。
目前，市场对于液晶显示面板的对比度和分辨率的要求越来越高，也就是说，薄膜晶体管中的源极线和漏极线的宽度需要越来越小。然而，由于光刻胶与金属之间的粘附力较弱，因此，源极线和漏极线的宽度较小会导致形成源电极和漏电极的刻蚀过程中光刻胶剥离，从而限制了薄膜晶体管的广泛使用。
发明内容
为了解决上述技术问题，本发明提供了一种薄膜晶体管及其制作方法、显示面板，能够提高金属与光刻胶的粘附力，避免金属刻蚀过程中光刻胶剥落，实现了薄膜晶体管的广泛使用。
为了达到本发明目的，本发明提供了一种薄膜晶体管制作方法，包括：
形成金属薄膜；
对所述金属薄膜进行处理，使金属薄膜的表面上形成配合层；所述配合层用于与光刻胶作用产生氢键；
通过构图工艺形成电极。
进一步地，所述对金属薄膜进行处理，包括：
利用湿法刻蚀设备采用指定溶液对金属薄膜进行处理；
其中，指定溶液中的溶剂为二甲基甲酰胺，溶质为合成物溶液与硝酸溶液的混合液，所述合成物的分子式为C57H42N12O6·H2O。
进一步地，合成物溶液的质量百分比为30％-50％。
进一步地，处理的时间大于或者等于2分钟，处理的温度为40-50摄氏度。
进一步地，通过构图工艺形成电极包括：
在金属薄膜上涂覆光刻胶；
对所述光刻胶进行曝光和显影处理；
对金属薄膜进行刻蚀处理；
剥离光刻胶，形成电极；
其中，对光刻胶进行曝光和显影处理与形成配合层的时间间隔小于或者等于30分钟。
进一步地，所述电极为栅电极和/或源漏电极。
另外，本发明实施例还提供一种薄膜晶体管，包括：栅电极和源漏电极；
栅电极和/或源漏电极为包括配合层和导电层的电极，所述配合层覆盖所述导电层，其中，配合层用于与光刻胶作用产生氢键。
进一步地，所述配合层中包括三嗪环、亚胺基团、酰胺基团和芳香环。
进一步地，所述导电层的材料为金属。
另外，本发明实施例还提供一种显示面板，包括薄膜晶体管。
本发明实施例提供一种薄膜晶体管及其制作方法、显示面板，该薄膜晶体管制作方法包括：形成金属薄膜；对金属薄膜进行处理，使金属薄膜的表面上形成配合层；配合层用于与光刻胶作用产生氢键；通过构图工艺形成电极，当在表面上形成有配合层的金属薄膜上进行构图工艺时，由于配合层与光刻胶作用产生氢键，有效的提高了光刻胶与金属之间的粘附力，使得金属刻蚀过程中光刻胶不易剥落，实现了薄膜晶体管的广泛使用。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为本发明实施例提供的薄膜晶体管制作方法的流程图；
图2为本发明实施例提供的配合层分子的形成示意图；
图3(a)为本发明实施例提供的薄膜晶体管制作方法的示意图一；
图3(b)为本发明实施例提供的薄膜晶体管制作方法的示意图二；
图3(c)为本发明实施例提供的薄膜晶体管制作方法的示意图三；
图3(d)为本发明实施例提供的薄膜晶体管制作方法的示意图四；
图3(e)为本发明实施例提供的薄膜晶体管制作方法的示意图五；
图3(f)为本发明实施例提供的薄膜晶体管制作方法的示意图六；
图3(g)为本发明实施例提供的薄膜晶体管制作方法的示意图七；
图3(h)为本发明实施例提供的薄膜晶体管制作方法的示意图八；
图3(i)为本发明实施例提供的薄膜晶体管制作方法的示意图九；
图3(j)为本发明实施例提供的薄膜晶体管制作方法的示意图十；
图3(k)为本发明实施例提供的薄膜晶体管制作方法的示意图十一。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
实施例一
图1为本发明实施例提供的薄膜晶体管制作方法的流程图，如图1所示，本发明实施例提供一种薄膜晶体管制作方法，该方法具体包括以下步骤：
步骤101、形成金属薄膜。
其中，金属薄膜的材料包括：铜、铝、钼或钕化钼等金属，本发明实施例对此不作任何限定。
具体的，采用化学气相沉积(Chemical Vapor Deposition，简称CVD)工艺、蒸镀工艺或者溅射工艺沉积金属薄膜，本发明并不以此为限。
步骤102、对金属薄膜进行处理，使金属薄膜的表面上形成配合层；配合层用于与光刻胶作用产生氢键。
具体的，对金属薄膜进行处理，包括：利用湿法刻蚀设备采用指定溶液对金属薄膜进行处理。
其中，指定溶液中的溶剂为二甲基甲酰胺，溶质为合成物溶液与硝酸溶液的混合液，合成物的分子式为C57H42N12O6·H2O，具体通过对氨基苯甲酸甲酯、冰乙酸、三聚氯氰、水合胼、乙醇及2-羟基-1-萘醛制成。其中合成物溶液为有机高分子溶液，图2为本发明实施例提供的配合层分子的形成示意图，指定溶液分子10与金属离子20作用生成配合层分子30。
具体的，处理的时间大于等于2分钟，处理的温度为40-50摄氏度，且处理后不需要对金属薄膜进行水洗。
需要说明的是，原子与电负性大的原子X以共价键结合，若与电负性大、半径小的原子Y接近，在X与Y之间以氢为媒介，生成X-H...Y形式的一种特殊的分子间或分子内相互作用，称为氢键。氢键是一种特殊的分子作用力，其键能比化学键小，又比通常的分子间作用力大。
在本实施例中，采用指定溶液对金属薄膜进行处理形成的配合层中包括三嗪环、亚胺基团、酰胺基团和芳香环。其中，一个配合层的分子含有4个三嗪环，且三嗪环上的氮原子没有与任何分子形成氧键作用，可以作为潜在的氢键接受体与客体分子形成氢键作用。每个三嗪环的周围存在三个亚氨基团。也没有与任何溶剂分子形成氢键作用，可以作为潜在的氢键给体与客体分子形成氢键作用。三嗪环上的氮原子和亚氨基团形成类似于自然界中碱基的氢键作用模式。可以与客体分子形成类似于双螺旋类型的氧键。配合层的分子中还存在12个酰胺基团，每个酰胺基团可以与客体分子形成两种类型的氢键。羰基氧原子可以作为氢键接受体，酰胺氢原子可以作为氢键给予体。配合层的分子中存在多个芳香环可以作为潜在的作用位点与PR分子相互作用。也就是说，本发明实施例生成的配合层既可以作为氢键的提供者，还可以作为氢键受体。具体的，客体分子指的是光刻胶。
步骤103、通过构图工艺形成电极。
具体的，步骤103包括：在金属薄膜上涂覆光刻胶；对光刻胶进行曝光和显影处理；对金属薄膜进行刻蚀处理；剥离光刻胶，形成电极。
其中，对光刻胶进行曝光和显影处理与形成配合层的时间间隔小于或者等于30分钟，在进行曝光和显影之前不需要进行清洗，且在构图工艺过程中烘干的温度不高于130摄氏度。
在本实施例中，在对金属薄膜进行光刻胶涂覆之后，光刻胶会与金属薄膜表面上的配合层作用生成氢键，能有效的提高光刻胶与金属之间的粘附力，避免在刻蚀过程中光刻胶剥离。
本发明实施例提供的薄膜晶体管制作方法，包括：形成金属薄膜；对金属薄膜进行处理，使金属薄膜的表面上形成配合层；所述配合层用于与光刻胶作用产生氢键；通过构图工艺形成电极，当在表面上形成有配合层的金属薄膜上进行构图工艺时，由于配合层与光刻胶作用产生氢键，有效的提高了光刻胶与金属之间的粘附力，使得金属刻蚀过程中光刻胶不易剥落，实现了薄膜晶体管的广泛使用。
下面结合图3(a)-3(g)，以栅电极和源漏电极同时包括配合层为例，进一步地具体描述本发明实施例一提供的薄膜晶体管制作方法。
步骤201、在基板11上形成有源层12，具体如图3(a)所示。
其中，基板可以为玻璃基板或塑料基板，本发明实施例对此不作任何限定；进一步地，在形成有源层之前，可对基板进行预清洗操作。
具体的，在基板11上沉积缓冲层，在缓冲层上沉积非晶硅层，对非晶硅层进行准分子激光退火处理，使非晶硅层晶化为多晶硅层，通过光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺在多晶硅层形成有源层12。
具体的，在本实施例中，采用化学气相沉积(chemical vapor deposition，简称CVD)工艺、蒸镀工艺或溅射工艺等方法在缓冲层上沉积非晶硅层，采用准分子激光退火或者固相结晶等方法将非晶硅晶化为多晶硅，之后在通过构图工艺形成所需的多晶硅图案，有源层12为多晶硅层。
步骤202、在有源层12上形成栅绝缘层13并覆盖整个基板11，具体如图3(b)所示。
本发明实施例采用CVD工艺、蒸镀工艺或溅射工艺等方法在有源层上沉积栅绝缘层13。
其中，栅极绝缘层可以为氧化硅层、氮化硅层或由氧化硅和氮化硅所组成的复合绝缘层等，本发明实施例对此不作任何限定。
步骤203、在栅绝缘层13上沉积第一金属薄膜141，具体如图3(c)所示。
其中，第一金属薄膜141包括：铜、铝、钼、钕化钼，本发明实施例对此不作任何限定。
具体的，可以采用CVD工艺、蒸镀工艺或溅射工艺等方法在栅绝缘层上沉积第一金属薄膜141。
步骤204、对第一金属薄膜141进行处理，使第一金属薄膜141的表面形成配合层142，其中，配合层与光刻胶作用产生氢键，具体可如图3(d)所示。
在本实施例中，利用湿法刻蚀设备采用指定溶液对金属薄膜进行处理。
其中，指定溶液中的溶剂为二甲基甲酰胺，溶质为H6TBMN溶液与硝酸溶液的混合液，H6TBMN溶液的质量分数为30％-50％，其中H6TBMN溶液为有机高分子溶液
其中，处理的时间大于等于2分钟，处理的温度为40-50摄氏度，且处理后不需要对第一金属薄膜进行水洗。
步骤205、通过构图工艺形成栅电极14，具体可如图3(e)所述。
具体的，通过构图工艺形成栅电极包括：在第一金属薄膜上涂覆光刻胶；对光刻胶进行曝光和显影处理；对第一金属薄膜进行刻蚀处理；剥离光刻胶，形成栅电极；其中，对光刻胶进行曝光和显影处理与形成配合层的时间间隔小于或者等于30分钟，且在进行曝光和显影之前不需要进行清洗，且在构图工艺过程中烘干的温度不高于130摄氏度。
步骤206、在栅电极14上形成层间介电层15并覆盖整个基板，具体如图3(f)所示。
具体的，可采用CVD工艺、蒸镀工艺或溅射工艺在栅电极14上沉积层间介电层15，以起到保护栅电极14、并隔离栅电极14和后续源漏电极16的目的。
其中，所述层间介电层15可由氧化硅、氮化硅等材料制备而成，本发明实施例对此不作任何限定。
步骤207、通过包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺的构图工艺，在层间介电层15及所述栅绝缘层13之内形成贯通至所述有源层12的源极过孔和漏极过孔，具体可如图3(g)所示。
步骤208、在层间介电层15上沉积第二金属薄膜161，具体可如图3(h)所示。
其中，第二金属薄膜的材料包括：铜、铝、钼或钕化钼等其他金属，本发明实施例对此不作任何限定，需要说明的是，第一金属薄膜与第二金属薄膜的材料可以相同，也可以不同，本发明对此并不进行限定。
具体的，可以采用CVD工艺、蒸镀工艺或溅射工艺在层间介电层上沉积第二金属薄膜。
步骤209、对第二金属薄膜161进行处理，使第二金属薄膜161的表面形成配合层162，其中，配合层与光刻胶作用产生氢键，具体可如图3(i)所示。
在本实施例中，利用湿法刻蚀设备采用指定溶液对金属薄膜进行处理。
其中，指定溶液中的溶剂为二甲基甲酰胺，溶质为H6TBMN溶液与硝酸溶液的混合液，H6TBMN溶液的质量分数为30％-50％，其中H6TBMN溶液为有机高分子溶液
其中，处理的时间大于等于2分钟，处理的温度为40-50摄氏度，且处理后不需要对第一金属薄膜进行水洗。
步骤210、通过构图工艺形成源漏电极16，具体可如图3(j)所示。
具体的，通过构图工艺形成源漏电极包括：在第二金属薄膜上涂覆光刻胶；对光刻胶进行曝光和显影处理；对第二金属薄膜进行刻蚀处理；剥离光刻胶，形成源漏电极；其中，对光刻胶进行曝光和显影处理与形成配合层的时间间隔小于或者等于30分钟，且在进行曝光和显影之前不需要进行清洗，且在构图工艺过程中烘干的温度不高于130摄氏度。
步骤211、在源漏电极16上形成钝化层17，具体可如图3(k)所示。
具体的，可采用CVD等方法在源漏电极16上沉积钝化层17，并形成钝化层过孔。钝化层17以起到保护源漏电极16、并隔离源漏电极16和后续像素电极的目的；其中，所述钝化层17可由氧化硅、氮化硅等材料制备而成，本发明实施例对此不作任何限定。
实施例二
基于前述实施例的发明构思，本发明实施例二提供了一种薄膜晶体管，该薄膜晶体管包括：栅电极和源漏电极；栅电极和/或源漏电极为包括配合层和导电层的电极，配合层覆盖导电层，其中，配合层与光刻胶作用产生氢键。
在本实施例中，配合层中包括三嗪环、亚胺基团、酰胺基团和芳香环。其中，一个配合层的分子含有4个三嗪环，且三嗪环上的氮原子没有与任何分子形成氧键作用，可以作为潜在的氢键接受体与客体分子形成氢键作用。每个三嗪环的周围存在三个亚氨基团。也没有与任何溶剂分子形成氢键作用，可以作为潜在的氢键给体与客体分子形成氢键作用。三嗪环上的氮原子和亚氨基团形成类似于自然界中碱基的氢键作用模式。可以与客体分子形成类似于双螺旋类型的氧键。配合层的分子中还存在12个酰胺基团，每个酰胺基团可以与客体分子形成两种类型的氢键。羰基氧原子可以作为氢键接受体，酰胺氢原子可以作为氢键给予体。配合层的分子中存在多个芳香环可以作为潜在的作用位点与PR分子相互作用。也就是说，本发明实施例生成的配合层既可以作为氢键的提供者，还可以作为氢键受体。
具体的，所述导电层的材料为金属，具体可以为：铜、铝、钼、钕化钼，本发明实施例对此不作任何限定。
本发明实施例提供的薄膜晶体管，包括：栅电极和源漏电极；栅电极和/或源漏电极为包括配合层和导电层的电极，所述配合层覆盖所述导电层，其中，配合层用于与光刻胶作用产生氢键，当形成表面上形成有配合层的电极的过程中，由于配合层与光刻胶作用产生氢键，有效的提高了光刻胶与金属之间的结合力，使得金属刻蚀过程中光刻胶不易剥落，实现了薄膜晶体管的广泛使用。
实施例三
基于前述实施例的发明构思，本发明实施例三提供了一种显示面板，包括薄膜晶体管。
具体的，薄膜晶体管采用的本发明实施例二提供的薄膜晶体管，其实现原理和实现效果类似，在此不再赘述。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种薄膜晶体管制作方法，其特征在于，包括：
形成金属薄膜；
对所述金属薄膜进行处理，使金属薄膜的表面上形成配合层；所述配合层用于与光刻胶作用产生氢键；
通过构图工艺形成电极。
2.根据权利要求1所述的方法，其特征在于，所述对金属薄膜进行处理，包括：
利用湿法刻蚀设备采用指定溶液对金属薄膜进行处理；
其中，指定溶液中的溶剂为二甲基甲酰胺，溶质为合成物溶液与硝酸溶液的混合液，所述合成物的分子式为C57H42N12O6·H2O。
3.根据权利要求2所述的方法，其特征在于，合成物溶液的质量百分比为30％-50％。
4.根据权利要求2所述的方法，其特征在于，处理的时间大于或者等于2分钟，处理的温度为40-50摄氏度。
5.根据权利要求1-4任一所述的方法，其特征在于，通过构图工艺形成电极包括：
在金属薄膜上涂覆光刻胶；
对所述光刻胶进行曝光和显影处理；
对金属薄膜进行刻蚀处理；
剥离光刻胶，形成电极；
其中，对光刻胶进行曝光和显影处理与形成配合层的时间间隔小于或者等于30分钟。
6.根据权利要求1所述的方法，其特征在于，所述电极为栅电极和/或源漏电极。
7.一种薄膜晶体管，其特征在于，包括：栅电极和源漏电极；
栅电极和/或源漏电极为包括配合层和导电层的电极，所述配合层覆盖所述导电层，其中，配合层用于与光刻胶作用产生氢键。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述配合层中包括三嗪环、亚胺基团、酰胺基团和芳香环。
9.根据权利要求7或8所述的薄膜晶体管，其特征在于，所述导电层的材料为金属。
10.一种显示面板，其特征在于，包括如权利要求7-9任一所述的薄膜晶体管。
CN201710416020.0A 2017-06-05 2017-06-05 一种薄膜晶体管及其制作方法、显示面板 Expired - Fee Related CN107204289B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710416020.0A CN107204289B (zh) 2017-06-05 2017-06-05 一种薄膜晶体管及其制作方法、显示面板
US16/322,308 US10607854B2 (en) 2017-06-05 2018-05-31 Manufacturing method of electrode pattern, thin film transistor and manufacturing method thereof, and display panel
PCT/CN2018/089111 WO2018223879A1 (zh) 2017-06-05 2018-05-31 电极图案的制备方法、薄膜晶体管及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710416020.0A CN107204289B (zh) 2017-06-05 2017-06-05 一种薄膜晶体管及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN107204289A true CN107204289A (zh) 2017-09-26
CN107204289B CN107204289B (zh) 2019-11-08

Family

ID=59908197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710416020.0A Expired - Fee Related CN107204289B (zh) 2017-06-05 2017-06-05 一种薄膜晶体管及其制作方法、显示面板

Country Status (3)

Country Link
US (1) US10607854B2 (zh)
CN (1) CN107204289B (zh)
WO (1) WO2018223879A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768241A (zh) * 2017-10-27 2018-03-06 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、显示面板
WO2018223879A1 (zh) * 2017-06-05 2018-12-13 京东方科技集团股份有限公司 电极图案的制备方法、薄膜晶体管及其制备方法、显示面板
CN110660839A (zh) * 2019-11-13 2020-01-07 京东方科技集团股份有限公司 一种显示面板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101275999B1 (ko) * 2006-09-22 2013-06-19 엘지디스플레이 주식회사 박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조방법
CN104617111A (zh) * 2015-02-03 2015-05-13 京东方科技集团股份有限公司 基板及其制造方法、显示装置
CN105784254A (zh) * 2016-04-20 2016-07-20 南方科技大学 一种柔性压力传感器及触摸屏
CN105807563A (zh) * 2016-05-16 2016-07-27 京东方科技集团股份有限公司 光刻胶组合物及其制备方法和构图方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122987A1 (en) * 2001-12-28 2003-07-03 Myung-Joon Kim Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof
US9741901B2 (en) * 2006-11-07 2017-08-22 Cbrite Inc. Two-terminal electronic devices and their methods of fabrication
KR20140054735A (ko) * 2012-10-29 2014-05-09 삼성전기주식회사 터치패널 및 이의 제조방법
CN103646852B (zh) * 2013-12-12 2018-11-23 京东方科技集团股份有限公司 一种基板的制作方法
CN105789218A (zh) 2016-03-10 2016-07-20 京东方科技集团股份有限公司 一种基板、其制作方法及显示装置
CN107204289B (zh) 2017-06-05 2019-11-08 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101275999B1 (ko) * 2006-09-22 2013-06-19 엘지디스플레이 주식회사 박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조방법
CN104617111A (zh) * 2015-02-03 2015-05-13 京东方科技集团股份有限公司 基板及其制造方法、显示装置
CN105784254A (zh) * 2016-04-20 2016-07-20 南方科技大学 一种柔性压力传感器及触摸屏
CN105807563A (zh) * 2016-05-16 2016-07-27 京东方科技集团股份有限公司 光刻胶组合物及其制备方法和构图方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018223879A1 (zh) * 2017-06-05 2018-12-13 京东方科技集团股份有限公司 电极图案的制备方法、薄膜晶体管及其制备方法、显示面板
US10607854B2 (en) 2017-06-05 2020-03-31 Boe Technology Group Co., Ltd. Manufacturing method of electrode pattern, thin film transistor and manufacturing method thereof, and display panel
CN107768241A (zh) * 2017-10-27 2018-03-06 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、显示面板
CN107768241B (zh) * 2017-10-27 2020-03-10 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、显示面板
CN110660839A (zh) * 2019-11-13 2020-01-07 京东方科技集团股份有限公司 一种显示面板及其制备方法

Also Published As

Publication number Publication date
US20190198348A1 (en) 2019-06-27
US10607854B2 (en) 2020-03-31
CN107204289B (zh) 2019-11-08
WO2018223879A1 (zh) 2018-12-13

Similar Documents

Publication Publication Date Title
CN103646855B (zh) 石墨烯器件的制作方法
CN103745955B (zh) 显示装置、阵列基板及其制造方法
CN108493195A (zh) 柔性tft背板的制作方法及柔性tft背板
CN107204289B (zh) 一种薄膜晶体管及其制作方法、显示面板
TW200301941A (en) Planar polymer transistor
US9893286B2 (en) Organic single crystal field effect circuit and preparing method thereof
US20170294583A1 (en) Carbon nanotube semiconductor device and manufacturing method thereof
Zhao et al. High‐performance full‐photolithographic top‐contact conformable organic transistors for soft electronics
CN108346620A (zh) 阵列基板及其制作方法、显示装置
CN103985764B (zh) 氧化物tft及其制备方法、阵列基板、显示器件
CN108428666A (zh) 柔性tft背板的制作方法及柔性tft背板
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
WO2015143745A1 (zh) 一种阵列基板的制造方法
CN104465400A (zh) 无残留光学光刻胶石墨烯fet的制备及原位表征方法
WO2017152552A1 (zh) 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置
CN104392931B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN102779942A (zh) 一种有机薄膜晶体管阵列基板及其制作方法
CN101419944B (zh) 平板显示器的制备方法
CN108183165A (zh) 有机晶体管、阵列基板、显示装置及相关制备方法
CN105304651A (zh) 阵列基板、显示器及阵列基板的制备方法
CN105140261A (zh) 有机薄膜晶体管及其制备方法、阵列基板及显示装置
CN104701264B (zh) 一种有机发光二极管显示面板及其制作方法、显示装置
CN103177969A (zh) 一种金属氧化物薄膜晶体管的制备方法
WO2019095556A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
CN107768241A (zh) 一种薄膜晶体管及其制作方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191108

Termination date: 20200605