CN115377117A - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN115377117A
CN115377117A CN202210903811.7A CN202210903811A CN115377117A CN 115377117 A CN115377117 A CN 115377117A CN 202210903811 A CN202210903811 A CN 202210903811A CN 115377117 A CN115377117 A CN 115377117A
Authority
CN
China
Prior art keywords
layer
substrate
electrode
region
conductive region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210903811.7A
Other languages
English (en)
Inventor
袁鑫
周秀峰
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202210903811.7A priority Critical patent/CN115377117A/zh
Publication of CN115377117A publication Critical patent/CN115377117A/zh
Priority to PCT/CN2022/141356 priority patent/WO2024021466A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及一种阵列基板及其制备方法、显示装置，阵列基板包括衬底基板及依次形成于衬底基板上的缓冲层、半导体层、栅绝缘层、栅极层及钝化层，其中，阵列基板还包括：调制层，包括间隔分布的源极和漏极；其中，半导体层包括第一导体化区、沟道区以及第二导体化区，沟道区位于第一导体化区与第二导体化区之间；第一导体化区通过形成于缓冲层的第一过孔与源极电性连接，第二导体化区通过形成于缓冲层的第二过孔与漏极电性连接；栅绝缘层位于沟道区上，栅极层位于栅绝缘层上；钝化层位于栅极层、第一导体化区、第二导体化区和缓冲层上。该阵列基板可以减少栅极与源漏极之间的耦合电容，提升电极层的平坦性。

Description

阵列基板及其制备方法、显示装置
技术领域
本申请涉及显示技术领域，特别是涉及一种阵列基板及其制备方法、显示装置。
背景技术
氧化物薄膜晶体管(Oxide Thin-Film Transistor，简称氧化物TFT)为采用氧化物半导体层作为有源层或沟道的薄膜晶体管。由于氧化物半导体的电子迁移率较高、大面积均匀性较好、制备工艺温度较低等，其理论导电性较好，故氧化物TFT器件适合用于对充放电控制要求苛刻的高分辨率、高刷新率的大尺寸显示装置中。
相关技术中，阵列基板的氧化物TFT的源漏极通过过孔连接有源层以分别形成源漏电极，栅极与源漏极之间的绝缘层厚度较薄，侧向电容较大；另外，源漏极上只覆盖一层绝缘层，平坦性较差，不利于布置发光元件的电极层。
发明内容
本申请的目的旨在提供一种阵列基板及其制备方法、显示装置，其可以减少栅极与源漏极之间的耦合电容，提升电极层的平坦性。
第一方面，本申请实施例提出了一种阵列基板，包括衬底基板及依次形成于衬底基板上的缓冲层、半导体层、栅绝缘层、栅极层及钝化层，其中，阵列基板还包括：调制层，包括间隔分布的源极和漏极；其中，半导体层包括第一导体化区、沟道区以及第二导体化区，沟道区位于第一导体化区与第二导体化区之间；第一导体化区通过形成于缓冲层的第一过孔与源极电性连接，第二导体化区通过形成于缓冲层的第二过孔与漏极电性连接；栅绝缘层位于沟道区上，栅极层位于栅绝缘层上；钝化层位于栅极层、第一导体化区、第二导体化区和缓冲层上。
在一种可能的实施方式中，源极在衬底基板上的正投影覆盖第一导体化区在衬底基板上的正投影，漏极在衬底基板上的正投影覆盖第二导体化区在衬底基板上的正投影。
在一种可能的实施方式中，源极在衬底基板上的正投影覆盖第一导体化区在衬底基板上的正投影，漏极在衬底基板上的正投影覆盖第二导体化区及沟道区在衬底基板上的正投影；或者，源极在衬底基板上的正投影覆盖第一导体化区及沟道区在衬底基板上的正投影，漏极在衬底基板上的正投影覆盖第二导体化区在衬底基板上的正投影。
在一种可能的实施方式中，阵列基板还包括位于钝化层背离衬底基板的一侧的金属搭接层，金属搭接层通过形成于钝化层的第三过孔与第一导体化区和第二导体化区中的任一者电性连接。
在一种可能的实施方式中，阵列基板还包括平坦化层及电极层，平坦化层位于金属搭接层背离衬底基板一侧，电极层位于平坦化层背离衬底基板一侧，电极层包括多个电极，电极通过形成于平坦化层的第四过孔与金属搭接层电性连接。
在一种可能的实施方式中，调制层还包括与源极及漏极间隔分布的第一电极板，栅极层还包括与第一电极板相对的第二电极板，第一电极板与第二电极板之间形成电容。
第二方面，本申请实施例提出了一种如前所述的阵列基板的制备方法，包括：在衬底基板上沉积形成调制层，刻蚀形成间隔分布的源极和漏极；在调制层上沉积形成图案化的缓冲层，缓冲层包括在一次刻蚀工艺中形成的与源极对应的第一过孔及与漏极对应的第二过孔；在缓冲层上沉积形成图案化的半导体层，半导体层包括沟道区及经导体化处理形成的第一导体化区和第二导体化区，沟道区位于第一导体化区与第二导体化区之间，且第一导体化区通过第一过孔与源极电性连接，第二导体化区通过第二过孔与漏极电性连接；在沟道区上沉积形成栅绝缘层；在栅绝缘层上沉积形成栅极层；在栅极层、第一导体化区、第二导体化区和缓冲层上沉积形成钝化层。
在一种可能的实施方式中，制备方法还包括在钝化层背离衬底基板的一侧形成金属搭接层，金属搭接层通过形成于钝化层的第三过孔与第一导体化区和第二导体化区中的任一者电性连接；在金属搭接层背离衬底基板一侧形成平坦化层；在平坦化层背离衬底基板一侧形成电极层，电极层包括多个电极，电极通过形成于平坦化层的第四过孔与金属搭接层电性连接。
在一种可能的实施方式中，在调制层形成与源极及漏极间隔分布的第一电极板，在栅极层形成与第一电极板相对的第二电极板，第一电极板与第二电极板之间形成电容。
第二方面，本申请实施例提出了一种显示装置，包括：如前所述的阵列基板。
根据本申请实施例提供的阵列基板及其制备方法、显示装置，通过将氧化物薄膜晶体管倒置设置，即在衬底基板与缓冲层之间形成包括源漏极的调制层，以及在缓冲层上依次形成半导体层、栅绝缘层、栅极层及钝化层，可以增加栅极层与源漏极之间的距离，进而减少栅极层与源漏极之间的耦合电容。另外，由于源漏极上方的膜层厚度增加，可以改善电极层的平坦性。
附图说明
下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制，仅用于示意相对位置关系，某些部位的层厚采用了夸大的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。
图1示出本申请第一实施例提供的阵列基板的结构示意图；
图2示出图1中区域M的放大结构示意图；
图3示出本申请第二实施例提供的阵列基板的结构示意图；
图4示出本申请第三实施例提供的显示装置的结构示意图；
图5示出本申请第四实施例提供的显示装置的结构示意图；
图6示出本申请施例提供的阵列基板的制备方法的流程框图；
图7示出本申请实施例提供的显示装置的结构示意图。
附图标记说明：
1、阵列基板；10、衬底基板；11、调制层；111、第一电极板；12、缓冲层；13、半导体层；130、沟道区；131、第一导体化区；132、第二导体化区；14、栅绝缘层；15、栅极层；151、第二电极板；16、钝化层；H1、第一过孔；H2、第二过孔；H3、第三过孔；S、源极；D、漏极；17、金属搭接层；18、平坦化层；19、电极层；
20、像素限定层；21、发光结构；22、阴极；23、封装层。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了区域结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
本申请的目的旨在提供一种阵列基板及其制备方法、显示面板，其可以减少栅极与源漏极之间的耦合电容，简化制程工艺，节约制作成本。下面结合附图对各实施例进行详细描述。
第一实施例
图1示出本申请第一实施例提供的阵列基板的结构示意图，图2示出图1中区域M的放大结构示意图。
如图1和图2所示，本申请第一实施例提供了一种阵列基板1，包括衬底基板10及依次形成于衬底基板10上的缓冲层12、半导体层13、栅绝缘层14、栅极层15及钝化层16，阵列基板1还包括：调制层11，包括间隔分布的源极S和漏极D。可选地，衬底基板10为玻璃基板等绝缘基板。
半导体层13包括第一导体化区131、沟道区130以及第二导体化区132，沟道区130位于第一导体化区131与第二导体化区132之间；第一导体化区131通过形成于缓冲层12的第一过孔H1与源极S电性连接，第二导体化区132通过形成于缓冲层12的第二过孔H2与漏极D电性连接。
栅绝缘层14位于沟道区130上，栅极层15位于栅绝缘层14上；钝化层16位于栅极层15、第一导体化区131、第二导体化区132和缓冲层12上。
如图1所示，本实施例中的TFT为氧化物TFT，其半导体层13可以采用例如IGZO的氧化物半导体制成。其中IGZO为铟(In)、镓(Ga)、锌(Zn)和氧(O)的化合物，半导体层13可以由铟、锌和氧的化合物(In Zn O)形成，也可以由铟、镓和氧的化合物(In Ga O)形成，还可以由铟、硅和氧的化合物(In Si O)形成。氧化物导体层13可以采用磁控溅射的方法制作，并通过光刻方法进行图形化，其厚度一般为50nm～100nm。
另外，由于在导通状态下氧化物TFT的源漏极与沟道区130的导电需要穿过半导体层13本身，为了降低半导体层13的阻抗以保证其导电，需要对第一导体化区131和第二导体化区132进行导体化处理，处理方法可以为例如但不限于氢扩散、退火晶化、离子注入(B、F、He、P等)、等离子体处理等。
氧化物TFT采用顶栅自对准工艺制备而成。其中，栅极层15包括多个栅极，可以采用诸如钼(Mo)、铌(Nb)、钨(W)、铝(Al)、铬(Cr)、铜(Cu)和银(Ag)中的任一种金属或者至少两种金属的合金形成。栅极层15的厚度一般为200nm～300nm。
栅绝缘层14覆盖半导体层13的沟道区130，可以避免在其上方制备图案化的金属层(例如栅极)时影响沟道区130，提高氧化物TFT器件的稳定性和可靠性。栅绝缘层14可以采用例如氧化硅(SiO2)或者氮化硅(Si3N4)形成。栅绝缘层14可以通过层压氧化硅和氮化硅形成。另外，栅绝缘层14可以通过使用氧化铝或氧化钽形成，其厚度一般为200nm～500nm。
由于氧化物TFT对短波光非常敏感，半导体层13与透明的衬底基板10较近，很容易受到外界光源或者环境光的照射，而氧化物半导体层13的光照稳定性较差，因此通常需要在衬底基板10上制作一层金属用来遮光。
本实施例中，在衬底基板10上沉积一层调制层11，并将氧化物TFT的源极S和漏极D布置于调制层11，可以代替相关技术中的金属遮光层。另外，由于氧化物TFT倒置设置，使得调制层11的源极S和漏极D与栅极层15的栅极之间相隔有缓冲层12、半导体层13及栅绝缘层14，即增加了栅极与源漏极之间的距离。例如，与相关技术中正常设置的氧化物TFT相比，栅极与源漏极之间的距离可以增加
Figure BDA0003770874500000061
以上。由于栅极与源漏极之间的耦合电容与二者之间的距离成反比，故当栅极与源漏极之间的距离增大时，可以减小栅极与源漏极之间的耦合电容。
进一步地，当阵列基板1应用于有机电致发光二极管(OLED)显示面板时，源极S和漏极D中的任一者与发光元件的电极层电性连接，由于调制层11的源漏极与电极层之间相隔有缓冲层12、半导体层13及栅绝缘层14等多层膜层结构，由此可以改善源漏极上方的电极层的平坦性。或者，在保持平坦性需求不变的情况下，可以减薄膜层结构的厚度，进而减小整个显示面板的厚度。
本申请实施例提供的阵列基板1，通过将氧化物薄膜晶体管倒置设置，即在衬底基板10与缓冲层12之间形成包括源漏极的调制层11，以及在缓冲层12上依次形成半导体层13、栅绝缘层14、栅极层15及钝化层16，可以增加栅极层15与源漏极之间的距离，进而减少栅极与源漏极之间的耦合电容。另外，由于源漏极上方的膜层厚度增加，可以改善电极层的平坦性。
在一些实施例中，源极S在衬底基板10上的正投影覆盖第一导体化区131在衬底基板10上的正投影，漏极D在衬底基板10上的正投影覆盖第二导体化区132在衬底基板10上的正投影。
如前所述，由于氧化物TFT对短波光非常敏感，本实施例中，在衬底基板10上沉积一层调制层11，并将氧化物TFT的源极S和漏极D布置于调制层11。其中，源极S在衬底基板10上的正投影覆盖第一导体化区131在衬底基板10上的正投影，漏极D在衬底基板10上的正投影覆盖第二导体化区132在衬底基板10上的正投影，由此，调制层11可以代替相关技术中的金属遮光层，避免光照对氧化物TFT的影响。同时，与相关技术中氧化物TFT正常设置相比，可以减少单独制备源极S和漏极D及绝缘层等两道光罩制程，减少曝光机设备的费用，从而可以简化制程工艺，节约制作成本。
在一些实施例中，阵列基板1还包括位于钝化层16背离衬底基板10的一侧的金属搭接层17，金属搭接层17通过形成于钝化层16的第三过孔H3与第一导体化区131和第二导体化区132中的任一者电性连接。
由于第一导体化区131通过形成于缓冲层12的第一过孔H1与源极S电性连接，第二导体化区132通过形成于缓冲层12的第二过孔H2与漏极D电性连接，故金属搭接层17可以与源极S或者漏极D搭接配合。可选地，金属搭接层17由Al、Mo、Cu金属或合金薄膜图形化而成，金属或合金薄膜可采用磁控技术成膜，并采用光刻技术进行图形化。钝化层16用于保护氧化物TFT，提高氧化物TFT的稳定性。钝化层16设置有第三过孔H3，金属搭接层17通过形成于钝化层16的第三过孔H3与第一导体化区131和第二导体化区132中的任一者电性连接。
在一些实施例中，阵列基板1还包括平坦化层18及电极层19，平坦化层18位于金属搭接层17背离衬底基板10一侧，电极层19位于平坦化层18背离衬底基板10一侧，电极层19包括多个电极，电极通过形成于平坦化层18的第四过孔与金属搭接层17电性连接。
如图2所示，电极层19至少覆盖氧化物TFT，可以减少出光侧的光线对氧化物TFT造成光生载流子的影响。另外，在氧化物TFT采用IGZO作为半导体层时，电极层19的设置可以阻挡后段制程(如封装)的氢扩散，提高氧化物TFT的可靠性。
当阵列基板1应用于有机电致发光二极管(OLED)显示面板时，电极层19的多个电极为发光元件的阳极，平坦化层18可以采用有机材料制备，利用有机材料的流平性为阳极提供平坦的界面。阳极通过形成于平坦化层18的第四过孔与金属搭接层17电性连接，进而通过形成于钝化层16的第三过孔H3、形成于缓冲层12的第一过孔H1或者第二过孔H2与源极S/漏极D实现电性连接。
由于调制层11的源极S/漏极D与电极层19的阳极之间相隔有缓冲层12、半导体层13、栅绝缘层14、钝化层16及平坦化层18等多层膜层结构，与相关技术中源极S/漏极D与电极层19的阳极之间仅相隔有一层钝化层16及平坦化层18相比，可以有效改善电极层19的平坦性。或者，在保持平坦性需求不变的情况下，可以减薄平坦化层18的厚度，例如平坦化层18的厚度可以减少1μm，进而减小整个显示面板的厚度。
需要说明的是，本实施例中的氧化物TFT可以用作开关晶体管或者驱动晶体管。阵列基板1上还可以包括其他元件例如栅线、数据线、像素电极等等，且这些元件可以与氧化物TFT按照相关技术中的连接关系进行连接或者按照相关技术中的位置关系进行布置，不再赘述。
第二实施例
随着显示技术的发展及分辨率的提高，像素设计的空间被压缩到极致，除去必要的金属走线和TFT器件，电容所能占据的面积越来越小。为了维持一帧画面持续、稳定地显示，电容的大小显得尤为重要。为此，本申请第二实施例提供的阵列基板，可以在不影响开口率大小及不会增加制作成本的前提下提高电容。
图3示出本申请第二实施例提供的阵列基板的结构示意图。
如图3所示，本申请第二实施例提供的阵列基板1与第一实施例结构类似，不同之处在于，调制层11还包括与源极S及漏极D间隔分布的第一电极板111，栅极层15还包括与第一电极板111相对的第二电极板151，第一电极板111与第二电极板151之间形成电容。
具体来说，阵列基板1包括相邻布置的器件区和电容区，器件区包括氧化物TFT，电容区包括与氧化物TFT的调制层11及栅极层15同层布置的两个电极板，且两个电极板之间形成电容。
本实施例中，第一电极板111和第二电极板151分别形成于氧化物TFT已有的调制层11及栅极层15，没有新增金属层，从而不会增加光罩制程，并且可以增大电容的容量。另外，电容位于原有的电容区，不会占据多余的布线空间，从而不会影响开口率的大小。
第三实施例
图4示出本申请第三实施例提供的阵列基板的结构示意图。
如图4所示，本申请第三实施例提供的阵列基板1与第一实施例结构类似，不同之处在于，调制层11的结构不同，且氧化物TFT为双沟道器件。
具体来说，调制层11的源极S在衬底基板10上的正投影覆盖第一导体化区131在衬底基板10上的正投影，漏极D在衬底基板10上的正投影覆盖第二导体化区132及沟道区130在衬底基板10上的正投影。
由于调制层11的漏极D可以延伸至与沟道区130相对的位置，从而可以使氧化物TFT形成为双沟道器件。与单沟道器件相比，双沟道器件可以具有更高的载流子迁移率，从而可以获得高速度、高亮度、高对比度的显示装置。
可以理解的是，当源极S在衬底基板10上的正投影覆盖第一导体化区131及沟道区130在衬底基板10上的正投影，漏极D在衬底基板10上的正投影覆盖第二导体化区132在衬底基板10上的正投影，氧化物TFT也可以形成为双沟道器件，不再赘述。
第四实施例
图5示出本申请第四实施例提供的阵列基板的结构示意图。
如图5所示，本申请第四实施例提供的阵列基板1与第一实施例结构类似，不同之处在于，调制层11的结构不同，且氧化物TFT为双沟道器件，并且调制层11还包括与源极S及漏极D间隔分布的第一电极板111，栅极层15还包括与第一电极板111相对的第二电极板151，第一电极板111与第二电极板151之间形成电容。
具体来说，调制层11的源极S在衬底基板10上的正投影覆盖第一导体化区131在衬底基板10上的正投影，漏极D在衬底基板10上的正投影覆盖第二导体化区132及沟道区130在衬底基板10上的正投影。
由于调制层11的漏极D可以延伸至与沟道区130相对的位置，从而可以使氧化物TFT形成为双沟道器件。与单沟道器件相比，双沟道器件可以具有更高的载流子迁移率，从而可以获得高速度、高亮度、高对比度的显示装置。
可以理解的是，当源极S在衬底基板10上的正投影覆盖第一导体化区131及沟道区130在衬底基板10上的正投影，漏极D在衬底基板10上的正投影覆盖第二导体化区132在衬底基板10上的正投影，氧化物TFT也可以形成为双沟道器件，不再赘述。
进一步地，阵列基板1包括相邻布置的器件区和电容区，器件区包括氧化物TFT，电容区包括与氧化物TFT的调制层11及栅极层15同层布置的两个电极板，且两个电极板之间形成电容。
本实施例中，第一电极板111和第二电极板151分别形成于氧化物TFT已有的调制层11及栅极层15，没有新增金属层，从而不会增加光罩制程，并且可以增大电容的容量。另外，电容位于原有的电容区，不会占据多余的布线空间，从而不会影响开口率的大小。
图6示出本申请施例提供的阵列基板的制备方法的流程框图。
如图6所示，本申请实施例还提供了一种如前所述的任一种阵列基板的制备方法，包括如下步骤S1～S6。
步骤S1：在衬底基板10上沉积形成调制层11，刻蚀形成间隔分布的源极S和漏极D。
步骤S2：在调制层11及遮光层11上沉积形成图案化的缓冲层12，缓冲层12包括在一次刻蚀工艺中形成的与源极S对应的第一过孔H1及与漏极D对应的第二过孔H2。
步骤S3：在缓冲层12上沉积形成图案化的半导体层13，半导体层13包括沟道区130及经过导体化处理形成的第一导体化区131和第二导体化区132，沟道区130位于第一导体化区131与第二导体化区132之间，且第一导体化区131通过第一过孔H1与源极S电性连接，第二导体化区132通过第二过孔H2与漏极D电性连接。
可选地，源极S在衬底基板10上的正投影覆盖第一导体化区131在衬底基板10上的正投影，漏极D在衬底基板10上的正投影覆盖第二导体化区132在衬底基板10上的正投影，以使氧化物TFT为单沟道器件。
可选地，源极S在衬底基板10上的正投影覆盖第一导体化区131在衬底基板10上的正投影，漏极D在衬底基板10上的正投影覆盖第二导体化区132及沟道区130在衬底基板10上的正投影，以使氧化物TFT为双沟道器件。或者，可选地，源极S在衬底基板10上的正投影覆盖第一导体化区131及沟道区130在衬底基板10上的正投影，漏极D在衬底基板10上的正投影覆盖第二导体化区132在衬底基板10上的正投影，以使氧化物TFT为双沟道器件。与单沟道器件相比，双沟道器件可以具有更高的载流子迁移率，从而可以获得高速度、高亮度、高对比度的显示装置。
步骤S4：在沟道区130上沉积形成栅绝缘层14。
步骤S5：在栅绝缘层14上沉积形成栅极层15。
步骤S6：在栅极层15、第一导体化区131、第二导体化区132和缓冲层12上沉积形成钝化层16。
本申请实施例提供的阵列基板1的制备方法，通过将氧化物薄膜晶体管倒置设置，即在衬底基板10与缓冲层12之间形成包括源漏极的调制层11，以及在缓冲层12上依次形成半导体层13、栅绝缘层14、栅极层15及钝化层16，可以增加栅极层15与源漏极之间的距离，进而减少栅极与源漏极之间的耦合电容。另外，由于源漏极上方的膜层厚度增加，可以改善电极层的平坦性。
在一些实施例中，阵列基板1的制备方法还包括如下所述的步骤S7～S9。
步骤S7：在钝化层16背离衬底基板10的一侧形成金属搭接层17，金属搭接层17通过形成于钝化层16的第三过孔H3与第一导体化区131和第二导体化区132中的任一者电性连接。其中，钝化层16采用一次干刻工艺形成第三过孔H3。
步骤S8：在金属搭接层17背离衬底基板10一侧形成平坦化层18；
步骤S9：在平坦化层18背离衬底基板10一侧形成电极层19，电极层19包括多个电极，电极通过形成于平坦化层18的第四过孔与金属搭接层17电性连接。
如图1～图5所示，电极层19至少覆盖氧化物TFT，可以减少出光侧的光线对氧化物TFT造成光生载流子的影响。另外，在氧化物TFT采用IGZO作为半导体层时，电极层19的设置可以阻挡后段制程(如封装)的氢扩散，提高氧化物TFT的可靠性。
当阵列基板1应用于有机电致发光二极管(OLED)显示面板时，电极层19的多个电极为发光元件的阳极，平坦化层18可以采用有机材料制备，利用有机材料的流平性为阳极提供平坦的界面。阳极通过形成于平坦化层18的第四过孔与金属搭接层17电性连接，进而通过形成于钝化层16的第三过孔H3、形成于缓冲层12的第一过孔H1或者第二过孔H2与源极S/漏极D实现电性连接。
由于调制层11的源极S/漏极D与电极层19的阳极之间相隔有缓冲层12、半导体层13、栅绝缘层14、钝化层16及平坦化层18等多层膜层结构，与相关技术中源极S/漏极D与电极层19的阳极之间仅相隔有一层钝化层16及平坦化层18相比，可以有效改善电极层19的平坦性。或者，在保持平坦性需求不变的情况下，可以减薄平坦化层18的厚度，例如平坦化层18的厚度可以减少1μm，进而减小整个显示面板的厚度。
在一些实施例中，阵列基板1的制备方法还包括：
在调制层11形成与源极S及漏极D间隔分布的第一电极板111，在栅极层15形成与第一电极板111相对的第二电极板151，第一电极板111与第二电极板151之间形成电容。
本实施例中，第一电极板111和第二电极板151分别形成于氧化物TFT已有的调制层11及栅极层15，没有新增金属层，从而不会增加光罩制程，并且可以增大电容的容量。另外，电容位于原有的电容区，不会占据多余的布线空间，从而不会影响开口率的大小。
需要说明的是，本申请中，图案化工艺可以包括光刻工艺，或者包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等工艺，可以根据本申请中所形成的结构选择相应的图案化工艺。
图7示出本申请实施例提供的显示装置的结构示意图。
如图7所示，本申请实施例还提供了一种显示装置，包括如前所述的任一种阵列基板1。该显示装置例如可以实现为液晶显示装置、有机电致发光二极管(OLED)显示面板、电子书、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在一个示例中，如图7所示，该显示装置为OLED显示面板，还包括位于阵列基板1上的像素限定层20、发光层和封装层23。
像素限定层20包括多个像素开口，发光层包括阵列分布的多个发光元件，每个发光元件与的像素限定层20的像素开口对应。发光元件包括电极层19中的阳极、位于阳极上的发光结构21和位于发光结构21上的阴极22，像素开口暴露阳极。
封装层23位于发光层背离阵列基板1的一侧。封装层23包括依次层叠设置的第一无机层、有机层和第二无机层。无机材料既具有良好的透光性能，又具有很好的水氧阻挡性能。有机层为图案化的有机层，其具有较高的弹性，有机层夹设于第一无机层和第二无机层之间，既可以抑制无机薄膜开裂，释放无机物之间的应力，还可以在提高整个封装层23的柔韧性，从而实现可靠的柔性封装。
在另一个示例中，该显示装置还可以为Micro/Mini-LED显示器，包括位于阵列基板1上的发光层和盖板。其中，发光层包括阵列分布的多个发光元件，发光元件可以为微发光二极管(Micro-LED)和亚毫米发光二极管(Mini-LED)中的任一者。
在另一个示例中，该显示装置还可以为液晶显示器，包括液晶显示面板和设置于液晶显示面板的背光侧的背光模组，背光模组用于向液晶显示面板提供光源。液晶显示面板包括相对设置的阵列基板1、彩膜基板以及位于阵列基板1与彩膜基板之间的液晶层。
应当容易地理解，应当按照最宽的方式解释本申请中的“在……上”、“在……以上”和“在……之上”，以使得“在……上”不仅意味着“直接处于某物上”，还包括“在某物上”且其间具有中间特征或层的含义，并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义，还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即，直接处于某物上)的含义。
文中使用的术语“衬底基板”是指在其上添加后续材料层的材料。衬底基板本身可以被图案化。添加到衬底基板顶上的材料可以被图案化，或者可以保持不被图案化。此外，衬底基板可以包括宽范围内的一系列材料，例如，硅、锗、砷化镓、磷化铟等。替代地，衬底基板可以由非导电材料(例如，玻璃、塑料或者蓝宝石晶圆等)制成。
文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。衬底基板可以是层，可以在其中包括一个或多个层，和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或过孔)以及一个或多个电介质层。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，包括衬底基板及依次形成于所述衬底基板上的缓冲层、半导体层、栅绝缘层、栅极层及钝化层，其特征在于，所述阵列基板还包括：
调制层，位于所述衬底基板与所述缓冲层之间，所述调制层包括间隔分布的所述源极和所述漏极；
其中，所述半导体层包括第一导体化区、沟道区以及第二导体化区，所述沟道区位于所述第一导体化区与所述第二导体化区之间；所述第一导体化区通过形成于所述缓冲层的第一过孔与所述源极电性连接，所述第二导体化区通过形成于所述缓冲层的第二过孔与所述漏极电性连接；
所述栅绝缘层位于所述沟道区上，所述栅极层位于所述栅绝缘层上；所述钝化层位于所述栅极层、所述第一导体化区、所述第二导体化区和所述缓冲层上。
2.根据权利要求1所述的阵列基板，其特征在于，所述源极在所述衬底基板上的正投影覆盖所述第一导体化区在所述衬底基板上的正投影，所述漏极在所述衬底基板上的正投影覆盖所述第二导体化区在所述衬底基板上的正投影。
3.根据权利要求1所述的阵列基板，其特征在于，所述源极在所述衬底基板上的正投影覆盖所述第一导体化区在所述衬底基板上的正投影，所述漏极在所述衬底基板上的正投影覆盖所述第二导体化区及所述沟道区在所述衬底基板上的正投影；
或者，所述源极在所述衬底基板上的正投影覆盖所述第一导体化区及所述沟道区在所述衬底基板上的正投影，所述漏极在所述衬底基板上的正投影覆盖所述第二导体化区在所述衬底基板上的正投影。
4.根据权利要求1所述的阵列基板，其特征在于，还包括位于所述钝化层背离所述衬底基板的一侧的金属搭接层，所述金属搭接层通过形成于所述钝化层的第三过孔与所述第一导体化区和所述第二导体化区中的任一者电性连接。
5.根据权利要求4所述的阵列基板，其特征在于，还包括平坦化层及电极层，所述平坦化层位于所述金属搭接层背离所述衬底基板一侧，所述电极层位于所述平坦化层背离所述衬底基板一侧，所述电极层包括多个电极，所述电极通过形成于所述平坦化层的第四过孔与所述金属搭接层电性连接。
6.根据权利要求1所述的阵列基板，其特征在于，所述调制层还包括与所述源极及所述漏极间隔分布的第一电极板，所述栅极层还包括与所述第一电极板相对的第二电极板，所述第一电极板与所述第二电极板之间形成电容。
7.一种如权利要求1至6任一项所述的阵列基板的制备方法，其特征在于，包括：
在衬底基板上沉积形成调制层，刻蚀形成间隔分布的源极和漏极；
在所述调制层上形成图案化的缓冲层，所述缓冲层包括在一次刻蚀工艺中形成的与所述源极对应的第一过孔及与所述漏极对应的第二过孔；
在所述缓冲层上形成图案化的半导体层，所述半导体层包括沟道区及经导体化处理形成的第一导体化区和第二导体化区，所述沟道区位于所述第一导体化区与所述第二导体化区之间，且所述第一导体化区通过所述第一过孔与所述源极电性连接，所述第二导体化区通过所述第二过孔与所述漏极电性连接；
在所述沟道区上沉积形成栅绝缘层；
在所述栅绝缘层上沉积形成栅极层；
在所述栅极层、所述第一导体化区、所述第二导体化区和所述缓冲层上沉积形成钝化层。
8.根据权利要求7所述的制备方法，其特征在于，还包括：
在所述钝化层背离所述衬底基板的一侧形成金属搭接层，所述金属搭接层通过形成于所述钝化层的第三过孔与所述第一导体化区和所述第二导体化区中的任一者电性连接；
在所述金属搭接层背离所述衬底基板一侧形成平坦化层；
在所述平坦化层背离所述衬底基板一侧形成电极层，所述电极层包括多个电极，所述电极通过形成于所述平坦化层的第四过孔与所述金属搭接层电性连接。
9.根据权利要求8所述的制备方法，其特征在于，还包括：
在所述调制层形成与所述源极及所述漏极间隔分布的第一电极板，在所述栅极层形成与所述第一电极板相对的第二电极板，所述第一电极板与所述第二电极板之间形成电容。
10.一种显示装置，其特征在于，包括：如权利要求1至6任一项所述的阵列基板。
CN202210903811.7A 2022-07-28 2022-07-28 阵列基板及其制备方法、显示装置 Pending CN115377117A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210903811.7A CN115377117A (zh) 2022-07-28 2022-07-28 阵列基板及其制备方法、显示装置
PCT/CN2022/141356 WO2024021466A1 (zh) 2022-07-28 2022-12-23 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210903811.7A CN115377117A (zh) 2022-07-28 2022-07-28 阵列基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN115377117A true CN115377117A (zh) 2022-11-22

Family

ID=84063360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210903811.7A Pending CN115377117A (zh) 2022-07-28 2022-07-28 阵列基板及其制备方法、显示装置

Country Status (2)

Country Link
CN (1) CN115377117A (zh)
WO (1) WO2024021466A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117440711A (zh) * 2023-10-19 2024-01-23 惠科股份有限公司 阵列基板及其制备方法、显示装置
WO2024021466A1 (zh) * 2022-07-28 2024-02-01 惠科股份有限公司 阵列基板及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424935A (zh) * 2017-05-08 2017-12-01 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN108470717A (zh) * 2017-02-22 2018-08-31 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
CN110911424A (zh) * 2019-12-11 2020-03-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN111446295A (zh) * 2020-04-08 2020-07-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及显示面板
CN111769123A (zh) * 2020-07-10 2020-10-13 京东方科技集团股份有限公司 一种阵列基板、显示装置和制作方法
CN112786667A (zh) * 2021-01-05 2021-05-11 深圳市华星光电半导体显示技术有限公司 Amoled显示面板及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015186619A1 (ja) * 2014-06-06 2015-12-10 シャープ株式会社 半導体装置、表示装置及び半導体装置の製造方法
CN113345837A (zh) * 2021-05-26 2021-09-03 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法及显示面板
CN113629072A (zh) * 2021-07-26 2021-11-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN115377117A (zh) * 2022-07-28 2022-11-22 惠科股份有限公司 阵列基板及其制备方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470717A (zh) * 2017-02-22 2018-08-31 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
CN107424935A (zh) * 2017-05-08 2017-12-01 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN110911424A (zh) * 2019-12-11 2020-03-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN111446295A (zh) * 2020-04-08 2020-07-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及显示面板
CN111769123A (zh) * 2020-07-10 2020-10-13 京东方科技集团股份有限公司 一种阵列基板、显示装置和制作方法
CN112786667A (zh) * 2021-01-05 2021-05-11 深圳市华星光电半导体显示技术有限公司 Amoled显示面板及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024021466A1 (zh) * 2022-07-28 2024-02-01 惠科股份有限公司 阵列基板及其制备方法、显示装置
CN117440711A (zh) * 2023-10-19 2024-01-23 惠科股份有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
WO2024021466A1 (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
US10312268B2 (en) Display device
CN202601619U (zh) 一种薄膜晶体管、阵列基板和显示器
CN115377117A (zh) 阵列基板及其制备方法、显示装置
US11569472B2 (en) Electroluminescent display substrate, manufacturing method thereof and electroluminescent display apparatus
CN111668242A (zh) Oled显示面板及其制备方法
CN109638078B (zh) Tft的制备方法、tft、oled背板和显示装置
US20220115473A1 (en) Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device
US20220352275A1 (en) Oled display panel and method of manufacturing same
CN113707725B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US20240180000A1 (en) Display Substrate and Display Device
CN113192980B (zh) 一种阵列基板结构、显示装置及阵列基板结构的制备方法
US20240213257A1 (en) Array Substrate and Preparation Method Thereof and Display Device
KR20190076094A (ko) 디스플레이 장치와, 이의 제조 방법
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
CN219919629U (zh) 一种显示基板及显示装置
CN114335011B (zh) 显示面板及显示面板的制备方法
US20220399433A1 (en) Display Substrate and Display Apparatus
CN114883370A (zh) 显示面板及其制备方法、显示终端
CN114005857A (zh) 阵列基板及其制作方法和显示装置
CN117080222B (zh) 阵列基板及其制备方法、显示装置
CN111668268A (zh) 一种oled显示装置及制作方法
CN115376452B (zh) 阵列基板及其制备方法、显示装置
US20240260398A1 (en) Display panel and display device
US20240224599A1 (en) Display substrate, manufacturing method thereof and display device
US20240196695A1 (en) Display panel, manufacturing method thereof, and electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20221122