JP4767242B2 - Tft−lcdアレイ基板及びその製造方法 - Google Patents

Tft−lcdアレイ基板及びその製造方法 Download PDF

Info

Publication number
JP4767242B2
JP4767242B2 JP2007299507A JP2007299507A JP4767242B2 JP 4767242 B2 JP4767242 B2 JP 4767242B2 JP 2007299507 A JP2007299507 A JP 2007299507A JP 2007299507 A JP2007299507 A JP 2007299507A JP 4767242 B2 JP4767242 B2 JP 4767242B2
Authority
JP
Japan
Prior art keywords
electrode
tft
shielding plate
light shielding
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007299507A
Other languages
English (en)
Other versions
JP2008129600A (ja
Inventor
張彌
王威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Publication of JP2008129600A publication Critical patent/JP2008129600A/ja
Application granted granted Critical
Publication of JP4767242B2 publication Critical patent/JP4767242B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、薄膜トランジスタ液晶ディスプレイ(TFT−LCD)、特に薄膜トランジスタ液晶ディスプレイアレイ基板およびその製造方法に関する。
パネルディスプレイ技術において、TFT−LCDはエネルギーの消耗が少なく、製造コストが比較的低く、無輻射の特徴を有するので、パネルディスプレイ市場で主導的地位を占めている。TFT−LCDデバイスはアレイ基板とカラーフィルター基板とをその間に液晶層を挟んで重ねることにより形成される。
図1Aは今主流となっているアモルファスシリコンTFT(薄膜トランジスタ)LCDのアレイ基板の単一画素の平面図であり、図1Bと図1Cは図1Aの線A−AとB−Bに沿う断面の概略図である。図におけるTFTが採用するのは裏チャンネルエッチングのボトムゲート構造である。図に示すように、該アレイ基板は複数のゲートライン1とそれに垂直な複数のデータライン5を備え、隣接するゲートラインとデータラインにより複数の画素領域が画成されたものである。各画素はTFTスイッチデバイスと、画素電極10と、共通電極11と、を有する。
図1Bに示すように、TFTデバイスはゲート電極2と、ゲート絶縁層4と、半導体活性層3と、ソース電極6と、ドレイン電極7と、からなる。パッシベーション層8は前記各部を被覆し、且つドレイン電極7の上方にパッシベーション層ビアホール9が形成される。画素電極10はパッシベーション層ビアホール9を介してTFTのドレイン電極7に接続する。ソース電極6はデータライン5に接続する。画素電極10はゲートライン1と重なって、又は画素電極10は共通電極11と重なって記憶コンデンサ13を形成する。重なった後の画素領域における光漏れの可能性を低下させるため、画素電極10のデータライン5に平行な両側に遮光板12を形成する。このTFTデバイスはチャンネルにおけるフォト電流漏れを低減できる。遮光板12の製造はゲート電極2と同じ材料を使って、同一のMask(フォトリソグラフィ)工程において完成できる。この共通電極11もゲートライン1と同じ材料で形成され、図1Aと図1Cに示すように、共通電極11と遮光板12は互いに接続する。
5−Mask(フォトリソグラフィ)工程は今TFTを製造する典型的な工程技術である。この5−Mask工程は主に5つのステップに分けられる。即ち、
1、ゲート電極及びそのリードを形成し、更にそれと同時に遮光板及び/又は共通電極を形成できるステップと、
2、ゲート絶縁層とアモルファスシリコン半導体層を形成するステップと、
3、ソース電極と、ドレイン電極及びデータラインのリードを形成するステップと、
4、パッシベーション保護層を形成するステップと、
5、画素電極を形成するステップ、である。
各ステップでは、薄膜の積層と、エッチングされたマスクパターンの形成(フォトレジストを塗布、露光、現像)と、エッチングと、の3つの主要工程が備えられる。前記したのは典型的な5−Mask技術である。Maskの設計と工程流れの変更によって、ほかの5−Mask工程技術もありえる。
図1Aに示されたTFT−LCDアレイ基板において、画素領域の中央に「H」型の共通電極構造(遮光板と共通電極)が形成されたため、開口率をある程度低下させる。「H」型構造によって製造工程及び修理方法に対しても新しい要求が提出される。伝統的なTFT−LCDデバイスにおいて、共通電極とデータ信号との間のコンデンサはデータの転送に影響を与える。伝統的な共通電極のTFT−LCDの負荷電流概略図は図2に示すように、電流は主に水平方向に集中して流れる。通常の解決方法としては、周辺回路の設計の改善と入力信号方式の改善等が考えられる。
上記従来技術の欠陥を克服するために、本発明はTFT−LCDアレイ基板構造及びその製造方法を提供し、縦方向の共通電極の使用によって、共通電極密度と画素の開口率を増大させる。
本発明の1つの態様において、TFT−LCDアレイ基板が提供され、該TFT−LCDアレイ基板は、基板と、前記基板に形成され、相互に交差して画素領域を少なくとも1つ画成する少なくとも1本のゲートラインと少なくとも1本のデータラインと、前記画素領域に形成された画素電極と、前記画素領域に形成され、前記ゲートラインに接続するゲート電極と、前記データラインに接続する第1のソース・ドレイン電極と、前記画素電極に接続する第2のソース・ドレイン電極とを有する薄膜トランジスタと、前記データラインに平行に前記基板に形成される少なくとも1本の共通電極と、を備える。
本発明の実施例にかかるTFT−LCDアレイ基板は、画素領域において前記画素電極の周縁部下方に位置する遮光板も有することが望ましい。この遮光板は共通電極と接続して一体構造になってもよい。遮光板は前記ゲートライン、又はデータラインに平行に延在してもよい。例えば、遮光板は、前記ゲートラインに平行な第1の遮光板と、前記データラインに平行な第2の遮光板とを有してもよい。全ての遮光板は接続して一体構造になり、例えば、閉鎖構造を形成する。
本発明のもう1つの態様において、TFT−LCDアレイ基板の製造方法が提供され、該TFT−LCDアレイ基板の製造方法は、基板にゲート金属薄膜を積層してパターニングし、ゲートライン及びゲート電極を形成する工程と、ゲート絶縁層薄膜と活性層薄膜を連続して積層し、前記活性層薄膜をパターニングして半導体活性層を形成する工程と、ソース・ドレイン金属薄膜を積層してパターニングし、データラインと、前記データラインに平行な共通電極と、データラインに接続している第1のソース・ドレイン電極と、第1のソース・ドレイン電極から離れている第2のソース・ドレイン電極とを形成する工程と、パッシベーション層薄膜を積層してパターニングし、第2のソース・ドレイン電極の上方に位置するパッシベーション層ビアホールを形成する工程と、画素電極層を積層してパターニングし、前記パッシベーション層ビアホールを介して第2のソース・ドレイン電極と接続する画素電極を形成する工程と、を有する。
本発明の実施例にかかるTFT−LCDアレイ基板の製造方法において、データラインと共通電極を形成すると同時に、形成しようとする画素電極の周縁部下方に位置する遮光板を形成することも望ましい。前記遮光板は共通電極と接続して一体構造になってもよい。遮光板は前記ゲートライン又はデータラインに平行に延在してもよい。例えば、遮光板は、前記ゲートラインに平行な第1の遮光板と、前記データラインに平行な第2の遮光板とを有してもよい。全ての遮光板は接続して一体構造になり、例えば、閉鎖構造を形成する。
本発明の実施例によれば、中間部分の共通電極が取消され、開口率も極めて増加されると同時に、データ走査線と同じ金属材料で、縦方向に配列し閉鎖構造となる遮光板を形成することで、記憶コンデンサを増大できるというメリットがある。
また、本発明の実施例によれば、共通電極が縦方向配列構造となるため、基板の上下両端は何れも共通電極電圧を提供できる。したがって、画素内共通電極コートに欠陥が発生する場合、修理して切断された位置で横切断だけすればよく、ディスプレイの効果に影響を及ぼさず、修理に便利である。
更に、本発明の実施例によれば、共通電極信号が横から縦に変更し、入力端が1024本から3840本、またはそれ以上に増加でき、密度が高くなる。これによって、異なる位置における信号のばらつきが減少し、より均衡な信号分布を維持でき、明滅及び白線等による製品不良率が効果的に低減され、更に信号遅延による不良が減少した。
添付図を参照しながら本発明の例示的な実施例を説明する。しかし、本発明は異なる形式で実現でき、ここで説明する実施例に限られると解釈してはならない。本文において、素子又は層が、他の素子又は層上にある、又は他の素子又は層に連結すると説明する場合、該素子又は層は他の素子又は層に直接に位置し、他の素子又は層に直接に連結しても良く、中間の素子又は層が介在しても良い。なお、当該説明において、「縦方向」や「横方向」は図面において示された相対的な方向であり、図面は90度をもって回転すると、図面における「縦方向」や「横方向」は交換される。
図3Aは本発明にかかるTFT−LCDデバイスのアレイ基板における単一画素平面図、図3Bは図3AにおけるC−C線の断面図、図3Cは図3AにおけるD−D線の断面図、図3Dは図3AにおけるE−E線の断面図である。
図3Aに示すように、本発明の実施例のTFT−LCDアレイ基板に複数のゲートライン101と、ゲートライン101に平行な水平遮光板112と、ゲートライン101と垂直に延在する共通電極111と、垂直遮光板112と、複数のデータライン105と、がある。隣接するゲートライン101とデータライン105は交差して画素領域を画成している。各画素領域はTFTスイッチデバイスと、画素電極110と、共通電極111と、を有する。
図3Bに示すように、このTFTデバイスにはバックチャネルエッチングされたボトムゲート構造が適用される。TFTデバイスは例えばガラス基板(図示しない)に順次にあるゲート電極102と、ゲート絶縁層104と、半導体活性層103と、ソース電極106と、ドレイン電極107と、からなる。ゲート電極102は対応する一本のゲートライン101から突出する。ゲートライン101の一部となってもよい。ソース電極106とドレイン電極107は相互に離間して半導体活性層103の両端に形成され、ソース電極106とドレイン電極107の間の半導体活性層103の部分は薄膜トランジスタのチャンネル部分に形成される。パッシベーション層108は前記部分の上方に形成され、それらを被覆する。画素電極110はパッシベーション層108に形成され、且つパッシベーション層108におけるビアホール109を介してTFTのドレイン電極107に接続する。
本発明の実施例において、共通電極111はデータライン105と同じ導電材料(例えば、金属)によって形成され、アレイ基板に縦方向に配列される。且つ、4本の遮光板112(水平遮光板と垂直遮光板)は相互接続して閉鎖となる遮光板構造を作り上げ(図3Aに示すように)、この閉鎖となる遮光板構造と画素電極110の周縁部とは部分的に重なり、遮光機能を果たすと共に、補償記憶コンデンサ113も提供できる。このように設計するメリットは増大された記憶コンデンサを提供でき、ディスプレイ効果を改善できる点である。また、例えば関連技術による画素構造と比べると、画素領域における「H」型共通電極構造の中間共通電極が取消されたため、開口率が極めて増加された。
図3Aに示すように、本発明の画素領域の周縁部はデータライン105に平行な共通電極111を採用し、この共通電極111は画素周縁部の光漏れを防止する遮光板112に接続される。遮光板112は閉鎖して形成される。共通電極111及び遮光板112はデータライン105と同じ導電材料を採用する(例えば、金属)。縦方向における異なる画素の間に、共通電極111は相互に接続する。この共通電極111及び遮光板112は、データライン105及び薄膜トランジスタのソース・ドレイン電極と同じ材料で同一のエッチング工程において形成できる。
図3B〜図3Dの断面図は本発明のTFT画素構造を更に説明するものである。図3Bと図1Bを比較すると分かるように、本発明のTFT画素構造は関連技術における画素と類似する。しかし、データラインと同じ導電材料を使って、画素電極周縁部処に共通電極111と遮光板112を形成し、更に共通電極111と遮光板112と接続させる。図3Cに示された遮光板112の断面図と関連技術におけるTFTデバイス(図1Cに示すように)との違いは、遮光板112はデータライン105と同じ導電材料を採用して閉鎖構造となるように形成される点である。前記構造はより大きな記憶コンデンサを獲得でき、画素領域の開口率を向上した。
また、本発明の共通電極の縦配列構造は修理に便利である。各画素電極の共通電極111は、縦方向に接続しており、この基板の上下両端はいずれも共通電極電圧を提供できる。従って、画素内の共通電極111に欠陥が発生する場合、修理して切断された位置である修理切断位置114で横切断だけすればよく、ディスプレイの効果に影響を及ぼさない。この修理切断位置114は、例えば隣接画素間にある共通電極にある。
図4は本発明のTFT−LCDデバイスの共通電極負荷の概略図であり、関連技術における共通電極負荷概略図(図2に示すように)と比較すると、本発明は縦方向に配列されて形成されたマトリクス負荷によって、各共通電極111の間の電流と電位を有効的に平衡する。関連技術のTFT−LCDアレイ基板と比べて、共通電極信号が横から縦に変更され、入力端が1024本から3840本、またはそれ以上に増加でき、密度が高くなり、異なる位置における信号のばらつきが減少し、より均衡な信号分布を維持でき、明滅及び白線等による製品不良率が効果的に低減され、更に信号遅延による不良が減少した。
また、前記実施例において、ゲートライン101と、データライン105と、薄膜トランジスタのソース電極106及びドレイン電極107と、共通電極111と、遮光板112の材料はAl、Cr、W、Ta、Ti、Mo、及びAlNiのいずれか、又はそれらの任意の組み合わせであってもよく、層構造は前記金属材料の単層、又は複合層構造であってもよい。ゲートライン101、共通電極111と、遮光板112とは同一の薄膜での積層と、フォトリソグラフィーパターニングと、化学エッチング工程において、同じ材料で作られた部分である。ゲート絶縁層104の材料は窒化シリコン、又は酸化アルミニウム等である。画素電極110の材料は酸化インジウムスズや、酸化インジウム亜鉛、または酸化アルミニウム亜鉛等の透明導電材料であってもよく、反射型LCDの場合はアルミニウム等の金属材料であってもよい。
前記明細書において、TFTのドレイン電極は画素電極に接続されると説明したが、当業者は以下のことを理解すべきである。即ち、TFTにおいてソース電極とドレイン電極とは交代でき、要するにドレイン電極がデータラインに接続され、ソース電極が画素電極に接続されてもよい。且つ、ソース電極とドレイン電極とを統合してソース・ドレイン電極と称してもよい。
更に、前記実施例においてボトムゲート電極TFTを例として説明したが、当業者は以下のことを理解すべきである。即ち、もし画素のスイッチ素子がトップゲート電極構造TFTを採用する場合、その中にデータラインに平行な共通電極が形成されれば同様に本発明を応用できる。画素電極周縁部の下方に共通電極と一体になってもよい遮光板が形成されることが望ましい。これらの遮光板は相互一体構造になるのが更に望ましい。トップゲート電極構造TFTは当業者にとって熟知のものであり、例えば、形成されたガラス基板に形成された半導体活性層と、ゲート絶縁層と、ゲート電極に接続するゲート電極と、第2の絶縁層と、第2の絶縁層に形成されたデータラインと、第1と第2のソース・ドレイン電極と、前記部材を被覆するパッシベーション層と、パッシベーション層に形成された画素電極等の構造である。それに対する詳細な説明はここで重複しない。本発明の実施例によれば、共通電極とデータラインとは互いに平行し、同時に形成できる。
前記画素構造は本発明実施例の模式構造であり、それに対して各形式的な変更を行ってもよいことは明らかである。例えば、ゲートラインに平行な遮光板しか共通電極に接続せず、又はデータラインに平行な遮光板しか共通電極に接続せず、又はゲートラインに平行な遮光板しかデータラインに平行な遮光板に接続しないようにしてもよい。TFTの共通電極を縦に配列してデータラインに平行にすれば、その他の形状とパターンの画素構造でもよく、本発明の範囲に合致する。また、TFTのゲート電極は、図3Aに示されたようにゲートラインから突出された独立な部分ではなくてもよく、ゲートライン自身の一部より形成できる。両者は共に「接続している」とみなす。
本発明実施例の前記TFT−LCD構造は以下の方法によって製造できる。即ち、まず、例えば磁気制御スパッタリング法を利用して、例えばガラス基板に厚さが1000Å〜7000Åであるゲート金属薄膜を作る。ゲート金属の材料は通常Mo、Al、AlとNiの合金、MoとWの合金、Cr、又はCu等の金属を使用し、前記材料薄膜の組み合わせ構造を使用してもよい。ゲート電極マスクで露光工程によってパターニングして、また化学エッチング工程により、ガラス基板の一定の領域に複数のゲートライン101及びゲートラインから突出するゲート電極102を形成する。
そして、例えば化学気相蒸着法(CVD)を利用してアレイ基板に1000Å〜6000Åのゲート絶縁層104と1000Å〜6000Åのアモルファスシリコン薄膜を連続に堆積する。ゲート絶縁層の材料は通常窒化シリコンであり、酸化シリコン又は窒酸化シリコンを使用してもよい。半導体活性層のマスクで露光して現像した後、アモルファスシリコンに対してドライエッチングを行い、シリコンアイランドである半導体活性層103を形成する。ゲート金属とアモルファスシリコンの間のゲート絶縁層はエッチングをストップさせる役割を果たす。半導体活性層103は例えば多結晶シリコンの材料で形成されてもよい。アモルファスシリコン薄膜を積層した後、このアモルファスシリコン薄膜を例えば速熱処理(RTA)、又はレーザー輻射によって結晶化する。
続いて、ゲートラインとゲート電極の製造に類似する方法を採用して、アレイ基板にゲート金属に類似する、厚さが1000Å〜7000Åであるソース・ドレイン金属薄膜を堆積し、ソース・ドレイン電極のマスクでのパターニング及びエッチングによって、基板上の一定の領域において複数のデータライン105と、ソース電極106と、ドレイン電極107と、共通電極111と、遮光板112とを形成する。データライン105と、ソース電極106と、ドレイン電極107と、共通電極111と、遮光板112とは同じ厚さ及びエッチング後の勾配を有する。ソース電極106とドレイン電極107は夫々半導体活性層103の両端に接触する。共通電極111はデータライン105に平行に延在し、後に形成される画素電極110の周縁部の下方に、遮光板112が形成される。
その後、ゲート絶縁層及び半導体活性層と類似する方法によって、アレイ基板全体に厚さが1000Å〜6000Åであるパッシベーション層108を堆積する。その材料は通常窒化シリコン、シリコン酸化物、又はシリコン窒酸化物である。この時に、ゲートライン101の上面がゲート絶縁層104とパッシベーション層108に被覆される。データライン105と、共通電極111と、遮光板112上面が同じ厚さのパッシベーション層108に被覆される。図3Bに示すように、パッシベーション層108のマスクで露光とエッチング工程によってドレイン電極107上方にパッシベーション層ビアホール109を形成する。
最後に、ゲート絶縁層及び半導体活性層と類似する方法によって、ガラス基板全体に画素電極層を堆積し、画素電極のマスクを利用して、パターニングと、エッチング等の工程によって、最終的に画素電極110と、記憶コンデンサ113とを、画素電極110と遮光板112を重ねさせることによって形成する。常用の透明電極はITO、又はIZOであり、厚さは100Å〜1000Åの間である。また、画素電極110はパッシベーション層ビアホール109を介してドレイン電極107と接続している。
前記の実施例は実現方法であり、露光回数の増加又は減少、及び異なる材料又は材料の組み合わせの選択によって本発明を実現できる。閉鎖型遮光板を有し、且つ遮光板が縦方向の共通電極に接続されるアレイ基板上の、TFTデバイス構造は各種の変更と変化を有してもよいのは明らかである。
上記実施例は本発明の技術案を説明するものであり、限定するものではない。最良な実施形態を参照して本発明を詳細に説明したが、当業者にとって、必要に応じて異なる材料や設備などをもって本発明を実現できる。即ち、その要旨を逸脱しない範囲内において種々の形態で実施しえるものである。
本願は2006年11月17日に中国国家知識産権局に提出した200610145218.1号特許出願の優先権を主張し、前記出願の全ての内容をここで援用した。
従来技術におけるTFT−LCDデバイスのアレイ基板における単一画素平面図である。 図1AにおけるA−A線の断面図である。 図1AにおけるB−B線の断面図である。 従来技術におけるTFT−LCDデバイスの共通電極負荷概略図である。 本発明にかかるTFT−LCDデバイスのアレイ基板における単一画素平面図である。 図3AにおけるC−C線の断面図である。 図3AにおけるD−D線の断面図である。 図3AにおけるE−E線の断面図である。 本発明にかかるTFT−LCDデバイスの共通電極負荷概略図である。
符号の説明
1、101 ゲートライン、 2、102 ゲート電極、 3、103 半導体活性層、 4、104 ゲート絶縁層、 5、105 データライン、 6、106 ソース電極、 7、107 ドレイン電極、 8、108 パッシベーション層、 9、109 パッシベーション層ビアホール、 10、110 画素電極、 11、111 共通電極、 12、112 遮光板、 13、113 記憶コンデンサ、 114 修理切断位置。

Claims (8)

  1. 基板と、
    前記基板に形成された少なくとも1本のゲートラインと、
    前記基板に形成されると共に、前記ゲートラインを覆うゲート絶縁層と、
    前記ゲート絶縁層に形成されるとともに、前記ゲートラインと交差して画素領域を少なくとも1つ画成する少なくとも1本のデータラインと、
    前記データラインに平行して前記ゲート絶縁層に形成されている少なくとも1本の共通電極と、
    前記ゲート絶縁層に形成されるとともに、画素電極の周縁部の下方に位置して閉鎖された構成になり、且つ前記共通電極と接続して一体構成になる遮光板と、
    前記画素領域に形成され、前記ゲートラインと一体になったゲート電極と、前記ゲート絶縁層に形成された活性層と、前記データラインと一体になった第1のソース・ドレイン電極と、第2のソース・ドレイン電極と、を有する薄膜トランジスタと、
    前記データライン、共通電極、遮光板及び薄膜トランジスタを覆うとともに、前記第2のソース・ドレイン電極の上方に形成されたビアホールを含むパッシベーション層と、
    前記画素領域において、前記パッシベーション層に形成され、前記パッシベーション層におけるビアホールを介して前記第2のソース・ドレイン電極に接続される画素電極と、を備え、
    前記遮光板及び前記画素電極が重なって記憶コンデンサを形成していることを特徴とするTFT−LCDアレイ基板。
  2. 前記ゲートラインと、データラインと、薄膜トランジスタの第1と第2のソース・ドレイン電極と、共通電極と、遮光板とは、Al、Cr、W、Ta、Ti、Mo、及びAlNiのいずれか、又はそれらの任意の組み合わせからなる単層、又は複合層の構造によって構成されることを特徴とする請求項1に記載のTFT−LCDアレイ基板。
  3. 前記データラインと、共通電極と、遮光板とは同じ材料によって同一の工程において形成されることを特徴とする請求項1に記載のTFT−LCDアレイ基板。
  4. 前記画素電極の材料は酸化インジウムスズや、酸化インジウム亜鉛、または酸化アルミニウム亜鉛であることを特徴とする請求項1に記載のTFT−LCDアレイ基板。
  5. 基板にゲート金属薄膜を積層してパターニングし、ゲートライン及びゲート電極を形成する工程と、
    ゲート絶縁層薄膜と活性層薄膜を連続して積層し、前記活性層薄膜をパターニングして半導体活性層を形成する工程と、
    ソース・ドレイン金属薄膜を積層してパターニングし、データラインと、遮光板と、前記データラインに平行するとともに前記遮光板と接続して一体構成になる共通電極と、データラインに接続している第1のソース・ドレイン電極と、第1のソース・ドレイン電極から離れている第2のソース・ドレイン電極と、を形成する工程と、
    パッシベーション層薄膜を積層してパターニングし、第2のソースドレイン電極の上方にパッシベーション層ビアホールを形成する工程と、
    画素電極層を積層してパターニングし、前記パッシベーション層ビアホールを介して第2のソース・ドレイン電極と接続する画素電極を形成する工程と、
    を有し、
    前記遮光板は画素電極の周縁部の下方に位置して閉鎖された構成になり、前記遮光板及び前記画素電極が重なって記憶コンデンサを形成していることを特徴とするTFT−LCDアレイ基板の製造方法。
  6. 前記ゲートラインと、データラインと、薄膜トランジスタの第1及び第2のソース・ドレイン電極と、共通電極と、遮光板とは、Al、Cr、W、Ta、Ti、Mo、及びAlNiのいずれか、又はそれらの任意組み合わせからなる単層又は積層より構成されることを特徴とする請求項5に記載のTFT−LCDアレイ基板の製造方法。
  7. 前記画素電極層の材料は、酸化インジウムスズ、酸化インジウム亜鉛又は酸化アルミニウム亜鉛であることを特徴とする請求項5に記載のTFT−LCDアレイ基板の製造方法。
  8. 前記ゲート絶縁層及びパッシベーション層の材料は、シリコン窒化物、シリコン酸化物又はシリコン窒酸化物であることを特徴とする請求項5に記載のTFT−LCDアレイ基板の製造方法。
JP2007299507A 2006-11-17 2007-11-19 Tft−lcdアレイ基板及びその製造方法 Expired - Fee Related JP4767242B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200610145218.1 2006-11-17
CNB2006101452181A CN100442132C (zh) 2006-11-17 2006-11-17 一种tft lcd阵列基板结构及其制造方法

Publications (2)

Publication Number Publication Date
JP2008129600A JP2008129600A (ja) 2008-06-05
JP4767242B2 true JP4767242B2 (ja) 2011-09-07

Family

ID=38184473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007299507A Expired - Fee Related JP4767242B2 (ja) 2006-11-17 2007-11-19 Tft−lcdアレイ基板及びその製造方法

Country Status (4)

Country Link
US (1) US7808596B2 (ja)
JP (1) JP4767242B2 (ja)
KR (1) KR100970669B1 (ja)
CN (1) CN100442132C (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952099B2 (en) 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
CN100483232C (zh) 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR100846974B1 (ko) 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft lcd 어레이 기판 및 그 제조 방법
JP4740203B2 (ja) 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタlcd画素ユニットおよびその製造方法
JP4823989B2 (ja) 2006-09-11 2011-11-24 北京京東方光電科技有限公司 Tft―lcdアレイ基板及びその製造方法
CN100499138C (zh) * 2006-10-27 2009-06-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN100461432C (zh) 2006-11-03 2009-02-11 北京京东方光电科技有限公司 一种薄膜晶体管沟道结构
CN100423082C (zh) 2006-11-03 2008-10-01 北京京东方光电科技有限公司 一种平板显示器系统内接口单元
KR100917654B1 (ko) 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
CN100462795C (zh) 2006-11-29 2009-02-18 北京京东方光电科技有限公司 取向液和隔垫物的制备方法
CN100432770C (zh) * 2006-11-29 2008-11-12 北京京东方光电科技有限公司 一种液晶显示器装置
US9052550B2 (en) 2006-11-29 2015-06-09 Beijing Boe Optoelectronics Technology Co., Ltd Thin film transistor liquid crystal display
CN100524781C (zh) 2006-12-13 2009-08-05 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN1996133A (zh) 2006-12-13 2007-07-11 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器及其制造方法
CN100461433C (zh) 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
CN101221961B (zh) * 2008-01-22 2010-06-23 友达光电股份有限公司 像素结构及其制作方法
CN101685229B (zh) 2008-09-25 2012-02-29 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
CN101819363B (zh) * 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101826532B (zh) * 2009-03-06 2012-05-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102650783A (zh) * 2011-12-29 2012-08-29 京东方科技集团股份有限公司 一种显示装置、tft-lcd像素结构及其制作方法
CN103227147B (zh) * 2013-01-17 2015-10-07 京东方科技集团股份有限公司 Tft-lcd阵列基板及其制造方法、液晶显示器
CN103474396B (zh) * 2013-09-24 2015-09-02 深圳市华星光电技术有限公司 Tft-lcd阵列基板的制造方法
CN103887235B (zh) * 2014-03-10 2016-06-29 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104617109B (zh) * 2015-01-28 2018-04-20 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法、液晶显示装置
CN104701328B (zh) * 2015-03-25 2017-10-13 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN105070719A (zh) * 2015-07-10 2015-11-18 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
US9965122B2 (en) * 2015-12-28 2018-05-08 Lg Display Co., Ltd. Display device with light shield
US9910523B2 (en) * 2015-12-28 2018-03-06 Lg Display Co., Ltd. Display device with connection interface for common signal lines placed under planarization layer
US11908911B2 (en) * 2019-05-16 2024-02-20 Intel Corporation Thin film transistors with raised source and drain contacts and process for forming such

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870075B2 (ja) * 1989-12-27 1999-03-10 カシオ計算機株式会社 薄膜トランジスタパネル及び液晶表示装置
JPH05273583A (ja) * 1992-03-25 1993-10-22 Sanyo Electric Co Ltd 液晶表示装置
JP2789284B2 (ja) * 1992-08-20 1998-08-20 株式会社半導体エネルギー研究所 アクティブマトリクス液晶表示装置とその作製方法
JP2896067B2 (ja) * 1994-02-04 1999-05-31 三洋電機株式会社 液晶表示装置
JPH0815711A (ja) * 1994-06-28 1996-01-19 Kyocera Corp アクティブマトリクス基板
KR100193653B1 (ko) * 1995-11-20 1999-06-15 김영환 축적 캐패시터를 구비한 스태거 tft-lcd 및 그의 제조방법
JP2910646B2 (ja) * 1995-11-29 1999-06-23 日本電気株式会社 薄膜トランジスタアレイとその製造方法
KR100301855B1 (ko) 1998-12-11 2001-09-26 구본준, 론 위라하디락사 멀티도메인 액정표시소자
US6809787B1 (en) * 1998-12-11 2004-10-26 Lg.Philips Lcd Co., Ltd. Multi-domain liquid crystal display device
KR100357215B1 (ko) 1999-06-21 2002-10-18 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
US6791647B1 (en) * 1999-02-24 2004-09-14 Lg Philips Lcd Co., Ltd. Multi-domain liquid crystal display device
JP3845763B2 (ja) * 2000-08-08 2006-11-15 カシオ計算機株式会社 液晶表示装置
KR100748442B1 (ko) * 2001-02-26 2007-08-10 엘지.필립스 엘시디 주식회사 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법
KR100672637B1 (ko) * 2002-07-12 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시 장치
KR100497569B1 (ko) * 2002-10-04 2005-06-28 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판
KR20040087591A (ko) * 2003-04-08 2004-10-14 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자
JP2004325953A (ja) * 2003-04-25 2004-11-18 Nec Lcd Technologies Ltd 液晶表示装置
CN1567074A (zh) * 2003-06-20 2005-01-19 友达光电股份有限公司 具有遮光结构的平面显示器及其制造方法
JP2006276160A (ja) 2005-03-28 2006-10-12 Casio Comput Co Ltd 液晶表示素子
KR100752876B1 (ko) * 2004-11-30 2007-08-29 가시오게산키 가부시키가이샤 수직배향형의 액정표시소자
JP4665571B2 (ja) * 2005-03-17 2011-04-06 セイコーエプソン株式会社 液晶装置、液晶装置の製造方法、及び電子機器
US7952099B2 (en) 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
CN100483232C (zh) 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR100846974B1 (ko) 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft lcd 어레이 기판 및 그 제조 방법
JP4740203B2 (ja) 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタlcd画素ユニットおよびその製造方法
JP4823989B2 (ja) 2006-09-11 2011-11-24 北京京東方光電科技有限公司 Tft―lcdアレイ基板及びその製造方法
CN100499138C (zh) 2006-10-27 2009-06-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN100463193C (zh) 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
CN100461432C (zh) 2006-11-03 2009-02-11 北京京东方光电科技有限公司 一种薄膜晶体管沟道结构
CN1959508A (zh) 2006-11-10 2007-05-09 京东方科技集团股份有限公司 一种tft lcd阵列基板结构和制造方法
KR100917654B1 (ko) 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
CN100432770C (zh) 2006-11-29 2008-11-12 北京京东方光电科技有限公司 一种液晶显示器装置
US9052550B2 (en) 2006-11-29 2015-06-09 Beijing Boe Optoelectronics Technology Co., Ltd Thin film transistor liquid crystal display
CN100524781C (zh) 2006-12-13 2009-08-05 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN1996133A (zh) 2006-12-13 2007-07-11 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器及其制造方法
CN100466182C (zh) 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法
CN100461433C (zh) 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法

Also Published As

Publication number Publication date
CN100442132C (zh) 2008-12-10
CN1987624A (zh) 2007-06-27
US7808596B2 (en) 2010-10-05
KR20080045076A (ko) 2008-05-22
KR100970669B1 (ko) 2010-07-15
US20080117347A1 (en) 2008-05-22
JP2008129600A (ja) 2008-06-05

Similar Documents

Publication Publication Date Title
JP4767242B2 (ja) Tft−lcdアレイ基板及びその製造方法
US11222908B2 (en) Array substrate and preparation method thereof, touch display panel
EP2770369B1 (en) Pixel unit, array substrate, and manufacturing method for array substrate
KR101183361B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7256060B2 (en) Liquid crystal display device and method of fabricating the same
CN106876386B (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US8405788B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP2004199049A (ja) 液晶表示装置用アレイ基板とその製造方法
CN108807547B (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法
EP2991121B1 (en) Array substrate, method for manufacturing array substrate and display device
KR102661122B1 (ko) 표시 장치 및 이의 제조 방법
US10473965B2 (en) Array substrate and its manufacturing method and display panel
CN111679517A (zh) 一种显示面板及其制造方法,显示装置
WO2015149464A1 (zh) 一种阵列基板及其制造方法、液晶显示屏
KR20160025669A (ko) 표시 기판 및 그의 제조방법
TW201312237A (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US11079644B2 (en) Liquid crystal display device and manufacturing method of the same
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20120130983A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20070049402A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR20140091397A (ko) 씨오티 구조의 액정표시장치 및 이의 제조 방법
KR20060128564A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR20070072114A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110614

R150 Certificate of patent or registration of utility model

Ref document number: 4767242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees