JP2910646B2 - 薄膜トランジスタアレイとその製造方法 - Google Patents
薄膜トランジスタアレイとその製造方法Info
- Publication number
- JP2910646B2 JP2910646B2 JP31123795A JP31123795A JP2910646B2 JP 2910646 B2 JP2910646 B2 JP 2910646B2 JP 31123795 A JP31123795 A JP 31123795A JP 31123795 A JP31123795 A JP 31123795A JP 2910646 B2 JP2910646 B2 JP 2910646B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- film
- silicon oxide
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＦＴアクティブ
マトリクス型液晶表示装置の薄膜トランジスタアレイと
その製造方法に関するものである。
マトリクス型液晶表示装置の薄膜トランジスタアレイと
その製造方法に関するものである。
【０００２】
【従来の技術】ＴＦＴアクティブマトリクス型液晶表示
素子に用いられるＴＦＴパネルは、透明な基板上に、透
明な画素電極とこの画素電極を選択駆動する薄膜トラン
ジスタとを配列形成したもので、各薄膜トランジスタの
ゲート電極およびドレイン電極は画素電極の列間に配線
されたゲートラインおよびデータラインにつながってお
り、ソース電極は画素電極に接続されている。
素子に用いられるＴＦＴパネルは、透明な基板上に、透
明な画素電極とこの画素電極を選択駆動する薄膜トラン
ジスタとを配列形成したもので、各薄膜トランジスタの
ゲート電極およびドレイン電極は画素電極の列間に配線
されたゲートラインおよびデータラインにつながってお
り、ソース電極は画素電極に接続されている。
【０００３】最近、上記ＴＦＴパネルの製造工程短縮を
目的として、順スタガ型のＴＦＴパネルの製造方法およ
び構造が研究されている。図３はこの順スタガ型のＴＦ
Ｔパネルとして従来考えられているものを示している。
図３に従って説明していくと、絶縁性基板１の上に補助
容量電極２を形成し、下層絶縁膜となるシリコン酸化膜
４で覆った後、ＩＴＯなどの透明導電膜により、ソース
電極、表示電極５、ドレイン電極６を形成する。次にソ
ース、ドレイン電極６の上にＰＨ3 プラズマ処理を行
い、その後、非晶質シリコン７を成膜することによっ
て、オーミック層となるＰドープ非晶質シリコン、チャ
ネル層となる非晶質シリコン７を形成する。ここで用い
られるＰＨ3 プラズマ処理は、ＩＴＯなどにより形成さ
れたソース、ドレイン電極６上にＰＨ3 ガスによりプラ
ズマ処理することによってソース、ドレイン電極６上に
選択的にＰ（リン）を付着させ、その上に非晶質シリコ
ン７を成膜することによってソース、ドレイン電極６上
にのみオーミック層となるＰドープ非晶質シリコンを形
成できる。その上をゲート絶縁膜８で覆い、次に、ゲー
ト電極９となるＣｒなどの金属を成膜し、ゲート電極９
としてパターニングした後、最後に、トランジスタ部を
ゲートバスラインに沿ってエッチングすると順スタガ型
ＴＦＴパネルが完成する。
目的として、順スタガ型のＴＦＴパネルの製造方法およ
び構造が研究されている。図３はこの順スタガ型のＴＦ
Ｔパネルとして従来考えられているものを示している。
図３に従って説明していくと、絶縁性基板１の上に補助
容量電極２を形成し、下層絶縁膜となるシリコン酸化膜
４で覆った後、ＩＴＯなどの透明導電膜により、ソース
電極、表示電極５、ドレイン電極６を形成する。次にソ
ース、ドレイン電極６の上にＰＨ3 プラズマ処理を行
い、その後、非晶質シリコン７を成膜することによっ
て、オーミック層となるＰドープ非晶質シリコン、チャ
ネル層となる非晶質シリコン７を形成する。ここで用い
られるＰＨ3 プラズマ処理は、ＩＴＯなどにより形成さ
れたソース、ドレイン電極６上にＰＨ3 ガスによりプラ
ズマ処理することによってソース、ドレイン電極６上に
選択的にＰ（リン）を付着させ、その上に非晶質シリコ
ン７を成膜することによってソース、ドレイン電極６上
にのみオーミック層となるＰドープ非晶質シリコンを形
成できる。その上をゲート絶縁膜８で覆い、次に、ゲー
ト電極９となるＣｒなどの金属を成膜し、ゲート電極９
としてパターニングした後、最後に、トランジスタ部を
ゲートバスラインに沿ってエッチングすると順スタガ型
ＴＦＴパネルが完成する。
【０００４】この構造においては、ソース、ドレイン電
極６下の下層絶縁膜としてシリコン酸化膜４を用いてい
るが、シリコン酸化膜４は誘電率が小さいため、下層絶
縁膜下の補助容量電極の蓄積容量を大きくするには、シ
リコン酸化膜４の膜厚を薄くしなければならない。そう
すると、表示電極５と補助容量電極２との間に短絡が生
じやすくなる。この問題の改善策として、特開平３−３
９７２２には、ポリシリコンのＴＦＴパネルにおいて、
ゲートポリシリコン膜と能動ポリシリコン膜との間のゲ
ート絶縁膜を２層にし、２層の下側の絶縁膜をシリコン
酸化膜にし、その上の絶縁膜をシリコン酸化膜よりも高
誘電率の絶縁膜で形成することが提案されている。ま
た、特開平３−１５３２１７では、逆スタガ型または逆
コプラナー型のＴＦＴパネルにおいて、絶縁性基板上に
形成されたゲート金属膜の上に陽極酸化により酸化絶縁
膜を形成し、その上にシリコン窒化膜を積層することが
提案されている。
極６下の下層絶縁膜としてシリコン酸化膜４を用いてい
るが、シリコン酸化膜４は誘電率が小さいため、下層絶
縁膜下の補助容量電極の蓄積容量を大きくするには、シ
リコン酸化膜４の膜厚を薄くしなければならない。そう
すると、表示電極５と補助容量電極２との間に短絡が生
じやすくなる。この問題の改善策として、特開平３−３
９７２２には、ポリシリコンのＴＦＴパネルにおいて、
ゲートポリシリコン膜と能動ポリシリコン膜との間のゲ
ート絶縁膜を２層にし、２層の下側の絶縁膜をシリコン
酸化膜にし、その上の絶縁膜をシリコン酸化膜よりも高
誘電率の絶縁膜で形成することが提案されている。ま
た、特開平３−１５３２１７では、逆スタガ型または逆
コプラナー型のＴＦＴパネルにおいて、絶縁性基板上に
形成されたゲート金属膜の上に陽極酸化により酸化絶縁
膜を形成し、その上にシリコン窒化膜を積層することが
提案されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の順スタガ型ＴＡＴパネルでは、ＰＨ3 プラズマ処理
により選択的にｎ+ ａ−Ｓｉ層を形成するため、ソー
ス、ドレイン電極下の下層絶縁膜の膜種によりＰＨ3 プ
ラズマ処理のＰ（リン）の選択付着性が変化する。すな
わち、ソース、ドレイン電極下の下層絶縁膜としてシリ
コン酸化膜を用いた場合はＰ（リン）の付着率が低く、
トランジスタ特性のオフ電流を小さくできる（ソース・
ドレイン電極間のバックチャネルとの界面になるシリコ
ン酸化膜上にはＰが付着しにくいため）が、その他の絶
縁膜種を用いた場合には、Ｐ（リン）の付着率がソー
ス、ドレイン電極上と差がなくなり、オフ電流が大きく
なってしまう。このため、ソース、ドレイン電極下の下
層絶縁膜としてシリコン酸化膜を用いなければならな
い。しかし、シリコン酸化膜は誘電率が小さいため、開
口率をさげずに下層絶縁膜下の補助容量電極の蓄積容量
を大きくするには、シリコン酸化膜の膜厚を薄くしなけ
ればならなく、そうすると、表示電極と補助容量電極と
の間に短絡が生じて補助容量電極がその機能を失ってし
まうという問題を持っていた。
来の順スタガ型ＴＡＴパネルでは、ＰＨ3 プラズマ処理
により選択的にｎ+ ａ−Ｓｉ層を形成するため、ソー
ス、ドレイン電極下の下層絶縁膜の膜種によりＰＨ3 プ
ラズマ処理のＰ（リン）の選択付着性が変化する。すな
わち、ソース、ドレイン電極下の下層絶縁膜としてシリ
コン酸化膜を用いた場合はＰ（リン）の付着率が低く、
トランジスタ特性のオフ電流を小さくできる（ソース・
ドレイン電極間のバックチャネルとの界面になるシリコ
ン酸化膜上にはＰが付着しにくいため）が、その他の絶
縁膜種を用いた場合には、Ｐ（リン）の付着率がソー
ス、ドレイン電極上と差がなくなり、オフ電流が大きく
なってしまう。このため、ソース、ドレイン電極下の下
層絶縁膜としてシリコン酸化膜を用いなければならな
い。しかし、シリコン酸化膜は誘電率が小さいため、開
口率をさげずに下層絶縁膜下の補助容量電極の蓄積容量
を大きくするには、シリコン酸化膜の膜厚を薄くしなけ
ればならなく、そうすると、表示電極と補助容量電極と
の間に短絡が生じて補助容量電極がその機能を失ってし
まうという問題を持っていた。
【０００６】これに対し、特開平３−３９７２２の、絶
縁膜を２層にし、下側の絶縁膜をシリコン酸化膜で、そ
の上の絶縁膜をシリコン酸化膜よりも誘電率の大きい絶
縁膜で形成する提案では、順スタガ型ＴＦＴのＰＨ3 プ
ラズマ処理に用いた場合、絶縁膜の容量を大きく保っま
ま層間リークを防ぐことはできるが、バックチャネル界
面がシリコン窒化膜であるため、Ｐ（リン）の選択付着
性が小さくなり良好なトランジスタ特性を示すことはで
きない。また、特開平３−１５３２１７の提案も順スタ
ガＴＦＴに用いた場合には、特開平３−３９７２２と同
様、ＰＨ3 プラズマ処理のＰ（リン）の選択付着性が効
果的でなく、良好なトランジスタ特性を示すことができ
ない。
縁膜を２層にし、下側の絶縁膜をシリコン酸化膜で、そ
の上の絶縁膜をシリコン酸化膜よりも誘電率の大きい絶
縁膜で形成する提案では、順スタガ型ＴＦＴのＰＨ3 プ
ラズマ処理に用いた場合、絶縁膜の容量を大きく保っま
ま層間リークを防ぐことはできるが、バックチャネル界
面がシリコン窒化膜であるため、Ｐ（リン）の選択付着
性が小さくなり良好なトランジスタ特性を示すことはで
きない。また、特開平３−１５３２１７の提案も順スタ
ガＴＦＴに用いた場合には、特開平３−３９７２２と同
様、ＰＨ3 プラズマ処理のＰ（リン）の選択付着性が効
果的でなく、良好なトランジスタ特性を示すことができ
ない。
【０００７】本発明の目的は、良好なトランジスタ特性
を示し、かつ、層間リークの少ない高歩留まりの順スタ
ガ型ＴＦＴパネルを提供することである。
を示し、かつ、層間リークの少ない高歩留まりの順スタ
ガ型ＴＦＴパネルを提供することである。
【０００８】
【課題を解決するための手段】本発明の薄膜トランジス
タアレイは、絶縁性基板の上に補助容量電極が形成さ
れ、その上にシリコン酸化膜よりも高誘電率である第１
の絶縁膜とシリコン酸化膜からなる第２の絶縁膜の２層
からなる層間絶縁膜が形成され、前記層間絶縁膜上にド
レイン電極とソース電極が形成され、その上に前記ドレ
イン電極と前記ソース電極と少なくとも一部が重なるよ
うに非晶質シリコンとゲート絶縁膜とゲート電極が積層
され、前記補助容量電極と前記層間絶縁膜を介して重な
るように前記ソース電極に接続された表示電極が形成さ
れており、且つ前記ソース電極・ドレイン電極と前記非
晶質シリコンとの界面には、前記シリコン酸化膜からな
る第２の絶縁膜と前記非晶質シリコンとの界面よりも多
くのリンが含まれている構成となっている。
タアレイは、絶縁性基板の上に補助容量電極が形成さ
れ、その上にシリコン酸化膜よりも高誘電率である第１
の絶縁膜とシリコン酸化膜からなる第２の絶縁膜の２層
からなる層間絶縁膜が形成され、前記層間絶縁膜上にド
レイン電極とソース電極が形成され、その上に前記ドレ
イン電極と前記ソース電極と少なくとも一部が重なるよ
うに非晶質シリコンとゲート絶縁膜とゲート電極が積層
され、前記補助容量電極と前記層間絶縁膜を介して重な
るように前記ソース電極に接続された表示電極が形成さ
れており、且つ前記ソース電極・ドレイン電極と前記非
晶質シリコンとの界面には、前記シリコン酸化膜からな
る第２の絶縁膜と前記非晶質シリコンとの界面よりも多
くのリンが含まれている構成となっている。
【０００９】また、本発明は、絶縁性基板の上に補助容
量電極を形成し、その上に層間絶縁膜を形成した後、ド
レイン電極とソース電極と前記ソース電極に接続された
表示電極を形成し、引き続きＰＨ3 プラズマ処理をした
後、非晶質シリコンとゲート絶縁膜を積層し、その上に
ゲート電極を形成する薄膜トランジスタアレイの製造方
法において、前記層間絶縁膜を２層にし、ドレイン電極
側の第２の絶縁膜をシリコン酸化膜で形成し、その下側
の第１の絶縁膜を第２の絶縁膜よりも高誘電率の絶縁膜
で形成する事を特徴とする。
量電極を形成し、その上に層間絶縁膜を形成した後、ド
レイン電極とソース電極と前記ソース電極に接続された
表示電極を形成し、引き続きＰＨ3 プラズマ処理をした
後、非晶質シリコンとゲート絶縁膜を積層し、その上に
ゲート電極を形成する薄膜トランジスタアレイの製造方
法において、前記層間絶縁膜を２層にし、ドレイン電極
側の第２の絶縁膜をシリコン酸化膜で形成し、その下側
の第１の絶縁膜を第２の絶縁膜よりも高誘電率の絶縁膜
で形成する事を特徴とする。
【００１０】本発明のＴＦＴパネルでは、順スタガ型Ｔ
ＦＴ構造において、ドレイン／ソース電極と補助容量電
極との間の絶縁膜を２層とし、上層をシリコン酸化膜よ
りも誘電率の高い絶縁膜とすることによって、容量蓄積
の為の一定の容量を保持したまま、ドレイン／ソース電
極と補助容量電極との間の絶縁膜を厚くすることができ
る。これによって、ドレイン／ソース電極と補助容量電
極との層間ショートを防止することが可能となる。
ＦＴ構造において、ドレイン／ソース電極と補助容量電
極との間の絶縁膜を２層とし、上層をシリコン酸化膜よ
りも誘電率の高い絶縁膜とすることによって、容量蓄積
の為の一定の容量を保持したまま、ドレイン／ソース電
極と補助容量電極との間の絶縁膜を厚くすることができ
る。これによって、ドレイン／ソース電極と補助容量電
極との層間ショートを防止することが可能となる。
【００１１】更に、ドレイン／ソース電極下の絶縁膜表
面がシリコン酸化膜となることにより、ＰＨ3 プラズマ
処理をした時のＰ（リン）原子の選択付着性が増し、ト
ランジスタのオフ電流を小さく抑えることができる（バ
ックチャネル部となるＳｉＯ2 表面はＰが付着しにくい
ため、その上に、非晶質シリコンを成膜しても非ドープ
の非晶質シリコンが形成できる）。バックチャネル界面
がＳｉＯ2 の場合とその他の絶縁膜の場合とのトランジ
スタ特性の比較を図４に示す。図４において、（ａ）は
バックチャネル界面がシリコン酸化膜のＩＤ−ＶＧ特
性、（ｂ）はバックチャネル界面がシリコン窒化膜の場
合のＩＤ−ＶＧ特性である。図より（ａ）のシリコン酸
化膜の場合のオフ電流の方が、（ｂ）のシリコン窒化膜
のオフ電流よりも２桁程度オフ電流が小さくなる。
面がシリコン酸化膜となることにより、ＰＨ3 プラズマ
処理をした時のＰ（リン）原子の選択付着性が増し、ト
ランジスタのオフ電流を小さく抑えることができる（バ
ックチャネル部となるＳｉＯ2 表面はＰが付着しにくい
ため、その上に、非晶質シリコンを成膜しても非ドープ
の非晶質シリコンが形成できる）。バックチャネル界面
がＳｉＯ2 の場合とその他の絶縁膜の場合とのトランジ
スタ特性の比較を図４に示す。図４において、（ａ）は
バックチャネル界面がシリコン酸化膜のＩＤ−ＶＧ特
性、（ｂ）はバックチャネル界面がシリコン窒化膜の場
合のＩＤ−ＶＧ特性である。図より（ａ）のシリコン酸
化膜の場合のオフ電流の方が、（ｂ）のシリコン窒化膜
のオフ電流よりも２桁程度オフ電流が小さくなる。
【００１２】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１（ａ），（ｂ）は本発明の第１の実
施の形態の平面図およびＡＡ′線断面図である。図１の
実施の形態を形成するまでのプロセスフローを図２に基
づいて説明する。絶縁性基板１に、Ｃｒなどの金属また
はＩＴＯなどの透明導電膜などをスパッタにより成膜し
た後、パターニングして補助容量電極２を形成し（図２
（ａ））、その上にＰＣＶＤ法によりシリコン窒化膜３
を３０００Ａ程度成膜した後、シリコン酸化膜４をスパ
ッタ装置により１０００Ａ積層する（図２（ｂ））。こ
の時、シリコン酸化膜の成膜方法はＰＣＶＤ法または常
圧ＣＶＤ法でもかまわない。次に補助容量電極上にコン
タクトホールを開けたのち、ＩＴＯなどの透明導電膜を
スパッタにより膜厚３００Ａ成膜し、ソース電極、ドレ
イン電極６、表示電極５をフォトリソグラフィ工程によ
って同時に形成する（図２（ｃ））。
して説明する。図１（ａ），（ｂ）は本発明の第１の実
施の形態の平面図およびＡＡ′線断面図である。図１の
実施の形態を形成するまでのプロセスフローを図２に基
づいて説明する。絶縁性基板１に、Ｃｒなどの金属また
はＩＴＯなどの透明導電膜などをスパッタにより成膜し
た後、パターニングして補助容量電極２を形成し（図２
（ａ））、その上にＰＣＶＤ法によりシリコン窒化膜３
を３０００Ａ程度成膜した後、シリコン酸化膜４をスパ
ッタ装置により１０００Ａ積層する（図２（ｂ））。こ
の時、シリコン酸化膜の成膜方法はＰＣＶＤ法または常
圧ＣＶＤ法でもかまわない。次に補助容量電極上にコン
タクトホールを開けたのち、ＩＴＯなどの透明導電膜を
スパッタにより膜厚３００Ａ成膜し、ソース電極、ドレ
イン電極６、表示電極５をフォトリソグラフィ工程によ
って同時に形成する（図２（ｃ））。
【００１３】その後、ＰＣＶＤ装置にてＰＨ3 プラズマ
処理をし、Ｐ（リン）をソース電極、ドレイン電極上に
選択的に付着させたあと、非晶質シリコンを成膜し、オ
ーミック層（ｎ+ ａ−Ｓｉ）、チャネル層（ａ−Ｓｉ）
を形成する。この時、Ｐ（リン）原子は、ソース電極、
ドレイン電極上に選択的に付着しており、オーミック層
（ｎ+ ａ−Ｓｉ）は、ソース電極、ドレイン電極上にの
み形成される。更に、ＰＣＶＤ装置により、ゲート絶縁
膜８となるシリコン窒化膜を連続成膜し、最上層にゲー
ト電極となるＣｒ等の金属層を成膜した後、ゲート電極
９をパターニングし、更に、ゲート絶縁膜、非晶質シリ
コンをパターニングしてトランジスタ部を形成する（図
２（ｄ））。完成したものが図１の（ａ），（ｂ）であ
る。
処理をし、Ｐ（リン）をソース電極、ドレイン電極上に
選択的に付着させたあと、非晶質シリコンを成膜し、オ
ーミック層（ｎ+ ａ−Ｓｉ）、チャネル層（ａ−Ｓｉ）
を形成する。この時、Ｐ（リン）原子は、ソース電極、
ドレイン電極上に選択的に付着しており、オーミック層
（ｎ+ ａ−Ｓｉ）は、ソース電極、ドレイン電極上にの
み形成される。更に、ＰＣＶＤ装置により、ゲート絶縁
膜８となるシリコン窒化膜を連続成膜し、最上層にゲー
ト電極となるＣｒ等の金属層を成膜した後、ゲート電極
９をパターニングし、更に、ゲート絶縁膜、非晶質シリ
コンをパターニングしてトランジスタ部を形成する（図
２（ｄ））。完成したものが図１の（ａ），（ｂ）であ
る。
【００１４】図１を説明すると、絶縁性基板１の上に補
助容量電極２が形成され、その上にシリコン酸化膜より
も高誘電率である第１の絶縁膜３とシリコン酸化膜から
なる第２の絶縁膜４の２層からなる層間絶縁膜が形成さ
れ、この層間絶縁膜上にドレイン電極６とソース電極が
形成され、その上にドレイン電極６とソース電極と少な
くとも重なるように非晶質シリコン７とゲート絶縁膜８
とゲート電極９が積層され、補助容量電極２と層間絶縁
膜を介して重なるようにソース電極に接続された表示電
極５が形成された構造となっている。
助容量電極２が形成され、その上にシリコン酸化膜より
も高誘電率である第１の絶縁膜３とシリコン酸化膜から
なる第２の絶縁膜４の２層からなる層間絶縁膜が形成さ
れ、この層間絶縁膜上にドレイン電極６とソース電極が
形成され、その上にドレイン電極６とソース電極と少な
くとも重なるように非晶質シリコン７とゲート絶縁膜８
とゲート電極９が積層され、補助容量電極２と層間絶縁
膜を介して重なるようにソース電極に接続された表示電
極５が形成された構造となっている。
【００１５】第２の実施の形態として、絶縁性基板１の
上に、Ｔａなどの金属をスパッタにより成膜し、フォト
リソグラフィ工程によってドレインバスラインと補助容
量電極とを同時に形成し、陽極酸化によりドレインバス
ラインおよび補助容量電極表面にＴａＯｘなどの絶縁膜
を形成し、その上にシリコン酸化膜を積層する。次にＩ
ＴＯなどの透明導電膜をスパッタにより成膜後、ソース
電極、ドレイン電極、表示電極をフォトリソグラフィ工
程によって形成する。この時、ドレイン電極は前記絶縁
膜に開けられたコンタクトホールにより下層ドレインバ
スラインにつながっている。次に、ＰＣＶＤ装置によっ
てＰＨ3 プラズマ処理をし、Ｐ（リン）をソース電極、
ドレイン電極上に選択的に付着させたあと、非晶質シリ
コンを成膜し、オーミック層（ｎ+ ａ−Ｓｉ）、チャネ
ル層（ａ−Ｓｉ）を形成する。更に、ＰＣＶＤ装置によ
り、ゲート絶縁膜となるシリコン窒化膜を連続成膜し、
最上層にゲート電極となるＣｒ等の金属層を成膜した
後、ゲート電極をパターニングし、更に、ゲート絶縁
膜、非晶質シリコンをパターニングして、順スタガ型の
トランジスタを作成する。
上に、Ｔａなどの金属をスパッタにより成膜し、フォト
リソグラフィ工程によってドレインバスラインと補助容
量電極とを同時に形成し、陽極酸化によりドレインバス
ラインおよび補助容量電極表面にＴａＯｘなどの絶縁膜
を形成し、その上にシリコン酸化膜を積層する。次にＩ
ＴＯなどの透明導電膜をスパッタにより成膜後、ソース
電極、ドレイン電極、表示電極をフォトリソグラフィ工
程によって形成する。この時、ドレイン電極は前記絶縁
膜に開けられたコンタクトホールにより下層ドレインバ
スラインにつながっている。次に、ＰＣＶＤ装置によっ
てＰＨ3 プラズマ処理をし、Ｐ（リン）をソース電極、
ドレイン電極上に選択的に付着させたあと、非晶質シリ
コンを成膜し、オーミック層（ｎ+ ａ−Ｓｉ）、チャネ
ル層（ａ−Ｓｉ）を形成する。更に、ＰＣＶＤ装置によ
り、ゲート絶縁膜となるシリコン窒化膜を連続成膜し、
最上層にゲート電極となるＣｒ等の金属層を成膜した
後、ゲート電極をパターニングし、更に、ゲート絶縁
膜、非晶質シリコンをパターニングして、順スタガ型の
トランジスタを作成する。
【００１６】なお、シリコン窒化膜、ＴａＯｘのかわり
に、ＳｉＯＮ、Ａｌ2 Ｏ3 、ＴｉＯ2 、Ｓｍ2 Ｏ3 、Ｓ
ｒＴｉＯ3 、ＢａＴａ2 Ｏ6 などのシリコン酸化膜より
も大きい誘電率をもう薄膜を用いても同様の効果が得ら
れる。
に、ＳｉＯＮ、Ａｌ2 Ｏ3 、ＴｉＯ2 、Ｓｍ2 Ｏ3 、Ｓ
ｒＴｉＯ3 、ＢａＴａ2 Ｏ6 などのシリコン酸化膜より
も大きい誘電率をもう薄膜を用いても同様の効果が得ら
れる。
【００１７】
【発明の効果】以上述べたように、本発明のＴＦＴパネ
ルでは、補助容量電極２とソース電極、ドレイン電極
６、表示電極５の間の下層絶縁膜をソース電極、ドレイ
ン電極６、表示電極５下のシリコン酸化膜とその下のシ
リコン酸化膜よりも誘電率の大きい絶縁膜との２層構造
にすることにより、補助容量電極の蓄積容量を大きくで
き、かつ、補助容量電極２とソース電極、ドレイン電極
６、表示電極５の間の短絡を防止できる３０００Ａ以上
の厚膜にすることが可能となる。これにより、従来のＳ
ｉＯ2 単層では補助容量電極２とソース電極、ドレイン
電極６、表示電極５の間の層間ショートが、約５％程度
発生していたが、ＳｉＯ2 ／ＳｉＮｘ構造にすることに
よって、１％以下に低減できた。
ルでは、補助容量電極２とソース電極、ドレイン電極
６、表示電極５の間の下層絶縁膜をソース電極、ドレイ
ン電極６、表示電極５下のシリコン酸化膜とその下のシ
リコン酸化膜よりも誘電率の大きい絶縁膜との２層構造
にすることにより、補助容量電極の蓄積容量を大きくで
き、かつ、補助容量電極２とソース電極、ドレイン電極
６、表示電極５の間の短絡を防止できる３０００Ａ以上
の厚膜にすることが可能となる。これにより、従来のＳ
ｉＯ2 単層では補助容量電極２とソース電極、ドレイン
電極６、表示電極５の間の層間ショートが、約５％程度
発生していたが、ＳｉＯ2 ／ＳｉＮｘ構造にすることに
よって、１％以下に低減できた。
【００１８】さらに、シリコン酸化膜をソース、ドレイ
ン電極の下地絶縁膜にしたことによって、ＰＨ3 プラズ
マ処理によるＰ（リン）の選択付着性が高くなる。具体
的には、シリコン酸化膜の場合にはＰ（リン）の表示付
着濃度は１％程度であるが、その他の絶縁膜では１０％
以上の表面付着濃度となる。従って、トランジスタのオ
フ電流においては、図４に示すように１桁以上のオフ電
流の違いとなり、トランジスタ特性に対して、大きな効
果を及ぼす。
ン電極の下地絶縁膜にしたことによって、ＰＨ3 プラズ
マ処理によるＰ（リン）の選択付着性が高くなる。具体
的には、シリコン酸化膜の場合にはＰ（リン）の表示付
着濃度は１％程度であるが、その他の絶縁膜では１０％
以上の表面付着濃度となる。従って、トランジスタのオ
フ電流においては、図４に示すように１桁以上のオフ電
流の違いとなり、トランジスタ特性に対して、大きな効
果を及ぼす。
【図１】（ａ），（ｂ）は本発明の第１の実施の形態を
示す順スタガ型ＴＦＴの平面図およびＡＡ′線断面図で
ある。
示す順スタガ型ＴＦＴの平面図およびＡＡ′線断面図で
ある。
【図２】（ａ）〜（ｄ）は本発明の第１の実施の形態を
示す順スタガ型ＴＦＴの製造工程を示す図である。
示す順スタガ型ＴＦＴの製造工程を示す図である。
【図３】従来の順スタガ型ＴＦＴの断面図である。
【図４】トランジスタ特性の比較を示すグラフである。
１ 絶縁性基板 ２ 補助容量電極 ３ 第１絶縁膜（シリコン窒化膜） ４ 第２絶縁膜（シリコン酸化膜） ５ 表示電極 ６ ドレイン電極 ７ 非晶質シリコン ８ ゲート絶縁膜 ９ ゲート電極 １０ ドレインバスライン
Claims (2)
- 【請求項１】 絶縁性基板の上に補助容量電極が形成さ
れ、その上にシリコン酸化膜よりも高誘電率である第１
の絶縁膜とシリコン酸化膜からなる第２の絶縁膜の２層
からなる層間絶縁膜が形成され、前記層間絶縁膜上にド
レイン電極とソース電極が形成され、その上に前記ドレ
イン電極と前記ソース電極と少なくとも一部が重なるよ
うに非晶質シリコンとゲート絶縁膜とゲート電極が積層
され、前記補助容量電極と前記層間絶縁膜を介して重な
るように前記ソース電極に接続された表示電極が形成さ
れており、且つ前記ソース電極・ドレイン電極と前記非
晶質シリコンとの界面には、前記シリコン酸化膜からな
る第２の絶縁膜と前記非晶質シリコンとの界面よりも多
くのリンが含まれていることを特徴とする薄膜トランジ
スタアレイ。 - 【請求項２】 絶縁性基板の上に補助容量電極を形成
し、その上に層間絶縁膜を形成した後、ドレイン電極と
ソース電極と前記ソース電極に接続された表示電極を形
成し、引き続きＰＨ3 プラズマ処理をした後、非晶質シ
リコンとゲート絶縁膜を積層し、その上にゲート電極を
形成する薄膜トランジスタアレイの製造方法において、
前記層間絶縁膜を２層にし、ドレイン電極側の第２の絶
縁膜をシリコン酸化膜で形成し、その下側の第１の絶縁
膜を第２の絶縁膜よりも高誘電率の絶縁膜で形成する事
を特徴とする薄膜トランジスタアレイの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31123795A JP2910646B2 (ja) | 1995-11-29 | 1995-11-29 | 薄膜トランジスタアレイとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31123795A JP2910646B2 (ja) | 1995-11-29 | 1995-11-29 | 薄膜トランジスタアレイとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153617A JPH09153617A (ja) | 1997-06-10 |
| JP2910646B2 true JP2910646B2 (ja) | 1999-06-23 |
Family
ID=18014749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31123795A Expired - Lifetime JP2910646B2 (ja) | 1995-11-29 | 1995-11-29 | 薄膜トランジスタアレイとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910646B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100442132C (zh) * | 2006-11-17 | 2008-12-10 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04289825A (ja) * | 1991-03-19 | 1992-10-14 | Fujitsu Ltd | 薄膜トランジスタマトリクス及びその製造方法 |
| JP2896067B2 (ja) * | 1994-02-04 | 1999-05-31 | 三洋電機株式会社 | 液晶表示装置 |
-
1995
- 1995-11-29 JP JP31123795A patent/JP2910646B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09153617A (ja) | 1997-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0338822B1 (en) | A liquid crystal active-matrix display device | |
| US5867233A (en) | Active matrix liquid crystal display substrate with island structure covering break in signal bus line and method of producing same | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| KR101353269B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| EP0301571B1 (en) | Thin film transistor array | |
| US20060216877A1 (en) | Image display and manufacturing method of the same | |
| JPH01291467A (ja) | 薄膜トランジスタ | |
| JP2850850B2 (ja) | 半導体装置の製造方法 | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| JP2001125134A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| EP0347117B1 (en) | An active-matrix display device | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US5660971A (en) | Thin film device and a method for fabricating the same | |
| JPH04280231A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| US6396106B2 (en) | Thin film transistor and fabricating method thereof | |
| JP2910646B2 (ja) | 薄膜トランジスタアレイとその製造方法 | |
| JPH0587029B2 (ja) | ||
| JPH0654782B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
| JPH0618921A (ja) | マトリックス型表示装置 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH06230421A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH03153217A (ja) | Ｔｆｔパネルおよびその製造方法 | |
| JPH03790B2 (ja) | ||
| JP2608985B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990309 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |