CN1195321C - 薄膜晶体管平面显示器 - Google Patents
薄膜晶体管平面显示器 Download PDFInfo
- Publication number
- CN1195321C CN1195321C CNB001331884A CN00133188A CN1195321C CN 1195321 C CN1195321 C CN 1195321C CN B001331884 A CNB001331884 A CN B001331884A CN 00133188 A CN00133188 A CN 00133188A CN 1195321 C CN1195321 C CN 1195321C
- Authority
- CN
- China
- Prior art keywords
- transparency conducting
- gate pad
- layer
- conducting layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
一种薄膜晶体管平面显示器包括一基板,基板上包含晶体管区及连接垫区,其上形成栅极电极以及栅极垫。绝缘层覆盖住栅极电极以及栅极垫的一第一区域。非晶硅层覆盖于绝缘层上,掺杂硅层设于非晶硅层的一区域上,金属层设于掺杂硅层上以形成间隔一通道的源极和漏极。第一透明导电层形成于源极、漏极电极与基板的表面但不覆盖栅极垫。保护层覆盖住源极与漏极电极上的第一透明导电层以及第一区域。第二透明导电层设于未覆盖区域上且与第一透明导电层连接使栅极垫与金属层连接。
Description
技术领域
本发明涉及一种薄膜晶体管(thin film transistor,TFT),特别是涉及一种平面显示器的薄膜晶体管。
背景技术
液晶显示器(1iquid crystal display,以下简称LCD)是目前最被广泛使用的一种平面显示器,其具有低消耗电功率、薄型轻量以及低电压驱动等特征,可以应用在个人电脑、文书处理器、导航统、游乐器、投影机、取景器(view finder)以及生活中的手提式机器,例如:手表、电子计算机、电视机等显示使用上。
LCD的显示原理是利用液晶分子所具有的介电各向异性及导电各向异性,在外加电场时会使液晶分子的排列状态转换,造成液晶薄膜产生各种光电效应。而薄膜晶体管(thin film transistor,以下简称TFT)-LCD即是利用TFT作为主动元件,使其具有低消耗电功率、低电压驱动、薄、轻等优点。但是,TFT的厚度较传统的晶体管薄,使得现有的TFT制作工艺需要多达七道掩模(mask)进行多次光刻制作工艺(photolithography process),因此会产生低产量、高成本等问题。为了有效改善TFT制作工艺的产能与制作成本,目前业界已经提出各种制作方法以及TFT结构,可以尽量减少光刻制作工艺的次数。
美国专利第5,478,766号中揭示一种TFT-LCD制作工艺,需要使用四次掩模进行光刻制作工艺。请参考图1与图2,图1A至图1C为现有TFT-LCD制作方法所使用的掩模的仰视图,图2A至图2E为现有TFT-LCD制作方法沿图1所示的切线2-2′的剖面示意图。首先,如图1A与图2A所示,将一第一金属层沉积于一基板21上,再利用第一道光刻制作工艺将第一金属层定义形成一栅极电极(gate electrode)22以及一与栅极电极22相连接的栅极线(gate line)。其中,栅极电极22表面上覆盖有一栅极绝缘层23。然后,如图2B所示,依序于基板21上沉积一绝缘层24、一非晶硅(amorphoussilicon,以下简称α-Si)层25以及一掺杂硅层(n+-doped amorphous silicon)26。接着,如图1B与图2C所示,于基板21上沉积一第二金属层之后,利用第二道光刻制作工艺,将第二金属层定义形成一信号线27及一源极/漏极金属层28。后续于基板21上沉积一铟锡氧化物(indiumtin oxide,以下简称ITO)层,并进行第三道光刻制作工艺,将ITO层定义成一信号线区29以及一像素(pixel)区30,如图1C、图2D所示。最后,利用ITO层作为掩模进行第四道光刻制作工艺,将未被ITO层覆盖的源极/漏极金属层28以及掺杂硅层26去除,以定义形成一源极电极31、一漏极电极32以及一接触层23,图2E所示。
虽然上述的TFT制作方法已经将光刻制作工艺减低到四次,可以改善TFT制作工艺的产能与制作成本,但是就静电放电(Electrostatic StaticDischarge,以下简称ESD)损害LCD的可靠度的考虑下,现有技术并无法使第一金属层与第二金属层产生电连接,即不能提供用来防止静电放电的防护电路。因此,在减少光刻制作工艺的TFT结构设计下,如何再进一步提供防止ESD的防护电路,便成为当前重要的课题。
发明内容
有鉴于此,本发明的目的在于提出一种薄膜晶体管平面显示器的结构及其制作方法,可以将光刻制作工艺降低至四次,并提供可以防止ESD的防护电路,以解决上述的问题。
根据本发明的一种方案,提供一种薄膜晶体管平面显示器,包括:一基板,其上至少包含一晶体管区及一连接垫区;一栅极电极以及一栅极垫,分别形成于该基板的该晶体管区及该连接垫区中,该栅极垫包含一第一区域及一第二区域;一绝缘层形成于该基板上,以覆盖住该栅极电极以及该栅极垫的第一区域;一非晶硅层,覆盖于该绝缘层上;一掺杂硅层,设于该非晶硅层上;一金属层,设于该掺杂硅层上,用以形成一源极电极以及一漏极电极,该源极电极与该漏极电极间隔一通道;一第一透明导电层,形成于该源极电极、该漏极电极与该基板的表面,但不覆盖该栅极垫;一保护层,形成于该晶体管区及该连接垫区且填满该通道,该保护层覆盖住该源极电极与该漏极电极上的该第一透明导电层以及该栅极垫的第一区域的非晶硅层表面;以及一第二透明导电层,设于未被该保护层所覆盖的区域上,以延伸形成于该栅极垫的第二区域上,且该第二透明导电层与该第一透明导电层连接,使该栅极垫与该金属层产生电连接。
在一实施例中,该基板上还包括一栅极线,而该栅极垫位于该栅极线的末端。该金属层用来形成一垂直于该栅极线的信号线,且该信号线的末端作为一信号垫。
在一实施例中,第二透明导电层同时覆盖该栅极垫以及该信号垫,使该栅极线与该信号线产生电连接。在一实施例中,第二透明导电层沿着该栅极垫与该信号垫之间所裸露的该基板表面而覆盖住该栅极垫区的第二区域以及该晶体管区的第一透明导电层,该第一透明导电层覆盖该晶体管区的该金属层表面及该金属层的侧壁上,以使该栅极垫与该晶体管区的该金属层经由第一与第二透明导电层的连接而产生电连接。
第一与第二透明导电层由铟锡氧化物所构成。掺杂硅层为一N型掺杂硅层。
按照本发明的另一方案,提供一种薄膜晶体管平面显示器的制作方法,包括有下列步骤:(a)提供一基板,且该基板上定义有一晶体管区以及一栅极垫区,且该栅极垫区包含有一第一区域以及一第二区域;(b)于该基板表面上沉积一第一金属层,并定义该第一金属层的图案,以分别于该晶体管区与该栅极垫区形成一栅极电极与一栅极垫;(c)依序沉积一绝缘层、一非晶硅层、一掺杂硅层以及一第二金属层,并定义该第二金属层、该掺杂硅层以及该非晶硅层的图案,至少使位于该栅极电极与该栅极垫表面上的该第二金属层、该掺杂硅层以及该非晶硅层形成一岛状结构;(d)于该基板上形成一第一透明导电层,并定义该第一透明导电层的图案,使该第一透明导电层至少覆盖该晶体管区中该第二金属层的部分表面及该基板表面一部分;(e)去除晶体管区中未被该第一透明导电层所覆盖的该第二金属层以及该掺杂硅层,以便将该晶体管区的该第二金属层构图以形成一源极电极以及一漏极电极,该源极电极与漏极电极间隔一通道,并使该通道中的非晶硅层暴露出来;(f)于该晶体管区与该栅极垫区表面上依序形成一保护层以及一具有预定图案的光致抗蚀剂,其中位于该栅极垫区的该光致抗蚀剂只覆盖该第一区域;(g)去除该晶体管区内未被该光致抗蚀剂所覆盖的该保护层,以及该栅极垫区内未被该光致抗蚀剂所覆盖的该保护层、该非晶硅层及该绝缘层;(h)于该基板上形成一第二透明导电层,以覆盖该晶体管区、该栅极垫区、与基板表面的该第一透明导电层;以及(i)进行一浮脱制作工艺,将覆盖于该光致抗蚀剂上的该第二透明导电层以及该光致抗蚀剂去除,而残留的该第二透明导电层可以使该栅极垫与该第二金属层产生电连接。
在一实施例中,步骤(b)中还形成一栅极线,而该栅极垫位于该栅极线的末端。步骤(e)中将该晶体管区的该第二金属层构图,也同时形成一与该栅极线垂直的信号线,且该信号线的末端作为一信号垫。步骤(g)中将该光致抗蚀剂覆盖住该栅极垫区的部分表面,使得该栅极垫与该信号垫之间的基板表面裸露出来,并使该裸露的基板附近的栅极垫的一部分表面裸露出来。
在一实施例中,步骤(i)使该第二透明导电层同时覆盖该栅极垫以及该信号垫,使该栅极线与该信号线产生电连接。在一实施例中,步骤(i)使该第二透明导电层沿着该栅极垫与该信号垫之间所裸露的该基板表面而覆盖住该栅极垫的第二区域及该晶体管区的该第一透明导电层,使得该栅极垫与该晶体管区的该第二金属层经由第一与第二透明导电层的连接而产生电连接。
在一实施例中,保护层填满该通道。
本发明的晶体管结构的制作上只需利用四道光刻制作工艺,因此可以有效提高其产能,并降低制作成本。而且,本发明于制作液晶显示器时,利用具有预定图案的光致抗蚀剂来进行第四光刻制作工艺,去除连接垫区中部分的保护层、非晶硅层、以及绝缘层,使第二透明导电层可形成于栅极垫的裸露的表面上。之后,利用浮脱(lift-off)制作工艺,将光致抗蚀剂上的第二透明导电层与光致抗蚀剂一起移除,如此可去除不需要的第二透明导电层。此外第二透明导电层覆盖部分的第一透明导电层,而第一透明导电层亦覆盖晶体管区的源极/漏极电极,经由第一透明导电层与第二透明导电层的连接,可以达到栅极垫与形成源极/漏极电极的第二金属层相连接的目的。此外,栅极垫区附近的基板表面上的绝缘层也会被去除,使第二透明导电层直接形成于基板的裸露的表面上,因此这个像素区的透光率会明显增加许多,对于提升液晶显示器的显示品质有很大的帮助。第一透明导电层或第二透明导电层构成像素区域中的像素电极。第一透明导电层或第二透明导电层亦可以形成于栅极线末端的栅极垫与信号线末端的信号垫之间,如此同样达到栅极垫与形成信号线的第二金属层相连接的目的,以形成防止静电放电的保护电路。
附图说明
为使本发明的上述目的、特征、和优点能更明显易懂,下文特举一优选实施例,并配合附图作详细说明。附图中:
图1A~1C显示现有薄膜晶体管平面显示器制作方法流程的仰视图。
图2A~2E为沿图1的切线2-2′的剖面示意图。
图3A~3E显示本发明薄膜晶体管平面显示器制作方法流程的仰视图。
图4A~4E为沿图3的切线I-I′、II-II′、III-III′的剖面示意图。
图5为沿图3E切线5-5′的剖面示意图。
附图的符号说明:
基板~41;第一金属层~40;栅极电极~42;栅极线~43;栅极垫~44;栅极绝缘层~46;第一半导体层~48;第二半导体层~50;第二金属层~52;第一透明导电层~54;信号线~55;源极电极~561;漏极电极~562;信号垫~57;通道~59;保护层~58;光致抗蚀剂~60;第二透明导电层~62。
具体实施方式
以下将配合附图详细说明本发明的优选实施例。
请参考图3与图4,图3A至图3E为本发明薄膜晶体管平面显示器制作方法的仰视图,图4A至图4E为沿图3的切线I-I′、II-II′、III-III′的剖面示意图,其中图4的I区域为沿切线I-I′的剖面示意图、II区域为沿切线II-II′的剖面示意图、III区域为沿切线III-III′的剖面示意图。首先,提供一基板41,其上设有一晶体管区(以下称TFT区,I区域)、一电容区(II区域)以及一栅极垫区(III区域)。然后,如图3A与图4A所示,将一第一金属层沉积于基板41上,再利用一第一光刻制作工艺将第一金属层定义形成一栅极电极42、一栅极线43以及一栅极垫44。其中栅极电极42位于TFT区,栅极线43与栅极电极42连接,而栅极垫44位于栅极线43的末端。
然后,如图3B与图4B所示,依序于基板41上沉积一栅极绝缘层46、一第一半导体层48、一第二半导体层50以及一第二金属层52。接着,进行一第二光刻制作工艺,去除一预定区域外的第二金属层52、第二半导体层50以及第一半导体层48,最后分别于TFT区以及栅极垫区定义形成一岛状(island)结构。其中,第一半导体层48为非晶硅层,第二半导体层50为掺杂硅层。
接着,如图3C与图4C所示,于基板41表面的预定像素(pixel)区域上形成一第一透明导电层54,用来作为一像素电极,再进行一第三光刻制作工艺,去除未被第一透明导电层54所覆盖的第二金属层52以及第二半导体层50,以便形成一信号线(signal line)55以及一源极/漏极电极561、562。其中,源极/漏极电极561、562之间具有一通道59,贯穿第一透明导电层54、第二金属层52与第二半导体层50。信号线55垂直于栅极线43,且信号线55的末端作为一信号垫(signal pad)57。此外,栅极垫区的第二金属层52以及第二半导体层50会被完全去除,以使栅极垫区的第一半导体层48表面暴露出来。
其后,如图3D与图4D所示,于基板41表面上沉积一保护层58,该保护层填满通道59。再于保护层58表面上形成一具有预定图案的光致抗蚀剂60,使其覆盖TFT区及一部分的栅极垫区表面。该栅极垫区III分为A区域及B区域,位于栅极垫区III中的光致抗蚀剂60只覆盖B区域。随后进行一第四光刻制作工艺,去除A区域中未被光致抗蚀剂60所覆盖的保护层58、第一半导体层48与绝缘层46。如此一来,不但使栅极垫区III的A区域中的基板41表面裸露出来,还使信号垫57与栅极垫44之间的基板41表面裸露出来(未图示)。然后,于基板41表面上形成一第二透明导电层62,使其覆盖晶体管区I的光致抗蚀剂60、电容区II的第一透明导电层54、栅极垫区III中A区域、以及栅极垫区III中B区域的光致抗蚀剂层60。
最后,如图3E与图4E所示,进行一浮脱(lift-off)制作工艺,将覆盖于光致抗蚀剂60上的第二透明导电层62以及光致抗蚀剂60完全去除。如此一来,晶体管区I中残留的第二透明导电层62覆盖保护层58的侧壁部分以及第一透明导电层54裸露的表面。而且在栅极垫区III中残留的第二透明导电层62只覆盖住栅极垫区III的A区域的栅极垫44与基板41的裸露表面,并且不覆盖栅极垫区III的B区域。
请参考图5,图5为沿图3E切线5-5′的剖面示意图。进行完成浮脱制作工艺之后,第二透明导电层62会覆盖住栅极垫44的裸露表面,并沿着信号垫57(未图示)与栅极垫44之间的基板41表面延伸,最后接触第一透明导电层54,而且保护层58会覆盖第二金属层52的侧壁。如此一来,第二透明导电层62便能够使栅极垫44与第二金属层52产生电连接,以便形成可以防止静电放电的防护电路。
依据上述的制作方法,本发明揭露一种薄膜晶体管平面显示器,该显示器包括有一基板,基板上至少包含一晶体管区及一连接垫区。一栅极电极(gate electrode)以及一栅极垫(gate pad)分别形成于基板上的晶体管区及连接垫区中,栅极垫包含一第一区域及一第二区域。一绝缘层还形成于基板上,以覆盖住栅极电极以及栅极垫的第一区域。一第一半导体层覆盖于绝缘层上,一第二半导体层设于该第一半导体薄膜的一预定区域上,一金属层设于该第二半导体层上,用以形成一源极(source)电极以及一漏极(drain)电极,该源极电极与该漏极电极间隔一通道(channel)。此外,一第一透明导电层形成于源极电极、漏极电极、与基板的表面,但不覆盖栅极垫。一保护层形成于晶体管区及连接垫区且填满该晶体管区的通道,保护层覆盖住源极电极与漏极电极上的第一透明导电层以及栅极垫上的第一半导体层表面的第一区域。最后,一第二透明导电层设于未被保护层所覆盖的区域上,以延伸形成于栅极垫的第二区域上,且第二透明导电层与第一透明导电层连接,使栅极垫与金属层产生电连接。
第一半导体层为一非晶硅(amorphous silicon)层,第二半导体层为一掺杂硅层,第一、第二透明导电层均由铟锡氧化物(indium tin oxide,ITO)所构成。
本发明的晶体管结构的制作上只需利用四道光刻制作工艺,因此可以有效提高其产能,并降低制作成本。而且,本发明于制作液晶显示器时,利用具有预定图案的光致抗蚀剂来进行第四光刻制作工艺,去除连接垫区中部分的保护层、第一半导体层、以及绝缘层,使第二透明导电层可形成于栅极垫的裸露的表面上。之后,利用浮脱(lift-off)制作工艺,将光致抗蚀剂上的第二透明导电层与光致抗蚀剂一起移除,如此可去除不需要的第二透明导电层。此外第二透明导电层覆盖部分的第一透明导电层,而第一透明导电层亦覆盖晶体管区的源极/漏极电极,经由第一透明导电层与第二透明导电层的连接,可以达到栅极垫与形成源极/漏极电极的第二金属层相连接的目的。此外,栅极垫区附近的基板表面上的绝缘层也会被去除,使第二透明导电层直接形成于基板的裸露的表面上,因此这个像素区的透光率会明显增加许多,对于提升液晶显示器的显示品质有很大的帮助。第一透明导电层或第二透明导电层构成像素区域中的像素电极。第一透明导电层或第二透明导电层亦可以形成于栅极线末端的栅极垫与信号线末端的信号垫之间,如此同样达到栅极垫与形成信号线的第二金属层相连接的目的,以形成防止静电放电的保护电路。
虽然本发明已结合一优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,应当可以作出各种更动与润饰,因此本发明的保护范围应当以权利要求的界定为准。
Claims (14)
1.一种薄膜晶体管平面显示器,包括:
一基板,其上至少包含一晶体管区及一连接垫区;
一栅极电极以及一栅极垫,分别形成于该基板的该晶体管区及该连接垫区中,该栅极垫包含一第一区域及一第二区域;
一绝缘层形成于该基板上,以覆盖住该栅极电极以及该栅极垫的第一区域;
一非晶硅层,覆盖于该绝缘层上;
一掺杂硅层,设于该非晶硅层上;
一金属层,设于该掺杂硅层上,用以形成一源极电极以及一漏极电极,该源极电极与该漏极电极间隔一通道;
一第一透明导电层,形成于该源极电极、该漏极电极与该基板的表面,但不覆盖该栅极垫;
一保护层,形成于该晶体管区及该连接垫区且填满该通道,该保护层覆盖住该源极电极与该漏极电极上的该第一透明导电层以及该栅极垫的第一区域的非晶硅层表面;以及
一第二透明导电层,设于未被该保护层所覆盖的区域上,以延伸形成于该栅极垫的第二区域上,且该第二透明导电层与该第一透明导电层连接,使该栅极垫与该金属层产生电连接。
2.如权利要求1所述的平面显示器,其中该基板上还包括一栅极线,而该栅极垫位于该栅极线的末端。
3.如权利要求2所述的平面显示器,其中该金属层用来形成一垂直于该栅极线的信号线,且该信号线的末端作为一信号垫。
4.如权利要求3所述的平面显示器,其中该第二透明导电层同时覆盖该栅极垫以及该信号垫,使该栅极线与该信号线产生电连接。
5.如权利要求3所述的平面显示器,其中该第二透明导电层沿着该栅极垫与该信号垫之间所裸露的该基板表面而覆盖住该栅极垫区的第二区域以及该晶体管区的第一透明导电层,该第一透明导电层覆盖该晶体管区的该金属层表面及该金属层的侧壁上,以使该栅极垫与该晶体管区的该金属层经由第一与第二透明导电层的连接而产生电连接。
6.如权利要求1所述的平面显示器,其中该第一与第二透明导电层由铟锡氧化物所构成。
7.如权利要求1所述的平面显示器,其中该掺杂硅层为一N型掺杂硅层。
8.一种薄膜晶体管平面显示器的制作方法,包括有下列步骤:
(a)提供一基板,且该基板上定义有一晶体管区以及一栅极垫区,且该栅极垫区包含有一第一区域以及一第二区域;
(b)于该基板表面上沉积一第一金属层,并定义该第一金属层的图案,以分别于该晶体管区与该栅极垫区形成一栅极电极与一栅极垫;
(c)依序沉积一绝缘层、一非晶硅层、一掺杂硅层以及一第二金属层,并定义该第二金属层、该掺杂硅层以及该非晶硅层的图案,至少使位于该栅极电极与该栅极垫表面上的该第二金属层、该掺杂硅层以及该非晶硅层形成一岛状结构;
(d)于该基板上形成一第一透明导电层,并定义该第一透明导电层的图案,使该第一透明导电层至少覆盖该晶体管区中该第二金属层的部分表面及该基板表面一部分;
(e)去除晶体管区中未被该第一透明导电层所覆盖的该第二金属层以及该掺杂硅层,以便将该晶体管区的该第二金属层构图以形成一源极电极以及一漏极电极,该源极电极与漏极电极间隔一通道,并使该通道中的非晶硅层暴露出来;
(f)于该晶体管区与该栅极垫区表面上依序形成一保护层以及一具有预定图案的光致抗蚀剂,其中位于该栅极垫区的该光致抗蚀剂只覆盖该第一区域;
(g)去除该晶体管区内未被该光致抗蚀剂所覆盖的该保护层,以及该栅极垫区内未被该光致抗蚀剂所覆盖的该保护层、该非晶硅层及该绝缘层;
(h)于该基板上形成一第二透明导电层,以覆盖该晶体管区、该栅极垫区、与基板表面的该第一透明导电层;以及
(i)进行一浮脱制作工艺,将覆盖于该光致抗蚀剂上的该第二透明导电层以及该光致抗蚀剂去除,而残留的该第二透明导电层可以使该栅极垫与该第二金属层产生电连接。
9.如权利要求8所述的方法,其中该步骤(b)中还形成一栅极线,而该栅极垫位于该栅极线的末端。
10.如权利要求9所述的方法,其中该步骤(e)中将该晶体管区的该第二金属层构图,亦同时形成一与该栅极线垂直的信号线,且该信号线的末端作为一信号垫。
11.如权利要求10所述的方法,其中该步骤(g)中将该光致抗蚀剂覆盖住该栅极垫区的部分表面,使得该栅极垫与该信号垫之间的基板表面裸露出来,并使该裸露的基板附近的栅极垫的一部分表面裸露出来。
12.如权利要求10所述的方法,其中该步骤(i)使该第二透明导电层同时覆盖该栅极垫以及该信号垫,使该栅极线与该信号线产生电连接。
13.如权利要求10所述的方法,其中该步骤(i)使该第二透明导电层沿着该栅极垫与该信号垫之间所裸露的该基板表面而覆盖住该栅极垫的第二区域及该晶体管区的该第一透明导电层,使得该栅极垫与该晶体管区的该第二金属层经由第一与第二透明导电层的连接而产生电连接。
14.如权利要求8所述的方法,其中该保护层填满该通道。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB001331884A CN1195321C (zh) | 2000-10-24 | 2000-10-24 | 薄膜晶体管平面显示器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB001331884A CN1195321C (zh) | 2000-10-24 | 2000-10-24 | 薄膜晶体管平面显示器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1350326A CN1350326A (zh) | 2002-05-22 |
CN1195321C true CN1195321C (zh) | 2005-03-30 |
Family
ID=4595545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB001331884A Expired - Lifetime CN1195321C (zh) | 2000-10-24 | 2000-10-24 | 薄膜晶体管平面显示器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1195321C (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1333432C (zh) * | 2003-08-21 | 2007-08-22 | 广辉电子股份有限公司 | 薄膜晶体管阵列基板的制造方法 |
KR100982122B1 (ko) * | 2003-12-30 | 2010-09-14 | 엘지디스플레이 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법 |
CN100397213C (zh) * | 2003-12-31 | 2008-06-25 | 友达光电股份有限公司 | 薄膜晶体管阵列基板的制造方法 |
CN1308749C (zh) * | 2004-09-28 | 2007-04-04 | 友达光电股份有限公司 | 平面显示面板的制造方法 |
KR100645718B1 (ko) | 2005-04-28 | 2006-11-14 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그 제조방법 |
US9958750B2 (en) | 2010-11-08 | 2018-05-01 | View, Inc. | Electrochromic window fabrication methods |
WO2016004373A1 (en) * | 2014-07-03 | 2016-01-07 | View, Inc. | Narrow pre-deposition laser deletion |
US10295880B2 (en) | 2011-12-12 | 2019-05-21 | View, Inc. | Narrow pre-deposition laser deletion |
US11865632B2 (en) | 2011-12-12 | 2024-01-09 | View, Inc. | Thin-film devices and fabrication |
EP3919974A1 (en) | 2011-12-12 | 2021-12-08 | View, Inc. | Thin-film devices and fabrication |
US10802371B2 (en) | 2011-12-12 | 2020-10-13 | View, Inc. | Thin-film devices and fabrication |
US20210394489A1 (en) | 2011-12-12 | 2021-12-23 | View, Inc. | Thin-film devices and fabrication |
CN103984171A (zh) * | 2013-02-22 | 2014-08-13 | 上海天马微电子有限公司 | 一种阵列基板及其制造方法、液晶显示器 |
CN105093762B (zh) * | 2015-09-28 | 2019-01-11 | 京东方科技集团股份有限公司 | 阵列基板、制造方法以及相应的显示面板和电子装置 |
CN112817173B (zh) * | 2021-01-05 | 2023-10-17 | 深圳市华星光电半导体显示技术有限公司 | 感测组件、其制作方法及显示面板 |
CN116364780A (zh) * | 2023-03-27 | 2023-06-30 | 惠科股份有限公司 | 薄膜晶体管及其制作方法、静电释放保护电路和显示装置 |
-
2000
- 2000-10-24 CN CNB001331884A patent/CN1195321C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1350326A (zh) | 2002-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1195321C (zh) | 薄膜晶体管平面显示器 | |
CN100397223C (zh) | 液晶显示器件及其制作方法 | |
KR20040095045A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
JP2009099977A (ja) | 薄膜トランジスタアレイパネルを形成する装置及びその方法 | |
CN105679714A (zh) | 阵列基板及其制作方法 | |
US6717631B2 (en) | Array substrate for use in LCD device | |
CN109031833B (zh) | 用于ads显示模式的阵列基板及其制作方法和应用 | |
CN1892373A (zh) | 薄膜晶体管基板及其制造方法 | |
KR20020058270A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
TWI253538B (en) | Thin film transistor flat display and its manufacturing method | |
CN104020621B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN1151406C (zh) | 薄膜晶体管液晶显示器及其制造方法 | |
CN101017832A (zh) | 薄膜晶体管基板及其制造方法以及具有该基板的显示面板 | |
CN1154174C (zh) | 平面显示器制造方法 | |
KR100475111B1 (ko) | 액정표시장치의 제조방법 | |
CN115810636A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 | |
KR100493380B1 (ko) | 액정표시장치의 제조방법 | |
CN101587861A (zh) | 薄膜晶体管阵列基板制造方法 | |
CN101577255A (zh) | Tft阵列基板制造方法 | |
KR20030055938A (ko) | 액정표시소자 및 그 제조방법 | |
CN1280667C (zh) | 薄膜晶体管液晶显示器及其制造方法 | |
KR20030057770A (ko) | 액정표시소자의 스토리지 커패시터 형성방법 및 구조 | |
KR20070068776A (ko) | 액정표시소자와 그 제조 방법 | |
CN1462900A (zh) | 液晶显示装置的有源阵列基板及其制造方法 | |
JP3719844B2 (ja) | 液晶表示素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20050330 |
|
CX01 | Expiry of patent term |