CN105093762B - 阵列基板、制造方法以及相应的显示面板和电子装置 - Google Patents

阵列基板、制造方法以及相应的显示面板和电子装置 Download PDF

Info

Publication number
CN105093762B
CN105093762B CN201510627008.5A CN201510627008A CN105093762B CN 105093762 B CN105093762 B CN 105093762B CN 201510627008 A CN201510627008 A CN 201510627008A CN 105093762 B CN105093762 B CN 105093762B
Authority
CN
China
Prior art keywords
bed course
data line
grid line
array substrate
active bed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510627008.5A
Other languages
English (en)
Other versions
CN105093762A (zh
Inventor
郝金刚
吴东琨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510627008.5A priority Critical patent/CN105093762B/zh
Publication of CN105093762A publication Critical patent/CN105093762A/zh
Priority to PCT/CN2016/072168 priority patent/WO2017054381A1/zh
Priority to KR1020177000764A priority patent/KR102011315B1/ko
Priority to EP16787703.4A priority patent/EP3358401B1/en
Priority to US15/308,643 priority patent/US10598995B2/en
Priority to JP2016569897A priority patent/JP6762236B2/ja
Application granted granted Critical
Publication of CN105093762B publication Critical patent/CN105093762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的实施例提供一种阵列基板、该阵列基板制造方法以及具有该阵列基板的显示面板和电子装置。该阵列基板包括衬底基板和在所述衬底基板上设置的栅线、绝缘层、数据线以及第一有源垫层，所述绝缘层设置在所述栅线上，所述数据线隔着所述绝缘层设置在所述栅线上且和所述栅线交叉设置，所述第一有源垫层隔着所述绝缘层设置在所述栅线上且和所述栅线相交叠，且所述第一有源垫层设置在所述栅线与所述数据线彼此交叠的区域之外。

Description

阵列基板、制造方法以及相应的显示面板和电子装置
技术领域
本发明的实施例涉及阵列基板、该阵列基板的制造方法以及相应的显示面板和电子装置。
背景技术
阵列基板的结构包括衬底基板和在该衬底基板上设置的栅线、绝缘层、数据线。栅线提供来自栅极驱动电路的扫描信号，而数据线提供来自数据驱动的数据信号。在制作阵列基板的过程中，在衬底基板与阵列设备摩擦或在真空墙体作业时，电荷在衬底基板表面聚集，从而形成静电。当电荷积累到一定程度就会形成放电，即，静电放电(Electro StaticDischarge，简称为ESD)。ESD会破坏在衬底基板上已经形成的膜层，造成不同膜层之间的短路，形成缺陷。ESD造成的短路会导致所制备的显示面板产生分屏和全屏横纹，这也是阵列基板制程中的常规缺陷之一。
发明内容
本发明的实施例提供一种阵列基板、阵列基板的制造方法以及具有该阵列基板的显示面板和电子装置，以降低栅线和数据线之间因静电放电而发生短路的几率。
本发明的实施例提供一种阵列基板，包括：衬底基板和在所述衬底基板上设置的栅线、绝缘层、数据线以及第一有源垫层，其中，所述绝缘层设置在所述栅线上，所述数据线隔着所述绝缘层设置在所述栅线上且和所述栅线交叉设置，所述第一有源垫层隔着所述绝缘层设置在所述栅线上且和所述栅线相交叠，且所述第一有源垫层设置在所述栅线与所述数据线彼此交叠的区域之外。
例如，所述第一有源垫层可以具有非规则形状。
例如，所述第一有源垫层可以具有尖端结构。
例如，所述栅线与所述第一有源垫层相交叠的部分的边缘可以形成有尖端结构。
例如，所述阵列基板还可以包括数据线垫层，其中，所述数据线垫层设置在所述第一有源垫层上且与所述第一有源垫层相交叠。
例如，所述数据线垫层可以与所述数据线电绝缘。
例如，所述数据线垫层可以具有锯齿状边缘。
例如，所述阵列基板还可以包括第二有源垫层，其中，所述第二有源垫层设置在所述绝缘层之上且位于所述栅线和所述数据线相交叠的区域内。
例如，所述阵列基板还可以包括至少一个所述第一有源垫层。
本发明的实施例提供一种阵列基板的制造方法，所述阵列基板包括衬底基板和在所述衬底基板上设置的栅线、绝缘层、数据线以及有源垫层，所述制造方法包括：将所述绝缘层设置在所述栅线上，将所述数据线隔着所述绝缘层设置在所述栅线上且和所述栅线交叉设置，将所述有源垫层隔着所述绝缘层设置在所述栅线上且和所述栅线相交叠，且将所述有源垫层设置在所述栅线与所述数据线彼此交叠的区域之外。
本发明的实施例提供一种具有上述阵列基板的显示面板。
本发明的实施例提供一种具有上述阵列基板的电子装置。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1a是一种阵列基板的子像素单元的俯视示意图；
图1b是沿图1a中AA线的剖视示意图；
图1c是一种在有源垫层上形成源漏金属层薄膜的俯视示意图；
图1d是沿图1c中BB线的剖视示意图；
图2a是本发明实施例提供的阵列基板的俯视示意图；
图2b是图2a的阵列基板沿着C1-C2线的剖视示意图；
图2c是图2a的阵列基板沿着C3-C4线的剖视示意图；
图3a是本发明实施例提供的阵列基板的俯视示意图；
图3b是沿图3a中DD线的剖视示意图；
图3c是本发明实施例提供的不包括第二有源垫层的阵列基板的俯视示意图；
图3d是本发明实施例提供的阵列基板中第一有源垫层和栅线的局部放大示意图；
图4a和图4b分别是本发明实施例提供的阵列基板中栅线设置有锯齿状边缘的俯视示意图；
图5a是本发明实施例提供的包括数据线垫层的阵列基板的俯视示意图；
图5b是本发明实施例提供的沿图5a中EE线的剖视示意图；
图6是本发明实施例提供的具有多个第一有源垫层的阵列基板的俯视示意图；
图7a至图7e是采用本发明实施例提供的制作方法制作阵列基板的各步骤的示意图；
图8是本发明实施例提供的显示面板的剖视示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
以用于液晶显示面板的阵列基板为例，如图1a所示，阵列基板通常包括多条栅线102和多条数据线108，这些栅线102和数据线108彼此交叉由此限定了排列为矩阵的子像素单元(图1a中仅具体示出了一个子像素单元)，每个子像素单元包括作为开关元件的薄膜晶体管110和用于控制液晶的排列的像素电极109。例如，根据需要，在IPS或ADS型的液晶显示面板的阵列基板中，每个子像素单元还可以包括和像素电极配合以形成驱动液晶分子的电场的公共电极。例如，每个子像素单元中，薄膜晶体管110的栅极112与相应的栅线102电连接(例如，二者一体形成)，源极118与相应的数据线108电连接(例如，二者一体形成)，漏极119与相应的像素电极109电连接(例如，二者一体形成)。
图1b为沿图1a中AA线的剖视示意图。如图1b所示，例如，阵列基板中的薄膜晶体管110包括栅极112、设置于栅极112上的栅绝缘层114、设置于栅绝缘层114上的有源层116以及设置于有源层116上且分别与其电连接的源极118和漏极119；像素电极109例如可以通过钝化层107中的过孔1091与漏极119电连接。
图1b所示的阵列基板例如可以包括如下所述的步骤S01至步骤S04。
步骤S01：在衬底基板101上形成栅金属层薄膜，并通过一次构图工艺制备包括栅极112和栅线102的栅金属层。
步骤S02：在栅金属层上形成栅绝缘层114。
步骤S03：在栅绝缘层114上形成有源层薄膜，通过一次构图工艺形成有源层116。
步骤S04：在有源层116上形成源漏金属层薄膜，并通过一次构图工艺形成包括源极118、漏极119和数据线108的源漏金属层。
步骤S05：通过一次构图工艺，在源漏金属层上形成钝化层107以及位于钝化层107中的过孔1091。
步骤S06：通过一次构图工艺，在钝化层107上形成像素电极109，像素电极109通过钝化层107中的过孔1091与漏极119电连接。
在研究中，本申请的发明人注意到如下问题。目前，显示面板的走线主要包括栅金属层中的栅线102和源漏金属层中的数据线108，这两层走线传递不同的信号，因此这二者之间不能发生短路。但是，受四次构图工艺(在四次构图工艺中，上述步骤S03和步骤S04合并为同一次构图工艺)遗留技术的影响，在步骤S03中，如图1b所示，在步骤S03中，形成有源层116的同时，在数据线108之下形成有有源垫层126(有源层薄膜的保留部分)，该有源垫层126包括设置在栅线和数据线彼此交叉之处的部分。如图1c和图1d所示，在有源垫层126之上形成源漏金属层薄膜108’，在制备过程可能积累静电荷，由于这些静电可在整个衬底基板101上沿着源漏金属层薄膜108’随意移动，如果该有源垫层126在其边缘与绝缘层114的接触部位处具有尖端，则电荷容易在该尖端处聚集，这容易导致栅线102和数据线108交叉的位置处发生静电放电现象，从而栅线102和数据线108可能被导通，造成短路。
本发明实施例通过设置与栅线有重叠部分且位于栅线与数据线交叠区域之外的第一有源垫层，可以降低在栅线与数据线之间出现静电放电的概率，以降低栅线与数据线由于ESD而发生短路的概率。
图2a至图3d图示了本发明的至少一个实施例提供的阵列基板200。其中，图2a是本发明实施例提供的阵列基板的俯视示意图，图2b是图2a的阵列基板沿着C1-C2线的剖视示意图，而图2c是图2a的阵列基板沿着C3-C4线的剖视示意图。如图3a所示，该阵列基板200包括衬底基板201和设置在衬底基板201上的栅线202、设置在栅线202上的绝缘层204、隔着绝缘层204设置在栅线202上且与栅线202相交的数据线208、以及第一有源垫层216，第一有源垫层216隔着绝缘层204设置在栅线202上且和栅线202相交叠，且第一有源垫层216设置在栅线202与数据线208彼此交叠的区域之外。
本公开中，如图3b所示，第一有源垫层216和和栅线202相交叠指这两个结构在衬底基板所在面上的正投影有重叠部分。
例如，在一个实施例中，除了第一有源垫层216之外，该阵列基板200还可以包括第二有源垫层226。沿垂直于衬底基板所在面的方向上，第二有源垫层226设置于绝缘层204和数据线208之间且位于栅线202和数据线208相交叠的区域内。与图1c所示的情形相比，本发明实施例提供的阵列基板可以包括两种有源垫层，分别是本发明实施例中设置的第一有源垫层216和由于例如四次构图工艺遗留技术而保留的第二有源垫层226。在制备源极、漏极和数据线的过程中，由于之前工艺积累的静电可以沿着用于形成源极、漏极和数据线的源漏金属层薄膜而随意迁移，所以在通过构图工艺形成源极、漏极和数据线之前，静电聚集在该两种有源垫层上的概率是相同的。因此，第一有源垫层216分担了在第二有源垫层226上出现ESD的概率。即，通过设置第一有源垫层216，使得ESD出现在栅线202与数据线208之间的第二有源垫层226上的概率降低，从而可以降低在栅线202与数据线208之间由于发生ESD而短路的概率。
例如，如图3c所示，阵列基板200也可以仅包括第一有源垫层216，不包括第二有源垫层226。在这种情况下，在第一有源垫层216上形成与其电连接的源漏金属层薄膜且在通过构图工艺形成源极、漏极和数据线之前，第一有源垫层216可以为阵列基板提供静电释放渠道，以减少阵列基板上的静电积累。
示例性地，阵列基板200还可以包括薄膜晶体管210，其包括有源层206、漏极219和源极218。并且，例如，沿垂直于衬底基板201所在面的方向上，有源层206与漏极219之间无绝缘层，即，有源层206与漏极219不是通过过孔或其他导电部件电连接。这样，由于在形成源极、漏极和数据线之前，源漏金属层薄膜与第一有源垫层直接接触，从而静电可以比较容易地聚集在第一有源垫层上，以降低栅线和数据线之间发生ESD的概率。本发明实施例包括、但不限于此。例如，如果在形成有源层和第一有源垫层之后且在形成源漏金属层薄膜之前，在有源层和第一有源垫层上形成有另一绝缘层，则只要在该绝缘层的对应第一有源垫层的位置处设置过孔以暴露出第一有源垫层的表面(以便在形成源漏金属层薄膜时使其与第一有源垫层电连接)即可。
示例性地，第一有源垫层216的平面形状(即，在其所在面上的形状)可以为任意形状，例如圆形、椭圆形或者多边形(例如，三角形、四边形)等。
示例性地，第一有源垫层216的平面形状可以具有非规则形状。例如，第一有源层垫层216可以具有锯齿状边缘。在强电场作用下，物体表面曲率大的地方(如尖锐、细小物的顶端)电场强度剧增，而更容易放电，因此将第一有源垫层216的平面形状设置为非规则形状可以进一步增加ESD出现在第一有源垫层216上的概率，即，进一步降低第二有源垫层226处出现ESD的几率。
示例性地，如图3d所示，第一有源垫层216可以具有尖端结构216a。由于静电放电通常出现在尖端，所以通过使得第一有源垫层216具有尖端结构216a，可以吸引静电聚集在第一有源垫层216上，从而增加在第一有源垫层216处出现ESD的概率。
示例性地，尖端结构216a可以沿第一有源垫层216所在面的方向延伸。例如，尖端结构216a的顶端在栅线202所在面上的正投影可以位于栅线202之外。例如，尖端结构216a的顶端(远离第一有源垫层216中部的一端)到栅线202的边缘2021(该边缘2021位于尖端结构216a所在侧)的距离d可以小于或等于3μm，以此方式，有利于进一步引导静电经由该尖端结构向该栅线放电。例如，该尖端结构216a的顶端的角度可以设置为小于90度，这样也有利于进一步引导静电经由该尖端结构向该栅线放电。
示例性地，如图4a和图4b所示，栅线202的与第一有源垫层216相交叠的部分(如图4b中的虚线框所示)的至少一个边缘(图中以两个边缘为例进行说明)也可以形成为具有尖端结构202a。也就是说，栅线202的至少一个边缘(例如两个相对的边缘2021和2022)在栅线202与第一有源垫层216相交叠的位置处具有尖端结构202a。该尖端结构202a可以参考上述第一有源垫层的尖端结构216a进行设置，重复之处不再赘述。
在上述示例中，通过将第一有源垫层216和栅线202的与第一有源垫层216相交叠的部分的边缘中的至少一个设置为具有尖端结构，可以进一步降低ESD出现在栅线与数据线之间的第二有源垫层226上的概率。
示例性地，在另一个实施例中，参见图5a和图5b，该阵列基板200还可以进一步包括数据线垫层408，该数据线垫层408设置在第一有源垫层216上且与该第一有源垫层216相交叠。这样便于在后续步骤中提供静电释放渠道。例如，在形成源极、漏极和数据线之后，在源极、漏极和数据线之上形成像素电极薄膜以形成像素电极，在形成像素电极薄膜之后且在形成像素电极之前，如果使像素电极薄膜与数据线垫层电连接，则数据线垫层可以吸引像素电极薄膜上的静电，以进一步降低栅线和数据线之间发生ESD的概率。当然，本发明实施例包括、但不限于此。
数据线垫层408与数据线208同层设置，即利用源漏金属层薄膜形成。由于数据线垫层408采用金属材料制作，诸如Cu、Mo、Al、Cu合金、Mo合金和Al合金之类的金属材料。
示例性地，该数据线垫层408与数据线208电绝缘。以此方式，即使短路现象经由该第一有源垫层216发生在栅线202与数据线垫层408之间，也不会影响子像素单元的正常工作。因此，这可以进一步增加ESD在第一有源垫层216处出现的概率。也就说，可以进一步降低ESD出现在栅线202与数据线208之间的第二有源垫层226上的概率。更进一步，数据线垫层408例如在水平上不与像素单元的任何部分电连接。
本发明实施例提供的阵列基板例如可以采用一次构图工艺同步形成有源层、源极、漏极和数据线(例如，该阵列基板采用四次构图工艺制备)，在这种情况下，数据线垫层和第一有源垫层通过同一次构图工艺形成，因此二者在衬底基板所在面上的正投影大致重合，即，二者的边缘大致对齐。
当然，本发明实施例也可以用于通过不同构图工艺分别形成有源层和包括源极、漏极和数据线的源漏金属层的阵列基板。在这种情况下，数据线垫层和第一有源垫层通过不同的构图工艺形成，从而，二者在衬底基板所在面上的正投影也可以不重合，例如一个的投影落入另一个的投影之中，或者二者部分重叠。
例如，数据线垫层408的平面形状可以为任意形状，例如，例如圆形、椭圆形或者多边形(例如，三角形、四边形)等。
例如，数据线垫层408可以设置为具有锯齿状边缘，这样有利于进一步引导静电经由该尖端结构向数据线垫层408放电。
示例性地，在另一个实施例中，第一有源垫层216之外，该阵列基板可以包括至少另一个第一有源垫层。通过设置另外的第一有源垫层，即设置多个第一有源垫层，可以进一步降低ESD出现在栅线与数据线之间的第二有源垫层上的概率。例如，如图6所示，阵列基板200包括两个第一有源垫层216。在此情况下，这两个第一有源垫层上都可能发生ESD，从而可以进一步降低ESD出现在栅线与数据线之间的第二有源垫层上的概率。本领域技术人员应当理解，本发明实施例中的第一有源垫层的数量不限于图5a和图5b中所示的两个，而是可以包括多个第一有源垫层。
上述阵列基板可以降低ESD出现在栅线与数据线之间的第二有源垫层上的概率，从而降低在栅线与数据线之间由于ESD而短路的概率。
本发明实施例提供的阵列基板中，数据线和第二有源垫层可以通过同一次构图工艺形成，例如，该阵列基板可以采用四次构图工艺。在这种情况下，数据线和第二有源垫层在衬底基板所在面上的正投影大致重合，即，二者的边缘大致对齐。
当然，本发明实施例也可以用于通过不同构图工艺分别形成有源层和包括源极、漏极和数据线的源漏金属层的阵列基板(例如，采用五次或更多次构图工艺制作的阵列基板)。在这种情况下，薄膜晶体管的有源层和源/漏极通过不同的构图工艺形成，相应地，数据线和位于其下方的第二有源垫层也通过不同的构图工艺形成，从而，二者在衬底基板所在面上的正投影也可以不重合。
当然，本发明实施例提供的阵列基板还可以包括像素电极209，阵列基板中的薄膜晶体管还包括源极218，如图2所示。
本发明的实施例还提供一种阵列基板的制造方法，该阵列基板包括衬底基板和在该衬底基板上设置的栅线、绝缘层、数据线以及第一有源垫层，该制造方法包括：将该绝缘层设置在该栅线上，将该数据线隔着该绝缘层设置在该栅线上且和该栅线交叉设置，将该第一有源垫层隔着该绝缘层设置在该栅线上且和该栅线相交叠，且将该第一有源垫层设置在该栅线与该数据线彼此交叠的区域之外。
示例性地，在另一个实施例中，制造方法可以进一步包括形成数据线垫层，该数据线垫层设置在该第一有源垫层上且与该第一有源垫层相交叠。例如，该数据线垫层可以形成为与该数据线电绝缘。例如，该数据线垫层的形状可以是三角形、四边形、或多边形。例如，该数据线垫层可以形成为具有锯齿状边缘。
示例性地，在该阵列基板的制造方法中，可以通过不同的构图工艺形成数据线和第一有源垫层，在这种情况下，该方法可以包括以下所述的步骤S21和步骤S23。
步骤S21，如图7a所示，通过第一次构图工艺，在衬底基板201上形成包括栅线202的栅金属层。
例如，在衬底基板201(例如，玻璃基板、塑料基板或石英基板)上通过溅射工艺形成栅金属层薄膜；然后，采用掩膜版，通过例如一次曝光、显影和湿法刻蚀工艺形成栅线。例如，栅金属层可采用Cr、Mo、Al和Cu等金属中的至少一种或几种的合金。
在该步骤中，栅金属层中还可以形成有栅极212。
步骤S22：如图7b所示，在栅线202上形成有源层薄膜206’；之后，如图7c所示，通过第二次构图工艺形成有源层206和第一有源垫层216。
步骤S23：如图7d所示，在有源层206和第一有源垫层216上形成源漏金属层薄膜208’；之后，如图7e所示，通过第三次构图工艺，形成源极218、漏极219以及数据线(图中未示出)。
例如，在该步骤中，还可以形成有数据线垫层408。
示例性地，第一有源垫层的图案可以形成为具有非规则形状。例如，灰色调半透明掩模版的对应第一有源垫层的部分可以具有非规则形状，从而使得第一有源垫层可以形成为具有非规则形状。
示例性地，该第一有源垫层可以形成为具有尖端结构。例如，该尖端结构的角度可以形成为小于90度。此外，例如，该尖端结构的顶端到对应的栅线的边缘(该边缘位于该尖端结构所在侧)的距离可以形成为小于或等于3μm。
此外，在形成栅线的第一次构图工艺中，该栅线与该第一有源垫层相交叠的部分的边缘可以形成为具有尖端结构。也就是说，栅线的边缘的一部分可以具有尖端结构。
示例性地，该制造方法还可以包括形成至少另一个第一有源垫层，即，形成多个第一有源垫层。
当然，本发明的至少一个实施例提供的制造方法还包括形成将栅线与数据线彼此绝缘的绝缘层，该绝缘层例如可以与栅线通过同一次构图工艺形成，或者与数据线和第一有源垫层通过同一次构图工艺形成，或者也可以在形成栅线的第一次构图工艺之后且在第二次构图工艺之前，形成该绝缘层。本发明实施例中，上述绝缘层通常为栅绝缘层。本发明实施例不做限定。
通过上述制造方法，使得制备过程中ESD出现在栅线与数据线之间的概率降低，从而降低在栅线与数据线之间由于ESD而短路的概率。
此外，对于用于液晶显示面板的阵列基板，例如，本发明实施例提供的制造方法还可以包括形成像素电极的构图工艺。例如，在形成数据线的构图工艺之后和形成像素电极的构图工艺之前，还可以包括形成钝化层的工艺以及针对该钝化层的构图工艺。
本发明的至少一个实施例提供一种包括上述阵列基板的显示面板。通过采用上述阵列基板，本发明实施例提供的显示面板可以减少ESD造成栅线和数据线之间的短路，从而可以降低产生分屏和全屏横纹的概率，提高显示面板的良品率。
例如，如图8所示，本发明实施例的显示面板可以包括阵列基板200与对置基板300，阵列基板200与对置基板300彼此对置且通过封框胶350以形成液晶盒，在液晶盒中填充有液晶材料400。该对置基板300例如为彩膜基板。阵列基板200的每个像素单元的像素电极用于施加电场以对液晶材料的旋转程度进行控制从而进行显示操作。
本发明的至少一个实施例提供一种包括上述显示面板的电子装置。例如，该电子装置可以包括：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、手表等任何具有显示功能的产品或部件。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (16)

1.一种阵列基板，包括：衬底基板和在所述衬底基板上设置的栅线、绝缘层、数据线以及第一有源垫层，
其中，所述绝缘层设置在所述栅线上，所述数据线隔着所述绝缘层设置在所述栅线上且和所述栅线交叉设置并定义像素单元，所述第一有源垫层隔着所述绝缘层设置在所述栅线上且和所述栅线相交叠，且所述第一有源垫层设置在与所述栅线与所述数据线的交叠区域相间隔的区域；
所述像素单元包括像素电极；所述阵列基板进一步包括数据线垫层，所述数据线垫层设置在所述第一有源垫层上且与所述第一有源垫层相交叠，所述数据线垫层与所述数据线同层设置且与所述数据线及所述像素电极均电绝缘。
2.如权利要求1所述的阵列基板，其中，所述第一有源垫层具有非规则形状。
3.如权利要求1所述的阵列基板，其中，所述第一有源垫层具有尖端结构。
4.如权利要求1所述的阵列基板，其中，所述栅线与所述第一有源垫层相交叠的部分的边缘具有尖端结构。
5.如权利要求1所述的阵列基板，其中，所述数据线垫层具有锯齿状边缘。
6.如权利要求1-4的任一项所述的阵列基板，还包括第二有源垫层，其中，所述第二有源垫层设置在所述绝缘层和所述数据线之间，且位于所述栅线和所述数据线相交叠的区域内。
7.如权利要求1-4的任一项所述的阵列基板，还包括至少另一个第一有源垫层。
8.一种阵列基板的制造方法，所述阵列基板包括衬底基板和在所述衬底基板上设置的栅线、绝缘层、数据线以及第一有源垫层，所述制造方法包括：
将所述栅线形成在所述衬底基板上，
将所述绝缘层形成在所述栅线上，
将所述数据线隔着所述绝缘层形成在所述栅线上且和所述栅线交叉设置并定义像素单元，所述像素单元包括像素电极，
将所述第一有源垫层隔着所述绝缘层形成在所述栅线上且和所述栅线相交叠，且将所述第一有源垫层设置在与所述栅线与所述数据线的交叠区域相间隔的区域；
所述制造方法进一步包括形成数据线垫层，所述数据线垫层设置在所述第一有源垫层上且与所述第一有源垫层相交叠，所述数据线垫层与所述数据线同层设置且与所述数据线及所述像素电极均电绝缘。
9.如权利要求8所述的阵列基板的制造方法，其中，所述第一有源垫层形成为具有非规则形状。
10.如权利要求8所述的阵列基板的制造方法，其中，所述第一有源垫层形成为具有尖端结构。
11.如权利要求8所述的阵列基板的制造方法，其中，所述栅线与所述第一有源垫层相交叠的部分的边缘形成为具有尖端结构。
12.如权利要求8所述的阵列基板的制造方法，其中，所述数据线垫层形成为具有锯齿状边缘。
13.如权利要求8-11的任一项所述的阵列基板的制造方法，还包括形成第二有源垫层，其中，所述第二有源垫层设置在所述绝缘层和所述数据线之间且位于所述栅线和所述数据线相交叠的区域内。
14.如权利要求8-11的任一项所述的阵列基板的制造方法，还包括形成至少另一个第一有源垫层。
15.一种包括如权利要求1-7任一项所述的阵列基板的显示面板。
16.一种包括如权利要求15所述的显示面板的电子装置。
CN201510627008.5A 2015-09-28 2015-09-28 阵列基板、制造方法以及相应的显示面板和电子装置 Active CN105093762B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201510627008.5A CN105093762B (zh) 2015-09-28 2015-09-28 阵列基板、制造方法以及相应的显示面板和电子装置
PCT/CN2016/072168 WO2017054381A1 (zh) 2015-09-28 2016-01-26 阵列基板、制造方法以及相应的显示面板和电子装置
KR1020177000764A KR102011315B1 (ko) 2015-09-28 2016-01-26 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스
EP16787703.4A EP3358401B1 (en) 2015-09-28 2016-01-26 Array substrate, manufacturing method, and corresponding display panel and electronic device
US15/308,643 US10598995B2 (en) 2015-09-28 2016-01-26 Array substrate, fabrication method, and corresponding display panel and electronic device
JP2016569897A JP6762236B2 (ja) 2015-09-28 2016-01-26 アレイ基板、その製造方法、対応する表示パネル及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510627008.5A CN105093762B (zh) 2015-09-28 2015-09-28 阵列基板、制造方法以及相应的显示面板和电子装置

Publications (2)

Publication Number Publication Date
CN105093762A CN105093762A (zh) 2015-11-25
CN105093762B true CN105093762B (zh) 2019-01-11

Family

ID=54574524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510627008.5A Active CN105093762B (zh) 2015-09-28 2015-09-28 阵列基板、制造方法以及相应的显示面板和电子装置

Country Status (6)

Country Link
US (1) US10598995B2 (zh)
EP (1) EP3358401B1 (zh)
JP (1) JP6762236B2 (zh)
KR (1) KR102011315B1 (zh)
CN (1) CN105093762B (zh)
WO (1) WO2017054381A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105093762B (zh) * 2015-09-28 2019-01-11 京东方科技集团股份有限公司 阵列基板、制造方法以及相应的显示面板和电子装置
CN110854135B (zh) * 2019-10-29 2023-09-26 武汉华星光电技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN112034656B (zh) * 2020-09-11 2022-08-26 合肥鑫晟光电科技有限公司 阵列基板和显示装置
CN113611699A (zh) * 2021-07-20 2021-11-05 深圳市华星光电半导体显示技术有限公司 显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452002A (zh) * 2002-04-16 2003-10-29 Lg.菲利浦Lcd株式会社 液晶显示装置阵列基板的制造方法
CN103034003A (zh) * 2011-10-06 2013-04-10 株式会社日本显示器东 显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098425A (ja) * 1998-09-22 2000-04-07 Hitachi Ltd アクティブマトリクス基板およびこの基板を用いた液晶表示装置
CN1195321C (zh) * 2000-10-24 2005-03-30 友达光电股份有限公司 薄膜晶体管平面显示器
TWI220313B (en) 2003-07-30 2004-08-11 Au Optronics Corp Electrostatic discharge circuit
TWI229440B (en) * 2003-10-09 2005-03-11 Au Optronics Corp Electrostatic discharge protection structure
JP2005316002A (ja) * 2004-04-27 2005-11-10 Sony Corp 表示装置
JP2008053517A (ja) 2006-08-25 2008-03-06 Sharp Corp アレイ基板の製造方法及びアレイ基板
US7760313B2 (en) 2006-10-02 2010-07-20 Tpo Displays Corp. System for displaying images including wiring structure for driving display panel
KR100788589B1 (ko) * 2007-01-19 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP5306784B2 (ja) * 2008-11-18 2013-10-02 株式会社ジャパンディスプレイ 表示装置
WO2010081257A1 (zh) 2009-01-16 2010-07-22 九芝堂股份有限公司 包含卡介菌多糖和卡介菌核酸的组合物及其在制备药剂中的应用
TWI393972B (zh) * 2009-03-27 2013-04-21 Chunghwa Picture Tubes Ltd 主動元件陣列基板及液晶顯示面板
CN101655759B (zh) * 2009-09-22 2012-07-04 友达光电股份有限公司 触控显示面板
JP5662114B2 (ja) 2010-11-17 2015-01-28 株式会社ジャパンディスプレイ 表示装置
CN102338959A (zh) * 2011-09-20 2012-02-01 深圳市华星光电技术有限公司 阵列基板、液晶显示装置及阵列基板的制造和修复方法
JP5997958B2 (ja) 2012-07-23 2016-09-28 株式会社ジャパンディスプレイ 表示装置及びアレイ基板
CN103500741B (zh) * 2013-10-15 2016-03-16 深圳市华星光电技术有限公司 阵列基板的防静电结构
CN103809341B (zh) * 2014-02-17 2016-04-27 北京京东方光电科技有限公司 阵列基板和显示装置
CN104317089B (zh) 2014-10-27 2017-02-01 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN105093762B (zh) * 2015-09-28 2019-01-11 京东方科技集团股份有限公司 阵列基板、制造方法以及相应的显示面板和电子装置
CN204925573U (zh) * 2015-09-28 2015-12-30 京东方科技集团股份有限公司 阵列基板以及相应的显示面板和电子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452002A (zh) * 2002-04-16 2003-10-29 Lg.菲利浦Lcd株式会社 液晶显示装置阵列基板的制造方法
CN103034003A (zh) * 2011-10-06 2013-04-10 株式会社日本显示器东 显示装置

Also Published As

Publication number Publication date
EP3358401A1 (en) 2018-08-08
CN105093762A (zh) 2015-11-25
KR102011315B1 (ko) 2019-08-16
JP2018531403A (ja) 2018-10-25
WO2017054381A1 (zh) 2017-04-06
US20170269444A1 (en) 2017-09-21
US10598995B2 (en) 2020-03-24
EP3358401A4 (en) 2019-06-12
KR20170057225A (ko) 2017-05-24
EP3358401B1 (en) 2022-03-02
JP6762236B2 (ja) 2020-09-30

Similar Documents

Publication Publication Date Title
CN105116642B (zh) 阵列基板及其制作方法、显示装置
CN206685390U (zh) 一种柔性显示面板和柔性显示装置
CN105093762B (zh) 阵列基板、制造方法以及相应的显示面板和电子装置
CN107121855B (zh) 一种阵列基板及其制作方法、显示装置
CN105161499B (zh) 一种显示基板及其制作方法和显示装置
CN204595382U (zh) 阵列基板及液晶显示面板及装置及已修复阵列基板
CN104915081B (zh) 一种阵列基板及其制备方法、触控显示面板
CN106483728B (zh) 像素结构、阵列基板和显示装置
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN103021940B (zh) 阵列基板及其制造方法、显示装置
CN104280951A (zh) 阵列基板及其制造方法、显示装置
US7884993B2 (en) Electrophoretic display device
CN106353945A (zh) 一种显示基板及其制作方法、显示装置
CN104280959B (zh) 像素结构、显示面板及其制造方法
CN103456744A (zh) 阵列基板及其制备方法、显示装置
CN104656324A (zh) 阵列基板及其制作方法以及显示装置
CN104950540A (zh) 阵列基板及其制作方法和显示装置
CN103278971A (zh) 薄膜晶体管阵列基板及其制造方法
CN105093606A (zh) 阵列基板、液晶显示面板和液晶显示装置
CN205318071U (zh) 阵列基板及显示装置
CN104090429B (zh) 阵列基板及其制作方法和液晶显示装置
CN102466932A (zh) 液晶面板、tft阵列基板及其制造方法
CN106154667A (zh) 一种阵列基板及其制作方法、显示装置
CN109148485A (zh) 阵列基板及其制作方法和显示装置
CN104409483B (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant